JP3459765B2 - 実装検査システム - Google Patents

実装検査システム

Info

Publication number
JP3459765B2
JP3459765B2 JP35271397A JP35271397A JP3459765B2 JP 3459765 B2 JP3459765 B2 JP 3459765B2 JP 35271397 A JP35271397 A JP 35271397A JP 35271397 A JP35271397 A JP 35271397A JP 3459765 B2 JP3459765 B2 JP 3459765B2
Authority
JP
Japan
Prior art keywords
electronic component
mounting
test
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35271397A
Other languages
English (en)
Other versions
JPH1187003A (ja
Inventor
博文 尾尻
隆 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35271397A priority Critical patent/JP3459765B2/ja
Priority to EP98109865A priority patent/EP0892274B1/en
Priority to DE69807296T priority patent/DE69807296T2/de
Priority to US09/087,954 priority patent/US6288346B1/en
Publication of JPH1187003A publication Critical patent/JPH1187003A/ja
Application granted granted Critical
Publication of JP3459765B2 publication Critical patent/JP3459765B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G01R31/71—Testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Connecting Device With Holders (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array）型やＣＳＰ（Chip Scale/Size Paccage）型の
電子部品の実装検査システムに関する。
【０００２】
【従来の技術】近年、ＬＳＩパッケージ等の電子部品の
実装形態としては表面実装型が主流となっており、この
表面実装型の電子部品としてＢＧＡやＣＳＰタイプのも
のがあり、このようなＢＧＡやＣＳＰタイプの電子部品
を実装した際には、半田付け状態を外観によって確認す
ることができず、実装済み基板を電子機器として組み立
てていく工程の中で、ＢＧＡ／ＣＳＰ型電子部品の接続
不良なのか、別要因の不良なのか判断できない場合が生
じるため、ＢＧＡ／ＣＳＰ型電子部品が基板に実装され
ているのかを正確に検査する必要があり、その検査シス
テムとしては、特開平９−１２７１７８号公報に示され
るように、プリント配線基板にＢＧＡ／ＣＳＰ型電子部
品の裏面にあるボール状半田パッドに対応してスルーホ
ール付きパッドを設けてリフロー後にそのスルーホール
付きパッドへの半田の充填の有無により接続状態を検索
するものや、特開平７−２３４１８９号公報に示される
ように、センサを用いた微細接続検査装置を利用するも
のが提案されていた。
【０００３】
【発明が解決しようとする課題】ところが、上記従来の
前者の実装検索システムでは、プリント配線基板にＢＧ
Ａ／ＣＳＰ型電子部品の裏面にあるボール状半田パッド
に対応したスルーホール付きパッドを設けなくてはなら
ず、パターン設計の自由度がなくなり、微細パターン設
計の妨げとなるといった問題点があり、又上記従来の後
者の実装検索システムでは、高価な検査装置を導入しな
くてはならず、実質的に製造コストが上昇するといった
問題点があった。
【０００４】本発明は、ＢＧＡ／ＣＳＰ型電子部品の実
装状態を短時間で且つ低コストで検査することができる
実装検査システムを提供することを目的とするものであ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板と対向する面に複数の半田パッドを
有する電子部品が、それぞれの半田パッドに対応する複
数の接続パッドを有する基板に実装された製品の実装状
態を検査する実装検査システムにおいて、上記半田パッ
ドが接続される少なくとも２つの接続パッドからパター
ン配線を延ばし、実装後の電子部品によって覆われない
基板上の位置にテストランドを形成する一方、上記電子
部品の内部パターン配線と上記基板のパターン配線とを
用いて、一方のテストランドから上記電子部品の内部パ
ターン配線と上記基板のパターン配線とを通じて他方の
テストランドに達する電気経路を形成し、上記電子部品
の実装後において、上記テストランド間の電気的接続状
態を検査することによって上記電子部品の実装状態を検
査するものである。
【０００６】又、本発明は、上記テストランドを、上記
電子部品の四隅の半田パッドに対応する接続パッドから
延びるパターン配線によって４つ形成する一方、上記電
子部品又は基板の何れか一方側において、上記４つのテ
ストランドをパターン配線によって接続して２つにまと
め、他方側において、２つにまとめられたテストランド
をパターン配線によって接続して１つにまとめたもので
ある。
【０００７】更に、本発明は、上記テストランドを、上
記電子部品の四隅の半田パッドに対応する接続パッドか
ら延びるパターン配線によって４つ形成すると共に、そ
の他の接続パッドから延びるパターン配線によって少な
くとも１つ形成し、上記電子部品び内部パターン配線と
上記基板のパターン配線とを用いて、上記４つのテスト
ランドと上記少なくとも１つのテストランドとを接続し
たものである。
【０００８】従って、本発明によれば、基板に形成され
た接続パッドから延びたパターン配線によって形成され
た少なくとも２つのテストランドの一方のテストランド
から電子部品の内部パターン配線と基板のパターン配線
とを通じて他方のテストランドに達する電気経路を、電
子部品の内部パターン配線と基板のパターン配線とを用
いて形成することにより、テストランド間の電気的接続
状態を検査することによって電子部品の実装状態を検査
することができる。
【０００９】又、本発明によれば、電子部品の四隅の半
田パッドに対応する接続パッドから延びたパターン配線
によって形成された４つのテストランドを、電子部品又
は基板の何れか一方側において、パターン配線によって
接続して２つにまとめ、他方側において、２つにまとめ
られたテストランドをパターン配線によって接続して１
つにまとめることにより、テストランド間の電気的接続
状態を検査することによって電子部品の実装状態をより
正確に検査することができると共に、どの位置で接続不
良が生じているのかを容易に検査することもできる。
【００１０】更に、本発明によれば、電子部品の四隅の
半田パッドに対応する接続パッドから延びたパターン配
線によって形成された４つのテストランドと、その他の
接続パッドから延びたパターン配線によって形成された
少なくとも１つのテストランドとを電子部品の内部パタ
ーン配線と基板のパターン配線とを用いて接続すること
により、電子部品の四隅の半田パッドの各々と基板との
実装状態を検査することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１２】図１は本発明の一実施の形態である実装検
査システムに用いられるＧＢＡ／ＣＳＰ型電子部品の構
造を示す図面であり、（ａ）は裏面図、（ｂ）は側面図
をそれぞれ示す。図２は同実装検査システムに用いられ
るプリント配線基板の構造を示す表面図、図３は同プリ
ント配線基板に上記ＢＧＡ／ＣＳＰ型電子部品が実装さ
れた状態を示す表面図、図４は上記ＢＧＡ／ＣＳＰ型電
子部品の内部構造を示す断面図である。
【００１３】図１乃至図４において、１は裏面側にボー
ル状の半田パッド２が設けられたＢＧＡ／ＣＳＰ型電子
部品であり、四隅に対応する半田パッド２ａ，２ｂ，２
ｃ，２ｄのうち、半田パッド２ａと半田パッド２ｂとを
内部パターン配線３ａにより接続すると共に半田パッド
２ｃと半田パッド２ｄとを内部パターン配線３ｂにより
接続し、且つ四隅以外の半田パッド２ｅ，２ｆ，２ｇ，
２ｈのうち、半田パッド２ｅと半田パッド２ａとを内部
パターン３ｃにより、半田パッド２ｆと半田パッド２ｂ
とを内部パターン３ｄにより、半田パッド２ｇと半田パ
ッド２ｃとを内部パターン３ｅにより、又半田パータン
２ｈと半田パターン２ｄとを内部パターン３ｆによりそ
れぞれ接続している。
【００１４】尚、ＢＧＡ／ＣＳＰ型電子部品１の内部パ
ターン配線３は、図４に示すように、内部配線板１２に
形成する場合や、ＩＣチップ９に形成する場合、及びワ
イヤ１１を用いて内部配線板１２上の配線相互又はＩＣ
チップ９上の配線相互を接続する場合等があり、又内部
配線板１２に形成することが困難な場合には、ＩＣチッ
プ９内部でパターン配線を形成してＩＣチップ９と内部
配線板１２をワイヤ１１で接続することで形成されてい
る。ここで、１０はＢＧＡ／ＣＳＰ型電子部品１を構成
する封止樹脂、１１はＩＣチップ９と内部配線板１２を
接続するワイヤである。
【００１５】４は実装面に半田パッド２に対応する接続
パッド５が設けられたプリント配線基板であり、半田パ
ッド２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ
に対応する接続パッド５ａ，５ｂ，５ｃ，５ｄ，５ｅ，
５ｆ，５ｇ，５ｈからそれぞれパターン配線６ａ，６
ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ，６ｈを延ばし、Ｂ
ＧＡ／ＣＳＰ型電子部品１が実装された後においても露
出する位置にテストランド７ａ，７ｂ，７ｃ，７ｄ，７
ｅ，７ｆ，７ｇ，７ｈを形成し、且つ接続パッド５ｂと
接続パッド５ｄとをパターン配線６ｉにより接続してい
る。尚、８はＢＧＡ／ＣＳＰ型電子部品１の部品外形を
プリント配線基板４上に示すシルク表示であり、ＢＧＡ
／ＣＳＰ型電子部品１を実装する際に目安として用いる
ものである。
【００１６】従って、上記構成によれば、導通チェッカ
ーや簡易テスタ等により、テストランド７ａとテストラ
ンド７ｃとの間の導通状態をチェックすることにより、
ＢＧＡ／ＣＳＰ型電子部品１とプリント配線基板４との
接続状態を確認することができ、又テストランド７ａと
テストランド７ｄとの間、テストランド７ａとテストラ
ンド７ｂとの間、テストランド７ｄとテストランド７ｂ
との間、及びテストランド７ｄとテストランド７ｃとの
間の導通状態をチェックすることにより、どの位置で導
通不良が生じているのかを確認することができ、更にテ
ストランド７ａとテストランド７ｅとの間、テストラン
ド７ｂとテストランド７ｆとの間、テストランド７ｃと
テストランド７ｇとの間、及びテストランド７ｄとテス
トランド７ｈとの間の導通状態をそれぞれチェックする
ことにより、ＢＧＡ／ＣＳＰ型電子部品１の四隅の半田
パッド２ａ，２ｂ，２ｃ，２ｄの各々とプリント配線基
板４との接続状態を確認することができる。
【００１７】尚、上記実施の形態では、機械的ストレス
や熱ストレスが加わったときに、ＢＧＡ／ＣＳＰ型電子
部品１の四隅に相当する半田パッド２ａ，２ｂ，２ｃ，
２ｄとプリント配線基板４との接続不良、ＢＧＡ／ＣＳ
Ｐ型電子部品１の内部パターン配線と四隅に相当する半
田パッド２ａ，２ｂ，２ｃ，２ｄとの接続不良、又は四
隅に相当する半田パッド２ａ，２ｂ，２ｃ，２ｄに対応
するプリント配線基板４上の接続パッド５ａ，５ｂ，５
ｃ，５ｄと配線パターンとの接続不良が物理的に多数を
占めて生じることから、四隅に相当する部分の電気的接
続状態を検査するようにしたが、これに限定されるもの
ではなく、他の部分の電気的接続状態を検査することに
よってＢＧＡ／ＣＳＰ型電子部品１とプリント配線基板
４との接続状態を確認するようにしても良い。
【００１８】又、四隅以外の半田パッド２ｅ，２ｆ，２
ｇ，２ｈに対応するプリント配線基板４上の接続パッド
５ｅ，５ｆ，５ｇ，５ｈからそれぞれパターン配線６
ｅ，６ｆ，６ｇ，６ｈを延ばしてテストランド７ｅ，７
ｆ，７ｇ，７ｈを形成し、テストランド７ａと７ｅ，７
ｂと７ｆ，７ｃと７ｇ，７ｄと７ｈの組み合わせによっ
てＢＧＡ／ＣＳＰ型電子部品１の四隅の半田パッド２
ａ，２ｂ，２ｃ，２ｄの各々とプリント配線基板４との
実装状態を検査するようにしたが、これに限定されるも
のではなく、例えばテストランド７ｅのみを形成し、こ
のテストランド７ｅに対応する接続パッド５ｅと接続パ
ッド５ａ，５ｂ，５ｃ，５ｄとをそれぞれパターン配線
６又は内部パターン配線３によって接続し、テストラン
ド７ｅと各テストランド７ａ〜７ｄとの組み合わせによ
って検査するようにしても良い。
【００１９】
【発明の効果】以上のように、本発明によれば、テスト
ランド間の電気的接続状態を検査することにより、基板
に対する電子部品の実装状態を検査することができるた
め、複雑な検査装置等を用いることなく、導通チェッカ
ー等の簡易な装置によって量産ライン上でオンライン検
査をすることができ、又電子機器として組み立てられた
後における機械的ストレスや熱ストレスによって電子部
品と基板とが接続不良になった疑いがある場合にも、テ
ストランド間の導電状態を簡易テスタ等で検査すること
で容易に接続不良の状態を認識することができる。
【００２０】又、本発明によれば、テストランド間の電
気的接続状態を検査することにより、どの位置で接続不
良が生じているのかを検査することができ、更に本発明
によれば、テストランド間の電気的接続状態を検査する
ことにより、電子部品の四隅の半田パッドの各々と基板
との実装状態を検査することができるため、電子部品と
基板との実装状態をより正確に認識することができ、迅
速に的確な対応を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である実装検査システム
に用いられるＢＧＡ／ＣＳＰ型電子部品の構造を示す図
面であり、（ａ）は裏面図、（ｂ）は側面図をそれぞれ
示す。
【図２】同実装検査システムに用いられるプリント配線
基板の構造を示す表面図。
【図３】同プリント配線基板に上記ＢＧＡ／ＣＳＰ型電
子部品が実装された状態を示す表面図。
【図４】上記ＢＧＡ／ＣＳＰ型電子部品の内部構造を示
す断面図。
【符号の説明】
１ ＢＧＡ／ＣＳＰ型電子部品 ２ 半田パッド ３ 内部パターン配線 ４ プリント配線基板 ５ 接続パッド ６ パターン配線 ７ テストランド ８ シルク表示 ９ ＩＣチップ １０ 封止樹脂 １１ ワイヤ １２ 内部配線板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−246426（ＪＰ，Ａ) 特開 平１−282856（ＪＰ，Ａ) 特開 平７−151830（ＪＰ，Ａ) 特開 平３−279880（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/02 G01R 31/28 - 31/3193 H01L 21/66 H05K 3/34

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板と対向する面に複数の半田パッドを
    有する電子部品が、それぞれの半田パッドに対応する複
    数の接続パッドを有する基板に実装された製品の実装状
    態を検査する実装検査システムにおいて、上記電子部品の四隅の半田パッドに対応する 接続パッド
    からパターン配線を延ばし、実装後の電子部品によって
    覆われない基板上の位置に４つのテストランドを形成す
    る一方、上記電子部品又は基板の何れか一方側において、上記４
    つのテストランドをパターン配線によって接続して２つ
    にまとめ、他方側において、２つにまとめられたテスト
    ランドをパターン配線によって１つにまとめ、 上記電子部品の実装後において、上記テストランド間の
    電気的接続状態を検査することによって上記電子部品の
    実装状態を検査することを特徴とする実装検査システ
    ム。
  2. 【請求項２】 基板と対向する面に複数の半田パッドを
    有する電子部品が、それぞれの半田パッドに対応する複
    数の接続パッドを有する基板に実装された製品の実装状
    態を検査する実装検査システムにおいて、 上記電子部品の四隅の半田パッドに対応する接続パッド
    からパターン配線を延ばし、実装後の電子部品によって
    覆われない基板上の位置に４つのテストランドを形成す
    ると共に、その他の接続パッドからパターン配線を延ば
    し、実装後の電子部品によって覆われない基板上の位置
    に少なくとも１つのテストランドを形成し、 上記電子部品の内部パターン配線と上記基板のパターン
    配線とを用いて、上記４つのテストランドと上記少なく
    とも１つのテストランドとを接続する一方、 上記電子部品の実装後において、上記テストランド間の
    電気的接続状態を検査することによって上記電子部品の
    実装状態を検査することを特徴とする実装検査システ
    ム。
JP35271397A 1997-07-16 1997-12-22 実装検査システム Expired - Fee Related JP3459765B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35271397A JP3459765B2 (ja) 1997-07-16 1997-12-22 実装検査システム
EP98109865A EP0892274B1 (en) 1997-07-16 1998-05-29 A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
DE69807296T DE69807296T2 (de) 1997-07-16 1998-05-29 System und Verfahren zur einfachen Überprüfung der Verbindung zwischen einem elektronischen BGA/CSP-Bauteil und einer Trägerplatte
US09/087,954 US6288346B1 (en) 1997-07-16 1998-06-01 System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19089997 1997-07-16
JP9-190899 1997-07-16
JP35271397A JP3459765B2 (ja) 1997-07-16 1997-12-22 実装検査システム

Publications (2)

Publication Number Publication Date
JPH1187003A JPH1187003A (ja) 1999-03-30
JP3459765B2 true JP3459765B2 (ja) 2003-10-27

Family

ID=26506374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35271397A Expired - Fee Related JP3459765B2 (ja) 1997-07-16 1997-12-22 実装検査システム

Country Status (4)

Country Link
US (1) US6288346B1 (ja)
EP (1) EP0892274B1 (ja)
JP (1) JP3459765B2 (ja)
DE (1) DE69807296T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3371867B2 (ja) 1999-10-05 2003-01-27 日本電気株式会社 半導体装置
JP4120133B2 (ja) 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6525553B1 (en) * 2000-09-11 2003-02-25 St Assembly Test Services Ltd. Ground pin concept for singulated ball grid array
DE10125025A1 (de) * 2001-05-22 2002-12-12 Infineon Technologies Ag Schaltungsplantine für Speicherbauelemente
JP2003068806A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
US6788406B2 (en) * 2001-11-02 2004-09-07 Delaware Capital Formation, Inc. Device and methods of inspecting soldered connections
JP3833124B2 (ja) * 2002-02-19 2006-10-11 セイコーインスツル株式会社 表示装置
US20040262368A1 (en) * 2003-06-26 2004-12-30 Haw Tan Tzyy Ball grid array solder joint reliability
JP2007188931A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置
KR100771873B1 (ko) * 2006-06-19 2007-11-01 삼성전자주식회사 반도체 패키지 및 그 실장방법
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5014943B2 (ja) * 2007-10-05 2012-08-29 シャープ株式会社 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
JP4829358B2 (ja) 2010-03-30 2011-12-07 株式会社東芝 モジュールおよび電子機器
JP4648505B1 (ja) * 2010-03-30 2011-03-09 株式会社東芝 電子装置および電子システム
CN101983004B (zh) * 2010-09-21 2016-12-07 深圳创维数字技术有限公司 Pcb板成品绝缘可靠性测试的图形结构及其方法
GB2489100A (en) * 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
JP6532660B2 (ja) * 2014-09-05 2019-06-19 株式会社半導体エネルギー研究所 試験方法
JP6446975B2 (ja) * 2014-10-08 2019-01-09 株式会社三洋物産 遊技機
KR101705097B1 (ko) * 2015-07-28 2017-02-13 큐알티 주식회사 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274632A (ja) * 1986-05-22 1987-11-28 Hitachi Ltd 検査用小基板およびその使用方法
US4812742A (en) * 1987-12-03 1989-03-14 Unisys Corporation Integrated circuit package having a removable test region for testing for shorts and opens
JPH02147868A (ja) * 1988-11-30 1990-06-06 Hitachi Ltd 接続検査装置
US5010447A (en) * 1988-12-28 1991-04-23 Texas Instruments Incorporated Divided capacitor mounting pads
JPH04155273A (ja) * 1990-10-18 1992-05-28 Fujitsu Ltd アダプタモジュール及び該モジュールを備えたプリント配線板試験機用インタポーザ
IT1259395B (it) * 1992-05-29 1996-03-13 Luciano Bonaria Metodo di rilevamento di connesioni erronee in schede elettroniche
JPH07234189A (ja) 1994-02-23 1995-09-05 Hitachi Ltd 微細接続検査装置
JPH0829454A (ja) * 1994-07-15 1996-02-02 Fujitsu Ltd 半導体チップのテストカード及び半導体チップの試験方法
JPH09127178A (ja) 1995-10-30 1997-05-16 Oki Electric Ind Co Ltd 基板間の接続状態検査方法及び基板

Also Published As

Publication number Publication date
EP0892274A2 (en) 1999-01-20
DE69807296T2 (de) 2003-04-17
EP0892274A3 (en) 2000-08-02
US6288346B1 (en) 2001-09-11
JPH1187003A (ja) 1999-03-30
EP0892274B1 (en) 2002-08-21
DE69807296D1 (de) 2002-09-26

Similar Documents

Publication Publication Date Title
JP3459765B2 (ja) 実装検査システム
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
KR100370308B1 (ko) 반도체웨이퍼의탐침검사방법
KR100843202B1 (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
JP2570637B2 (ja) Ｍｃｍキャリア
JP2763020B2 (ja) 半導体パッケージ及び半導体装置
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
US5929646A (en) Interposer and module test card assembly
US6177722B1 (en) Leadless array package
KR20050030126A (ko) 반도체 집적 회로 장치 및 전자 기기
US20030193344A1 (en) Test assembly for integrated circuit package
JP2907127B2 (ja) マルチチップモジュール
US7283373B2 (en) Electronic device
JPH09246426A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP2006278374A (ja) 半導体装置及びその実装構造
JP2571023B2 (ja) Ｂｇａ型半導体装置
JP3592180B2 (ja) 電子部品実装体
JP3471208B2 (ja) 電子部品
JP2870115B2 (ja) ピングリッドアレイパッケージ型半導体装置
JPH1117057A (ja) 検査パッド付きｂｇａ型半導体装置
JPH10335520A (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP3019027B2 (ja) リジッド・フレキシブル基板を用いたｉｃパッケージの構造
KR100876964B1 (ko) 반도체 패키지 제조용 테스트 보드
JP2001298244A (ja) 半導体装置実装用プリント基板
JPS60759A (ja) 半導体素子キヤリア

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees