JPH11344532A - 回路基板上の探針のための装置 - Google Patents
回路基板上の探針のための装置Info
- Publication number
- JPH11344532A JPH11344532A JP11103932A JP10393299A JPH11344532A JP H11344532 A JPH11344532 A JP H11344532A JP 11103932 A JP11103932 A JP 11103932A JP 10393299 A JP10393299 A JP 10393299A JP H11344532 A JPH11344532 A JP H11344532A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- circuit board
- package
- grid array
- ball grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】回路基板上に装着された、ボール・グリッド・
アレイ形パッケージの集積回路に対する探針を可能する
装置を提供する。 【解決手段】本発明の一実施例によれば、既に基板にあ
るバイアをＰＣ基板の裏面まで延ばすことによって、Ｐ
Ｃ基板に所定のパターンをなすプローブ・ポイントが形
成される。これによって、追加部品を加えることなく、
ボール・グリッド・アレイ・パッケージにパッケージ化
されたＩＣから生じる信号を製品ＰＣ基板において探針
することが可能になる。
アレイ形パッケージの集積回路に対する探針を可能する
装置を提供する。 【解決手段】本発明の一実施例によれば、既に基板にあ
るバイアをＰＣ基板の裏面まで延ばすことによって、Ｐ
Ｃ基板に所定のパターンをなすプローブ・ポイントが形
成される。これによって、追加部品を加えることなく、
ボール・グリッド・アレイ・パッケージにパッケージ化
されたＩＣから生じる信号を製品ＰＣ基板において探針
することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、電子試験
機器に関するものであり、とりわけ、試験プローブ・ア
センブリ、及び、集積回路パッケージのリードを電子測
定装置に電気的に接続するための方法に関するものであ
る。
機器に関するものであり、とりわけ、試験プローブ・ア
センブリ、及び、集積回路パッケージのリードを電子測
定装置に電気的に接続するための方法に関するものであ
る。
【０００２】
【従来の技術】集積回路（ＩＣ）パッケージは、一般
に、複数のリード・コネクタが外側に延びている絶縁ハ
ウジングから構成される。一般的なＩＣパッケージの１
つは、電気リードがハウジングの２つの側部に沿って引
き出される、デュアル・イン・ライン・パッケージ（Ｄ
ＩＰ）である。もう１つの一般的なＩＣパッケージは、
リードが４つの側部に沿って引き出される、クォッド・
フラット・パッケージ（ＱＦＰ）である。もう１つのパ
ッケージ設計は、リード・コネクタがＩＣの底部から延
びる、ボール・グリッド・アレイである。ＩＣが大きく
なり、相応じて、ＩＣとＰＣ（プリント回路）基板間で
必要とされる接続数が増大するにつれて、接続のために
ＩＣの端部を利用するだけのＩＣパッケージ設計は、望
ましくなくなる。接続のためにＩＣの端部を利用するだ
けのＩＣパッケージ設計の欠点の一部には、端部に沿っ
て利用可能なスペースの制限及びＩＣからＰＣ基板まで
のトレースの長さがある。ボール・グリッド・アレイ・
パッケージ設計では、ＩＣとＰＣ基板間においてリード
・コネクタの配線を行う場所として、ＩＣパッケージの
底面の領域を利用することによって、これらの制限を克
服する。
に、複数のリード・コネクタが外側に延びている絶縁ハ
ウジングから構成される。一般的なＩＣパッケージの１
つは、電気リードがハウジングの２つの側部に沿って引
き出される、デュアル・イン・ライン・パッケージ（Ｄ
ＩＰ）である。もう１つの一般的なＩＣパッケージは、
リードが４つの側部に沿って引き出される、クォッド・
フラット・パッケージ（ＱＦＰ）である。もう１つのパ
ッケージ設計は、リード・コネクタがＩＣの底部から延
びる、ボール・グリッド・アレイである。ＩＣが大きく
なり、相応じて、ＩＣとＰＣ（プリント回路）基板間で
必要とされる接続数が増大するにつれて、接続のために
ＩＣの端部を利用するだけのＩＣパッケージ設計は、望
ましくなくなる。接続のためにＩＣの端部を利用するだ
けのＩＣパッケージ設計の欠点の一部には、端部に沿っ
て利用可能なスペースの制限及びＩＣからＰＣ基板まで
のトレースの長さがある。ボール・グリッド・アレイ・
パッケージ設計では、ＩＣとＰＣ基板間においてリード
・コネクタの配線を行う場所として、ＩＣパッケージの
底面の領域を利用することによって、これらの制限を克
服する。
【０００３】電子試験機器（例えば、オシロスコープ、
ロジック・アナライザ、及び、エミュレータ）は、電圧
及び電流波形を含むＩＣのさまざまな電気的特徴を解析
するために利用される。一般に、実装されたプリント回
路基板には、複数のＩＣパッケージを含む各種電気部品
が密集している。各ＩＣパッケージ・リードのサイズが
小さく、ピッチが短いだけでなく、基板における部品の
間隔も近接している（すなわち、高「基板密度」）た
め、試験プローブで各リードを操作して、各リードと試
験機器を電気的に接続するのが困難である場合が多い。
このＩＣリードに電気的に接続する問題は、ボール・グ
リッド・アレイ・パッケージの場合には、多くの信号
が、ＩＣパッケージがＰＣ基板に取り付けられた後、Ｉ
Ｃパッケージの下に隠れるため、不可能にされる。ボー
ル・グリッド・アレイにパッケージ化されたＩＣから生
じる信号を探針することが必要になる。
ロジック・アナライザ、及び、エミュレータ）は、電圧
及び電流波形を含むＩＣのさまざまな電気的特徴を解析
するために利用される。一般に、実装されたプリント回
路基板には、複数のＩＣパッケージを含む各種電気部品
が密集している。各ＩＣパッケージ・リードのサイズが
小さく、ピッチが短いだけでなく、基板における部品の
間隔も近接している（すなわち、高「基板密度」）た
め、試験プローブで各リードを操作して、各リードと試
験機器を電気的に接続するのが困難である場合が多い。
このＩＣリードに電気的に接続する問題は、ボール・グ
リッド・アレイ・パッケージの場合には、多くの信号
が、ＩＣパッケージがＰＣ基板に取り付けられた後、Ｉ
Ｃパッケージの下に隠れるため、不可能にされる。ボー
ル・グリッド・アレイにパッケージ化されたＩＣから生
じる信号を探針することが必要になる。
【０００４】
【発明が解決しようとする課題】本発明の課題は、回路
基板上に装着された、ボール・グリッド・アレイ形パッ
ケージの集積回路に対する探針を可能する装置を提供す
ることにある。
基板上に装着された、ボール・グリッド・アレイ形パッ
ケージの集積回路に対する探針を可能する装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明によれば、既に基
板にあるバイアをＰＣ基板の裏面まで延ばすことによっ
て、ＰＣ基板に所定のパターンをなすプローブ・ポイン
トが形成される。これによって、追加部品を加えること
なく、ボール・グリッド・アレイ・パッケージにパッケ
ージ化されたＩＣから生じる信号を製品ＰＣ基板におい
て探針することが可能になる。
板にあるバイアをＰＣ基板の裏面まで延ばすことによっ
て、ＰＣ基板に所定のパターンをなすプローブ・ポイン
トが形成される。これによって、追加部品を加えること
なく、ボール・グリッド・アレイ・パッケージにパッケ
ージ化されたＩＣから生じる信号を製品ＰＣ基板におい
て探針することが可能になる。
【０００６】
【発明の実施の形態】本発明によれば、プローブで付勢
して、ボール・グリッド・アレイ・パッケージに実装さ
れたＩＣの入力／出力信号のサンプリングを行うことの
できる、回路基板の裏面に配置された複数のプローブ・
パッドが提供される。部品の全てでなくても、大部分が
実装された回路基板の面は、回路基板の上面または正面
とみなされる。図１には、複数のハンダ・ボールまたは
電気リード１００を備えたボール・グリッド・アレイ・
パッケージの側面図が示されている。ボール・グリッド
・アレイ・パッケージには、集積回路のような電子部品
（不図示）を取り付ける基板１０２が設けられている。
電子部品を覆うように取り付けられ、基板１０２に固定
されたカバー１０４が、電子部品を損傷から防護するの
を助ける。利用時、ハンダ・ボール１００は、一般に、
他の電気部品を含むプリント回路基板の複数のバイアま
たはボンディング・パッドに結合される。
して、ボール・グリッド・アレイ・パッケージに実装さ
れたＩＣの入力／出力信号のサンプリングを行うことの
できる、回路基板の裏面に配置された複数のプローブ・
パッドが提供される。部品の全てでなくても、大部分が
実装された回路基板の面は、回路基板の上面または正面
とみなされる。図１には、複数のハンダ・ボールまたは
電気リード１００を備えたボール・グリッド・アレイ・
パッケージの側面図が示されている。ボール・グリッド
・アレイ・パッケージには、集積回路のような電子部品
（不図示）を取り付ける基板１０２が設けられている。
電子部品を覆うように取り付けられ、基板１０２に固定
されたカバー１０４が、電子部品を損傷から防護するの
を助ける。利用時、ハンダ・ボール１００は、一般に、
他の電気部品を含むプリント回路基板の複数のバイアま
たはボンディング・パッドに結合される。
【０００７】図２には、所定のパターンをなすように形
成された複数のプローブ・パッド２００が示されてい
る。望ましい実施態様の場合、所定のパターンをなすプ
ローブ・パッドは、正方形パターンである。プローブ・
パッドの所定のパターンにおけるプローブ・パッド数
は、ボール・グリッド・アレイ・パッケージから出るリ
ード数を超えるか、前記リード数に等しいか、あるい
は、前記リード数未満とすることが可能である。プロー
ブ・パッドに加えて、プローブ・パッドの所定のパター
ンを包囲する複数の接地パッド２０２が存在する。接地
パッド２０２によって、プローブを回路基板の接地面に
接続して、プローブ・パッド位置の電気的ノイズを最小
限に抑えることが可能になる。所定のパターンをなすプ
ローブ・パッドは、基準位置決めホール２０４に対する
ｘ、ｙ座標で配置される。基準位置決めホール２０４に
よって、プローブ上の接続ポイントと、回路基板におい
て所定のパターンをなすプローブ・パッドとの位置が合
うように、プローブを回路基板に容易にくっつけること
が可能になる。
成された複数のプローブ・パッド２００が示されてい
る。望ましい実施態様の場合、所定のパターンをなすプ
ローブ・パッドは、正方形パターンである。プローブ・
パッドの所定のパターンにおけるプローブ・パッド数
は、ボール・グリッド・アレイ・パッケージから出るリ
ード数を超えるか、前記リード数に等しいか、あるい
は、前記リード数未満とすることが可能である。プロー
ブ・パッドに加えて、プローブ・パッドの所定のパター
ンを包囲する複数の接地パッド２０２が存在する。接地
パッド２０２によって、プローブを回路基板の接地面に
接続して、プローブ・パッド位置の電気的ノイズを最小
限に抑えることが可能になる。所定のパターンをなすプ
ローブ・パッドは、基準位置決めホール２０４に対する
ｘ、ｙ座標で配置される。基準位置決めホール２０４に
よって、プローブ上の接続ポイントと、回路基板におい
て所定のパターンをなすプローブ・パッドとの位置が合
うように、プローブを回路基板に容易にくっつけること
が可能になる。
【０００８】図３には、プローブ・パッド２００の拡大
図が示されているが、この例図では、４つのプローブ・
パッドだけしか示されていない。プローブ・パッドは、
金または他の任意の導電性材料から造ることが可能であ
る。プローブ・パッドは、それぞれ、プローブ・パッド
に対応する、ハンダ・マスク層３０６の複数の開口部３
０２によって露出している。各プローブ・パッド２００
は、回路基板の上部から回路基板の底部まで延びるバイ
ア３０４に接続されている。ハンダ・マスク３０６は、
回路基板の底部における複数のバイアを被覆する。ボー
ル・グリッド・アレイ・パッケージのハンダ・ボール１
００は、プリント回路基板の表面のバイア３０４、また
は、プリント回路基板の表面のバイアに接続されたボン
ディング・パッド（不図示）に結合される。
図が示されているが、この例図では、４つのプローブ・
パッドだけしか示されていない。プローブ・パッドは、
金または他の任意の導電性材料から造ることが可能であ
る。プローブ・パッドは、それぞれ、プローブ・パッド
に対応する、ハンダ・マスク層３０６の複数の開口部３
０２によって露出している。各プローブ・パッド２００
は、回路基板の上部から回路基板の底部まで延びるバイ
ア３０４に接続されている。ハンダ・マスク３０６は、
回路基板の底部における複数のバイアを被覆する。ボー
ル・グリッド・アレイ・パッケージのハンダ・ボール１
００は、プリント回路基板の表面のバイア３０４、また
は、プリント回路基板の表面のバイアに接続されたボン
ディング・パッド（不図示）に結合される。
【０００９】図４には、基準ホール２０４を利用して、
回路基板４００にプローブ４１０を取り付ける方法が示
されている。プローブ４１０は、回路基板４０８の底面
において所定のパターンをなすプローブ・パッド２００
と接触する。ボール・グリッド・アレイ・パッケージの
ＩＣは、回路基板４００の部品（すなわち、上）面４１
６に取り付けられる。プローブ・パッドの所定のパター
ンにプローブによって接触するのに用いられる方法は、
本発明の一部ではなく、当業者に既知の任意の方法を利
用することができる。
回路基板４００にプローブ４１０を取り付ける方法が示
されている。プローブ４１０は、回路基板４０８の底面
において所定のパターンをなすプローブ・パッド２００
と接触する。ボール・グリッド・アレイ・パッケージの
ＩＣは、回路基板４００の部品（すなわち、上）面４１
６に取り付けられる。プローブ・パッドの所定のパター
ンにプローブによって接触するのに用いられる方法は、
本発明の一部ではなく、当業者に既知の任意の方法を利
用することができる。
【００１０】本発明に関する以上の説明は、例示及び開
示を目的としたものである。本発明を余すところなく説
明しようとか、あるいは、開示の形態にそっくりそのま
ま制限しようとするものではなく、以上の教示に鑑み
て、他の修正及び変更を加えることも可能である。この
実施態様は、本発明の原理及びその実際の適用例を最も
明瞭に説明し、それによって、当業者が、企図する特定
の用途に適したさまざまな実施態様及びさまざまな修正
において、本発明を最も有効に利用することができるよ
うにするために、選択され、解説されたものである。付
属の請求項は、先行技術による制限のある場合を除い
て、本発明の他の代替実施態様を含むと解釈されること
を意図したものである。
示を目的としたものである。本発明を余すところなく説
明しようとか、あるいは、開示の形態にそっくりそのま
ま制限しようとするものではなく、以上の教示に鑑み
て、他の修正及び変更を加えることも可能である。この
実施態様は、本発明の原理及びその実際の適用例を最も
明瞭に説明し、それによって、当業者が、企図する特定
の用途に適したさまざまな実施態様及びさまざまな修正
において、本発明を最も有効に利用することができるよ
うにするために、選択され、解説されたものである。付
属の請求項は、先行技術による制限のある場合を除い
て、本発明の他の代替実施態様を含むと解釈されること
を意図したものである。
【００１１】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
が、以下、本発明の各実施態様の例を示す。
【００１２】[実施態様１]回路基板（４００）に実装さ
れた集積回路（ＩＣ）パッケージに対する入出力信号の
サンプリングを可能にする装置であって、サンプリング
される各信号に対応する、所定パターンのプローブ・パ
ッド（２００）を前記回路基板（４００）の表面上に備
えて成る装置。
れた集積回路（ＩＣ）パッケージに対する入出力信号の
サンプリングを可能にする装置であって、サンプリング
される各信号に対応する、所定パターンのプローブ・パ
ッド（２００）を前記回路基板（４００）の表面上に備
えて成る装置。
【００１３】[実施態様２]前記集積回路が、ボール・グ
リッド・アレイ・パッケージ内に実装されていることを
特徴とする、実施態様１に記載の装置。
リッド・アレイ・パッケージ内に実装されていることを
特徴とする、実施態様１に記載の装置。
【００１４】[実施態様３]前記所定のパターンをなすプ
ローブ・パッド（２００）が、前記回路基板（４００）
の裏面に位置していることを特徴とする、実施態様１に
記載の装置。
ローブ・パッド（２００）が、前記回路基板（４００）
の裏面に位置していることを特徴とする、実施態様１に
記載の装置。
【００１５】[実施態様４]前記所定のパターンをなすプ
ローブ・パッド（２００）が、前記回路基板（４００）
の正面または上面に位置していることを特徴とする、実
施態様１に記載の装置。
ローブ・パッド（２００）が、前記回路基板（４００）
の正面または上面に位置していることを特徴とする、実
施態様１に記載の装置。
【００１６】[実施態様５]プローブ・パッド（２００）
の前記パターンと所定の関係をなす、前記回路基板（４
００）における基準となるもの（２０４）をさらに備え
て成ることを特徴とする、実施態様１に記載の装置。
の前記パターンと所定の関係をなす、前記回路基板（４
００）における基準となるもの（２０４）をさらに備え
て成ることを特徴とする、実施態様１に記載の装置。
【００１７】[実施態様６]前記プリント回路基板（４０
０）を通って延び、前記プリント回路基板（４００）の
裏面における所定パターンのプローブ・パッドに接続す
る、ＩＣの取り付けに用いられる複数のバイア（３０
４）をさらに備えて成ることを特徴とする、実施態様３
に記載の装置。
０）を通って延び、前記プリント回路基板（４００）の
裏面における所定パターンのプローブ・パッドに接続す
る、ＩＣの取り付けに用いられる複数のバイア（３０
４）をさらに備えて成ることを特徴とする、実施態様３
に記載の装置。
【００１８】[実施態様７]前記所定のパターンをなすプ
ローブ・パッド（２００）が、前記回路基板（４００）
の裏面に位置していることを特徴とする、実施態様２に
記載の装置。
ローブ・パッド（２００）が、前記回路基板（４００）
の裏面に位置していることを特徴とする、実施態様２に
記載の装置。
【００１９】[実施態様８]前記所定のパターンをなすプ
ローブ・パッド（２００）が、前記回路基板（４００）
の正面または上面に位置していることを特徴とする、実
施態様２に記載の装置。
ローブ・パッド（２００）が、前記回路基板（４００）
の正面または上面に位置していることを特徴とする、実
施態様２に記載の装置。
【００２０】[実施態様９]前記集積回路が、ボール・グ
リッド・アレイ・パッケージ内に実装されていることを
特徴とする、実施態様６に記載の装置。
リッド・アレイ・パッケージ内に実装されていることを
特徴とする、実施態様６に記載の装置。
【００２１】[実施態様１０]プローブ・パッド（２０
０）の前記パターンと所定の関係をなす、前記回路基板
（４００）における基準となるもの（２０４）をさらに
備えて成ることを特徴とする、実施態様２に記載の装
置。
０）の前記パターンと所定の関係をなす、前記回路基板
（４００）における基準となるもの（２０４）をさらに
備えて成ることを特徴とする、実施態様２に記載の装
置。
【００２２】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、回路基板上に装着された、ボール・グリッド
・アレイ形パッケージの集積回路に対する探針を行うこ
とができる。
とにより、回路基板上に装着された、ボール・グリッド
・アレイ形パッケージの集積回路に対する探針を行うこ
とができる。
【図１】ボール・グリッド・アレイＩＣパッケージの側
面図である。
面図である。
【図２】ボール・グリッド・アレイ・プローブ・パター
ンの正面図である。
ンの正面図である。
【図３】ボール・グリッド・アレイ・プローブ・パター
ンの正面図の詳細図である。
ンの正面図の詳細図である。
【図４】ボール・グリッド・アレイ・プローブ・パター
ンに結合するプローブ・アセンブリの分解斜視図であ
る。
ンに結合するプローブ・アセンブリの分解斜視図であ
る。
２００：プローブ・パッド ２０４：基板特徴 ３０４：バイア ４００：回路基板
Claims (1)
- 【請求項１】回路基板に実装された集積回路（ＩＣ）パ
ッケージに対する入出力信号のサンプリングを可能にす
る装置であって、 サンプリングされる各信号に対応する、所定パターンの
プローブ・パッドを前記回路基板の表面上に備えて成る
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/072,952 US6144213A (en) | 1998-05-05 | 1998-05-05 | Ball grid array probing technique |
| US072,952 | 1998-05-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11344532A true JPH11344532A (ja) | 1999-12-14 |
Family
ID=22110777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11103932A Pending JPH11344532A (ja) | 1998-05-05 | 1999-04-12 | 回路基板上の探針のための装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6144213A (ja) |
| JP (1) | JPH11344532A (ja) |
| DE (1) | DE19902348A1 (ja) |
| GB (1) | GB2339089B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462528B1 (en) * | 2000-05-23 | 2002-10-08 | Tektronix, Inc. | Method and apparatus for probing a conductor of an array of closely-spaced conductors |
| US6624643B2 (en) * | 2000-12-08 | 2003-09-23 | Intel Corporation | Apparatus and method to read output information from a backside of a silicon device |
| US7049570B2 (en) * | 2002-09-16 | 2006-05-23 | Avago Technologies, Ltd. | Optical chip coupling system utilizing micromachine adjustable optical elements and a feedback circuit providing the micromachine with a feedback signal correlated to an optical signal parameter |
| US6946733B2 (en) * | 2003-08-13 | 2005-09-20 | Cts Corporation | Ball grid array package having testing capability after mounting |
| JP2006261144A (ja) * | 2005-03-15 | 2006-09-28 | Minowa Koa Inc | 抵抗器の製造法及び抵抗器の検測装置 |
| TWI719241B (zh) * | 2017-08-18 | 2021-02-21 | 景碩科技股份有限公司 | 可做電性測試的多層電路板及其製法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4724383A (en) * | 1985-05-03 | 1988-02-09 | Testsystems, Inc. | PC board test fixture |
| US5559446A (en) * | 1993-07-19 | 1996-09-24 | Tokyo Electron Kabushiki Kaisha | Probing method and device |
| US5418471A (en) * | 1994-01-26 | 1995-05-23 | Emulation Technology, Inc. | Adapter which emulates ball grid array packages |
| US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
| WO1997027490A1 (en) * | 1996-01-25 | 1997-07-31 | General Dynamics Information Systems, Inc. | Performing an operation on an integrated circuit |
| JP2940475B2 (ja) * | 1996-06-24 | 1999-08-25 | 日本電気株式会社 | Ｉｃのパッケージ、ｉｃのプローバ及びそれらの製造方法 |
| US5883788A (en) * | 1996-10-31 | 1999-03-16 | Hewlett-Packard Company | Backing plate for LGA mounting of integrated circuits facilitates probing of the IC's pins |
| US5952840A (en) * | 1996-12-31 | 1999-09-14 | Micron Technology, Inc. | Apparatus for testing semiconductor wafers |
| US5940278A (en) * | 1997-04-30 | 1999-08-17 | Hewlett-Packard Company | Backing plate for gate arrays or the like carries auxiliary components and provides probe access to electrical test points |
| US5880590A (en) * | 1997-05-07 | 1999-03-09 | International Business Machines Corporation | Apparatus and method for burn-in and testing of devices with solder bumps or preforms |
| JPH1172534A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | テスト端子付き半導体装置およびｉｃソケット |
-
1998
- 1998-05-05 US US09/072,952 patent/US6144213A/en not_active Expired - Fee Related
-
1999
- 1999-01-21 DE DE19902348A patent/DE19902348A1/de not_active Withdrawn
- 1999-04-12 JP JP11103932A patent/JPH11344532A/ja active Pending
- 1999-04-30 GB GB9910096A patent/GB2339089B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9910096D0 (en) | 1999-06-30 |
| GB2339089A (en) | 2000-01-12 |
| DE19902348A1 (de) | 1999-11-18 |
| US6144213A (en) | 2000-11-07 |
| GB2339089B (en) | 2002-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911835B2 (en) | High performance probe system | |
| JPH10185947A (ja) | プローブ・アダプタ | |
| KR100500452B1 (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
| JP3063687B2 (ja) | マルチチップモジュール | |
| US6605953B2 (en) | Method and apparatus of interconnecting with a system board | |
| US5646542A (en) | Probing adapter for testing IC packages | |
| US6064214A (en) | Perimeter trace probe for plastic ball grid arrays | |
| US6246252B1 (en) | Efficient debug package design | |
| JPH11344532A (ja) | 回路基板上の探針のための装置 | |
| JP3318671B2 (ja) | マルチ・チップ・モジュール及びテスト・チップ製造方法 | |
| KR20220121849A (ko) | 자동 테스트 장비용 프로브 카드에서의 동축 비아 배열 | |
| KR20220121848A (ko) | 자동 테스트 장비용 프로브 카드에서의 전치 비아 배열 | |
| US5323105A (en) | Test template for monitoring the pins of a multi-pin chip cirucit package | |
| US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
| US6894516B1 (en) | Method and apparatus for implementing very high density probing (VHDP) of printed circuit board signals | |
| US8203356B2 (en) | Device, system and method for testing and analyzing integrated circuits | |
| US6597188B1 (en) | Ground land for singulated ball grid array | |
| KR20010076322A (ko) | 접촉 돌기를 구비한 접촉 구조물 | |
| US6683468B1 (en) | Method and apparatus for coupling to a device packaged using a ball grid array | |
| JP2980952B2 (ja) | プローブボード | |
| JP3048842U (ja) | プロービングカード | |
| JPH08220188A (ja) | 半導体装置用ソケット | |
| JPH1117057A (ja) | 検査パッド付きｂｇａ型半導体装置 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JP2008226880A (ja) | 回路基板およびこれを用いた電気的接続装置 |