JP2007243147A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2007243147A JP2007243147A JP2006319499A JP2006319499A JP2007243147A JP 2007243147 A JP2007243147 A JP 2007243147A JP 2006319499 A JP2006319499 A JP 2006319499A JP 2006319499 A JP2006319499 A JP 2006319499A JP 2007243147 A JP2007243147 A JP 2007243147A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- silicon layer
- transistor according
- organic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 69
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001678 irradiating effect Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 79
- 239000002094 self assembled monolayer Substances 0.000 claims description 19
- 239000013545 self-assembled monolayer Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- 238000002425 crystallisation Methods 0.000 claims description 11
- 230000008025 crystallization Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 8
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000001282 organosilanes Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical group 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】素子の信頼性及び特性を向上させることができる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板を提供するステップと、前記基板上に非晶質シリコン層を形成するステップと、前記非晶質シリコン層上に除去可能な有機膜を形成するステップと、前記有機膜上にレーザーを照射して、非晶質シリコン層を結晶化して多結晶シリコン層を形成するステップと、前記有機膜を除去するステップとを含む。
【選択図】図２
【解決手段】基板を提供するステップと、前記基板上に非晶質シリコン層を形成するステップと、前記非晶質シリコン層上に除去可能な有機膜を形成するステップと、前記有機膜上にレーザーを照射して、非晶質シリコン層を結晶化して多結晶シリコン層を形成するステップと、前記有機膜を除去するステップとを含む。
【選択図】図２
Description
本発明は、薄膜トランジスタ及びその製造方法に関する。
フラットパネルディスプレイは、軽量・薄型の構成が可能であり、かつ消費電力が低いため注目されつつある。その中で、色再現性などに優れた装置としては、液晶ディスプレイ及び有機発光表示装置を例に挙げることができる。
液晶ディスプレイ又は有機発光表示装置は、スイッチング素子として薄膜トランジスタを用いることができ、このような薄膜トランジスタの半導体層は、非晶質シリコン又は多結晶シリコンで形成することができた。
非晶質シリコンと比較すると、多結晶シリコンは、電界効果の移動度、応答速度及び温度と光に対する安定性に優れている。また、薄膜トランジスタと駆動回路を同じ基板上に形成することができ、薄膜トランジスタと駆動回路とを接続する過程を必要としないため、工程が簡単になるという長所がある。
多結晶シリコン半導体層は、多結晶シリコンを直接蒸着（ａｓ−ｄｅｐｏｓｉｔｉｏｎ）したり、又は非晶質シリコンを結晶化することにより、例えば、固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＳＰＣ）方法、金属誘起結晶化（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ；ＭＩＣ）法、エキシマレーザーアニール（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ；ＥＬＡ）法、逐次的横方向結晶化（ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ；ＳＬＳ）などを行って形成することができる。
その中で、エキシマレーザーアニール法は、代表的な結晶化方法であって、約３０８ｎｍの波長を有するエキシマレーザー（ＸｅＣｌ等）を非晶質シリコン層に照射して結晶化させる方法である。エキシマレーザーアニール法は、比較的ガラス基板に及ぼす熱的影響が少なく、他の方法に比べて優れた特性を有する多結晶シリコン層を製作することができるため、これまで広く利用されてきた。
図１ａは、エキシマレーザーアニール法により結晶化された多結晶シリコン層を示す断面図であり、図１ｂは、エキシマレーザーアニール法により結晶化された多結晶シリコン層を示す写真である。
図１ａ及び図１ｂに示すように、エキシマレーザーアニール法により形成された多結晶シリコン層１２０上には、結晶粒（ｇｒａｉｎ）Ａの境界である結晶粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）Ｂに該当する領域上に突起部Ｃが形成される。突起部は、非晶質シリコンが溶けた後に結晶粒を形成する際に発生する密度の差により生成される。
多結晶シリコン層１２０は、突起部Ｃにより表面が不均一になり、したがって、多結晶シリコン層１２０上に後続して形成されるゲート絶縁膜も不均一に積層される。これは、薄膜トランジスタの漏れ電流を増加させ、ゲート絶縁膜上に積層されるゲート電極用金属膜にヒルロック（ｈｉｌｌ−ｌｏｃｋ）を発生させる。また、突起部は、エッチング工程と露光工程の際に、不均一性を誘発して、素子の信頼性低下を引き起こすという問題があった。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、素子の信頼性及び特性を向上させることができる薄膜トランジスタ及びその製造方法を提供することにある。
上記の目的を達成すべく、本発明に係る薄膜トランジスタによれば、ソース領域、ドレイン電極及びチャネル領域を含み、多結晶シリコンからなる半導体層と、チャネル領域に対応するゲート電極と、ゲート電極と多結晶シリコン層を絶縁させるゲート絶縁膜と、ソース領域及びドレイン領域と電気的に接続するソース電極及びドレイン電極とを備え、前記半導体層が、除去可能な有機膜を含む非晶質シリコン層にエキシマレーザーを照射して結晶化されて、実質的に突起部がない。
有機膜は、シラン基を含む自己組織化単分子膜であり得る。
自己組織化単分子膜は、Ｘ−Ｙ−Ｚの化学式を有し、Ｘが、水素又はメチル基であり、Ｙが、直鎖又は分枝鎖のＣ４〜Ｃ５０基であり、Ｚが、ハロゲン元素を含むシラン基であり得る。自己組織化単分子膜は、オクタデシルトリクロロシラン（ＯＴＳ、ｏｃｔａｄｅｃｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）又はモノアルキルトリクロロシラン（ＭＴＳ、ｍｏｎｏａｌｋｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）であってもよい。
有機膜は、紫外線を照射した後、水又はアルコールで洗浄して除去されることができる。
上記の目的を達成すべく、本発明に係る薄膜トランジスタの製造方法によれば、基板を提供するステップと、基板上に非晶質シリコン層を形成するステップと、非晶質シリコン層上に除去可能な有機膜を形成するステップと、有機膜上にレーザーを照射して、非晶質シリコン層を結晶化して多結晶シリコン層を形成するステップと、有機膜を除去するステップとを含む。
本発明によれば、非晶質シリコン層を結晶化する前に非晶質シリコン層上に有機膜を形成することにより、結晶化工程時に非晶質シリコン層が酸化されること、特にエネルギーの高い結晶粒界表面領域の非晶質シリコン層が酸化されることを防止することができる。これにより、結晶化工程の際に半導体層の表面に突起部が発生することを防止して、表面が均一な多結晶シリコンからなる半導体層を形成することができる。
したがって、本発明は、ゲート絶縁膜の漏れ電流を減少させ、薄膜トランジスタの特性及び信頼性を向上させることができるという効果がある。
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。しかしながら、本発明は、ここで説明している実施の形態に限定されず、他の形態で具体化され得る。図面において、層が他の層又は基板「上」にあると言及される場合、それは他の層又は基板上に直接形成されることができるか、又はそれらの間に第３の層が介在されることもできる。明細書全体にわたって同一の構成要素は同一の参照番号を付してある。
図２は、本発明の一実施の形態に係る薄膜トランジスタを示す断面図である。
同図を参照すれば、本発明に係る薄膜トランジスタは、基板２００、基板上に位置するバッファ層２１０、バッファ層２１０上に位置し、ソース領域２２０ａ、ドレイン領域２２０ｂ、及びチャネル領域２２０ｃを含む多結晶シリコン層２２０´、多結晶シリコン層２２０´上に位置するゲート絶縁膜２４０、ゲート絶縁膜２４０上に位置し、チャネル領域２２０ｃに対応するゲート電極２５０、ゲート電極２５０上に位置する層間絶縁膜２６０、層間絶縁膜２６０とゲート絶縁膜２４０とを貫通してソース領域２２０ａ及びドレイン領域２２０ｂの一部を露出させるコンタクト孔２７０ａ，２７０ｂ、層間絶縁膜２６０上に位置し、コンタクト孔２７０ａ，２７０ｂを介してソース領域２２０ａ及びドレイン領域２２０ｂと電気的に接続するソース電極２８０ａ及びドレイン電極２８０ｂを備える。
半導体層は、多結晶シリコン層を含むことができ、多結晶シリコン層２２０´は、基板上に非晶質シリコン層と有機膜を順次形成した後、有機膜層を介して非晶質シリコン層内にエキシマレーザーを照射して結晶化されたものである。
本発明の一実施の形態では、前記薄膜トランジスタをトップゲート構造として説明したが、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、及びドレイン電極が順次積層されたボトムゲート構造で形成することも可能である。
以下、添付した図面を参照して、本発明の一実施の形態に係る薄膜トランジスタの製造方法を説明する。
図３ａ〜図３ｄは、本発明の一実施の形態に係る薄膜トランジスタの製造方法を説明するための工程別断面図である。
図３ａに示すように、基板３００上にバッファ層３１０を形成する。バッファ層３１０は、選択的に形成することができ、基板３００から流出されるアルカリイオンなどのような不純物から、後続工程において形成される薄膜トランジスタを保護するために形成するものである。バッファ層３１０は、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）などを使用して形成することができる。
バッファ層３１０上に非晶質シリコンからなる半導体層３２０を形成する。非晶質シリコンからなる半導体層３２０は、プラズマ化学気相蒸着法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）又は低圧化学気相蒸着法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＬＰＣＶＤ）で形成することができる。
図３ｂに示すように、非晶質シリコンからなる半導体層３２０上に有機膜３３０を形成する、その後、有機膜３３０を透過して非晶質シリコン層３２０上に約３０８ｎｍの波長を有するエキシマレーザーを照射して、非晶質シリコン層３２０を結晶化させる。
有機膜３３０は、シラン基を含む自己組織化単分子膜（ｓｅｌｆ−ａｓｓｅｍｂｌｙ ｍｏｎｏｌａｙｅｒ）であり得る。自己組織化単分子膜とは、外力なしで、かつ共有結合によらずに形成される自発的な物質の構造であって、活性分子が自発的に特定基質の表面に吸着して化学的結合を形成することを意味する。本発明の一実施の形態では、活性分子はシラン基である。自己組織化単分子膜は、非晶質シリコン層３２０上に自己組織化単分子膜形成用組成物をコーティングし熱処理することにより形成することができる。
自己組織化単分子膜３３０は、Ｘ−Ｙ−Ｚの化学式を有することができる。化学式中、Ｘは水素（Ｈ）又はメチル基（ＣＨ３）であり、Ｙは、直鎖又は分枝鎖のＣ４〜Ｃ５０基であり、Ｚは、−ＳｉＣｌ（ＣＨ３）２、−ＳｉＣｌ２ＣＨ３、−ＳｉＣｌ３、−ＳｉＩ３など、ハロゲン元素を含むシラン基であり得る。自己組織化単分子膜は、オクタデシルトリクロロシラン（ＯＴＳ、ｏｃｔａｄｅｃｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）又はモノアルキルトリクロロシラン（ＭＴＳ、ｍｏｎｏａｌｋｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）であってもよい。
エキシマレーザーによる結晶化工程は、主に窒素雰囲気で行われ、非晶質シリコン層にエキシマレーザーを照射すると、非晶質シリコン層３２０は溶融された後に再結合して、結晶粒を生成し、非晶質シリコンは多結晶シリコンに変わる。このとき、溶融された非晶質シリコンが結晶を形成しながら液相から固相へ変化するにつれて、溶融温度に応じる密度差が発生し、結晶粒と結晶粒との間の領域、すなわち結晶粒界は、高いエネルギーを有するようになる。したがって、結晶粒界領域に該当する非晶質シリコン層３２０の表面領域は、工程チャンバー内に残存する酸素と容易に結合して酸化されることにより、突起部を形成するようになる。
したがって、本発明の一実施形態では、突起部が発生することを防止するために、エキシマレーザーを照射する前に非晶質シリコン層３２０上に自己組織化単分子膜３３０を形成する。
自己組織化単分子膜３３０はＹ、すなわち直鎖又は分枝鎖のＣ４−Ｃ５０を含むため、表面強度が極めて優れており、分子間に緊密な結合構造を有する。したがって、エキシマレーザーが有機シラン自己組織化単分子膜３３０を介して非晶質シリコン層３２０に照射される間、有機シラン自己組織化単分子膜３３０は分子結合を維持することができる。
また、自己組織化単分子膜３３０のシラン基に結合されたハロゲン元素は、非晶質シリコン層３２０の表面と結合し得る。ハロゲン元素は、酸素に比べてシリコンとの結合力に優れている。したがって、エキシマレーザーを利用した結晶化工程の際、溶融された非晶質シリコン層３２０の表面が工程チャンバー内に残存する酸素と結合することを防止して、突起部が形成されることを防止することができる。その結果、突起部の発生が減少し、結晶化された層の均一度も向上することができる。
有機膜３３０の厚さは、有機シラン自己組織化単分子膜のうちのＹ成分の炭素の個数に応じて決定されることができ、１〜１０ｎｍの範囲であり得る。有機膜３３０の厚さが１ｎｍ以上であると、非晶質シリコン層３２０を酸素から保護することができ、有機膜３３０の厚さが１０ｎｍ以下になければエキシマレーザーが透過されないため、結晶化効率が向上することができる。
結晶化工程が完了すると、有機膜３３０の表面上に１８０〜２６０ｎｍの範囲の紫外線を照射する。これは、結晶化された非晶質シリコン層３２０の表面と有機膜３３０との結合、すなわち、シリコンとハロゲンとの間の結合を切る機能を果たす。その後、基板結果物を水又はアルコールなどのような溶媒に洗浄することにより、有機膜３３０を除去する。
図３ｃに示すように、多結晶シリコン層３２０´をフォトリソグラフィ工程などのような公知の工程によりパターニングした後、多結晶シリコン層３２０´上にゲート絶縁膜３４０を形成する。ゲート絶縁膜３４０は、シリコン酸化膜、シリコンで形成することができる。
ゲート絶縁膜３４０上に多結晶シリコン層３２０´の一定領域に対応するようにゲート電極３５０を形成する。ゲート電極３５０は、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、モリブデン（Ｍｏ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）からなる群から選択されるいずれか１つで形成できる。
ゲート電極３５０をマスクとして多結晶シリコン層３２０´に不純物イオンを注入することによって、ソース領域３２０ａ、ドレイン領域３２０ｂ、及びチャネル領域３２０ｃを画定する。
図３ｄに示すように、ゲート電極３５０を含む基板全面上に層間絶縁膜３６０を形成する。層間絶縁膜３６０は、ゲート電極３５０をゲート電極３５０の上部に位置する金属配線と絶縁させるためのものであって、シリコン窒化膜又はシリコン酸化膜で形成することができる。
層間絶縁膜３６０及びゲート絶縁膜３４０をエッチングすることにより、ソース領域及びドレイン領域３２０ａ，３２０ｂの一部を露出させるコンタクト孔３７０ａ，３７０ｂを形成する。
層間絶縁膜３６０上に、コンタクト孔３７０ａ、３７０ｂを介してソース領域及びドレイン領域３２０ａ，３２０ｂと電気的に接続するように、ソース電極及びドレイン電極３８０ａ，３８０ｂを形成する。ソース電極及びドレイン電極３８０ａ、３８０ｂは、配線抵抗を下げるために低抵抗の物質から形成されており、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）又はアルミニウム（Ａｌ）などのような金属で形成することができる。
上記のような工程を経て、多結晶シリコン層３２０´、ゲート絶縁膜３４０、ゲート電極３５０、ソース電極３７０ａ、及びドレイン電極３７０ｂを含む薄膜トランジスタの製造が完成される。
ここで、図示していないが、薄膜トランジスタ上に平坦化又はパッシべーションのための絶縁膜を形成した後、絶縁膜を貫通してドレイン電極と接続するように、第１電極、第１電極と対向する第２電極、及び２つの電極の間に介在する液晶層又は有機発光層を形成することによって、本発明の一実施形態に係る薄膜トランジスタを含むフラットパネルディスプレイを製造することができる。
上述した本発明の好ましい実施形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
Claims (17)
- 基板を提供するステップと、
前記基板上に非晶質シリコン層を形成するステップと、
前記非晶質シリコン層上に除去可能な有機膜を形成するステップと、
前記有機膜上にレーザーを照射して、非晶質シリコン層を結晶化して多結晶シリコン層を形成するステップと、
前記有機膜を除去するステップと
を含む薄膜トランジスタの製造方法。 - 前記有機膜は、シラン基を含む自己組織化単分子膜であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記自己組織化単分子膜は、Ｘ−Ｙ−Ｚの化学式を有し、Ｘが、水素又はメチル基であり、Ｙが、直鎖又は分枝鎖のＣ４〜Ｃ５０基であり、Ｚが、ハロゲン元素を含むシラン基であることを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
- 前記自己組織化単分子膜は、オクタデシルトリクロロシラン（ＯＴＳ）又はモノアルキルトリクロロシラン（ＭＴＳ）を含むことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
- 前記有機膜の厚さは、１〜１０ｎｍの範囲である請求項１に記載の薄膜トランジスタの製造方法。
- 前記有機膜を除去するステップは、有機膜上に紫外線を照射した後、純水又はアルコールで洗浄して前記有機膜を除去する請求項１に記載の薄膜トランジスタの製造方法。
- 前記基板上に非晶質シリコン層を形成するステップの前又は有機膜を除去するステップの後、ゲート電極及びゲート絶縁膜を形成するステップを含む請求項１に記載の薄膜トランジスタの製造方法。
- 前記多結晶シリコン層上に不純物イオンを注入して、チャネル領域、ソース領域、及びドレイン領域を画定するステップと、
ソース領域及びドレイン領域と電気的に接続するソース電極及びドレイン電極を形成するステップと
をさらに含む請求項７に記載の薄膜トランジスタの製造方法。 - ソース領域、ドレイン電極及びチャネル領域を含み、多結晶シリコンからなる半導体層と、
前記チャネル領域に対応するゲート電極と、
前記ゲート電極と前記半導体層との間に位置するゲート絶縁膜と、
前記ソース領域及びドレイン領域と電気的に接続するソース電極及びドレイン電極と
を備え、
前記半導体層は、除去可能な有機膜が形成された非晶質シリコン層にエキシマレーザーを照射して結晶化されて、実質的に突起部がない薄膜トランジスタ。 - 前記有機膜は、シラン基を含む自己組織化単分子膜であることを特徴とする請求項９に記載の薄膜トランジスタ。
- 前記自己組織化単分子膜は、Ｘ−Ｙ−Ｚの化学式を有し、Ｘは、水素又はメチル基であり、Ｙは、直鎖又は分枝鎖のＣ４〜Ｃ５０基であり、Ｚは、ハロゲン元素を含むシラン基である請求項１０に記載の薄膜トランジスタ。
- 前記自己組織化単分子膜は、オクタデシルトリクロロシラン（ＯＴＳ）又はモノアルキルトリクロロシラン（ＭＴＳ）を含む請求項１０に記載の薄膜トランジスタ。
- 前記有機膜の厚さは、１〜１０ｎｍの範囲であることを特徴とする請求項９に記載の薄膜トランジスタ。
- 前記有機膜は、結晶化工程後に除去されることを特徴とする請求項９に記載の薄膜トランジスタ。
- 前記有機膜は、前記有機膜上に紫外線を照射した後、純水又はアルコールで洗浄して全て又は一部が除去されることを特徴とする請求項１４に記載の薄膜トランジスタ。
- 前記トランジスタは、多結晶シリコン層、ゲート絶縁膜、ゲート電極、ソース電極、及びドレイン電極が順次積層され、前記ゲート電極、ソース及びドレイン電極の間に層間絶縁膜が介在されたトップゲート構造を含む請求項９に記載の薄膜トランジスタ。
- 前記トランジスタは、ゲート電極、ゲート絶縁膜、多結晶シリコン層、ソース電極、及びドレイン電極が順次積層されたボトムゲートトランジスタを含む請求項９に記載の薄膜トランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022625A KR101169058B1 (ko) | 2006-03-10 | 2006-03-10 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007243147A true JP2007243147A (ja) | 2007-09-20 |
| JP4589295B2 JP4589295B2 (ja) | 2010-12-01 |
Family
ID=38478025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006319499A Active JP4589295B2 (ja) | 2006-03-10 | 2006-11-28 | 薄膜トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7960295B2 (ja) |
| JP (1) | JP4589295B2 (ja) |
| KR (1) | KR101169058B1 (ja) |
| CN (1) | CN101034669B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094285B1 (ko) | 2009-12-04 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 이를 포함하는 표시장치 |
| TWI570809B (zh) | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR20140009904A (ko) * | 2011-05-10 | 2014-01-23 | 파나소닉 주식회사 | 박막 트랜지스터 장치의 제조 방법, 박막 트랜지스터 장치 및 표시 장치 |
| US9318506B2 (en) | 2011-07-08 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2013061383A1 (ja) * | 2011-10-28 | 2013-05-02 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| NL2010527A (en) | 2013-03-27 | 2014-09-30 | Asml Netherlands Bv | Object holder, lithographic apparatus, device manufacturing method, and method of manufacturing an object holder. |
| KR102421600B1 (ko) * | 2015-11-20 | 2022-07-18 | 삼성디스플레이 주식회사 | 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법 |
| CN109075021B (zh) | 2016-03-03 | 2023-09-05 | 应用材料公司 | 利用间歇性空气-水暴露的改良自组装单层阻挡 |
| CN109417042B (zh) | 2016-04-25 | 2022-05-10 | 应用材料公司 | 用于自组装单层工艺的化学输送腔室 |
| US10358715B2 (en) | 2016-06-03 | 2019-07-23 | Applied Materials, Inc. | Integrated cluster tool for selective area deposition |
| CN107195636B (zh) * | 2017-05-12 | 2020-08-18 | 惠科股份有限公司 | 显示面板、显示面板的制程和显示装置 |
| CN113097218B (zh) * | 2020-05-27 | 2023-05-19 | 长江存储科技有限责任公司 | 三维存储器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY109592A (en) * | 1992-11-16 | 1997-03-31 | Tokyo Electron Ltd | Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals. |
| JP3973960B2 (ja) | 1994-06-02 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5536932A (en) * | 1995-02-10 | 1996-07-16 | Xerox Corporation | Polysilicon multiplexer for two-dimensional image sensor arrays |
| KR100300808B1 (ko) | 1995-08-04 | 2001-11-22 | 순페이 야마자끼 | 결정질 반도체 제조 방법 |
| US6696538B2 (en) * | 1999-07-27 | 2004-02-24 | Lg Chemical Ltd. | Semiconductor interlayer dielectric material and a semiconductor device using the same |
| TW452892B (en) * | 2000-08-09 | 2001-09-01 | Lin Jing Wei | Re-crystallization method of polysilicon thin film of thin film transistor |
| JP2002176180A (ja) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
| TW574753B (en) * | 2001-04-13 | 2004-02-01 | Sony Corp | Manufacturing method of thin film apparatus and semiconductor device |
| US6656398B2 (en) * | 2001-06-19 | 2003-12-02 | Corning Incorporated | Process of making a pattern in a film |
| JP3939140B2 (ja) * | 2001-12-03 | 2007-07-04 | 株式会社日立製作所 | 液晶表示装置 |
| CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| KR100742380B1 (ko) * | 2005-12-28 | 2007-07-24 | 삼성에스디아이 주식회사 | 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법 |
-
2006
- 2006-03-10 KR KR1020060022625A patent/KR101169058B1/ko active IP Right Grant
- 2006-09-29 US US11/540,155 patent/US7960295B2/en active Active
- 2006-10-08 CN CN2006101418602A patent/CN101034669B/zh active Active
- 2006-11-28 JP JP2006319499A patent/JP4589295B2/ja active Active
-
2011
- 2011-04-28 US US13/096,657 patent/US8530901B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070092457A (ko) | 2007-09-13 |
| US20110198604A1 (en) | 2011-08-18 |
| US7960295B2 (en) | 2011-06-14 |
| US8530901B2 (en) | 2013-09-10 |
| CN101034669B (zh) | 2010-05-12 |
| CN101034669A (zh) | 2007-09-12 |
| KR101169058B1 (ko) | 2012-07-26 |
| US20070210313A1 (en) | 2007-09-13 |
| JP4589295B2 (ja) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589295B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP2005303299A (ja) | 電子素子及びその製造方法 | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| JP2009295996A (ja) | 薄膜トランジスタ | |
| WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
| JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
| JP2005142567A (ja) | ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法 | |
| JP6976172B2 (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法、表示装置 | |
| TW200939357A (en) | Manufacturing method of thin film transistor and thin film transistor | |
| JP2010199529A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10173196A (ja) | 半導体装置およびその製造方法 | |
| JP2008072093A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN105742370B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| TWI258875B (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP2005005381A (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101319037B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터 | |
| JP3496678B1 (ja) | 半導体薄膜 | |
| TWI248683B (en) | Manufacturing method for thin film transistor, and the thin film transistor | |
| JP2008098551A (ja) | 半導体装置の製造方法 | |
| JP2648783B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
| JP2005150438A (ja) | 半導体デバイスの製造方法 | |
| KR20040061189A (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4589295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |