JP2008098551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008098551A JP2008098551A JP2006281135A JP2006281135A JP2008098551A JP 2008098551 A JP2008098551 A JP 2008098551A JP 2006281135 A JP2006281135 A JP 2006281135A JP 2006281135 A JP2006281135 A JP 2006281135A JP 2008098551 A JP2008098551 A JP 2008098551A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- polysilicon
- semiconductor device
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】シリコン膜にエネルギーを印加して第1ポリシリコン膜に改質した後、さらにレーザーアニールを行い、結晶粒径の大きい第2ポリシリコン膜に改質する方法が用いられている。この際レーザー光強度が少なすぎると残留する粒径が小さい第1ポリシリコンの影響が大きくなる。逆に大きすぎると種結晶が失われ第2ポリシリコンが微結晶化する。このようにレーザ光強度に対して膜質が敏感に変動するという課題がある。
【解決手段】島状の構造を持つシリコン膜の周辺部の膜厚を厚膜化する。その後第1のポリシリコン膜に改質した後、第1のポリシリコン膜中央部をレーザー光で溶融させ、周辺部の厚膜化した領域に残された第1のポリシリコンを種として再結晶化する。レーザー光強度を中央部が溶融し、厚膜部に種が残る範囲に設定することで再現性の高いレーザーアニール工程を有する半導体装置の製造方法が提供できる。
【選択図】図2
【解決手段】島状の構造を持つシリコン膜の周辺部の膜厚を厚膜化する。その後第1のポリシリコン膜に改質した後、第1のポリシリコン膜中央部をレーザー光で溶融させ、周辺部の厚膜化した領域に残された第1のポリシリコンを種として再結晶化する。レーザー光強度を中央部が溶融し、厚膜部に種が残る範囲に設定することで再現性の高いレーザーアニール工程を有する半導体装置の製造方法が提供できる。
【選択図】図2
Description
本発明は、半導体装置の製造方法に関する。
トランジスタなどの半導体装置を形成する、ポリシリコン膜の結晶性を向上する手段として、エネルギー光としてレーザー光を照射しポリシリコン膜を改質するレーザーアニール法が採用されている。レーザーアニール法としては基板との界面近傍に位置するポリシリコン膜を種結晶として、種結晶以外のポリシリコン膜を溶融、再結晶化して粒径の大きいポリシリコン膜を形成する方法が知られている。
また、特許文献1に示されるようにシリコン膜にレーザー光をスポット状に照射することで種結晶を形成し、この種結晶を元に固相成長を行いポリシリコン膜を形成する方法が知られている。
また、特許文献2に示されるように第1層としてポリシリコン膜を形成し、第2層としてアモルファスシリコン膜を形成し、第1層のポリシリコン膜を種結晶として第2層のアモルファスシリコン膜の一部分をレーザーアニールしポリシリコン化する方法が知られている。
レーザーアニール法では、エネルギー光としてレーザー光を照射し、基板上に形成されたポリシリコン膜と基板との界面に位置するポリシリコン膜を種結晶として、種結晶以外のポリシリコン膜を溶融、再結晶化する。この製造方法では、膜厚方向に再結晶化される部分の厚さが厚いほど結晶粒径は大きくなる。初期のシリコン膜の膜厚が与えられたとき、膜厚方向に残される結晶部分の厚さが少なくなるほど結晶粒径は大きくなる。一方、結晶部分を残さず溶融してしまうと種結晶を失う。溶融して種結晶を失った状態で過冷却されると突発的で高密度の結晶核が生じ、微小粒径を有するポリシリコン(マイクロクリスタルシリコン)となる。つまり高い結晶性を有する結晶粒径が大きいポリシリコン膜を得るためには、結晶部分をできる限り薄く残すよう制御する必要があり、基板全面に均一でかつ結晶粒径の大きい多結晶膜を形成することは困難となる課題がある。
そこで、本発明はこのような課題を解決する半導体装置の製造方法を提供することを目的とする。
本明細書において、「上」とは基板の第1主面側から離れていく方向を指すものと定義する。
本発明に係る半導体装置の製造方法は、基板に液体シリコンを塗布し前駆体膜を形成する工程と、前記前駆体膜を乾燥させ、中央部と、前記中央部を囲み、前記中央部より膜厚の大きい周辺部と、を含む乾燥膜を形成する工程と、前記乾燥膜に第1のエネルギーを印加し、前記中央部と、前記周辺部の第1の部分と、を第1の多結晶シリコン膜に変換する工程と、前記乾燥膜に第2のエネルギーを印加し、前記中央部と、前記周辺部のうち前記第1のエネルギーで前記第1の多結晶シリコン膜に変換されなかった第2の部分と、を溶融し、前記第2の部分を種に結晶粒を成長させ、前記中央部を第2の多結晶シリコン膜に変換する工程と、を含むことを特徴とする。
この製造方法によれば、周辺部に位置する種を用いて多結晶シリコンを横方向に再結晶させるため、中央部に結晶の粒径が大きい多結晶シリコンを形成することができる。結晶の粒径が大きいため、移動度が高く、また再結合中心の少ない多結晶シリコン膜を形成することができる。
本発明に係る半導体装置の製造方法は、液体シリコンを用いて、基板の第1主面に前駆体膜を島状形状に形成する工程と、前記前駆体膜を乾燥させ、前記島状形状の中央部にトランジスタのチャネルとなる活性部を有し、同時に前記中央部を囲う周辺部に、前記中央部よりも膜厚の大きい厚膜部を有する乾燥膜を形成する工程と、第1のエネルギーを印加し、少なくとも前記乾燥膜の前記厚膜部の一部を多結晶体に変える第1の結晶化工程と、第2のエネルギーを印加し、前記多結晶体の少なくとも一部を残して前記島状形状を有する前記第1の結晶化工程を終えた前記乾燥膜を溶融し、少なくとも前記活性部を多結晶状に結晶成長させる第2の結晶化工程と、前記活性部を前記チャネルに用いた前記トランジスタを形成する工程と、を有することを特徴とする。
この製造方法によれば、第1の結晶化工程により種結晶となる多結晶体が厚膜部に形成される。種結晶となる多結晶体の一部を残して第1の結晶化工程を終えたシリコン膜を溶融後冷却して多結晶状に結晶成長させるため、種結晶を失った状態で過冷却された場合に発生する突発的で高密度の結晶核の発生に起因する微小粒径を有するポリシリコン(マイクロクリスタルシリコン)の発生が抑制される。種結晶を有する状態で多結晶状に結晶成長させるため、粒径が大きく移動度の高い活性部を有する多結晶シリコン膜を得ることができる。この活性部をチャネルに用いてトランジスタを形成することで相互コンダクタンスの大きなトランジスタが得られる製造方法を提供することができる。
また、上記半導体装置の製造方法において、前記第1のエネルギーは、波長450nm以上550nm以下の波長を含む光を用いた光照射アニール法、ランプアニール法、固相成長法、または炉アニール法のいずれかを用いて印加されることが望ましい。
この製造方法によれば、シリコン膜の厚膜部を多結晶に変換することができる。波長450nm以上550nm以下の光を用いる光照射アニール法を用いる場合にはこの光が厚膜部の基板側にまで到達するため、厚膜部全体を多結晶化することができる。また、ランプアニール法を用いる場合には、基板面内を加熱する個々のランプ強度を予め調整しておくことで基板面内での温度むらを抑えた状態で加熱することが可能となる。また、固相成長法および炉アニール法ではバッチ処理が可能であるため多数の基板を同時に結晶化することができ、基板一枚あたりの処理時間が短縮され高いスループットを得ることができる。
また、上記半導体装置の製造方法において、前記第2のエネルギーは、波長400nm以下のレーザー光であることが望ましい。
この製造方法によれば、レーザー光はシリコン膜の表面で吸収され、熱エネルギーに変換される。この熱エネルギーによりシリコン膜は表面側から溶融し、膜厚が小さい領域が先に全面溶融する。そのため、活性部が溶融し、かつ厚膜部の基板側に位置する、種結晶となる多結晶体が残る条件が得られる。この条件を用いることで第2の結晶化工程に用いられるエネルギー量変動により発生する結晶粒径の変動が抑えられる多結晶シリコン膜を形成する方法を提供できる。
また、上記半導体装置の製造方法において、前記液体シリコンは、シクロペンタシランに紫外線を照射することで重合させて得られる液体を含むことが望ましい。
これによれば、液体シリコン中のシリコン化合物の分子量を増加させることができ、前駆体膜の沸点を高めることができる。
また、上記半導体装置の製造方法において、前記前駆体膜は、インクジェット法により前記液体シリコンを吐出して形成されることが望ましい。
この製造方法によれば、シリコン膜前駆体を形成すべき領域のみに液体シリコンを保持させることができる。また、インクジェット法は液体シリコンを高い再現性を持って供給することが可能であり、液体シリコンを固化して得られるシリコン膜の膜厚のばらつきを抑えることが可能となる。
また、上記半導体装置の製造方法において、前記前駆体膜を形成する工程の前に、プラズマ、熱、光のいずれか、あるいは組合せによりエネルギーが与えられた化学気相成長(CVD)法、あるいはスパッタ法を用いて形成される酸化シリコン膜、またはプラズマ、熱、光のいずれか、あるいは組合せによりエネルギーが与えられたCVD法、あるいはスパッタ法を用いて形成される窒化シリコン膜、または酸化タンタル、酸化タングステン、または酸化クロムを少なくとも含む緩衝膜を前記基板上に形成する工程を含むことが望ましい。
この製造方法によれば、液体シリコンの乾燥後に、活性部と比べ、活性部の周辺部が厚膜化されたシリコン膜を形成することができる。
また、上記半導体装置の製造方法において、前記前駆体膜を形成する工程の前に、前記液体シリコンに対して撥液性または親液性を有するバンクを形成することが望ましい。
この製造方法によれば、撥液性のバンクを用いた場合には、バンクから離れた位置に厚膜化されたシリコン膜を形成することができる。また親液性のバンクを用いた場合には、バンク側面の位置に厚膜化されたシリコン膜を形成することができ、厚膜の位置を制御することが可能となる。
また、上記半導体装置の製造方法において、前記前駆体膜を形成する工程の前に、前記基板上の第1領域を囲む第2領域における前記液体シリコンに対する撥液性を、前記第1領域における前記液体シリコンに対する撥液性よりも大きくする工程を含み、前記前駆体膜が前記第1領域に形成されることが望ましい。
この製造方法によれば、バンク形成に伴う段差の発生を抑えて中央部にトランジスタのチャネルとなる活性部と、島状領域内で活性部を囲繞する位置に厚膜部を有するシリコン膜を形成することができる。
(第1の実施形態)
以下、第1の実施形態について図面を用いて説明する。図1(A)〜(D)、図2(E)〜(H)は撥液性のバンクを用いてトランジスタのチャネルを形成する活性部を含む島状領域の中央部と比べ、周辺部が厚膜化されたシリコン膜を形成した後、シリコン膜をポリシリコン膜に変換する工程を示す模式断面図である。
以下、第1の実施形態について図面を用いて説明する。図1(A)〜(D)、図2(E)〜(H)は撥液性のバンクを用いてトランジスタのチャネルを形成する活性部を含む島状領域の中央部と比べ、周辺部が厚膜化されたシリコン膜を形成した後、シリコン膜をポリシリコン膜に変換する工程を示す模式断面図である。
まず、工程1として図1(A)に示すように、基板11上に緩衝膜12を形成する。緩衝膜12は例えば窒化シリコン膜を用いることができる。この窒化シリコン膜は例えば、シランとアンモニアを材料ガスとして用い、基板11の温度を250℃〜300℃程度としてプラズマ化学気相成長法(プラズマCVD法)により形成することができる。ここで、緩衝膜12の材質としてプラズマCVD法により形成される窒化シリコンに代えて、プラズマ、熱、光などによるエネルギーが与えられたCVD法による酸化シリコンを用いることができる。また、熱、光などによるエネルギーが与えられたCVD法による窒化シリコン膜を用いることができる。また、スパッタ法を用いて形成する酸化シリコンあるいは窒化シリコン用いることができる。また酸化タンタル、酸化タングステン、あるいは酸化クロムを含む膜を用いることができる。
なお、この場合にバンク膜13a(図1(B)参照)と異なる物質を用いることでバンク13(図1(C)参照)を形成する場合に行うエッチングで緩衝膜12と選択比を得ることができるため好適である。また、金属酸化膜を用いる場合には、基板11上に金属膜をスパッタ法を用いて形成した後、陽極酸化法や熱酸化法などを用いて金属酸化膜を形成しても良い。又、緩衝膜12は必須の構成要素ではなく省略可能である。
次に、工程2として図1(B)に示すように、バンク13(図1(C)参照)を形成するためのバンク膜13aを形成する。バンク膜13aは例えばTEOS(Tetraethoxysilane)と酸素を材料ガスとして用いて形成する。この材料ガスを用いて基板11の温度を250℃〜300℃程度に保持してプラズマCVD法により形成される酸化シリコン膜をバンク膜13aに用いることができる。ここでバンク膜13aの材質としては、プラズマCVD法により形成される酸化シリコンに代えて、撥液性を有する材質であれば使用可能であり、例えばCVD法やスパッタ法を用いた酸化シリコンや、後述する工程3終了後に、撥液性を有するよう表面に改質処理を施した窒化シリコンを用いても良い。又、バンク膜13aの膜厚としては、例えば100nm〜2000nm程度の値を用いることができる。更にまた、スピンオンガラス(SOG)で形成される絶縁膜やポリイミドなどの耐熱性の高い有機膜もバンク膜として使用可能であり、シリコン膜14(図2(E)参照)の形成工程の途中または形成後に除去することを前提にすれば、比較的耐熱性の低いフォトレジストとして使用されるいくつかの有機膜もバンク膜として使用可能である。
次に、工程3として図1(C)に示すように公知のフォトリソグラフ工程を用いてバンク13を形成する。
次に、工程4として図1(D)に示すように、基板11上方のバンク13で規定された部分に液体シリコン14aをインクジェット法を用いて滴下する。
次に、工程5として図2(E)に示すように、液体シリコン14a(図1(D)参照)を乾燥させ、乾燥膜を形成する。乾燥膜としては、例えばシリコン膜14を形成する。この場合、乾燥条件としては、200℃程度から300〜450℃程度にまで1時間程度で昇温し、当該温度で1時間程度の熱処理を行う条件を用いることができる。乾燥後、バンク13から離れた位置に厚膜シリコン部14bが形成される。また、活性部としてトランジスタのチャネルが形成されるシリコン膜14の中央部の厚みは、50nm程度となるよう液体シリコン14aの濃度や液滴量を制御することができる。
次に、工程6として図2(F)に示すように、550nm以下の波長を含む光を用いたランプアニールを行い、活性部となるシリコン膜14をポリシリコン膜15に改質する。そして同時に厚膜シリコン部14bを厚膜ポリシリコン部15bに改質する。この場合、ランプアニールに代えて、600〜700℃程度の温度を用いる固相成長法や、フラッシュアニールを用いて改質しても良い。
次に、工程7として図2(G)に示すように、400nm以下の波長を有するXeClエキシマレーザー(波長308nm)やKrFエキシマレーザー(波長248nm)を用いてレーザーアニールを行う。レーザー光により受けるエネルギー量は活性部となる領域のポリシリコン膜15(図2(F)参照)を完全溶融し、かつ厚膜ポリシリコン部15b(図2(F)参照)の少なくとも一部分にポリシリコン領域を残す条件に設定し、例えば250〜450mJ/cm2程度の値を用いることができる。XeClエキシマレーザーやKrFレーザーは波長が短いため、厚膜ポリシリコン部15b(図2(F)参照)の表面で熱エネルギーに変換される。そのため厚膜ポリシリコン部15bの基板11側の領域の溶融は抑えられ、多結晶状態を保持する。この多結晶の領域を種結晶として基板11に対し平行方向に結晶化が進行することでポリシリコン膜15の結晶粒径が大型化され、ポリシリコン膜16が形成される。
次に、工程8として、図2(H)に示すようにポリシリコン膜16上にゲート絶縁膜17、ゲート電極18を形成し、ソース・ドレイン領域19を形成することでトランジスタ20を形成することができる。トランジスタ20のチャネル部に結晶粒径が大きいポリシリコン膜16を用いることができるためチャネルとなる領域の移動度が大きくなる。そのため、相互コンダクタンスが大きいトランジスタ20を提供することが可能となる。
なお、本実施形態において、基板11はガラスからなることが好ましいが、これに限られない。以下の実施形態についても同様である。
なお、本実施形態において、基板11はガラスからなることが好ましいが、これに限られない。以下の実施形態についても同様である。
(第2の実施形態)
以下、第2の実施形態について図面を用いて説明する。図3(A)〜(D)、図4(E)〜(H)は親液性のバンクを用いて、活性部となる島状領域の中央部と比べ、周辺部が厚膜化されたシリコン膜を形成した後、シリコン膜をポリシリコン膜に変換する工程を示す模式断面図である。
以下、第2の実施形態について図面を用いて説明する。図3(A)〜(D)、図4(E)〜(H)は親液性のバンクを用いて、活性部となる島状領域の中央部と比べ、周辺部が厚膜化されたシリコン膜を形成した後、シリコン膜をポリシリコン膜に変換する工程を示す模式断面図である。
まず、工程1として図3(A)に示すように、基板21上に緩衝膜22を形成する。緩衝膜22は例えば、基板21の温度を250℃〜300℃程度に保持し、スパッタ法を用いて得られる酸化シリコン膜を用いることができる。ここで、緩衝膜22の材質としてスパッタ法による酸化シリコンに代えて、プラズマ、熱、光などによるエネルギーが与えられたCVD法による酸化シリコンを用いることができる。また、プラズマ、熱、光などによるエネルギーが与えられたCVD法による窒化シリコン膜を用いることができる。また、スパッタ法を用いて形成する酸化シリコンを用いることができる。また酸化タンタル、酸化タングステン、あるいは酸化クロムを含む膜を用いることができる。
なお、この場合にバンク膜23a(図3(B)参照)と異なる物質を用いることでバンク23(図3(C)参照)を形成する場合に行うエッチング工程で選択比が得られる条件を用いることができるため好適である。又、金属酸化膜を用いる場合には、金属をスパッタ法を用いて基板21上に形成した後、陽極酸化法を用いて金属酸化膜を形成しても良い。
次に、工程2として図3(B)に示すように、バンク23(図3(C)参照)を形成するためのバンク膜23aを形成する。バンク膜23aは例えばシランとアンモニアを材料ガスとして用い、基板21の温度を250℃〜300℃程度に保持してプラズマCVD法により形成される窒化シリコン膜を用いることができる。バンク膜23aの材質としては、プラズマCVD法により形成される窒化シリコンに代えて、親液性を有する材質として例えばスパッタ法を用いた酸化シリコンや窒化シリコン、後述する工程3終了後に、親液性を有するよう表面に改質処理を施した酸化シリコンを用いても良い。バンク膜23aの膜厚としては、例えば100nm〜2000nm程度の値を用いることができる。更にまた、スピンオンガラス(SOG)で形成される絶縁膜やポリイミドなどの耐熱性の高い有機膜もバンク膜として使用可能であり、シリコン膜24(図4(E)参照)の形成工程の途中または形成後に除去することを前提にすれば、比較的耐熱性の低いフォトレジストとして使用されるいくつかの有機膜もバンク膜として使用可能である。
次に、工程3として図3(C)に示すように公知のフォトリソグラフ工程を用いてバンク23を形成する。
次に、工程4として図3(D)に示すように、基板21上方のバンク23で規定された部分に液体シリコン24aをインクジェット法を用いて滴下する。
次に、工程5として図4(E)に示すように、液体シリコン24a(図3(D)参照)を乾燥させ乾燥膜を形成する。乾燥膜としては、例えばシリコン膜24を形成する。この場合、乾燥条件としては、200℃程度から300〜450℃程度にまで1時間程度で昇温し、当該温度で1時間程度の熱処理を行う条件を用いることができる。乾燥後、バンク23と隣接する位置に厚膜シリコン部24bが形成される。また、活性部としてトランジスタのチャネルが形成されるシリコン膜24の中央部の厚みは、50nm程度となるよう、液体シリコン24a(図3(D)参照)の濃度や液滴量を制御することができる。
次に、工程6として図4(F)に示すように、550nm以下の波長を含む光を用いたランプアニールを行い、活性部となるシリコン膜24をポリシリコン膜25に改質する。そして同時に厚膜シリコン部24bを厚膜ポリシリコン部25bに改質する。この場合、ランプアニールに代えて、600〜700℃程度の温度を用いる固相成長法や、フラッシュアニールを用いて改質しても良い。
次に、工程7として図4(G)に示すように、400nm以下の波長を有するXeClエキシマレーザー(波長308nm)やKrFエキシマレーザー(波長248nm)を用いてレーザーアニールを行う。レーザー光により受けるエネルギー量は活性部となる領域のポリシリコン膜25(図4(F)参照)を完全溶融し、かつ厚膜ポリシリコン部25b(図4(F)参照)の少なくとも一部分にポリシリコン領域を残す条件に設定し、例えば250〜450mJ/cm2程度の値を用いることができる。XeClエキシマレーザーやKrFレーザーは波長が短いため、厚膜ポリシリコン部25bの表面で熱エネルギーに変換される。そのため厚膜ポリシリコン部25bの基板21側の領域の溶融は抑えられ、多結晶状態を保持する。この多結晶の領域を種結晶として基板21に対し平行方向に結晶化が進行することでポリシリコン膜25の結晶粒径が大型化され、ポリシリコン膜26が形成される。
次に、工程8として図4(H)に示すように、ポリシリコン膜26上にゲート絶縁膜27、ゲート電極28を形成し、ソース・ドレイン領域29を形成することでトランジスタ30を形成することができる。トランジスタ30のチャネル部に結晶粒径が大きいポリシリコン膜26を用いることができるためチャネルとなる領域の移動度が大きくなる。そのため、相互コンダクタンスが大きいトランジスタ30を提供することが可能となる。
(第3の実施形態)
以下、第3の実施形態について図面を用いて説明する。図5(A)〜(D)、図6(E)〜(G)は撥液性のSAMs(自己組織化単分子層)を用いて活性部となる島状領域の中央部と比べ、周辺部が厚膜化されたシリコン膜を形成した後、シリコン膜をポリシリコン膜に変換する工程を示す模式断面図である。
以下、第3の実施形態について図面を用いて説明する。図5(A)〜(D)、図6(E)〜(G)は撥液性のSAMs(自己組織化単分子層)を用いて活性部となる島状領域の中央部と比べ、周辺部が厚膜化されたシリコン膜を形成した後、シリコン膜をポリシリコン膜に変換する工程を示す模式断面図である。
まず、工程1として図5(A)に示すように、基板31上に緩衝膜32を形成する。緩衝膜32は例えばシランとアンモニアを材料ガスとして用い、基板31の温度を250℃〜300℃程度に保持してプラズマ化学気相成長法(プラズマCVD法)により形成される窒化シリコン膜を用いることができる。ここで、緩衝膜32の材質としてプラズマCVD法により形成される窒化シリコンに代えて、CVD法による酸化シリコン、CVD法による窒化シリコン、プラズマCVD法による酸化シリコン、スパッタ法を用いて形成する酸化シリコン、スパッタ法を用いて形成する窒化シリコン、酸化タンタル、酸化タングステン、または酸化クロムより少なくともなる膜を用いることができる。又、緩衝膜32は必須の構成要素ではなく省略可能である。
次に、工程2として図5(B)に示すようにコンタクトプリント法を用いて島状領域33の周辺が撥液性SAMs34で囲われるようパターンを形成する。撥液性SAMs34を形成するための物質としては、例えばフッ化アルキルシランを用いることができる。また、撥液性SAMs34の形成後、島状領域33の内側に親液性を有する親液性SAMsを形成しても良い。親液性SAMsを形成するための物質としては、例えばアミノアルキルシランを用いることができる。ここで、撥液性SAMs34を形成する工程と親液性SAMsの形成順序を逆にしても良い。また、親液性自己組織化単分子膜のみを形成しても良い。
次に、工程3として図5(C)に示すように、島状領域33の内側に液体シリコン36aをインクジェット法を用いて滴下する。
次に、工程4として図5(D)に示すように、液体シリコン36aを乾燥させ乾燥膜を形成する。乾燥膜としては、例えばシリコン膜36を形成する。乾燥条件としては、200℃程度から300〜450℃程度にまで1時間程度で昇温し、当該温度で1時間程度の熱処理を行う条件を用いることができる。
乾燥後、活性部としてトランジスタのチャネルが形成されるシリコン膜36の活性部となる中央部の厚みは、例えば50nm程度となるよう液体シリコン36aの濃度や液適量を制御することができる。同時に、島状領域33の内側にはこの活性部を囲うよう厚膜シリコン部36bが形成される。
次に、工程5として図6(E)に示すように、550nm以下の波長を含む光を用いたランプアニールを行い、シリコン膜36をポリシリコン膜37に改質する。そして同時に厚膜シリコン部36bを厚膜ポリシリコン部37bに改質する。この場合、ランプアニールに代えて、600〜700℃程度の温度を用いる固相成長法や、450nm以上の波長を有する光照射アニールや、フラッシュアニールを用いて改質しても良い。
次に、工程6として図6(F)に示すように、XeClエキシマレーザー(波長308nm)やKrFエキシマレーザー(波長248nm)を用いてレーザーアニールを行う。レーザー光により受けるエネルギー量はポリシリコン膜37の中央部を溶融し、且つ厚膜ポリシリコン部37b(図6(E)参照)の少なくとも一部分にポリシリコン領域を残す条件に設定し、例えば250〜450mJ/cm2程度の値を用いることができる。XeClエキシマレーザーやKrFレーザーは波長が短いため、厚膜ポリシリコン部37bの表面で熱エネルギーに変換される。そのため厚膜ポリシリコン部37bの基板31側の領域の溶融は抑えられ、多結晶状態を保持する。この多結晶の領域を種結晶として横方向に結晶化を行うことでポリシリコン膜37の結晶粒径が大型化され、ポリシリコン膜38が形成される。
次に、工程7として図6(G)に示すように、ポリシリコン膜38上にゲート絶縁膜39、ゲート電極40を形成し、ソース・ドレイン領域41を形成することでトランジスタ42を形成することができる。トランジスタ42のチャネル部に結晶粒径が大きいポリシリコン膜38を用いることができるためチャネルとなる領域の移動度が大きくなる。そのため、相互コンダクタンスが大きいトランジスタ42を提供することが可能となる。
11…基板、12…緩衝膜、13…バンク、13a…バンク膜、14…シリコン膜、14a…液体シリコン、14b…厚膜シリコン部、15…ポリシリコン膜、15b…厚膜ポリシリコン部、16…ポリシリコン膜、17…ゲート絶縁膜、18…ゲート電極、19…ソース・ドレイン領域、20…トランジスタ、21…基板、22…緩衝膜、23…バンク、23a…バンク膜、24…シリコン膜、24a…液体シリコン、24b…厚膜シリコン部、25…ポリシリコン膜、25b…厚膜ポリシリコン部、26…ポリシリコン膜、27…ゲート絶縁膜、28…ゲート電極、29…ソース・ドレイン領域、30…トランジスタ、31…基板、32…緩衝膜、33…島状領域、34…撥液性SAMs、36…シリコン膜、36a…液体シリコン、36b…厚膜シリコン部、37…ポリシリコン膜、37b…厚膜ポリシリコン部、38…ポリシリコン膜、39…ゲート絶縁膜、40…ゲート電極、41…ソース・ドレイン領域、42…トランジスタ。
Claims (9)
- 基板に液体シリコンを塗布し前駆体膜を形成する工程と、
前記前駆体膜を乾燥させ、中央部と、前記中央部を囲み、前記中央部より膜厚の大きい周辺部と、を含む乾燥膜を形成する工程と、
前記乾燥膜に第1のエネルギーを印加し、前記中央部と、前記周辺部の第1の部分と、を第1の多結晶シリコン膜に変換する工程と、
前記乾燥膜に第2のエネルギーを印加し、前記中央部と、前記周辺部のうち前記第1のエネルギーで前記第1の多結晶シリコン膜に変換されなかった第2の部分と、を溶融し、前記第2の部分を種に結晶粒を成長させ、前記中央部を第2の多結晶シリコン膜に変換する工程と、を含むことを特徴とする半導体装置の製造方法。 - 液体シリコンを用いて、基板の第1主面に前駆体膜を島状形状に形成する工程と、
前記前駆体膜を乾燥させ、前記島状形状の中央部にトランジスタのチャネルとなる活性部を有し、同時に前記中央部を囲う周辺部に、前記中央部よりも膜厚の大きい厚膜部を有する乾燥膜を形成する工程と、
第1のエネルギーを印加し、少なくとも前記乾燥膜の前記厚膜部の一部を多結晶体に変える第1の結晶化工程と、
第2のエネルギーを印加し、前記多結晶体の少なくとも一部を残して前記島状形状を有する前記第1の結晶化工程を終えた前記乾燥膜を溶融し、少なくとも前記活性部を多結晶状に結晶成長させる第2の結晶化工程と、
前記活性部を前記チャネルに用いた前記トランジスタを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第1のエネルギーは、波長450nm以上550nm以下の波長を含む光を用いた光照射アニール法、ランプアニール法、固相成長法、または炉アニール法のいずれかを用いて印加されることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第2のエネルギーは、波長400nm以下のレーザー光であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 前記液体シリコンは、シクロペンタシランに紫外線を照射することで重合させて得られる液体を含むことを特徴とする請求項1ないし4のいずれかに記載の半導体装置の製造方法。
- 前記前駆体膜は、インクジェット法により前記液体シリコンを吐出して形成されることを特徴とする請求項1ないし5のいずれかに記載の半導体装置の製造方法。
- 前記前駆体膜を形成する工程の前に、プラズマ、熱、光のいずれか、あるいは組合せによりエネルギーが与えられた化学気相成長(CVD)法、あるいはスパッタ法を用いて形成される酸化シリコン膜、またはプラズマ、熱、光のいずれか、あるいは組合せによりエネルギーが与えられたCVD法、あるいはスパッタ法を用いて形成される窒化シリコン膜、または酸化タンタル、酸化タングステン、または酸化クロムを少なくとも含む緩衝膜を前記基板上に形成する工程を含むことを特徴とする請求項1ないし6のいずれかに記載の半導体装置の製造方法。
- 前記前駆体膜を形成する工程の前に、前記液体シリコンに対して撥液性または親液性を有するバンクを形成することを特徴とする請求項1ないし7のいずれかに記載の半導体装置の製造方法。
- 前記前駆体膜を形成する工程の前に、前記基板上の第1領域を囲む第2領域における前記液体シリコンに対する撥液性を、前記第1領域における前記液体シリコンに対する撥液性よりも大きくする工程を含み、前記前駆体膜が前記第1領域に形成されることを特徴とする請求項1ないし7のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281135A JP2008098551A (ja) | 2006-10-16 | 2006-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281135A JP2008098551A (ja) | 2006-10-16 | 2006-10-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008098551A true JP2008098551A (ja) | 2008-04-24 |
Family
ID=39381047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281135A Withdrawn JP2008098551A (ja) | 2006-10-16 | 2006-10-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008098551A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243912A (ja) * | 2010-05-21 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体薄膜基板および半導体薄膜基板を用いた半導体装置の作製方法 |
-
2006
- 2006-10-16 JP JP2006281135A patent/JP2008098551A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243912A (ja) * | 2010-05-21 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 半導体薄膜基板および半導体薄膜基板を用いた半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
KR100490497B1 (ko) | 박막 반도체 장치의 제조 방법 | |
KR100285796B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US7208696B2 (en) | Method of forming a polycrystalline silicon layer | |
KR101169058B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JP2008047910A (ja) | フィン構造体及びこれを利用したフィントランジスタの製造方法 | |
JPH07221017A (ja) | 半導体装置およびその作製方法 | |
JP2006066860A (ja) | 薄膜トランジスタ製造方法 | |
JP2009295996A (ja) | 薄膜トランジスタ | |
JP2004335839A (ja) | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 | |
JP5000609B2 (ja) | 結晶化方法 | |
JP2006041472A (ja) | 半導体装置およびその製造方法 | |
JP4856252B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2007208180A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
KR100623690B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
WO2011078005A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
US6861668B2 (en) | Thin film transistor (TFT) and method for fabricating the TFT | |
JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
JP2008098551A (ja) | 半導体装置の製造方法 | |
JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2006237042A (ja) | レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター | |
JP2007208174A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
JP2004356637A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2008311425A (ja) | 光吸収性キャップ膜の形成方法、半導体膜の結晶化方法、及び薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |