KR20040061189A - 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 - Google Patents
비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20040061189A KR20040061189A KR1020020086987A KR20020086987A KR20040061189A KR 20040061189 A KR20040061189 A KR 20040061189A KR 1020020086987 A KR1020020086987 A KR 1020020086987A KR 20020086987 A KR20020086987 A KR 20020086987A KR 20040061189 A KR20040061189 A KR 20040061189A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon layer
- amorphous silicon
- forming
- oxide film
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 4
- 229910052710 silicon Inorganic materials 0.000 title description 4
- 239000010703 silicon Substances 0.000 title description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 20
- 230000003746 surface roughness Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 122
- 239000010408 film Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
- G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 비정질 실리콘의 결정화 방법 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
레이저를 이용하여 비정질 실리콘층을 결정화할 경우, 형성된 다결정 실리콘층은 매우 많은 그레인 바운더리를 가지며, 표면은 매우 거칠어지게 된다. 이러한 거칠기는 다결정 실리콘층과 이후 그 상부에 형성될 게이트 절연막과의 계면 특성에 나쁜 영향을 미쳐, 박막 트랜지스터의 전기적 특성을 저하시킨다.
본 발명에서는 비정질 실리콘층 상부에 실리콘 산화막을 형성하여 레이저 결정화함으로써, 그레인의 크기가 크고 표면 거칠기가 개선된 다결정 실리콘층을 형성할 수 있다. 이러한 다결정 실리콘층을 이용하여 다결정 박막 트랜지스터를 형성할 경우 실리콘 산화막을 게이트 절연막으로 사용할 수 있으며, 다결정 실리콘층과 게이트 절연막 사이의 계면 특성을 좋아져 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.
Description
본 발명은 결정화 방법에 관한 것으로서, 더욱 상세하게는 비정질 실리콘의 결정화 방법 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 일반적으로 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
그러나, 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛의 조사나 전기장 인가시 준안정상태로 변화되어 박막트랜지스터로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛의 조사에 의해 특성이 저하되는 문제점이 있고, 전기적 특성(전계 효과 이동도 : 0.1~1.0㎠/V·s)과 신뢰성이 열악하여 구동회로에 쓰기 어렵다.
따라서, 비정질 실리콘 박막트랜지스터는 화소의 스위칭 소자로만 사용하고 구동 회로는 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하는 방식으로 실장된다. 이에 따라, 구동 IC 및 실장 비용이 원가에 많은 부분을 차지한다.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.
반면, 다결정 실리콘(polycrystalline silicon)은 비정질 실리콘에 비하여 전계 효과 이동도가 매우 크기 때문에 기판 위에 구동 회로를 만들 수 있어, 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.
또한, 다결정 실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이(display)에도 적용할 수 있다.
다결정 실리콘을 형성하는 방법으로는 비정질 실리콘 박막에 기판 온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가해서 성장시키는 레이저 열처리(laser annealing) 방법과, 비정질 실리콘 상에 금속을 증착하여 금속을 씨드로 다결정 실리콘을 형성하는 금속유도 결정화(metal induced crystallization : MIC) 방법, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법, 그리고 기판 상에 직접 다결정 실리콘을 증착하는 방법 등이 있다.
여기서, 고상 결정화 방법은 600 ℃ 이상의 고온을 견딜 수 있는 석영 기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층을 형성하고, 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스(furnace)에서 고온 장시간 열처리하는데, 이러한 고상 결정화 방법은 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인(grain) 성장 방향성이 불규칙하여 박막 트랜지스터에 응용시 다결정 실리콘과 접촉되는 게이트 절연막이 불규칙하게 성장되므로 소자의 항복전압이 낮아진다. 또한, 다결정 실리콘의 그레인 크기가 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
한편, 금속 유도 결정화 방법은 금속이 비정질 실리콘의 결정화 온도를 낮추어 대면적의 유리 기판을 사용할 수 있으나, 촉매로 사용된 금속 물질이 실리콘막 내에 남게 되어 불순물로 작용할 수 있다.
레이저 열처리 방법은 현재 가장 널리 연구되고 있는 다결정 실리콘 형성 방법으로, 비정질 실리콘이 증착된 기판에 순간적(수십 내지 수백 nano second)으로 레이저 에너지를 공급하여 상기 비정질 실리콘을 용융 상태로 만든 후 냉각에 의해 다결정 실리콘을 형성하는 방법이다.
이하, 첨부한 도면을 참조하여 레이저를 이용한 결정화 방법에 대하여 설명한다.
도 1a 내지 도 1c는 일반적인 레이저 결정화 방법을 이용한 비정질 실리콘의 결정화 과정을 도시한 단면도이다.
먼저, 도 1a에 도시한 바와 같이 기판(10) 위에 버퍼층(20)을 형성하고, 그 위에 비정질 실리콘층(30)을 형성한다. 버퍼층(20)은 기판(10) 내의 불순물이 이후 공정에서 비정질 실리콘막(30)으로 확산되는 것을 방지하는 역할을 한다.
이어, 도 1b에 도시한 바와 같이 비정질 실리콘층(30)에 레이저를 조사하면 비정질 실리콘층(30)이 결정화되어 다결정 실리콘층(40)이 형성된다. 여기서, 비정질 실리콘층(30)으로 조사된 레이저빔의 빛 에너지는 열에너지로 바뀌어 비정질 실리콘층(30)을 용융시키고, 이후 열에너지는 소산(消散)되어 용융되었던 비정질 실리콘층(30)이 응고함으로써 다결정 실리콘층(40)이 형성된다.
다결정 실리콘층(40)의 하나의 그레인(grain)에서의 결정화 과정을 살펴보면 그레인의 중앙이 먼저 응고되고 그 이후에 그레인 바운더리(grain boundary(입경) : 42)가 응고된다. 따라서, 그레인의 중앙은 고상(solid phase)이고 그레인 바운더리(42)는 액상(liquid phase)인 상태를 거치게 되는데, 고상의 밀도가 액상의 밀도보다 크므로 그레인의 중앙에서 그레인 바운더리(42)로 갈수록 그레인의 표면의 높이는 높아지게 된다. 이때, 비정질 실리콘층(30) 하부에는 버퍼층(20)이 형성되어 있는 반면 상부에는 공기층이 위치하므로, 비정질 실리콘층(30)의 상부와 하부로 열에너지의 소산 정도가 달라지는데, 이는 그레인 바운더리(42)의 높이에 영향을 미친다.
따라서, 도 1c에 도시한 바와 같이 다결정 실리콘층(40)은 매우 많은 그레인 바운더리(42)를 가지며, 표면은 매우 거칠어지게 된다. 이때의 표면 거칠기(surface roughness)는 약 200 내지 500 Å이 된다. 이러한 거칠기는 다결정 실리콘층(40)과 이후 그 상부에 형성될 게이트 절연막과의 계면(interface) 특성에 나쁜 영향을 미쳐, 박막 트랜지스터의 전기적 특성을 저하시킨다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다결정 실리콘층의 표면 거칠기를 개선할 수 있는 비정질 실리콘층의 결정화 방법을 제공하는 것이다.
본 발명의 다른 목적은 전기적 특성을 향상시킬 수 있는 다결정 실리콘 박막 트랜지스터의 제조 방법을 제공하는 것이다.
도 1a 내지 도 1c는 일반적인 레이저 결정화 방법을 이용한 비정질 실리콘의 결정화 과정을 도시한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 비정질 실리콘층의 결정화 과정을 도시한 단면도.
도 3a 내지 도 3e는 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 과정을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 기판 120 : 버퍼층
130 : 비정질 실리콘층 140 : 실리콘 산화막
150 : 다결정 실리콘층 152 : 그레인 바운더리
상기한 목적을 달성하기 위해, 본 발명에 따른 비정질 실리콘층의 결정화 방법은 기판 위에 버퍼층을 형성하는 단계와, 상기 버퍼층 상부에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상부에 실리콘 산화막을 형성하는 단계, 그리고 상기 실리콘 산화막이 형성된 기판에 레이저빔을 조사하고 상기 비정질 실리콘층을 결정화시켜 다결정 실리콘층을 형성하는 단계를 포함한다.
여기서, 버퍼층은 실리콘 산화막으로 이루어지는 것이 바람직하다.
실리콘 산화막을 형성하는 단계는 비정질 실리콘층을 산소에 노출시켜 산화시키는 단계를 포함한다.
본 발명에서, 다결정 실리콘층의 표면 거칠기는 약 50 Å 이하일 수 있다.
본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법은 기판 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상부에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상부에 실리콘 산화막을 형성하는 단계, 상기 실리콘 산화막이 형성된 기판에 레이저빔을 조사하고, 상기 비정질 실리콘층을 결정화시켜 다결정 실리콘층을 형성하는 단계, 상기 다결정 실리콘층 및 상기 실리콘 산화막을 패터닝하여 다결정 실리콘 패턴과 제 1 게이트 절연막을 형성하는 단계, 상기 제 1 게이트 절연막 상부에 제 2 게이트 절연막을 형성하는 단계, 상기 제 2 게이트 절연막 상부에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 마스크로 상기 다결정 실리콘 패턴에 불순물을 주입하여 액티브층과 소스 및 드레인 영역을 형성하는 단계, 상기 소스 및 드레인 영역의 불순물을 활성화시키는 단계, 상기 게이트 전극을 덮으며 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막을 형성하는 단계, 그리고 상기 층간 절연막 상부에 상기 제 1 및 제 2 콘택홀을 통해 각각 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하는 단계를 포함한다.
여기서, 버퍼층은 실리콘 산화막으로 이루어지는 것이 바람직하다.
또한, 실리콘 산화막을 형성하는 단계는 비정질 실리콘층을 산소에 노출시켜 산화시키는 단계를 포함한다.
제 1 및 제 2 게이트 절연막의 두께의 합은 약 1,700 내지 2,000 Å일 수 있다.
본 발명에서, 소스 및 드레인 영역의 불순물을 활성화시키는 단계는 레이저 열처리 방법에 의하여 이루어질 수 있다.
이와 같이, 본 발명에서는 비정질 실리콘층 상부에 실리콘 산화막을 형성하여 레이저 결정화함으로써, 그레인의 크기가 크고 표면 거칠기가 개선된 다결정 실리콘층을 형성할 수 있다. 이러한 다결정 실리콘층을 이용하여 다결정 박막 트랜지스터를 형성할 경우 실리콘 산화막을 게이트 절연막으로 사용할 수 있으며, 다결정 실리콘층과 게이트 절연막 사이의 계면 특성을 좋아져 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조 방법에 대하여 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 비정질 실리콘층의 결정화 과정을 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이 기판(110) 위에 버퍼층(120)을 형성하고 그 위에 비정질 실리콘층(130)을 형성한다. 버퍼층(120)은 실리콘 산화막으로 이루어질 수 있으며, 기판(110)으로부터 불순물이 비정질 실리콘층(130)으로 유입되는 것을 방지하는 역할을 한다. 비정질 실리콘층(130)은 플라즈마 기상 증착(PECVD) 장치나 저압 기상 증착(LPCVD) 장치를 이용하여 형성할 수 있다. 이어, 비정질 실리콘층(130)을 질소 분위기에 노출시켜 탈수소한 후, 산소 분위기의 고압에서 어닐링(high pressure annealing)하여 비정질 실리콘층(130) 표면을 산화시킴으로써, 실리콘 산화막(silicon oxide layer: 140)을 형성한다. 일반적으로 결정화를 위한 비정질 실리콘층(130)은 300Å에서 800Å사이의 두께로 형성하는데, 본 발명에서는 비정질 실리콘층(130)의 표면을 산화시켜 실리콘 산화막(140)을 형성하므로, 실리콘 산화막(140)의 두께를 고려하여 비정질 실리콘층(130)을 더 두껍게 형성하는 것이 바람직하다.
다음, 도 2b에 도시한 바와 같이 비정질 실리콘층(130)에 레이저 빔을 조사하면, 비정질 실리콘층(130)이 용융된 후 응고하여 결정화됨으로써 다결정 실리콘층(150)이 형성된다. 여기서, 비정질 실리콘층(130)의 하부와 상부에는 각각 버퍼층(120)과 실리콘 산화막(140)이 형성되어 있는데, 버퍼층(120) 또한 실리콘 산화막으로 이루어지기 때문에, 레이저 빔에 의한 열에너지는 비정질 실리콘층(130)의 상부와 하부로 소산되는 정도가 같아진다. 또한, 실리콘 산화막(140)이 비정질 실리콘층(130)의 표면을 덮고 있기 때문에, 결정화시 그레인 바운더리(152)가 돌출되는 정도를 감소시킬 수 있다.
따라서, 도 2c에 도시한 바와 같이 형성된 다결정 실리콘층(150)은 크기가 큰 그레인을 가지며, 그레인 바운더리(152)의 높이는 낮아진다. 이러한 다결정 실리콘층(150)의 표면 거칠기(surface roughness)는 약 50 Å 이하가 된다.
이러한 본 발명의 다결정 실리콘을 이용하여 박막 트랜지스터를 형성할 경우, 다결정 실리콘층과 게이트 절연막 사이의 계면 특성이 좋아져 박막 트랜지스터의 전기적 특성은 향상된다. 또한, 다결정 실리콘층 상부의 실리콘 산화막을 게이트 절연막으로 사용할 수 있는데, 이때 계면 특성은 더욱 좋아진다.
이러한 다결정 실리콘 박막 트랜지스터의 제조 방법에 대하여 도 3a 내지 도 3e를 참조하여 상세히 설명한다. 도 3a 내지 도 3e는 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 과정을 도시한 단면도이다.
먼저, 도 3a에 도시한 바와 같이 기판(210) 위에 버퍼층(220)을 형성하고 그 위에 비정질 실리콘층(도시하지 않음)을 형성한다. 다음, 앞선 도 2a 내지 도 2c의 방법에 의해 비정질 실리콘층을 결정화시킨 후 다결정 실리콘층과 실리콘 산화막을 패터닝하여 아일랜드 형태의 다결정 실리콘 패턴(230)과 제 1 게이트 절연막(240)을 형성한다. 여기서, 버퍼층(220)은 실리콘 산화막으로 이루어질 수 있으며, 기판(210) 내의 불순물이 비정질 실리콘층으로 확산되는 것을 방지하는 역할을 한다.
이어, 도 3b에 도시한 바와 같이 제 1 게이트 절연막(240) 상부에 제 2 게이트 절연막(242)과 금속층을 차례로 증착한 후, 금속층을 패터닝하여 다결정 실리콘 패턴(도 3a의 230) 상부에 게이트 전극(250)을 각각 형성한다. 일반적으로 게이트 절연막의 두께는 약 1,700 Å 내지 2,000 Å 정도인데, 본 발명에서는 비정질 실리콘층을 산화시켜 제 1 게이트 절연막(240)을 형성하므로, 증착되는 제 2 게이트 절연막(242)의 두께는 제 1 게이트 절연막(240)의 두께에 따라 결정된다. 여기서, 제 1 및 제 2 게이트 절연막(240, 242)은 게이트 전극(250)과 같은 모양을 가지도록 형성할 수도 있다. 다음, 게이트 전극(250)을 마스크로 다결정 실리콘 패턴(도 3a의 230)에 이온 도핑(ion doping)을 실시한다. 이온 도핑 후 다결정 실리콘 패턴(도 3a의 230)은 불순물이 주입된 소스 및 드레인 영역(234, 236)과 주입되지 않은 액티브층(232)으로 나뉘어진다.
다음, 도 3c에 도시한 바와 같이, 소스 및 드레인 영역(234, 236)에 주입된 불순물을 활성화시키기 위해 레이저를 이용하여 열처리를 수행한다. 한편, 도 3b의 이온 도핑시 이온 도핑 에너지로 인해 소스 및 드레인 영역(234, 236)의 반도체 구조가 다결정질에서 비정질로 변하는 경우가 있는데, 레이저를 이용하여 열처리함으로써 도핑된 이온을 활성화시킬 뿐만 아니라, 비정질화된 소스 및 드레인 영역(22, 23)을 다결정 상태로 복원시킬 수도 있다.
다음, 도 3d에 도시한 바와 같이 실리콘 산화막이나 실리콘 질화막으로 층간 절연막(260)을 형성하고, 제 1 및 제 2 게이트 절연막(240, 242)과 함께 패터닝하여 소스 및 드레인 영역(234, 236)을 각각 드러내는 제 1 및 제 2 콘택홀(261, 262)을 형성한다.
이어, 도 3e에 도시한 바와 같이 금속과 같은 물질을 증착하고 패터닝하여 소스 및 드레인 전극(272, 274)을 형성한다. 소스 및 드레인 전극(272, 274)은 제 1 및 제 2 콘택홀(261, 262)을 통해 소스 및 드레인 영역(234, 236)과 접촉한다.
이러한 다결정 실리콘을 이용한 박막 트랜지스터는 전계 효과 이동도가 높아 응답 속도가 빠르며, 다결정 실리콘 박막 트랜지스터를 액정 표시 장치에 이용할 경우에는 구동 회로를 동일 기판 위에 형성할 수 있으므로, 액정 표시 장치의 제조 공정 및 비용을 감소시킬 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 의한 비정질 실리콘층의 결정화 방법에서는 열에너지의 소산을 균일하게 함으로써 그레인 크기를 증가시킬 수 있으며, 다결정 실리콘층의 표면 거칠기를 개선할 수 있다. 이를 이용하여 박막트랜지스터를 형성할 경우 다결정 실리콘층과 게이트 절연막 사이의 계면 특성을 향상시킬 수 있다.
Claims (9)
- 기판 위에 버퍼층을 형성하는 단계;상기 버퍼층 상부에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층 상부에 실리콘 산화막을 형성하는 단계; 그리고상기 실리콘 산화막이 형성된 기판에 레이저빔을 조사하고 상기 비정질 실리콘층을 결정화시켜 다결정 실리콘층을 형성하는 단계를 포함하는 비정질 실리콘층의 결정화 방법.
- 제 1 항에 있어서,상기 버퍼층은 실리콘 산화막으로 이루어지는 비정질 실리콘층의 결정화 방법.
- 제 1 항에 있어서,상기 실리콘 산화막을 형성하는 단계는 상기 비정질 실리콘층을 산소에 노출시켜 산화시키는 단계를 포함하는 비정질 실리콘층의 결정화 방법.
- 제 1 항에 있어서,상기 다결정 실리콘층의 표면 거칠기는 약 50 Å 이하인 비정질 실리콘층의 결정화 방법.
- 기판 상에 버퍼층을 형성하는 단계;상기 버퍼층 상부에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층 상부에 실리콘 산화막을 형성하는 단계;상기 실리콘 산화막이 형성된 기판에 레이저빔을 조사하고, 상기 비정질 실리콘층을 결정화시켜 다결정 실리콘층을 형성하는 단계;상기 다결정 실리콘층 및 상기 실리콘 산화막을 패터닝하여 다결정 실리콘 패턴과 제 1 게이트 절연막을 형성하는 단계;상기 제 1 게이트 절연막 상부에 제 2 게이트 절연막을 형성하는 단계;상기 제 2 게이트 절연막 상부에 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 상기 다결정 실리콘 패턴에 불순물을 주입하여 액티브층과 소스 및 드레인 영역을 형성하는 단계;상기 소스 및 드레인 영역의 불순물을 활성화시키는 단계;상기 게이트 전극을 덮으며 상기 소스 및 드레인 영역을 각각 드러내는 제 1 및 제 2 콘택홀을 가지는 층간 절연막을 형성하는 단계; 그리고상기 층간 절연막 상부에 상기 제 1 및 제 2 콘택홀을 통해 각각 상기 소스및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하는 단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 5 항에 있어서,상기 버퍼층은 실리콘 산화막으로 이루어지는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 5 항에 있어서,상기 실리콘 산화막을 형성하는 단계는 상기 비정질 실리콘층을 산소에 노출시켜 산화시키는 단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 5 항에 있어서,상기 제 1 및 제 2 게이트 절연막의 두께의 합은 약 1,700 내지 2,000 Å인 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 5 항에 있어서,상기 소스 및 드레인 영역의 불순물을 활성화시키는 단계는 레이저 열처리 방법에 의하여 이루어지는 다결정 실리콘 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086987A KR20040061189A (ko) | 2002-12-30 | 2002-12-30 | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086987A KR20040061189A (ko) | 2002-12-30 | 2002-12-30 | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040061189A true KR20040061189A (ko) | 2004-07-07 |
Family
ID=37352752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086987A KR20040061189A (ko) | 2002-12-30 | 2002-12-30 | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040061189A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796614B1 (ko) * | 2006-12-19 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100809519B1 (ko) * | 2005-12-26 | 2008-03-04 | 전자부품연구원 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
-
2002
- 2002-12-30 KR KR1020020086987A patent/KR20040061189A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809519B1 (ko) * | 2005-12-26 | 2008-03-04 | 전자부품연구원 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
| KR100796614B1 (ko) * | 2006-12-19 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666769B2 (en) | Method for fabricating image display device | |
| KR100561991B1 (ko) | 박막트랜지스터를형성하기위한방법 | |
| KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
| KR101169058B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR930020197A (ko) | 전자 장치 제조방법 및 이 방법에 의해 제조된 전자장치 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| TW200521541A (en) | Method for forming polycrystalline silicon film | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP3377160B2 (ja) | 半導体装置およびその製造方法 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| KR20040104982A (ko) | 폴리실리콘 박막트랜지스터의 제조방법 | |
| KR20040061189A (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 | |
| JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP4278013B2 (ja) | 薄膜素子の製造方法 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 | |
| KR100425821B1 (ko) | 폴리실리콘 박막 제조방법 | |
| KR100579176B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JP3403927B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |