CN101034669B - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101034669B CN101034669B CN2006101418602A CN200610141860A CN101034669B CN 101034669 B CN101034669 B CN 101034669B CN 2006101418602 A CN2006101418602 A CN 2006101418602A CN 200610141860 A CN200610141860 A CN 200610141860A CN 101034669 B CN101034669 B CN 101034669B
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- organic layer
- film transistor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 119
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 61
- 239000012044 organic layer Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 238000002425 crystallisation Methods 0.000 claims description 24
- 239000002094 self assembled monolayer Substances 0.000 claims description 24
- 239000013545 self-assembled monolayer Substances 0.000 claims description 24
- 230000008025 crystallization Effects 0.000 claims description 23
- 239000012212 insulator Substances 0.000 claims description 21
- 238000006884 silylation reaction Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 10
- 229910052736 halogen Inorganic materials 0.000 claims description 7
- 150000002367 halogens Chemical class 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 125000005843 halogen group Chemical group 0.000 claims 1
- 238000002156 mixing Methods 0.000 claims 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000000975 bioactive effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了制造薄膜晶体管的方法和薄膜晶体管,该薄膜晶体管包括多晶硅层,该多晶硅层是通过使用激光束穿过形成在非晶硅层上的有机层照射该非晶硅层并去除该有机层而形成的。
Description
技术领域
本发明涉及一种薄膜晶体管(TFT)及其制造方法。
背景技术
平板显示器因为它们的轻重量、薄结构以及低功耗而受到关注。具有较高图像质量的平板显示器的示例包括液晶显示器(LCD)和有机发光显示器(OLED)。
平板显示器可以使用薄膜晶体管(TFT)作为开关器件。TFT的半导体层包括非晶硅或多晶硅。
与非晶硅相比,多晶硅具有优越的场效应迁移率、响应时间以及温度和光的稳定性。包括由多晶硅构成的半导体层的TFT的优点在于,可以在同一基板上形成TFT和驱动集成电路(IC)。不需要将TFT连接到驱动IC。
由多晶硅构成的半导体层可以通过淀积多晶硅或者通过使非晶硅层在淀积之后结晶来形成。结晶有许多方法,例如,固相结晶(SPC)、金属诱导结晶(MIC)、准分子激光退火(ELA)以及连续的横向固化(SLS)等等。
ELA是用于使非晶硅结晶的代表性方法。通过使用激光束(例如,具有大约308nm的波长的XeCl激光)照射非晶硅层来执行通过ELA进行的结晶。ELA的应用非常普遍,因为通过ELA进行的结晶对玻璃基板的热影响较低,并且通过ELA结晶的多晶硅层与通过其他方法结晶的多晶硅层相比较,具有优越的特性。
图1A是表示通过ELA结晶的多晶硅层的剖面示意图,以及图1B是通过ELA结晶的多晶硅层的表面的照片。
参照图1A和1B,多晶硅层120具有在相邻晶粒A之间的晶粒边界区B中形成的突起C。产生突起C是因为,当非晶硅在被熔化之后迅速地结晶时,会产生相邻晶粒的密度差。
多晶硅层120具有较差的表面均匀性,并且随后使用该多晶硅层120形成的栅极绝缘层也将具有较差的表面均匀性。较差的表面均匀性在TFT中导致漏电流,并且在随后覆盖栅极上的栅极绝缘层而形成的金属层中产生小丘。此外,在用于对金属层进行构图的光刻工艺中,这些突起C会导致不正确的曝光和蚀刻,从而使TFT的特性劣化并且降低了它的可靠性。
发明内容
在一个方面中,一种用于制造薄膜晶体管的方法包括:在基板上形成非晶硅层;以及在该非晶硅层上形成有机层。该方法还包括:通过使用激光束穿过有机层照射非晶硅层来形成多晶硅,以形成多晶硅层;以及去除该有机层。
在另一方面,一种薄膜晶体管包括:半导体层,该半导体层包括多晶硅以及源区、漏区和沟道区,其中通过使用激光束穿过可去除地设置在非晶硅层上的有机层照射该非晶硅层来结晶出多晶硅.该晶体管还包括与沟道区间隔开的栅极、栅极和半导体层之间的栅极绝缘层,其中栅极绝缘层和半导体层之间的界面基本上没有突起.源极和漏极分别电连接到源区和漏区.
在另一方面,一种用于制造薄膜晶体管中的半导体层的方法包括:形成非晶硅层;以及在该非晶硅层上形成包括硅烷基的有机层。穿过该自组装单层对非晶硅层进行激光照射,并且去除该自组装单层。
在另一方面,薄膜晶体管的中间处理阶段包括半导体层,该半导体层包括具有表面的非晶硅。在非晶硅层的表面上可去除地设置有机层,并且该有机层包括键合到该表面的硅烷基。该非晶硅层被设置为通过使用激光束穿过该有机层照射该非晶硅层来使该非晶硅层结晶,以将该非晶硅层转变为多晶硅。
附图说明
图1A是根据现有技术的多晶硅层的剖面图;
图1B是根据现有技术的多晶硅层的表面的照片;
图2示出了根据本发明实施例的薄膜晶体管的结构的剖面图;以及
图3A至3D是用于制造根据本发明实施例的TFT的工艺步骤的剖面图。
具体实施方式
现将参照附图描述实施例。但是,本发明并不局限于如下所述的一个实施例,而是可以按照各种形式实施。在附图中,如果提及将一个层在不同的层或基板上,则该层可以直接形成在该不同的层或基板上,或者可以在其间***另一层。相同的标号指定相同的元件。
图2是表示根据一实施例的薄膜晶体管的结构的剖面图。
参照图2,根据一实施例的TFT包括基板200、设置在基板上的缓冲层210、以及半导体层220,该半导体层220包括设置在缓冲层210上的多晶硅。在该半导体层220中存在源区220a、漏区220b以及沟道区220c,并且在该半导体层220上设置有栅极绝缘层240。在与沟道区220c相对应的栅极绝缘层240上设置有栅极250。在栅极250上设置有中间绝缘层260,并且在中间绝缘层260上设置有源极280a和漏极280b。源极280a和漏极280b可以通过设置在中间绝缘层260和栅极绝缘层中的接触孔270a和270b电连接到源区220a和漏区220b,该接触孔270a和270b暴露出源区220a和漏区220b的一部分。
根据所说明的实施例,半导体层220包括多晶硅,在基板上依次层叠非晶硅层和有机层之后,通过使用激光束穿过该有机层照射该非晶硅层而结晶出多晶硅。
所属领域的技术人员将容易地理解,根据本发明设置的TFT可以被构造为顶栅器件或底栅器件。在一实施例中,尽管TFT是顶栅TFT,但是该TFT也可以被形成为包括在基板上依次层叠的栅极、栅极绝缘层、半导体层、源极和漏极的底栅TFT。
现在,将参照附图描述根据一实施例的薄膜晶体管的制造方法。
图3A至3D是说明根据一实施例的TFT的制造方法的剖面图。
参照图3A,在基板300上形成缓冲层310。该缓冲层被选择性地形成,以保护TFT不受杂质(例如,从玻璃基板扩散的碱离子)的影响。该缓冲层310可以由二氧化硅(SiO2)或氮化硅(SiNx)构成。
在缓冲层310上形成非晶硅层320.该非晶硅层320可以通过等离子体增强化学汽相淀积(PECVD)或低压化学汽相淀积(LPCVD)来形成.
参照图3B,在非晶硅层320上形成有机层330,然后通过使用具有大约308nm的波长的激光束穿过有机层330对非晶硅层320进行照射,来使该非晶硅层320结晶。
有机层330可以是包括硅烷基的自组装单层(SAM)。通过非共价相互作用在没有外部干涉的情况下,由材料的自发组织来形成该SAM,并且该SAM包括特定的活性分子,以与给定基板的表面化学键合。在一实施例中,该活性分子可以是硅烷基。包括硅烷基的SAM可以通过在基板上涂覆包括硅烷基的混合材料的溶液并随后对其进行热处理来形成。
SAM 330的代表性化学式是X-Y-Z,其中X是H或CH3,Y是线性或支链的C4至C50,而Z是包括卤族元素的硅烷基,例如,-SiCl(CH3)2,-SiCl2CH3,-SiCl3,-SiI3等。
在N2气氛中执行使用ELA的结晶。当使用激光束照射该非晶硅层时,晶粒被制造为从液态至固态的非晶硅层。然后,该非晶硅变为多晶硅。当在由熔化的非晶硅产生晶粒的时候出现密度差时,在晶粒之间形成具有较高能量的晶粒边界区。与晶粒边界相对应地在表面区上产生突起,因为晶粒边界的表面上的硅原子可以容易地与存在于结晶室中的氧键合。
为了防止这些突起,在一实施例中,在使用激光束照射非晶硅层320之前,在非晶硅层320上形成SAM。
由于线性或支碳链的C4至C50的存在,使得该SAM具有牢固的结构和坚固的表面。因此,当使用激光束穿过SAM照射该非晶硅层时,该SAM可以保持其结构。
SAM的包括卤族元素的硅烷基与非晶硅层320的表面中的硅原子键合。与氧相比较,卤族元素容易与硅键合,因此在通过ELA进行的结晶过程中,可以防止非晶硅层的表面上的硅原子与存在于室中的氧之间的键合。结果,可以减少突起的产生,并且可以提高结晶层320的均匀性。
有机层330的厚度可以是1nm至10nm,有机层的厚度可以根据SAM的“Y”成分中的碳的数量来确定。如果有机层330的厚度大于约1nm,则可以保护非晶硅层320不受氧的影响,而如果有机层330的厚度小于约10nm,则激光可以穿透该有机层以提高结晶的效率。在一实施例中,该有机层是十八烷基三氯硅烷(OTS)或单烷基三氯硅烷(MTS)。
在完成结晶工艺之后,使用具有180-260nm的波长的UV光来照射有机层330,以断开硅层320的表面和有机层330之间的键合。然后,通过用乙醇或水进行清洗来去除该有机层330。
参照图3C,通过使用光刻和蚀刻工艺对多晶硅的结晶层进行构图来形成半导体层320。然后在该半导体层320上形成栅极绝缘层340。栅极绝缘层340优选地是二氧化硅或氮化硅。
在与半导体层320的区域相对应的栅极绝缘层340上形成栅极350。根据本发明的实施例,该栅极350由金属(例如Al、Al合金、Mo、Mo合金等)形成。
通过使用栅极350作为掩模,在半导体层320’中掺入杂质,来限定源区320a、漏区320b和沟道区320c。
参照图3D,在包括栅极350的基板上形成中间绝缘层360,以提供绝缘。中间绝缘层360包括氮化硅或二氧化硅。
通过蚀刻中间绝缘层360和栅极绝缘层340的一部分,在该中间绝缘层360和栅极绝缘层340中形成接触孔370a和370b.接触孔370a和370b分别暴露出源区320a和漏区320b的一部分.
在中间绝缘层360上分别形成源极380a和漏极380b。源极380a和漏极380b可以通过各个接触孔370a和370b,电连接到源区320a和漏区320b。源极380a和漏极380b包括具有低电阻的金属,例如,Mo、W、MoW、Al等。
通过上述的工艺,可以制备包括半导体层320’、栅极绝缘层340、栅极350、源极370a以及漏极370b的TFT。
尽管在此没有说明该工艺,但是可以通过在TFT上形成钝化层或平整层(或者两者)并且在钝化层或平整层上形成连接到漏极的第一电极,来制备平板器件。与第一电极相对地形成第二电极,并且在这两个电极之间***液晶层或有机发光层。
如上所述,在非晶硅层的结晶之前,在非晶硅层上形成有机层,以防止在通过ELA进行结晶的过程中,通过氧化非晶硅层的表面(特别是与晶粒边界相对应的表面)而产生突起。因此,提高了半导体层的表面的均匀性。结果,提高了TFT的可靠性。
在一个方面,本发明有利地减小了栅极绝缘层的漏电流并改善了TFT的特性和可靠性。尽管已经参照特定的示例性实施例描述了本发明,但是所属领域的技术人员应当理解,在不脱离所附权利要求及其等同物所限定的本发明的精神或范围的情况下,可以对本发明进行各种修改和变化。
Claims (22)
1.一种用于制造薄膜晶体管的方法,该方法包括:
在基板上形成非晶硅层;
在所述非晶硅层上形成有机层;
通过使用激光束穿过所述有机层照射所述非晶硅层来形成多晶硅层;以及
去除所述有机层,
其中,所述有机层包括由式X-Y-Z表示的材料,其中X是H或CH3,Y是线性或支链的C4至C50,而Z是包括至少一种卤族元素的硅烷基。
2.根据权利要求1的方法,其中,所述有机层包括自组装单层,该自组装单层包括硅烷基。
3.根据权利要求1的方法,其中,所述有机层包括十八烷基三氯硅烷或单烷基三氯硅烷之一。
4.根据权利要求1的方法,其中,所述有机层的厚度在1nm至10nm的范围内。
5.根据权利要求1的方法,其中,去除所述有机层的步骤包括:使用UV光照射并使用乙醇或水之一进行清洗。
6.根据权利要求1的方法,该方法还包括形成栅极和栅极绝缘层,其中在所述基板上形成所述非晶硅层之前或者在去除所述有机层之后形成所述栅极和所述栅极绝缘层。
7.根据权利要求6的方法,该方法还包括:
通过对所述多晶硅层进行构图来形成半导体层;
通过在所述半导体层的多个部分中掺入杂质,来在所述半导体层中限定源区、漏区和沟道区;以及
形成分别电连接到所述源区和所述漏区的源极和漏极。
8.一种薄膜晶体管,该薄膜晶体管包括:
包括多晶硅并且包括源区、漏区和沟道区的半导体层,其中,通过使用激光束穿过可去除地设置在非晶硅层上的有机层照射该非晶硅层从而结晶出所述多晶硅,
与所述沟道区间隔开的栅极;
所述栅极和所述半导体层之间的栅极绝缘层,其中,所述栅极绝缘层和所述半导体层之间的界面基本上没有突起;以及
分别电连接到所述源区和所述漏区的源极和漏极,
其中,所述有机层包括由式X-Y-Z表示的材料,其中X是H或CH3,Y是线性或支链的C4至C50,而Z是包括至少一种卤族元素的硅烷基。
9.根据权利要求8的薄膜晶体管,其中,所述有机层包括自组装单层,该自组装单层包括硅烷基。
10.根据权利要求8的薄膜晶体管,其中,所述有机层包括十八烷基三氯硅烷或单烷基三氯硅烷。
11.根据权利要求8的薄膜晶体管,其中,所述有机层具有1nm至10nm的厚度。
12.根据权利要求8的薄膜晶体管,其中,所述有机层包括被设置为要在使用激光束照射所述非晶硅层之后被去除的材料。
13.根据权利要求12的薄膜晶体管,其中,所述有机层包括被设置为将要通过使用UV照射并使用乙醇或水之一进行清洗来去除的材料。
14.根据权利要求8的薄膜晶体管,其中,所述薄膜晶体管包括顶栅薄膜晶体管,其中在所述半导体层上依次层叠所述栅极绝缘层、所述栅极以及所述源极和漏极,并且其中在所述栅极与所述源极和漏极之间***有中间绝缘层。
15.根据权利要求8的薄膜晶体管,其中,所述薄膜晶体管包括底栅薄膜晶体管,其中在所述栅极上依次层叠所述栅极绝缘层、所述半导体层、所述源极和漏极。
16.一种用于制造薄膜晶体管中的多晶硅层的方法,该方法包括:
形成非晶硅层;
在所述非晶硅层上形成包括硅烷基的有机层,其中,包括硅烷基的所述有机层包括由式X-Y-Z表示的自组装单层,其中X是H或CH3,Y是线性或支链的C4至C50,而Z是硅烷基,该硅烷基包括至少一种卤族元素;
穿过所述自组装单层对所述非晶硅层进行激光照射;以及
去除所述自组装单层。
17.根据权利要求16的方法,其中,所述卤族原子与所述非晶硅层中的硅键合。
18.根据权利要求16的方法,其中,对所述非晶硅层的激光照射包括准分子激光退火。
19.根据权利要求16的方法,其中,所述有机层包括十八烷基三氯硅烷或单烷基三氯硅烷之一。
20.一种薄膜晶体管的中间处理阶段,该中间处理阶段包括:
包括具有表面的非晶硅的半导体层;以及
可去除地设置在所述非晶硅层的表面上并包括键合到该表面的硅烷基的有机层;
其中,所述非晶硅层被设置为通过使用激光束穿过所述有机层照射所述非晶硅层来使所述非晶硅层结晶,以将所述非晶硅层转变为多晶硅。
21.根据权利要求20的薄膜晶体管,其中,所述有机层包括自组装单层,该自组装单层包括键合到所述非晶硅层的表面的卤化硅烷基。
22.根据权利要求20的薄膜晶体管,其中,所述有机层包括由式X-Y-Z表示的自组装单层,其中X是H或CH3,Y是线性或支链的C4至C50,而Z是包括至少一种卤族元素的硅烷基。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0022625 | 2006-03-10 | ||
KR1020060022625 | 2006-03-10 | ||
KR1020060022625A KR101169058B1 (ko) | 2006-03-10 | 2006-03-10 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101034669A CN101034669A (zh) | 2007-09-12 |
CN101034669B true CN101034669B (zh) | 2010-05-12 |
Family
ID=38478025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101418602A Active CN101034669B (zh) | 2006-03-10 | 2006-10-08 | 薄膜晶体管及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7960295B2 (zh) |
JP (1) | JP4589295B2 (zh) |
KR (1) | KR101169058B1 (zh) |
CN (1) | CN101034669B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101094285B1 (ko) | 2009-12-04 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 박막트랜지스터 및 이를 포함하는 표시장치 |
TWI570809B (zh) * | 2011-01-12 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JPWO2012153365A1 (ja) * | 2011-05-10 | 2014-07-28 | パナソニック株式会社 | 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置 |
US9318506B2 (en) | 2011-07-08 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN103189990A (zh) * | 2011-10-28 | 2013-07-03 | 松下电器产业株式会社 | 薄膜半导体器件及其制造方法 |
NL2010527A (en) | 2013-03-27 | 2014-09-30 | Asml Netherlands Bv | Object holder, lithographic apparatus, device manufacturing method, and method of manufacturing an object holder. |
KR102421600B1 (ko) * | 2015-11-20 | 2022-07-18 | 삼성디스플레이 주식회사 | 터치 센싱 유닛, 표시 장치 및 터치 센싱 유닛의 제조 방법 |
CN117334560A (zh) | 2016-03-03 | 2024-01-02 | 应用材料公司 | 利用间歇性空气-水暴露的改良自组装单层阻挡 |
KR20180128515A (ko) | 2016-04-25 | 2018-12-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 자기-조립 단분자층 프로세스들을 위한 화학물질 전달 챔버 |
US10358715B2 (en) | 2016-06-03 | 2019-07-23 | Applied Materials, Inc. | Integrated cluster tool for selective area deposition |
CN107195636B (zh) * | 2017-05-12 | 2020-08-18 | 惠科股份有限公司 | 显示面板、显示面板的制程和显示装置 |
KR20210149031A (ko) * | 2020-05-27 | 2021-12-08 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3d 메모리 디바이스 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1088002A (zh) * | 1992-11-16 | 1994-06-15 | 东京电子株式会社 | 制造液晶显示器基板及评价半导体晶体的方法与装置 |
US5536932A (en) * | 1995-02-10 | 1996-07-16 | Xerox Corporation | Polysilicon multiplexer for two-dimensional image sensor arrays |
CN1357925A (zh) * | 2000-12-06 | 2002-07-10 | 株式会社日立制作所 | 薄膜晶体管及其制造方法 |
US6432758B1 (en) * | 2000-08-09 | 2002-08-13 | Huang-Chung Cheng | Recrystallization method of polysilicon film in thin film transistor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
JP3973960B2 (ja) | 1994-06-02 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100300808B1 (ko) | 1995-08-04 | 2001-11-22 | 순페이 야마자끼 | 결정질 반도체 제조 방법 |
US6696538B2 (en) * | 1999-07-27 | 2004-02-24 | Lg Chemical Ltd. | Semiconductor interlayer dielectric material and a semiconductor device using the same |
TW574753B (en) * | 2001-04-13 | 2004-02-01 | Sony Corp | Manufacturing method of thin film apparatus and semiconductor device |
US6656398B2 (en) * | 2001-06-19 | 2003-12-02 | Corning Incorporated | Process of making a pattern in a film |
JP3939140B2 (ja) * | 2001-12-03 | 2007-07-04 | 株式会社日立製作所 | 液晶表示装置 |
CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
KR100742380B1 (ko) * | 2005-12-28 | 2007-07-24 | 삼성에스디아이 주식회사 | 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법 |
-
2006
- 2006-03-10 KR KR1020060022625A patent/KR101169058B1/ko active IP Right Grant
- 2006-09-29 US US11/540,155 patent/US7960295B2/en active Active
- 2006-10-08 CN CN2006101418602A patent/CN101034669B/zh active Active
- 2006-11-28 JP JP2006319499A patent/JP4589295B2/ja active Active
-
2011
- 2011-04-28 US US13/096,657 patent/US8530901B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1088002A (zh) * | 1992-11-16 | 1994-06-15 | 东京电子株式会社 | 制造液晶显示器基板及评价半导体晶体的方法与装置 |
US5536932A (en) * | 1995-02-10 | 1996-07-16 | Xerox Corporation | Polysilicon multiplexer for two-dimensional image sensor arrays |
US6432758B1 (en) * | 2000-08-09 | 2002-08-13 | Huang-Chung Cheng | Recrystallization method of polysilicon film in thin film transistor |
CN1357925A (zh) * | 2000-12-06 | 2002-07-10 | 株式会社日立制作所 | 薄膜晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110198604A1 (en) | 2011-08-18 |
US7960295B2 (en) | 2011-06-14 |
JP4589295B2 (ja) | 2010-12-01 |
KR20070092457A (ko) | 2007-09-13 |
CN101034669A (zh) | 2007-09-12 |
US20070210313A1 (en) | 2007-09-13 |
US8530901B2 (en) | 2013-09-10 |
JP2007243147A (ja) | 2007-09-20 |
KR101169058B1 (ko) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101034669B (zh) | 薄膜晶体管及其制造方法 | |
US7387920B2 (en) | Method of manufacturing thin film transistor array panel | |
JP4082459B2 (ja) | 表示装置の製造方法 | |
WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
JP2005303299A (ja) | 電子素子及びその製造方法 | |
WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
JP2004281506A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6976172B2 (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法、表示装置 | |
JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
CN105742370B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
US20050079294A1 (en) | Method of controlling polysilicon crystallization | |
WO2019171590A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
JP2004356637A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2010186967A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
JP2001036097A (ja) | 半導体装置 | |
KR100724482B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
JP2008153387A (ja) | 表示装置とその製造方法 | |
KR101040382B1 (ko) | 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 | |
KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |