JP2013012788A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013012788A JP2013012788A JP2012231330A JP2012231330A JP2013012788A JP 2013012788 A JP2013012788 A JP 2013012788A JP 2012231330 A JP2012231330 A JP 2012231330A JP 2012231330 A JP2012231330 A JP 2012231330A JP 2013012788 A JP2013012788 A JP 2013012788A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- wiring
- dummy metal
- metal structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置100は、シリコン層4上に形成された多層配線構造3内で、平面視において素子形成領域50の外周に形成されたシールリング6と、シールリング6のさらに外周に形成されたダミーメタル構造30a〜ダミーメタル構造30iを含む。ダミーメタル配線24は、内周側に形成されたものほど上層に配置される。
【選択図】図1
Description
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記ダミー配線の下面は前記第1のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記ダミー配線の上面は前記第1のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は第2のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置が提供される。
図1は、本実施の形態における半導体装置の構成を示す断面図である。図2は、半導体装置100の上面図である。
本実施の形態において、半導体装置100は、たとえばシリコン基板であるシリコン層4(半導体基板)と、シリコン層4上に形成され、配線(不図示)および絶縁膜により構成された配線層が複数積層された多層配線構造3と、素子形成領域50において多層配線構造3中に形成されたシールリング6と、スクライブライン領域52において多層配線構造3中に形成された第1のダミーメタル構造30a、第2のダミーメタル構造30b、第3のダミーメタル構造30c、第4のダミーメタル構造30d、第5のダミーメタル構造30e、第6のダミーメタル構造30f、第7のダミーメタル構造30g、第8のダミーメタル構造30h、および第9のダミーメタル構造30iと、素子形成領域50において多層配線構造3上に形成されたポリイミド層1とを含む。第1のダミーメタル構造30a〜第9のダミーメタル構造30iは、外周側からこの順に配置される。すなわち、素子形成領域50側から、第9のダミーメタル構造30i、第8のダミーメタル構造30h、・・・第2のダミーメタル構造30b、および第1のダミーメタル構造30aの順で配置される。なお、本実施の形態において、配線は、シングルダマシンプロセスにより形成することができる。
図3では、一つのダミーメタル配線24のみを示している。多層配線構造3は、第1絶縁層21、およびその上に形成された第2絶縁層22を含む。第1絶縁層21は、シリコン酸化膜17、ストッパ絶縁膜18、低誘電率絶縁膜19、および保護絶縁膜20がこの順で積層された構成を有する。低誘電率絶縁膜19は、たとえば比誘電率膜が3.3以下、好ましくは2.9以下の絶縁膜とすることができる。
なお、第1絶縁層21および第2絶縁層22は、それぞれ、単層構造であっても積層構造であってもよい。たとえば、第2絶縁層22も第1絶縁層21と同様、ストッパ絶縁膜18や保護絶縁膜20を含んでいてもよい。さらに、図3等には第1絶縁膜21がシリコン酸化膜17を含む構成を示しているが、第1絶縁層21は、シリコン酸化膜17を含まない構成とすることもできる。
図13は、本実施の形態における半導体装置100の構成を示す断面図である。
本実施の形態において、半導体装置100は、第1のダミーメタル構造30a、第2のダミーメタル構造30b、第3のダミーメタル構造30c、第4のダミーメタル構造30d、および第5のダミーメタル構造30eを含む。本実施の形態においても、第1の実施の形態と同様、さらに多数のダミーメタル構造を含んでもよい。
図18は、本実施の形態における半導体装置100の構造を示す平面図である。
本実施の形において、ダミー配線構造群60(ダミーメタル群)を素子形成領域50の角部近傍のみに配置している点で他の実施の形態と異なる。
図18に示すように、ダミー配線構造群60は、たとえば、素子形成領域の角部にL字型に形成することができる。形状は角部を覆っていればよく、L字型に限定されるものではない。たとえば、図19に示したように直線状であってもよく、半円状であってもよい。ダミー配線構造群60は、少なくとも第1のダミーメタル構造と第2のダミーメタル構造を含む。なお、ここでいうダミー配線構造群60には、本明細書に記載されているいずれの構成を用いてもよい。
図20は、本実施の形態における半導体装置100の構造を示す断面図である。
本実施の形態において、最上層のダミーメタル61上に該ダミーメタルよりも硬度または弾性率が低いメタル材料により構成された構造62が形成されている点で、他の実施の形態とは異なる。図中において、表面保護膜(ポリイミド膜等)の記載は省略している。
図21は、本実施の形態における半導体装置100の構造を示す断面図である。図中において、表面保護膜(ポリイミド等)の記載は省略している。図21(b)および図21(c)は、それぞれ、図21(a)のA、B面の断面図である。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
3 多層配線構造
4 シリコン層
5 溝
6 シールリング
17 シリコン酸化膜
18 ストッパ絶縁膜
19 低誘電率絶縁膜
20 保護絶縁膜
21 第1絶縁層
22 第2絶縁層
23 剥離
24 ダミーメタル配線
25 破断
26 剥離
28 剥離
30a 第1のダミーメタル構造
30b 第2のダミーメタル構造
30c 第3のダミーメタル構造
30d 第4のダミーメタル構造
30e 第5のダミーメタル構造
30f 第6のダミーメタル構造
30g 第7のダミーメタル構造
30h 第8のダミーメタル構造
30i 第9のダミーメタル構造
31 応力伝播
32 角変形
33 応力伝播
40 アライメントマーク
50 素子形成領域
52 スクライブライン領域
60 ダミーメタル群
61 最上層のダミーメタル
62 メタル材料により構成された構造
63 配線層
64 ビア層
65 ダミー配線
66 ダミービア
100 半導体装置
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第1のダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、第2のダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記第2のダミー配線の下面は前記第1のダミーメタル構造の前記第1のダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の上面は前記第1のダミーメタル構造の前記第1のダミー配線の上面よりも上方に配置され、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の前記下面は、前記第1のダミーメタル構造の前記第1のダミー配線の前記上面の下方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は前記第2のダミーメタル構造の下面より上方に設けられ、
前記第2のダミーメタル構造の下面は前記第1のダミーメタル構造の下面よりも上方に配置され、
前記第2のダミーメタル構造の上面は前記第1のダミーメタル構造の上面よりも上方に配置されている半導体装置が提供される。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
(1)
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第1のダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、第2のダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記第2のダミー配線の下面は前記第1のダミーメタル構造の前記第1のダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の上面は前記第1のダミーメタル構造の前記第1のダミー配線の上面よりも上方に配置された半導体装置。
(2)
(1)に記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置された半導体装置。
(3)
(1)または(2)に記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記下面は、前記第1のダミーメタル構造の前記第1のダミー配線の前記上面と同水準または下方に配置された半導体装置。
(4)
(1)から(3)いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線および前記第1のダミーメタル構造の前記第1のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
(5)
(1)から(4)いずれかに記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、それぞれ、複数の前記第2のダミー配線を含み、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、前記多層配線構造の積層方向において前記第1のダミー配線および前記第2のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
(6)
(5)に記載の半導体装置において、
前記第2のダミーメタル構造において前記第2のダミー配線が形成されていない領域と同水準の領域には前記第1のダミーメタル構造の前記第1のダミー配線が形成されるとともに、前記第1のダミーメタル構造において前記第1のダミー配線が形成されていない領域と同水準の領域には前記第2のダミーメタル構造の前記第2のダミー配線が形成された半導体装置。
(7)
(1)から(6)いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第1のダミー配線および前記第2のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
(8)
(7)に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が3.3以下の低誘電率膜を含み、
前記第1のダミー配線および前記第2のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
(9)
(1)から(8)いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
(10)
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は前記第2のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
(11)
(10)に記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
(12)
(10)または(11)に記載の半導体装置において、
前記第2のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
(13)
(10)から(12)いずれかに記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記ダミー配線の下面は前記第1のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記ダミー配線の上面は前記第1のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は第2のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置が提供される。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
(1)
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第1のダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、第2のダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記第2のダミー配線の下面は前記第1のダミーメタル構造の前記第1のダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記第2のダミー配線の上面は前記第1のダミーメタル構造の前記第1のダミー配線の上面よりも上方に配置された半導体装置。
(2)
(1)に記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置された半導体装置。
(3)
(1)または(2)に記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記下面は、前記第1のダミーメタル構造の前記第1のダミー配線の前記上面と同水準または下方に配置された半導体装置。
(4)
(1)から(3)いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線および前記第1のダミーメタル構造の前記第1のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
(5)
(1)から(4)いずれかに記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、それぞれ、複数の前記第2のダミー配線を含み、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、前記多層配線構造の積層方向において前記第1のダミー配線および前記第2のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
(6)
(5)に記載の半導体装置において、
前記第2のダミーメタル構造において前記第2のダミー配線が形成されていない領域と同水準の領域には前記第1のダミーメタル構造の前記第1のダミー配線が形成されるとともに、前記第1のダミーメタル構造において前記第1のダミー配線が形成されていない領域と同水準の領域には前記第2のダミーメタル構造の前記第2のダミー配線が形成された半導体装置。
(7)
(1)から(6)いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第1のダミー配線および前記第2のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
(8)
(7)に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が3.3以下の低誘電率膜を含み、
前記第1のダミー配線および前記第2のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
(9)
(1)から(8)いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記第2のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
(10)
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は前記第2のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
(11)
(10)に記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
(12)
(10)または(11)に記載の半導体装置において、
前記第2のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
(13)
(10)から(12)いずれかに記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
Claims (13)
- 半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第1のダミーメタル構造と、
前記第1のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第2のダミーメタル構造と、
を含み、
前記第2のダミーメタル構造の前記ダミー配線の下面は前記第1のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第2のダミーメタル構造の前記ダミー配線の上面は前記第1のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置。 - 請求項1に記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、隣接する列に配置された半導体装置。 - 請求項1または2に記載の半導体装置において、
前記第2のダミーメタル構造の前記ダミー配線の前記下面は、前記第1のダミーメタル構造の前記ダミー配線の前記上面と同水準または下方に配置された半導体装置。 - 請求項1から3いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記ダミー配線および前記第1のダミーメタル構造の前記ダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、それぞれ、複数の前記ダミー配線を含み、
前記第1のダミーメタル構造および前記第2のダミーメタル構造は、前記多層配線構造の積層方向において前記ダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。 - 請求項5に記載の半導体装置において、
前記第2のダミーメタル構造において前記ダミー配線が形成されていない領域と同水準の領域には前記第1のダミーメタル構造の前記ダミー配線が形成されるとともに、前記第1のダミーメタル構造において前記ダミー配線が形成されていない領域と同水準の領域には前記第2のダミーメタル構造の前記ダミー配線が形成された半導体装置。 - 請求項1から6いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記ダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。 - 請求項7に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が3.3以下の低誘電率膜を含み、
前記ダミー配線が、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。 - 請求項1から8いずれかに記載の半導体装置において、
前記第2のダミーメタル構造の前記ダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。 - 半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第1の絶縁層および第2の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第1の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第1のダミーメタル構造と、
前記第2の絶縁層中に形成されるとともに前記第1のダミーメタル構造と前記シールリングとの間に形成された第2のダミーメタル構造と、
を有し、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第1のダミーメタル構造の上面は前記第2のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。 - 請求項10に記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。 - 請求項10または11に記載の半導体装置において、
前記第2のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。 - 請求項10から12いずれかに記載の半導体装置において、
前記第1のダミーメタル構造と前記第2のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231330A JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006251567 | 2006-09-15 | ||
JP2006251567 | 2006-09-15 | ||
JP2012231330A JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007190873A Division JP5175066B2 (ja) | 2006-09-15 | 2007-07-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013012788A true JP2013012788A (ja) | 2013-01-17 |
JP5483772B2 JP5483772B2 (ja) | 2014-05-07 |
Family
ID=47686335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231330A Expired - Fee Related JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5483772B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200021273A (ko) * | 2018-08-20 | 2020-02-28 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
JP2005327913A (ja) * | 2004-05-14 | 2005-11-24 | Renesas Technology Corp | 半導体装置 |
JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
JP2006080369A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
US20070069337A1 (en) * | 2005-09-27 | 2007-03-29 | Chien-Li Kuo | Semiconductor structure and fabricating method thereof |
-
2012
- 2012-10-19 JP JP2012231330A patent/JP5483772B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
JP2005327913A (ja) * | 2004-05-14 | 2005-11-24 | Renesas Technology Corp | 半導体装置 |
JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
JP2006080369A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
US20070069337A1 (en) * | 2005-09-27 | 2007-03-29 | Chien-Li Kuo | Semiconductor structure and fabricating method thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200021273A (ko) * | 2018-08-20 | 2020-02-28 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
KR102599050B1 (ko) * | 2018-08-20 | 2023-11-06 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
US11967529B2 (en) | 2018-08-20 | 2024-04-23 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
JP5483772B2 (ja) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175066B2 (ja) | 半導体装置 | |
JP5117791B2 (ja) | 半導体装置 | |
JP5235378B2 (ja) | 半導体装置 | |
JP4401874B2 (ja) | 半導体装置 | |
JP4675159B2 (ja) | 半導体装置 | |
US7955955B2 (en) | Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures | |
JP5334459B2 (ja) | 半導体装置およびその製造方法 | |
JP2008270488A (ja) | 半導体装置及びその製造方法 | |
JP2010074106A (ja) | 半導体チップ、半導体ウェーハおよびそのダイシング方法 | |
US20110156219A1 (en) | Semiconductor device | |
JP2006080369A (ja) | 半導体装置 | |
JP2006093407A (ja) | 電子デバイスおよびその製造方法 | |
JP2011139103A (ja) | 半導体装置 | |
JP2005167198A (ja) | 半導体装置およびその製造方法 | |
JP2007067372A (ja) | 半導体装置 | |
KR20090046993A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2011146563A (ja) | 半導体装置 | |
JP4675146B2 (ja) | 半導体装置 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2009218504A (ja) | 半導体装置 | |
JP2006351878A (ja) | 半導体装置 | |
JP2006318989A (ja) | 半導体装置 | |
JP4814694B2 (ja) | 半導体装置 | |
JP2009218503A (ja) | 半導体装置及びその製造方法 | |
JP5726989B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5483772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |