JP2015501082A - 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 - Google Patents

複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 Download PDF

Info

Publication number
JP2015501082A
JP2015501082A JP2014544729A JP2014544729A JP2015501082A JP 2015501082 A JP2015501082 A JP 2015501082A JP 2014544729 A JP2014544729 A JP 2014544729A JP 2014544729 A JP2014544729 A JP 2014544729A JP 2015501082 A JP2015501082 A JP 2015501082A
Authority
JP
Japan
Prior art keywords
layer
bcb
metal
layers
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014544729A
Other languages
English (en)
Other versions
JP2015501082A5 (ja
JP6305931B2 (ja
Inventor
ハサン シャリフィ,
ハサン シャリフィ,
アレキサンドロス ディー. マルゴメノス,
アレキサンドロス ディー. マルゴメノス,
アラ ケー. クードリアン,
アラ ケー. クードリアン,
ミロスラフ ミコヴィック,
ミロスラフ ミコヴィック,
ケイスケ シノハラ,
ケイスケ シノハラ,
コリーン エム. バトラー,
コリーン エム. バトラー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of JP2015501082A publication Critical patent/JP2015501082A/ja
Publication of JP2015501082A5 publication Critical patent/JP2015501082A5/ja
Application granted granted Critical
Publication of JP6305931B2 publication Critical patent/JP6305931B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

複数のベンゾシクロブテン(BCB)層を基板に一体化する方法が、対応する装置とともに提供される。前記方法は、第1BCB層(18a)を前記基板(12)の上に形成することと、そして第1金属層(20a)を前記第1BCB層(18a)の上に、かつ第1金属層(20a)によって画定されるビア群内に堆積させることと、を含む。前記方法では更に、第2BCB層(18b)を前記第1金属層(20a)の上に形成し、そして第2金属層(20b)を前記第2BCB層(18b)の上に、かつ前記第2金属層(20b)によって画定されるビア群内に堆積させる。前記第2金属層(20b)は、前記第2金属層(20b)によって画定される前記ビア群内を延在して、前記第1金属層(20a)との操作可能な接続を確立させる。前記第1及び第2金属層(20a,20b)は、前記基板(1w)によって支持される任意の回路素子との電気接続とは無関係であり、かつ前記第1及び第2金属層(20a,20b)は、前記第2BCB層(18b)を下地構造に固定し、そして剥離の可能性を低下させる。

Description

本開示は概して、電子装置の形成に関するものであり、特に複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置に関するものである。
多層配線構造は、高密度電子パッケージ封止体に関して開発されている。多層配線構造は普通、例えば垂直配線及び水平配線の両方を含む配線を画定する複数の金属層と、そしてこれらの金属層を分離する複数の誘電体層と、を含む。モノリシックマイクロ波集積回路(MMIC)装置に関するような高周波数用途では、これらの誘電体層は、無機ポリマーではなく有機ポリマーにより形成することができるが、その理由は、有機ポリマーにより形成される誘電体層が、より高い周波数において、より小さい損失しか発生しないからである。
誘電体層として多層配線構造の金属層間に利用することができる1種の有機ポリマーがベンゾシクロブテン(benzocyclobutene:BCB)である。この点に関して、BCBは、マイクロ波領域の信号に関して2.65という比較的低い誘電率、及び0.0001という比較的低い損失正接を有する。従って、BCB誘電体層を有する多層配線構造は、マイクロ波領域及びミリ波領域の周波数のような高周波数において、他の種類の誘電体層を利用する多層配線構造よりも小さい寄生容量を垂直配線及び水平配線の両方の配線間に有することができる。
比較的高い周波数で動作するように構成される少なくとも幾つかの電子装置は、例えば炭化珪素(SiC)基板のような下地基板の上に形成される窒化ガリウム(GaN)のようなIII−V族材料により構成される半導体層を含むことができる。半導体層は、電子装置の機能を決定する複数のトランジスタを画定することができる。次に、多層配線構造を半導体層の上に形成することができる。しかしながら、BCBは、GaNのようなIII−V族材料との接着性が非常に悪い。この点に関して、BCBは、GaN及び他のIII−V族材料との間に非常に大きな熱膨張率の違いを有している。
BCBは更に、多層配線構造の金属配線との接着性が悪い。この点に関して、 装置が高周波数で動作するように構成される場合、金属配線は、金が非常に低い抵抗損失を高周波数において有するので、金により形成することができる。しかしながら、BCBはこの場合も、金配線との接着性が非常に悪い。
Dow Chemical Company(ダウケミカル社)が開発したAP3000のような接着強化剤を利用して、BCBとGaN層との接着を容易にすることができる。しかしながら、接着強化剤は、BCBと金配線との接着性を高めることができず、その結果、BCBを利用して誘電体層を形成する多層配線構造には、接着性低下が依然として発生している。
BCB誘電体層の低接着性は、低接着性自体が、BCB誘電体層の剥離として現われる。この点に関して、BCB誘電体層を含む多層配線構造を有する電子装置の形成プロセスでは、電子装置を種々の溶媒に、例えば酸洗浄中に浸漬する可能性がある。BCB層と金配線との接着性が悪い結果、溶媒が、毛細管作用の結果として、BCB層と金配線との間に浸入し、そして幾つかの例では、BCB層とGaN層との間に浸入して、BCB層の剥離が起こる。このような剥離によって、電子装置が不良品となってしまい、電子装置を廃棄する必要がある。剥離は、電子装置を種々の溶媒に浸漬しているときの形成プロセスの最後の方になるまで、起こらない可能性があるので、剥離が起こる前に、電子装置が全てではないにしても形成プロセスの大部分を既に経ていると、剥離によって非常にコストが高く付くことになる。
上に概要説明した形成方法及び電子装置よりも優れた利点を有する、電子装置を形成する方法、及び関連する電子装置が必要になる。
複数のベンゾシクロブテン(BCB)層を基板に一体化する方法が、対応する装置とともに提供される。複数のBCB層を基板に一体化することにより、この方法は、これらのBCB層群と、多層配線構造の金属配線群だけでなくBCB層と基板との間の金属配線群のような種々の金属層との間の剥離の可能性を低下させることができる。剥離の可能性を低下させることにより、1つの実施形態の方法は、BCB誘電体層を含む多層配線構造を有する良品装置を良品として形成する可能性をそれに応じて高めることができる。その結果、BCB誘電体層を含む多層配線構造を有するMMIC装置のような、例えば高い周波数用に設計される電子装置を含む装置を、更に安定して、かつ良品として形成することができる。
1つの実施形態では、複数のBCB層を基板に一体化する方法が提供され、前記方法は、第1BCB層を前記基板の上に形成することを含む。前記第1BCB層は、該第1BCB層を貫通する複数のビアを画定する。前記方法では更に、第1金属層を前記第1BCB層の上に、かつ前記第1金属層によって画定される前記複数のビア内に堆積させる。前記方法では更に、第2BCB層を前記第1金属層の上に形成する。前記第2BCB層は更に、該第2BCB層を貫通する複数のビアを画定する。この実施形態の方法では更に、第2金属層を前記第2BCB層の上に、かつ前記第2金属層によって画定される前記複数のビア内に堆積させる。従って、前記第2金属層は、前記第2金属層によって画定される前記ビア群内を延在して、前記第1金属層との操作可能な接続を確立させる。これらの金属層の間の操作可能な接続が行なわれる結果として、前記第2BCB層は下地構造に効果的に固定されて、剥離の可能性を低下させる。この実施形態の前記第1及び第2金属層は、前記基板によって支持されるいずれの回路素子との電気接続とも無関係である。
1つの実施形態の方法は更に、基板の上にエピタキシャル半導体(例えば、窒化ガリウム(GaN)または他のIII−V族半導体材料)層を有する前記基板を設けることを含むことができる。この実施形態では、前記方法では更に、金属層を前記エピタキシャル半導体層またはGaN層の上に堆積させることができる。従って、前記第1BCB層は前記金属層の上に形成することができる。この点に関して、前記第1金属層を堆積させることは、前記金属層との操作可能な接続を確立させることにより、前記第1BCB層を下地構造に効果的に固定することを含むことができる。
1つの実施形態の前記方法は更に、前記第2BCB層を形成する前に、金属接着層を前記第1金属層の上に堆積させることを含むことができる。1つの実施形態の前記方法では更に、金型の縁部に近接して、前記第1及び第2BCB層を形成し、そして前記第1及び第2金属層を堆積させることができる。1つの実施形態の前記方法は更に、金属配線を、前記第1金属層及び前記第2金属層のうちの少なくとも一方の金属層の形成と同時に形成することを含むことができる。この点に関して、前記金属配線は、前記基板によって支持される回路素子との電気接続を確立させるように構成され、かつ前記第1及び第2金属層との電気接続とは無関係である。1つの実施形態の前記方法では、前記第2BCB層を貫通する前記ビア群を、前記第1BCB層の前記ビア群からオフセットして画定することにより、前記第2BCB層を形成することができる。
別の実施形態では、複数のBCB層を基板に一体化する方法が提供され、前記方法は、前記基板の上に窒化ガリウム(GaN)層を有する前記基板を設けることを含む。前記方法では更に、前記第1BCB層を前記GaN層の上に形成する。前記第1BCB層は、該第1BCB層を貫通する複数のビアを画定する。前記方法では更に、第1金属層を前記第1BCB層の上に、かつ第1金属層によって画定される前記複数のビア内に堆積させる。前記方法では更に、金属接着層を前記第1金属層の上に堆積させ、そして次に、前記第2BCB層を前記金属接着層の上に形成する。前記第2BCB層は、該第2BCB層を貫通する複数のビアを画定する。前記方法では更に、第2金属層を前記第2BCB層の上に、かつ前記第2金属層によって画定される前記複数のビア内に堆積させる。この実施形態の前記第1及び第2金属層は、前記基板によって支持されるいずれの回路素子との電気接続とも無関係である。
1つの実施形態の前記方法は更に、金属層を前記GaN層の上に堆積させることを含むことができる。この実施形態では、前記第1BCB層を形成することは、前記第1BCB層を前記金属層の上に形成することを含むことができる。従って、前記第1金属層を堆積させることは、前記金属層との操作可能な接続を確立させることを含むことができる。1つの実施形態では、前記第1金属層を堆積させることは、金から成る第1金属層を堆積させることを含むことができる。1つの実施形態では、前記第1及び第2BCB層を形成することができ、そして前記第1及び第2金属層は、金型の縁部に近接して堆積させることができる。1つの実施形態では、前記方法は更に、金属配線を、前記第1金属層及び前記第2金属層のうちの少なくとも一方の金属層の形成と同時に形成することを含むことができる。この点に関して、前記金属配線は、前記基板によって支持される回路素子との電気接続を確立させるように構成され、かつ前記第1及び第2金属層との電気接続とは無関係である。1つの実施形態では、前記第2BCB層を形成することは、前記第2BCB層を貫通する前記ビア群を、前記第1BCB層の前記ビア群からオフセットするように画定すること含むことができる。
別の実施形態では、基板と、そして前記基板の上に第1BCB層を含む複数のBCB層と、を含む装置が提供される。前記第1BCB層は、該第1BCB層(18a)を貫通する複数のビアを画定することができる。前記装置は更に、 前記第1BCB層の上に在り、かつ前記第1金属層によって画定される前記複数のビア内に在る第1金属層を含むことができる。前記複数のBCB層は更に、第2BCB層を前記第1金属層の上に含む。前記第2BCB層は、該第2BCB層を貫通する複数のビアを画定する。この実施形態の前記装置は更に、前記第2BCB層の上に在り、かつ前記第2金属層によって画定される前記複数のビア内に在る前記第2金属層を含む。従って、前記第2金属層は、前記第2金属層によって画定される前記ビア群内を延在して、前記第1金属層との操作可能な接続を確立させることにより、前記第2BCB層を下地構造に効果的に固定し、そして前記第2BCB層の剥離の可能性を低下させる。この実施形態の前記第1及び第2金属層は、前記基板によって支持されるいずれの回路素子との電気接続とも無関係である。
1つの実施形態の前記装置は更に、窒化ガリウム層(GaN)を前記基板の上に含む。この実施形態では、前記第1BCB層は、前記GaN層の上に在る。この実施形態の前記装置は更に、金属層を前記GaN層の上に含むことができる。従って、この実施形態の前記第1BCB層は、前記金属層の上に在る。更に、この実施形態の前記第1金属層は、前記金属層との操作可能な接続を確立させることにより、前記第1BCB層を下地構造に効果的に固定して前記第1BCB層の剥離の可能性を低下させる。1つの実施形態の前記装置は更に、金属接着層を前記第1金属層の上に含むことができる。従って、この実施形態の前記第2BCB層は、前記金属接着層の上に在るようにすることができる。1つの実施形態の前記装置は更に、金型を、前記第1及び第2BCB層、及び前記第1及び第2金属層が、前記金型の縁部に近接している状態で備えることができる。1つの実施形態では、前記装置は更に、前記第1金属層及び前記第2金属層のうちの少なくとも一方の金属層の形成と同時に形成される金属配線を含むことができる。この点に関して、前記金属配線は、前記基板によって支持される回路素子との電気接続を確立させるように構成され、かつ前記第1及び第2BCB層との電気接続とは無関係である。
説明してきた特徴、機能、及び利点は、本開示の種々の実施形態において個別に実現することができる、または更に他の実施形態において組み合わせることができ、これらの実施形態の更なる詳細は、以下の記述及び図面を参照することにより理解することができる。
本開示の例示的な実施形態についてこのようにして概要説明してきたが、次に、必ずしも寸法通りには描かれていない添付の図面を参照する。
図1は、本開示の1つの実施形態による装置の側面図である。 図2は、本開示の1つの実施形態に従って行なわれる操作のフローチャートである。 図3は、本開示の1つの実施形態による複数のBCB層と複数の金属層の関係を示す斜視図である。 図4は、図3の複数のBCB層と複数の金属層の関係を異なる視点から眺めたときの斜視図である。 図5は、本開示の1つの実施形態による装置を含む金型の平面図であり、金属層及びBCB層が周辺に配置される様子を示している。
次に、本開示について、全ての実施形態ではないが、幾つかの実施形態を図示している添付の図面を参照しながら、以下に更に完全に説明する。実際、本開示は、多くの異なる構成で具体化することができ、そして本明細書において開示される実施形態に限定されるものとして解釈されてはならない:限定されるのではなく、これらの実施形態は、本開示が適用可能な法的要件を満たすように提供される。同様の参照番号は同様の構成要素をこれらの図面全体を通じて指している。
次に、図1を参照するに、本開示の1つの実施形態による装置10が図示されている。多種多様な装置を本開示の種々の実施形態に従って形成することができるが、これらの装置のうちの少なくとも幾つかの装置は、これらには限定されないが、マイクロ波領域及び/又はミリ波領域の周波数を有する信号に関連する用途を含む高周波数用途に設計することができ、例えば能動型電子走査アンテナ(AESA)及び他のMMIC装置を含む高周波数用途に設計することができる。
図1に示すように、装置10は基板12を含むことができる。装置10は多種多様な基板12を含むことができるが、1つの実施形態の基板は、炭化珪素(SiC)として形成することができる。装置10は更に、基板12に形成されるエピタキシャル半導体層14を含むことにより、当該装置の機能を決定する1つ以上のトランジスタのような、当該装置の1つ以上の回路素子を画定することができる。1つの実施形態の半導体層14は、複数のトランジスタを画定する窒化ガリウム(GaN)のようなIII−V族材料により形成され、これらのトランジスタが今度は、当該装置10の機能を決定する。従って、本開示の1つの実施形態による装置10を形成する方法では、図2の操作30に示す通り、基板の上に形成されるGaN層14を有する基板を設けることができる。
図1には図示されないが、装置10は、多層配線構造を含むことができ、この多層配線構造は、例えば金により形成される水平配線及び垂直配線の両方を画定する複数の金属層と、そしてこれらの金属層を分離する複数のBCB層のような複数の誘電体層と、を含む。多層配線構造は、エピタキシャル半導体層14によって画定され、かつ基板12によって支持される回路素子群を互いに、そして/または基板外の電気構成部品に電気的に接続する。これらのBCB層の剥離を防止する、またはBCB層の剥離の可能性を少なくとも低下させるために、装置10は更に、積層構造を含むことができ、この積層構造は以下に説明され、そしてこれらのBCB層を下地構造に、これらのBCB層の剥離の可能性を低下させるように固定するために利用される。
この点に関して、装置10は、第1BCB層18aを含む複数のBCB層を含むことができ、この第1BCB層18aは基板12の上に、例えば図2の操作34に示すように、スピン塗布により形成される。本明細書において、第1BCB層18aのような層が、別の層の上に在る、または配置されるという表記は、これらの層が、互いに直接的に隣接して配置されて物理的に接触するという状態を必ずしも指している訳ではない。そうではなく、第1層と第2層との間に配置される1つ以上の中間層または介在層が設けられるとした場合でも、一方の層が他方の層の上に在る限り、第1層は第2層の上に在ると考えることができる。図示の実施形態では、例えばGaN層14のような半導体層は、上に説明したように、基板12の上に形成することができ、そして第1BCB層18aは、GaN層14の上に形成することができる。GaN層14との第1BCB層18aの接着を強めるために、ニッケル層、チタン層、またはアルミニウム層のような金属層16を更にGaN層14の上に堆積させ、そして第1BCB層を今度は、当該金属層の上に形成することができる。図2の操作32及び34を参照されたい。
図1に示すように、第1BCB層18aは、第1BCB層18aを貫通する複数のビアを画定する。この点に関して、第1BCB層18aによって画定される複数のビアは、第1BCB層の厚さ全体に亘って延在する。第1BCB層によって画定されるこれらのビアは、異なる層の間の電気接続を確立させる目的で画定される他のビア群とは異なる。
装置10は更に、第1BCB層18aの上に、かつ第1BCB層によって画定される複数のビア内に、例えばスパッタリングにより形成される第1金属層20aを含む。1つの実施形態では、第1金属層20aは、第1BCB層18aによって画定されるこれらのビアに充填される。しかしながら、図示の実施形態では、第1金属層20aは、第1BCB層18aによって画定されるこれらのビアにメッキを施すことにより形成されるが、これらのビアを満たすことはない。第1金属層20aは、種々の金属により形成することができるが、1つの実施形態の第1金属層は、金により形成される。図示のように、第1金属層20aは、例えばこれらのビアを画定する壁に沿ってメッキを施すことにより、これらのビア内を延在して、下地層との操作可能な接続を確立させる。金属層16が、GaN層14のような半導体層の上に形成される実施形態では、第1金属層20aは、当該金属層との操作可能な接続を確立させることができる。
この操作可能な接続の結果として、第1金属層20aは、第1BCB層18aを下地構造に効果的に固定する。実際、第1金属層20aは、第1BCB層18aによって画定されるこれらのビアにメッキを施すことによって画定される下方延出脚部と、そして第1BCB層を覆い、かつこれらの下方延出脚部を相互接続する接続部と、を有するステープルとして機能することができる。この実施形態のこれらの下方延出脚部の遠位端は、金属層16のような下地構造に操作可能に接続されるので、第1金属層20aは、第1BCB層18aを下地構造に効果的にステープル固定する。
第1金属層20aは、配線構造の金属層と同時に形成することができ、この金属層も第1BCB層18aの上に形成される。しかしながら、第1金属層20aは、配線構造との電気接続とは無関係である、すなわち配線構造との電気接続を持たず、かつ基板12によって支持される任意の回路素子だけでなく、基板の外部の任意の電気部品との電気接続とは無関係である。従って、第1金属層20aは、配線構造から、基板12によって支持される任意の回路素子からだけでなく、基板の外部の任意の電気部品から電気的に絶縁されている。
次に、第2BCB層18bは、図2の操作40に示すように、第1金属層20aの上に形成することができる。第2BCB層18bは、第1金属層20aの上に直接形成することができるが、1つの実施形態の装置10は、第1金属層20aの上に堆積する金属接着層22aを含み、この金属接着層22aとして、例えばアルミニウム(Al)、ニッケル(Ni)、銅(Cu)、または第1金属層の上に電着される他の金属により形成される金属接着層を挙げることができる。図2の操作38を参照されたい。この実施形態では、第2BCB層18bを金属接着層22aの上に形成することにより、下地金属層20aに、そして今度は下地構造に更に強固に接着させることができる。第2BCB層18bはまた、第2BCB層18bを貫通する複数のビアを画定する。1つの実施形態では、第2BCB層18bによって画定される複数のビアは、例えば幅方向または横方向に、例えば図1に示す装置10の姿勢の水平方向に、第1BCB層18aによって画定されるビア群からずれている。
1つの実施形態の装置10は更に、第2BCB層18bの上に、かつ第2金属層によって画定される複数のビア内に堆積する第2金属層20bを含む。図2の操作42を参照されたい。1つの実施形態では、第2金属層20bは、第2BCB層18bによって画定されるこれらのビアに充填される。しかしながら、図示の実施形態では、第2金属層20bは、第2BCB層18bによって画定されるこれらのビアにメッキを施すことにより形成されるが、これらのビアに満たすことはない。第2金属層20bは、種々の金属により形成することができるが、1つの実施形態の第1及び第2金属層は、金のような同じ金属により形成される。第2金属層20bが、第2BCB層18bによって画定されるこれらのビア内を延在する結果、第2金属層は、第1金属層20aとの操作可能な接続を確立させることができる。1つの実施形態では、第2金属層20bは、第1金属層20aとの直接接続を確立させることができる。しかしながら、金属接着層22aを第1金属層20aの上に堆積させる他の実施形態では、第2金属層20bは、当該金属接着層との直接接続を行なうことができ、そして今度は、下地第1金属層との操作可能な接続を行なうことができる。いずれの例においても、第2金属層20bは、第2BCB層18bを下地構造に固定することにより、第2BCB層の剥離の可能性を低下させるように機能することができる。実際、第1金属層20aに関連して上に説明したように、第2金属層20bは、第2BCB層18bを下地構造に効果的にステープル固定するように機能することができる。
第2金属層20bは、配線構造の金属層と同時に形成することができ、この金属層も第2BCB層18bの上に形成される。しかしながら、第2金属層20bは、配線構造との電気接続とは無関係である、すなわち配線構造との電気接続を持たず、かつ基板12によって支持される任意の回路素子だけでなく、基板の外部の任意の電気部品との電気接続とは無関係である。従って、第2金属層20bは、配線構造から、基板12によって支持される任意の回路素子からだけでなく、基板の外部の任意の電気部品から電気的に絶縁される。
多層配線構造が、3つ以上のBCB層を、これらの配線の間の誘電体層として含む実施形態では、装置10は、金属層を被せた状態の、幾つかの実施形態では、金属接着層を被せた状態の交互に連続するBCB層及び金属層を含むことができる。図1に示す実施形態では、例えば装置10は金属メッキビア積層体を含み、この金属ビア積層体は、4つのBCB層18a,18b,18c,18dを、金属層20a,20b,20c,20d及び金属接着層22a,22b,22c,22dを各それぞれのBCB層の上に設けた状態で含んでいる。この実施形態では、下地BCB層を覆う金属層は、BCB層を覆うのみならず、下地BCB層によって画定されるビア群内を延在して下地金属層との操作可能な接続を確立させることにより、該当するBCB層を下地構造に効果的に固定することができ、そしてBCB層の剥離の可能性を低下させることができる。
一例として、5つの金属層16,20a,20b、20c、20d、及び4つのBCB層18a,18b,18c,18dを含む装置10の一部を図3及び4に示す。この点に関して、第1BCB層18aは、金属層16と第1金属層20aとの間に挟まれ、第2BCB層18bは、第1金属層20aと第2金属層18bとの間に配置され、第3BCB層18cは、第2金属層20bと第3金属層18cとの間に配置され、そして第4BCB層18dは、第3金属層20cと第4金属層18dとの間に配置される。理解できることであるが、これらのBCB層は、異なる厚さを有することにより、それぞれのBCB層によって画定されるビア群内を延在するこれらの金属層の下方延出部分が同じく、異なる長さを有することができる。例えば、第2金属層18bの下方延出部分は、第1金属層18aの下方延出部分よりも、第2BCB層18bが第1BCB層18aよりも厚い結果として長くなる。被覆金属層を下地金属層に操作可能に接続することにより、中間BCB層を下地構造に固定して、該当するBCB層の剥離の可能性が低くなるようにしている。
金属メッキビア群(これらの金属メッキビアのうちの1つの金属メッキビアが、例えば図3及び4に図示されている)から成る積層体群28は、電気配線群及び回路素子群を含んでいない金型26のいずれかの部分に形成することができる、すなわち金属メッキビア群から成る積層体群28は、金型26のいずれかの空き空間に形成することができる。図5の平面図に示すように、例えば金属メッキビア群から成る積層体群28は、装置10を含んでいる金型26の縁部に近接して形成することができる。金属メッキビア群から成る積層体群28を金型26の縁部に近接して形成することにより、金属メッキビア群から成る積層体群は、これらのBCB層が剥離する可能性を、このような剥離が普通、金型の縁部から、例えば溶媒がBCB層と隣接層との間に浸入する結果として始まるので低下させることができる。金属メッキビア群から成る積層体群28を1つの実施形態に従って、金型26の縁部にのみ近接して形成することにより、1つの実施形態の金型の中央部分には金属メッキビア群から成る積層体群が存在しないので、下地半導体層との多層配線構造は、金型の中央部分に従来方法により形成することができる。従って、金属メッキビア群から成る積層体群28の金属層20a,20b,20c,20dは、多層配線構造の金属配線とは電気的に無関係であり、かつ電気的に区分されており、そして基板12によって支持される回路素子群とは電気的に無関係であり、かつ電気的に区分されている。しかしながら、金属層20a,20b,20c,20dは、多層配線構造の金属配線の間の誘電体層として機能するBCB層18a,18b,18c,18dを下地構造に固定するように機能して、BCB層が剥離する可能性を低下させるように機能する。
本明細書において説明される本開示の多くの変形及び他の実施形態は、これらの実施形態に関連し、かつこれまでの説明及び関連する図面に提示される教示の恩恵を享受するこの技術分野の当業者であれば、想到することができるであろう。従って、本開示は、開示される特定の実施形態に限定されず、そして変形及び他の実施形態は、添付の請求項の範囲に含まれるべきものであることを理解されたい。特定の用語を本明細書において用いているが、これらの用語は、単に一般的かつ記述的な意味としてのみ用いられ、限定的な意味に用いられるものではない。

Claims (22)

  1. 複数のベンゾシクロブテン(BCB)層を基板に一体化する方法であって、前記方法は:
    第1BCB層(18a)を前記基板(12)の上に形成することであって、前記第1BCB層(18a)が、該第1BCB層(18a)を貫通する複数のビアを画定する、前記第1BCB層(18a)を形成することと、
    第1金属層(20a)を前記第1BCB層(18a)の上に、かつ第1BCB層(20a)によって画定される前記複数のビア内に堆積させることと、
    第2BCB層(18b)を前記第1金属層(20a)の上に形成することであって、前記第2BCB層(18b)が、該第2BCB層(18b)を貫通する複数のビアを画定する、前記第2BCB層(18b)を形成することと、
    第2金属層(20b)を前記第2BCB層(18b)の上に、かつ前記第2BCB層(18b)によって画定される前記複数のビア内に堆積させることにより、前記第2金属層(20b)が、前記第2BCB層(18b)によって画定される前記ビア群内を延在して、前記第1金属層(20a)との操作可能な接続を確立させることと、を含み、
    前記第1及び第2金属層(20a,20b)は、前記基板(12)によって支持されるいずれの回路素子との電気接続とも無関係である、
    方法。
  2. 更に、前記基板(12)の上にエピタキシャル半導体層(14)を有する前記基板(12)を設けることを含む、請求項1に記載の方法。
  3. 更に、金属層(16)を前記エピタキシャル半導体層の上に堆積させることを含み、前記第1BCB層(18a)を形成することは、前記第1BCB層(18a)を前記金属層(16)の上に形成することを含み、そして前記第1金属層(20a)を堆積させることは、前記金属層(16)との操作可能な接続を確立させることを含む、請求項2に記載の方法。
  4. 前記エピタキシャル半導体層はIII−V族材料である、請求項2又は3に記載の方法。
  5. 更に、前記第2BCB層(18b)を形成する前に、金属接着層(22a)を前記第1金属層(20a)の上に堆積させることを含む、請求項1に記載の方法。
  6. 前記第1及び第2BCB層(18a、18b)を形成すること、および前記第1及び第2金属層(20a、20b)を堆積させることは、金型(26)の縁部に近接して、前記第1及び第2BCB層(18a、18b)を形成すること、および前記第1及び第2金属層(20a、20b)を堆積させることを含む、請求項1に記載の方法。
  7. 更に、金属配線を、前記第1金属層(20a)及び前記第2金属層(20b)のうちの少なくとも一方の金属層の形成と同時に形成することを含み、前記金属配線は、前記基板(12)によって支持される回路素子との電気接続を確立させるように構成され、かつ前記第1及び第2金属層(20a、20b)との電気接続とは無関係である、請求項1に記載の方法。
  8. 前記第2BCB層(18b)を形成することは、前記第2BCB層(18b)を貫通する前記ビア群を、前記第1BCB層(18a)の前記ビア群からオフセットするように画定することを含む、請求項1に記載の方法。
  9. 複数のベンゾシクロブテン(BCB)層を基板に一体化する方法であって、前記方法は:
    前記基板(12)の上に窒化ガリウム(GaN)層を有する前記基板(12)を設けることと、
    前記第1BCB層(18a)を前記GaN(14)層の上に形成することであって、前記第1BCB層(18a)が、該第1BCB層(18a)を貫通する複数のビアを画定する、前記第1BCB層(18a)を形成することと、
    第1金属層(20a)を前記第1BCB層(18a)の上に、かつ前記第1BCB層(18a)によって画定される前記複数のビア内に堆積させることと、
    金属接着層(22a)を前記第1金属層(20a)の上に堆積させることと、
    第2BCB層(18b)を前記金属接着層(22a)の上に形成することであって、前記第2BCB層(18b)が、該第2BCB層(18b)を貫通する複数のビアを画定する、前記第2BCB層(18b)を形成することと、
    第2金属層(20b)を前記第2BCB層(18b)の上に、かつ前記第2BCB層(18b)によって画定される前記複数のビア内に堆積させることと、を含み、
    前記第1及び第2金属層(20a,20b)は、前記基板(12)によって支持されるいずれの回路素子との電気接続とも無関係である、
    方法。
  10. 更に、金属層(16)を前記GaN層(12)の上に堆積させることを含み、前記第1BCB層(18a)を形成することは、前記第1BCB層(18a)を前記金属層(16)の上に形成することを含み、そして前記第1金属層(20a)を堆積させることは、前記金属層(16)との操作可能な接続を確立させることを含む、請求項8に記載の方法。
  11. 前記第1金属層(20a)を堆積させることは、金から成る第1金属層(20a)を堆積させることを含む、請求項8に記載の方法。
  12. 前記第1及び第2BCB層(18a、18b)を形成すること、および前記第1及び第2金属層(20a、20b)を堆積させることは、金型(26)の縁部に近接して、前記第1及び第2BCB層(18a、18b)を形成すること、および前記第1及び第2金属層(20a、20b)を堆積させることを含む、請求項8に記載の方法。
  13. 更に、金属配線を、前記第1金属層(20a)及び前記第2金属層(20b)のうちの少なくとも一方の金属層の形成と同時に形成することを含み、前記金属配線は、前記基板(12)によって支持される回路素子との電気接続を確立させるように構成され、かつ前記第1及び第2金属層(20a、20b)との電気接続とは無関係である、請求項8に記載の方法。
  14. 前記第2BCB層(18b)を形成することは、前記第2BCB層(28b)を貫通する前記ビア群を、前記第1BCB層(18a)の前記ビア群からオフセットするように画定することを含む、請求項8に記載の方法。
  15. 基板(12)と、
    前記基板(12)の上の第1BCB層(18a)を含む複数のBCB層(18a,18b,18c,18d)であって、前記第1BCB層(18a)が、該第1BCB層(18a)を貫通する複数のビアを画定する、前記複数のBCB層(18a,18b,18c,18d)と、
    前記第1BCB層(18a)の上に在り、かつ前記第1BCB層(18a)によって画定される前記複数のビア内に在る第1金属層(20a)と、を備え、
    前記複数のBCB層(18a,18b,18c,18d)は更に、前記第1金属層(20a)の上の第2BCB層(18b)を含み、前記第2BCB層(18b)は、該第2BCB層(18b)を貫通する複数のビアを画定し、
    前記第2金属層(20b)は、前記第2BCB層(18b)の上に在り、かつ前記第2BCB層(18b)によって画定される前記複数のビア内に在ることにより、前記第2金属層(20b)が、前記第2BCB層(18b)によって画定される前記ビア群内を延在して、前記第1金属層(20a)との操作可能な接続を確立し、
    前記第1及び第2金属層(20a,20b)は、前記基板(12)によって支持されるいずれの回路素子との電気接続とも無関係である、装置。
  16. 更に、エピタキシャル半導体層(14)を前記基板(12)の上に備え、前記第1BCB層(18a)は、前記エピタキシャル半導体層(14)の上に在る、請求項14に記載の装置。
  17. 更に、窒化ガリウム(GaN)層(14)を前記基板(12)の上に備え、前記第1BCB層(18a)は、前記GaN層(14)の上に在る、請求項14に記載の装置。
  18. 更に、金属層(16)を前記GaN層の上に備え、前記第1BCB層(18a)は、前記金属層(16)の上に在り、そして前記第1金属層(20a)は、前記金属層(16)との操作可能な接続を確立させる、請求項17に記載の装置。
  19. 更に、金属接着層(22a)を前記第1金属層(20a)の上に備え、前記第2BCB層(18b)は、前記金属接着層(22a)の上に在る、請求項14に記載の装置。
  20. 前記装置は金型(26)を備え、そして前記第1及び第2BCB層(18a、18b)、及び前記第1及び第2金属層(20a、20b)は、前記金型(26)の縁部に近接している、請求項14に記載の装置。
  21. 更に、前記第1金属層(20a)及び前記第2金属層(20b)のうちの少なくとも一方の金属層と同時に形成される金属配線を備え、前記金属配線は、前記基板(12)によって支持される回路素子との電気接続を確立させるように構成され、かつ前記第1及び第2金属層(20a、20b)との電気接続とは無関係である、請求項14に記載の装置。
  22. 前記第2BCB層(18b)の前記ビア群は、前記第1BCB層(18a)の前記ビア群からオフセットする、請求項14に記載の装置。
JP2014544729A 2011-12-02 2012-08-30 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置 Active JP6305931B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/310,074 US8592983B2 (en) 2011-12-02 2011-12-02 Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device
US13/310,074 2011-12-02
PCT/US2012/053031 WO2013081698A1 (en) 2011-12-02 2012-08-30 Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device

Publications (3)

Publication Number Publication Date
JP2015501082A true JP2015501082A (ja) 2015-01-08
JP2015501082A5 JP2015501082A5 (ja) 2017-01-05
JP6305931B2 JP6305931B2 (ja) 2018-04-04

Family

ID=47003203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544729A Active JP6305931B2 (ja) 2011-12-02 2012-08-30 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置

Country Status (4)

Country Link
US (1) US8592983B2 (ja)
JP (1) JP6305931B2 (ja)
CN (1) CN103959460B (ja)
WO (1) WO2013081698A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701251B (zh) * 2015-04-03 2017-08-04 中国电子科技集团公司第二十四研究所 有源硅基板的制作方法
US20210193519A1 (en) * 2019-12-19 2021-06-24 Intel Corporation Inorganic dies with organic interconnect layers and related structures
US11848143B2 (en) * 2020-10-07 2023-12-19 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031538A (ja) * 1989-05-29 1991-01-08 Sony Corp 半導体装置
JPH05267470A (ja) * 1992-03-17 1993-10-15 Fujitsu Ltd 集積回路装置およびその製造方法
JP2006041244A (ja) * 2004-07-28 2006-02-09 Nec Electronics Corp 半導体装置
JP2006173595A (ja) * 2004-11-22 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びそれを用いた車載レーダシステム
JP2007012646A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体集積回路装置
US20100025824A1 (en) * 2008-07-29 2010-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for Reducing Integrated Circuit Corner Peeling

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6620673B1 (en) * 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
JP4519411B2 (ja) 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
JP4041785B2 (ja) 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7224060B2 (en) 2004-01-30 2007-05-29 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with protective moat
US7476918B2 (en) * 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
JP5175066B2 (ja) * 2006-09-15 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US7772682B1 (en) 2006-10-10 2010-08-10 Rf Micro Devices, Inc. Moisture protection metal enclosure
JP5433175B2 (ja) 2008-07-02 2014-03-05 シャープ株式会社 半導体装置
DE102008042107A1 (de) 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
US8912076B2 (en) 2008-11-05 2014-12-16 Texas Instruments Incorporated Crack deflector structure for improving semiconductor device robustness against saw-induced damage

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031538A (ja) * 1989-05-29 1991-01-08 Sony Corp 半導体装置
JPH05267470A (ja) * 1992-03-17 1993-10-15 Fujitsu Ltd 集積回路装置およびその製造方法
JP2006041244A (ja) * 2004-07-28 2006-02-09 Nec Electronics Corp 半導体装置
JP2006173595A (ja) * 2004-11-22 2006-06-29 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びそれを用いた車載レーダシステム
JP2007012646A (ja) * 2005-06-28 2007-01-18 Rohm Co Ltd 半導体集積回路装置
US20100025824A1 (en) * 2008-07-29 2010-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for Reducing Integrated Circuit Corner Peeling

Also Published As

Publication number Publication date
US8592983B2 (en) 2013-11-26
WO2013081698A1 (en) 2013-06-06
CN103959460B (zh) 2017-05-10
US20130140579A1 (en) 2013-06-06
JP6305931B2 (ja) 2018-04-04
CN103959460A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
JP6556872B2 (ja) マイクロ波エネルギー伝送のためのマイクロ波集積回路(mmic)ダマシン電気インターコネクト
TWI463933B (zh) 多層配線基板
US20130155639A1 (en) Electronic component and method for manufacturing the same
JP2005515616A (ja) 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス
TW200931623A (en) Semiconductor device and manufacturing method thereof
US8178790B2 (en) Interposer and method for manufacturing interposer
US7709956B2 (en) Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
JP6305931B2 (ja) 複数のベンゾシクロブテン層を基板に一体化する方法、及び関連する装置
JP2006521686A (ja) 基板における電気的な構成素子から成る装置および該装置を製造する方法
US9312593B2 (en) Multilayer electronic structure with novel transmission lines
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP5982381B2 (ja) 回路の製造方法
JP5709352B2 (ja) 背面多層信号ルーティングを有するmmic
US8895868B2 (en) Wiring substrate
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
US8008134B2 (en) Large substrate structural vias
JP2005244104A (ja) 配線基板の製造方法
JP2019117875A (ja) 配線基板、および配線基板を有する半導体装置
JP2015501082A5 (ja)
JP2007123798A (ja) 配線基板および電子装置
JP7334819B2 (ja) 配線基板、および配線基板を有する半導体装置
JPH0832244A (ja) 多層配線基板
JP2003258196A (ja) 半導体装置及びその製造方法
US20210265237A1 (en) Semiconductor device and method for producing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180307

R150 Certificate of patent or registration of utility model

Ref document number: 6305931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250