JP2000340529A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000340529A JP2000340529A JP11152849A JP15284999A JP2000340529A JP 2000340529 A JP2000340529 A JP 2000340529A JP 11152849 A JP11152849 A JP 11152849A JP 15284999 A JP15284999 A JP 15284999A JP 2000340529 A JP2000340529 A JP 2000340529A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- pattern
- film
- dicing line
- dummy wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 33
- 238000005498 polishing Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000002265 prevention Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MBYLVOKEDDQJDY-UHFFFAOYSA-N tris(2-aminoethyl)amine Chemical compound NCCN(CCN)CCN MBYLVOKEDDQJDY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
度や大きさに影響されない半導体装置の構造を得る。 【解決手段】 半導体基板のダイシングライン上または
実チップ上において、マーク部の周囲に連続して一体に
敷き詰められたダミー配線パターンを備える。特に、ダ
ミー配線パターンは、ダイシングライン上でガードリン
グ部を除く部分にマーク部の禁止領域を除いて配置す
る。
Description
を有する半導体装置に関するもので、特に半導体装置の
ダイシングラインや実チップ上に配置されるCPM研磨
用のダミーパターンに関するものである。
てCPM(ケミカル・メカニカル・ポリッシング)を用
いたプロセスが求められるようになってきた。例えば、
フィールド工程での素子分離へのSTI(Shallow Tren
ch Isolation)構造の導入や写真製版のマージンを向上
させる目的で導入された層間膜の平坦化プロセスにおい
てCPMは必須の技術となっている。
導体装置の製造方法について、ダイシングラインの部分
を中心に説明する。図19〜図21は、従来の半導体装
置の製造過程におけるダイシングラインについて説明す
るための図であり、図19は半導体基板表面におけるダ
イシングラインの部分を拡大した平面模式図、図20及
び図21は、図19のX−X’線及びY−Y’線におけ
る断面模式図である。図19において、ダイシングライ
ン100は図示中央を上下に走っており、その両側には
ガードリング200が配置され、さらにその外側は本番
チップ領域300(実チップ領域)となっている。
ンチ分離領域、2は活性領域、3は第一のコンタクトホ
ール、4は第三の配線、5は第二のコンタクトホール、
6は第四の配線、7は第一の配線、8はマークの禁止領
域を示す。この例では、図19に示す、ダイシングライ
ン100の中央の第一の配線7がマークであり、その周
囲に一定の幅を有するマーク禁止領域8が存在する。
造過程におけるSTI形成工程を説明するための図であ
り、図21に示す従来のダイシングライン100のY−Y
エ断面模式図において、STI形成工程で残が発生した
場合を示している。まず、図22に示すように、半導体
基板の活性領域2の上に、下敷酸化膜10、ポリシリコ
ン膜11及び窒化膜12を形成する。次に、図23に示
すように、この上にフォトレジスト13をパターニング
して形成しする。次に、図24〜図25に示すように、
フォトレジスト13をマスクとして、窒化膜12、ポリ
シリコン膜11、下敷酸化膜10をパターニングし、さ
らに活性領域2に溝を形成するようにエッチングしてト
レンチを形成する。
ンチ領域1を形成するためにトレンチ分離絶縁膜として
例えばシリコン酸化膜を積層する。次に、図27に示す
ように、CPM法により窒化膜12の上の酸化膜を除去
する。この場合、窒化膜12の上に残った酸化膜残1a
のようにエッチング残が発生しやすい。次に、図28に
示すように、この半導体基板をエッチングしてパターニ
ングするとき、酸化膜残1aがマスクとなって不要なパ
ターンが形成される。なお、下敷酸化膜10は例えば10
0Å、ポリシリコン11は例えば500Å、窒化膜12は例
えば1500Å、フォトレジスト13は例えば5000Åであ
る。
造過程におけるCPM研磨工程を説明するための図であ
り、図20に示す従来のダイシングライン100のX−X
エ断面模式図において、第一の配線上の層間膜のCPM
研磨で,パターンの隅が削れ(Dishing、以下ディッシン
グと称する)が発生した場合のプロセスフローを表わ
す。まず、図29に示すように、半導体基板の活性領域
2を挟んで両側にトレンチ領域1が形成し、活性領域2
の上に第一の配線7をマークとして形成する。次に、図
30に示すように、この上に第一の層間絶縁膜14を形
成する。次に、図31に示すように、第一の層間絶縁膜
14をCPM研磨する。このとき第一の層間絶縁膜14
の除去により第一の配線7の角部(隅部)が露出しやす
く、いわゆるディッシングが起きる。図32は、図31
の状態の上に、フォトレジスト13を形成したもので、
フォトレジスト13の膜厚が均一ではなく部分的に変わ
っている。
いて、CPMはパターンの密度や大きさや形状に大きく
依存することを特徴とするプロセスであるため、研磨時
のエッチング残さや密度が疎な領域の近傍でパターンの
隅が削れ易い(Dishing、ディッシング)等の問題点が
あった。また、従来ダイシングライン100は通常全面
活性領域であり、ダイシングライン100の上には、各
種マークやサイドモニタ以外にはパターンが存在しなか
った。そして、STI形成プロセスのCPM研磨工程に
おいてシリコン窒化膜(SiN)上に酸化膜残が発生しやす
い傾向があった。
ためになされたものであり、CPMプロセスの欠点を緩
和するダイシングライン又は実チップの構造を備えた半
導体装置を提供することを目的としている。
かる半導体装置は、半導体基板のダイシングライン上ま
たは実チップ上において、マーク部の周囲に連続して一
体に敷き詰められたダミー配線パターンを有することを
特徴とするものである。半導体装置。
は、請求項1のものにおいて、上記ダミー配線パターン
が所定の長さで分割されていることを特徴とするもので
ある。
は、半導体基板のダイシングライン上または実チップ上
において、マーク部の周囲に配置された多数の分離され
た下層ダミー配線パターンと、この分離された下層ダミ
ー配線パターンを層間絶縁膜を介してそれぞれに覆うよ
うに形成された多数の分離された上層ダミー配線パター
ンを備えたことを特徴とするものである。
は、請求項3のものにおいて、上記下層ダミー配線パタ
ーン及び上層ダミー配線パターンがほぼ正方形に形成さ
れマトリックス状に配置されていることを特徴とするも
のである。
は、請求項1〜4のいずれかのものにおいて、上記ダミ
ー配線パターンが、ダイシングライン上でガードリング
部を除く部分に上記マーク部の禁止領域を除いて配置さ
れていることを特徴とするものである。
を参照して説明する。図中、同一または相当部分には同
一符号を付して説明を簡略化ないし省略する場合があ
る。 実施の形態1.図1〜図3は、この発明の実施の形態1
による半導体装置の製造過程におけるダイシングライン
について説明するための図であり、図1は半導体基板表
面におけるダイシングラインの部分を拡大した平面模式
図、図2及び図3は、図1のX−X’線及びY−Y’線
における断面模式図である。図1において、ダイシング
ライン100は図示中央を上下に走っており、その両側
にはガードリング200が配置され、さらにその外側は
本番チップ領域300(実チップ領域)となっている。
また、図1〜図3において、1はトレンチ分離領域、2
は活性領域、3は第一のコンタクトホール、4は第三の
配線、5は第二のコンタクトホール、6は第四の配線、
7は第一の配線、8はマークの禁止領域を示す。
本のライン状の第一の酸化膜7がマークとされ、この周
囲が所定の幅を有するマーク禁止領域8とされている。
このマーク禁止領域8外の周囲に、両側のダイシングラ
イン100の間で、第一の酸化膜7がダミーパターンと
して一面に敷き詰められている。従来、ダイシングライ
ンは通常全面活性領域であるのに対し、この実施の形態
のように、マーク禁止領域8を包囲するようにダミーパ
ターンを形成することにより、この上に形成される層間
絶縁膜をCMPで平坦化する際にディッシング(Dishing)
を防止してマークの角の露出を回避することができる。
さらに、層間膜上のレジスト膜厚を均一にしやすくなる
ため、安定にマークパターンを形成することができる。
状態の上にフォトレジスト13を形成した図である。図
4の中央に示す幅広の第一の酸化膜7がマークとされ、
その両側の幅狭の第一酸化膜7がダミーパタンであり、
第一の層間絶縁膜14がCPM法で研磨されても、中央
のマークの角が露出していない。また、フォトレジスト
13の膜厚が少なくともマークの近辺では均一性がよ
い。
絶縁膜をCPM法で研磨する場合について述べたが、こ
の実施の形態は、本番チップ(実チップ)の部分につい
ても同様に適用でき、同様の効果があるものである。す
なわち、この実施の形態では、半導体基板のダイシング
ライン上または実チップ上において、ダミー配線パター
ンをマーク部の周囲に連続して一体に敷き詰めたもので
ある。また、このダミー配線パターンが、ダイシングラ
イン上でガードリング部を除く部分にマーク部の禁止領
域を除いて配置されているものである。この実施の形態
によれば、CPM研磨時のエッチング残の防止、CPM
研磨時のパターン隅削れ(ディッシング)の防止、また
層間膜のレジスト膜厚均一化とパターンの安定な形成を
図ることができる。
実施の形態2による半導体装置の製造過程におけるダイ
シングラインについて説明するための図であり、図5は
半導体基板表面におけるダイシングラインの部分を拡大
した平面模式図、図6、図7及び図8は、それぞれ図5
のX−X’線、Y−Y’線及びZ−Z’線における断面
模式図である。図5において、ダイシングライン100
は図示中央を上下に走っており、その両側にはガードリ
ング200が配置され、さらにその外側は本番チップ領
域300となっている。また、図5〜図8において、符
号1〜8は、実施の形態2と同様であるから、説明を省
略する。
本のライン状の第一の酸化膜7がマークとされ、この周
囲が所定の幅を有するマーク禁止領域8とされている。
このマーク禁止領域8外の周囲に、両側のダイシングラ
イン100の間で、第一の酸化膜7がダミーパターンと
して一面に敷き詰められているが、この敷詰められた第
一の酸化膜7がZ−Z’線の部分で分割されている。図
9は、この状態を示す半導体基板表面の別の平面模式図
である。図に示すように、図面を上下に走るダイシング
ライン100のダミーパターンが図面横方向の分割線で
分割されている。すなわち、ダイシングライン100の
方向と垂直に分割されている。
パターンをマーク禁止領域8を包囲するように形成する
とともに、所定長さごとに分割することにより、この上
に形成される層間絶縁膜をCPMで平坦化する際にディ
ッシング(Dishing)を防止してマークの角の露出を回
避することができるうえ、さらに、ダミーパターンの膜
に発生する応力を緩和することができる。また、層間膜
上のレジスト膜厚を均一にしやすくなるため、安定にマ
ークパターンを形成することができる。また、パターン
に発生する応力がより小さくなるため後工程の熱処理の
際に膜剥がれ等のトラブルの発生しにくい構造である。
エッチング残の防止、CPM研磨時のパターン隅削れ
(ディッシング)の防止、また層間膜のレジスト膜厚均
一化とパターンの安定な形成を図ることができる。ま
た、ダミーパターンの応力緩和、膜剥がれ防止、さらに
はダミーパターンの側壁剥がれ防止(いわゆる額縁対
策)を図ることができる。
明の実施の形態3による半導体装置の製造過程における
ダイシングラインについて説明するための図であり、図
10は半導体基板表面におけるダイシングラインの部分
を拡大した平面模式図、図11及び図12は、図10の
X−X’線及びY−Y’線における断面模式図である。
図10において、ダイシングライン100は図示中央を
上下に走っており、その両側にはガードリング200が
配置され、さらにその外側は本番チップ領域300とな
っている。また、図10〜図12において、符号1〜8
は、実施の形態2,4と同様であるから説明を省略す
る。また、9は第二の配線、14は第一の層間絶縁膜を
示す。
本のライン状の第一の酸化膜7がマークとされ、この周
囲が所定の幅を有するマーク禁止領域8とされている。
このマーク禁止領域8外の周囲に、両側のダイシングラ
イン100の間で、分離されて配列されたほぼ正方形の
多数の第一の配線7と、これと相似形でこれより面積が
大きく、分離されて配列されたほぼ正方形の第二の配線
9とが、第一の層間絶縁膜14を介して重畳するように
形成されたダミーパターンが配置されている。上側のダ
ミーパターンは、下側のダミーパターンを完全に覆う形
になっている。
8を包囲するように多数の島状のダミーパターンを形成
することにより、この上に形成される層間絶縁膜をCMP
で平坦化する際にディッシング(Dishing)を防止して
マークの角の露出を回避することができる。さらに、層
間膜上のレジスト膜厚を均一にしやすくなるため、安定
にマークパターンを形成することができる。
に次のような効果がある。すなわち、第一の配線7の層
間絶縁膜の14の平坦化を十分に行えない時には、第二
の配線9のエッチング時の側壁発生による膜剥がれ等が
懸念されるが、配線7を配線9で完全に覆うことにより
そのようなトラブルを防止することができるなど、安定
にマークパターンを形成することが可能となる。
をA、配線9のダミーパターン寸法をB、配線7の寸法精
度をa、配線9の寸法精度をb、配線7と配線9のアライ
メント精度をc、配線9の膜厚をdとすれば次の関係式が
成り立つ。 (B−A)/2=a/2+b/2+C+d
体基板のダイシングライン上または実チップ上におい
て、マーク部の周囲に配置された多数の分離された下層
ダミー配線パターンと、この分離された下層ダミー配線
パターンを層間絶縁膜を介してそれぞれに覆うように形
成された多数の分離された上層ダミー配線パターンを備
えたている。また、下層ダミー配線パターン及び上層ダ
ミー配線パターンがほぼ正方形に形成されマトリックス
状に配置されているものである。この実施の形態によれ
ば、CPM研磨時のエッチング残の防止、CPM研磨時
のパターン隅削れ(ディッシング)の防止を図ることが
できる。また、ダミーパターンの側壁剥がれ防止(いわ
ゆる額縁対策)を図ることができる。
明の実施の形態4による半導体装置の製造過程における
ダイシングラインについて説明するための図であり、図
13は半導体基板表面におけるダイシングラインの部分
を拡大した平面模式図、図14及び図15は、図13の
X−X’線及びY−Y’線における断面模式図である。
図13において、ダイシングライン100は図示中央を
上下に走っており、その両側にはガードリング200が
配置され、さらにその外側は本番チップ領域300とな
っている。また、図13〜図15において、符号1〜8
は、実施の形態1,2と同様である。ただし、この実施
の形態では、第三の配線4と第四の配線6の形状が実施
の形態1,2とは異なっている。
向の3本のライン状の第四の酸化膜6がマークとされ、
この周囲が所定の幅を有するマーク禁止領域8とされて
いる。このマーク禁止領域8外の周囲に、両側のダイシ
ングライン100の間で、第二の層間絶縁膜15の上に
分離されて配列されたほぼ正方形の多数の第三の配線4
と、これと相似形でこれより面積が大きく、分離されて
配列されたほぼ正方形の第四の配線6とが、第三の層間
絶縁膜16を介して重畳するように形成されたダミーパ
ターンが配置されている。上側のダミーパターンは、下
側のダミーパターンを完全に覆う形になっている。
8を包囲するように多数の島状のダミーパターンを形成
することにより、この上に形成される層間絶縁膜をCP
Mで平坦化する際にディッシング(Dishing)を防止し
てマークの角の露出を回避することができる。さらに、
層間膜上のレジスト膜厚を均一にしやすくなるため、安
定にマークパターンを形成することができる。
に次のような効果がある。すなわち、第三の配線4の層
間絶縁膜の15の平坦化を十分に行えない時には、第四
の配線6のエッチング時の側壁発生による膜剥がれ等が
懸念されるが、配線4を配線6で完全に覆うことにより
そのようなトラブルを防止することができるなど、安定
にマークパターンを形成することが可能となる。この実
施の形態によれば、CPM研磨時のエッチング残の防
止、CPM研磨時のパターン隅削れ(ディッシング)の
防止を図ることができる。また、ダミーパターンの側壁
剥がれ防止(いわゆる額縁対策)を図ることができる。
明の実施の形態5による半導体装置の製造過程における
ダイシングラインについて説明するための図であり、図
16は半導体基板表面におけるダイシングラインの部分
を拡大した平面模式図、図17及び図18は、図16の
X−X’線及びY−Y’線における断面模式図である。
図16において、ダイシングライン100は図示中央を
上下に走っており、その両側にはガードリング200が
配置され、さらにその外側は本番チップ領域300とな
っている。また、図16〜図18において、符号1〜8
は、実施の形態1,2と同様である。ただし、この実施
の形態では、トレンチ分離領域1及び第一の配線7の形
状が異なる。
の3本のトレンチ分離領域1がマークとされ、この周囲
が所定の幅を有するマーク禁止領域8とされている。こ
のマーク禁止領域8外の周囲に、両側のダイシングライ
ン100の間で、トレンチ分離領域1が多数の開口を有
する網目状に敷き詰められている。そして、この網目状
のトレンチ分離領域1のうえに、これを完全に覆うよう
に第一の配線7が網目状に形成されている。この実施の
形態のように、マーク禁止領域8を包囲するようにダミ
ーパターンを形成することにより、この上に形成される
層間絶縁膜をCMPで平坦化する際にディッシング(Dishi
ng)を防止してマークの角の露出を回避することができ
る。さらに、層間膜上のレジスト膜厚を均一にしやすく
なるため、安定にマークパターンを形成することができ
る。
エッチング残の防止、CPM研磨時のパターン隅削れ
(ディッシング)の防止を図ることができる。また、ダ
ミーパターンの側壁剥がれ防止(いわゆる額縁対策)を
図ることができる。
イスの微細化に対応したプロセス(主にCPMプロセ
ス)に対処できるように、半導体基板のダイシングライ
ン上または実チップ上においてCPM研磨用ダミーパタ
ーンを配置するものである。この発明によれば、CPM
研磨時のエッチング残の防止、あるいはCPM研磨時の
パターン隅削れ(ディッシング)の防止を図ることがで
きる。あるいは、層間膜のレジスト膜厚均一化、パター
ンの安定な形成を図ることができる。あるいはまた、ダ
ミーパターンの応力緩和、膜剥がれ防止、またはダミー
パターンの側壁剥がれ防止(いわゆる額縁対策)を図る
ことができる。
インの平面模式図である
インのX−Xエ断面模式図である。
インのY−Yエ断面模式図である。
インのX−Xエ断面模式図である。
インの平面模式図である。
インのX−Xエ断面模式図である。
インのY−Yエ断面模式図である。
インのZ−Zエ断面模式図である。
インの他の平面模式図である。
ラインの平面模式図である。
ラインのX−Xエ断面模式図である。
ラインのY−Yエ断面模式図である。
ラインの平面模式図である。
ラインのX−Xエ断面模式図である。
ラインのY−Yエ断面模式図である。
ラインの平面模式図である。
ラインのX−Xエ断面模式図である。
ラインのY−Yエ断面模式図である。
る。
る。
である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
図である。
コンタクトホール、4 第三の配線、 5 第二のコン
タクトホール、 6 第四の配線、 7 第一の配線、
8 マークの禁止領域、 9 第二の配線、 10
下敷酸化膜、11 ポリシリコン、 12 窒化膜、
13 フォトレジスト、 14 第一の層間絶縁膜、
15 第二の層間絶縁膜、 16 第三の層間絶縁膜、
100 ダイシングライン、 200 ガードりん
ぐ、 300 実チップ領域(本番チップ領域)。
Claims (5)
- 【請求項1】 半導体基板のダイシングライン上または
実チップ上において、マーク部の周囲に連続して一体に
敷き詰められたダミー配線パターンを有することを特徴
とする半導体装置。 - 【請求項2】 上記ダミー配線パターンが所定の長さで
分割されていることを特徴とする請求項1に記載の半導
体装置。 - 【請求項3】 半導体基板のダイシングライン上または
実チップ上において、マーク部の周囲に配置された多数
の分離された下層ダミー配線パターンと、この分離され
た下層ダミー配線パターンを層間絶縁膜を介してそれぞ
れに覆うように形成された多数の分離された上層ダミー
配線パターンを備えたことを特徴とする半導体装置。 - 【請求項4】 上記下層ダミー配線パターン及び上層ダ
ミー配線パターンがほぼ正方形に形成されマトリックス
状に配置されていることを特徴とする請求項3に記載の
半導体装置。 - 【請求項5】 上記ダミー配線パターンが、ダイシング
ライン上でガードリング部を除く部分に上記マーク部の
禁止領域を除いて配置されていることを特徴とする請求
項1〜4のいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11152849A JP2000340529A (ja) | 1999-05-31 | 1999-05-31 | 半導体装置 |
US09/457,525 US6335560B1 (en) | 1999-05-31 | 1999-12-09 | Semiconductor device having a mark section and a dummy pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11152849A JP2000340529A (ja) | 1999-05-31 | 1999-05-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340529A true JP2000340529A (ja) | 2000-12-08 |
JP2000340529A5 JP2000340529A5 (ja) | 2006-06-29 |
Family
ID=15549484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11152849A Pending JP2000340529A (ja) | 1999-05-31 | 1999-05-31 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6335560B1 (ja) |
JP (1) | JP2000340529A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
US7294932B2 (en) | 2004-07-28 | 2007-11-13 | Nec Electronics Corporation | Semiconductor device |
JP2009289942A (ja) * | 2008-05-29 | 2009-12-10 | Micronics Japan Co Ltd | 多層配線基板 |
CN112951806A (zh) * | 2021-02-23 | 2021-06-11 | 长江存储科技有限责任公司 | 半导体结构和半导体结构的台阶高度的确定方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3065309B1 (ja) * | 1999-03-11 | 2000-07-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
KR100500934B1 (ko) * | 2000-05-31 | 2005-07-14 | 주식회사 하이닉스반도체 | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 |
JP3539373B2 (ja) * | 2000-09-06 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置 |
JP2002158278A (ja) | 2000-11-20 | 2002-05-31 | Hitachi Ltd | 半導体装置およびその製造方法ならびに設計方法 |
WO2003025982A1 (en) * | 2001-09-17 | 2003-03-27 | Advion Biosciences, Inc. | Uniform patterning for deep reactive ion etching |
JP2003188111A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置の製造方法およびフォトマスク作成方法 |
JP4136684B2 (ja) * | 2003-01-29 | 2008-08-20 | Necエレクトロニクス株式会社 | 半導体装置及びそのダミーパターンの配置方法 |
JP2005136135A (ja) * | 2003-10-30 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置、及び半導体装置の製造方法 |
TWI228226B (en) * | 2003-11-21 | 2005-02-21 | Taiwan Semiconductor Mfg | Dummy pattern layout method for improving film planarization |
US7304323B2 (en) * | 2003-12-11 | 2007-12-04 | Nanya Technology Corporation | Test mask structure |
US7202550B2 (en) * | 2004-06-01 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated stress relief pattern and registration structure |
JP2010267933A (ja) | 2009-05-18 | 2010-11-25 | Elpida Memory Inc | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 |
US9646958B2 (en) * | 2010-03-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including dummy structures and methods of forming the same |
US8423945B2 (en) * | 2010-05-18 | 2013-04-16 | International Business Machines Corporation | Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes |
JP6054596B2 (ja) * | 2011-05-31 | 2016-12-27 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置および半導体装置設計方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186342A (ja) * | 1983-04-06 | 1984-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6015944A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 半導体装置 |
JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
JPH0644669B2 (ja) * | 1987-10-31 | 1994-06-08 | イビデン株式会社 | 表面実装部品搭載用プリント配線板 |
JPH01260818A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | アライメントマークの付設構造 |
TW299458B (ja) * | 1994-11-10 | 1997-03-01 | Intel Corp | |
KR100190048B1 (ko) * | 1996-06-25 | 1999-06-01 | 윤종용 | 반도체 소자의 소자 분리 방법 |
JPH10189497A (ja) * | 1996-12-25 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JPH1116999A (ja) * | 1997-06-27 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびにその設計方法 |
-
1999
- 1999-05-31 JP JP11152849A patent/JP2000340529A/ja active Pending
- 1999-12-09 US US09/457,525 patent/US6335560B1/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
WO2004097917A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
CN100385627C (zh) * | 2003-04-30 | 2008-04-30 | 富士通株式会社 | 半导体器件的制造方法、半导体晶片及半导体器件 |
US8513776B2 (en) | 2003-04-30 | 2013-08-20 | Fujitsu Semiconductor Limited | Semiconductor device and method capable of scribing chips with high yield |
US9105706B2 (en) | 2003-04-30 | 2015-08-11 | Fujitsu Semiconductor Limited | Semiconductor device fabrication method capable of scribing chips with high yield |
US7294932B2 (en) | 2004-07-28 | 2007-11-13 | Nec Electronics Corporation | Semiconductor device |
JP2009289942A (ja) * | 2008-05-29 | 2009-12-10 | Micronics Japan Co Ltd | 多層配線基板 |
CN112951806A (zh) * | 2021-02-23 | 2021-06-11 | 长江存储科技有限责任公司 | 半导体结构和半导体结构的台阶高度的确定方法 |
CN112951806B (zh) * | 2021-02-23 | 2023-12-01 | 长江存储科技有限责任公司 | 半导体结构和半导体结构的台阶高度的确定方法 |
Also Published As
Publication number | Publication date |
---|---|
US6335560B1 (en) | 2002-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000340529A (ja) | 半導体装置 | |
US6043133A (en) | Method of photo alignment for shallow trench isolation chemical-mechanical polishing | |
US5573837A (en) | Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer | |
US20200111746A1 (en) | Semiconductor Device | |
US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
US5861342A (en) | Optimized structures for dummy fill mask design | |
KR101132803B1 (ko) | 미세 패턴 형성 방법 | |
US7638263B2 (en) | Overlay accuracy measurement vernier and method of forming the same | |
EP0712156A2 (en) | Process for producing multilevel metallization in an integrated circuit | |
KR101095828B1 (ko) | 반도체 소자의 형성 방법 | |
JP2009076909A (ja) | ストレージノードを有する半導体装置及びその形成方法 | |
US6303458B1 (en) | Alignment mark scheme for Sti process to save one mask step | |
JP2000349145A (ja) | 半導体装置 | |
US6759345B2 (en) | Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing | |
KR100568452B1 (ko) | 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자. | |
JP2005354046A (ja) | 半導体装置の製造方法 | |
EP1608008A2 (en) | Semiconductor device fabrication method | |
JP3651344B2 (ja) | 半導体装置の製造方法 | |
KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
US6960411B2 (en) | Mask with extended mask clear-out window and method of dummy exposure using the same | |
JP2008098286A (ja) | 半導体装置 | |
JP7438904B2 (ja) | テンプレート、テンプレートの製造方法、及び半導体装置の製造方法 | |
JP2001203159A (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
JP2001338974A (ja) | 半導体装置およびその製造方法 | |
US6291111B1 (en) | Method of trench polishing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |