JP2006080369A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006080369A JP2006080369A JP2004264014A JP2004264014A JP2006080369A JP 2006080369 A JP2006080369 A JP 2006080369A JP 2004264014 A JP2004264014 A JP 2004264014A JP 2004264014 A JP2004264014 A JP 2004264014A JP 2006080369 A JP2006080369 A JP 2006080369A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sacrificial pattern
- sacrificial
- seal ring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000002265 prevention Effects 0.000 abstract description 3
- 230000006378 damage Effects 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000002250 progressing effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000036544 posture Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体装置は、比誘電率が3.5未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリング123を1本以上備え、シールリング123のうち少なくとも1本は、チップコーナー4近傍において内向きに凸形状になるシールリング凸形部10を含む。
【選択図】 図5
Description
(構成)
図5、図6を参照して、本発明に基づく実施の形態1における半導体装置について説明する。この半導体装置は、比誘電率が3.5未満の低誘電率膜105a,105b,105cを含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリング123を1本以上備え、シールリング123のうち少なくとも1本は、チップコーナー4近傍において内向きに凸形状になるシールリング凸形部10を含む。シールリング凸形部10は、チップコーナー4近傍において内向きに凸形状となっているだけでも一応の効果は得られるが、ここではより好ましい構成として、チップコーナー4を挟む2つのチップ端面5,6に対してほぼ等しい角度をなしかつチップコーナー4に対向するシールリング斜辺9を有する。シールリング凸形部10は、シールリング斜辺9を有するだけでも一応の効果は得られるが、ここではより好ましい構成として、チップコーナー4を挟む2つのチップ端面5,6にそれぞれ平行な第1辺7および第2辺8を有する。
本実施の形態では、シールリング123のうち少なくとも1本は、チップコーナー4近傍において内向きに凸形状になるシールリング凸形部10を含む形となっているので、チップコーナー4を起点として進行するクラックに対して実際のクラック先端が描く形状により近い形でシールリングがぶつかることとなり、その結果、より効率良くクラックの進行を妨げることが可能となる。さらに、本実施の形態では、シールリング凸形部10がシールリング斜辺9を有するので、進行するクラック先端の中央の斜辺部分に対して平行にシールリング123が立ちはだかることとなる。したがって、シールリング123がクラックによって破壊されにくくなる。さらに、本実施の形態では、シールリング凸形部10が第1辺7および第2辺8を有するので、シールリング123は図2に示した折れ線24a,24bのように進行するクラックに対して各所で平行に配置されていることとなり、クラックに対してより強固となる。
(構成)
図9を参照して、本発明に基づく実施の形態2における半導体装置について説明する。この半導体装置では、チップ中心から見てシールリング凸形部10より外側の領域内に複数の犠牲パタンからなる犠牲パタン群12が配置されている。犠牲パタン群12は、閉ループ状の犠牲パタン23を含む。図9に示した例では、特に好ましいことに、犠牲パタン群12は複数の閉ループ状の犠牲パタン23を含み、これら複数の閉ループ状の犠牲パタン23は同心状に配置されている。犠牲パタン群12に含まれる犠牲パタンは、シールリング123の近くではシールリング123と平行になっている。犠牲パタン群12に含まれる複数の犠牲パタンのうちチップコーナー4に近い部分のものは、直線状の犠牲パタン13となっている。他の部分の構成は、実施の形態1で説明したものと同様である。
本実施の形態では、閉ループ状の犠牲パタン23が含まれているので、犠牲パタン23に取り囲まれた領域への水分の浸入を防止することができる。低誘電率膜は酸化珪素膜などに比べれば水分を非常に浸透させやすい。低誘電率膜はもし水分が浸入すれば機械的強度がさらに劣化するが、閉ループ状の犠牲パタン23の内部では犠牲パタン23が破壊されない限り水分が浸入しないので、低誘電率膜の機械的強度の劣化を防ぐことができ、クラックの進行を抑えることができる。特に複数の閉ループ状の犠牲パタン23が同心状に配置されている場合、最も外側の犠牲パタン23によって一括して広い範囲を水分の浸入しない領域とすることができるので好ましい。仮に、外側の閉ループ状の犠牲パタンが破壊されたとしても内側に閉ループ状の犠牲パタンが1つ以上残っていれば一部の領域については水分浸入を防ぐことができる。
(構成)
図10を参照して、本発明に基づく実施の形態3における半導体装置について説明する。この半導体装置は、実施の形態1で図8に示した例においてシールリングを2重にしたものに相当する。すなわち、この半導体装置は、シールリング123aとシールリング123bを備える。チップ中心から見てシールリング123aの外側には直線状の犠牲パタン13を平行に複数配置した犠牲パタン群14が配置されている。各犠牲パタン13は、チップコーナー4を挟む2つのチップ端面5,6にほぼ等しい角度をなしかつチップコーナー4に対向するように配置されている。
本実施の形態では、シールリングが多重になっているのでクラックが進行したときに最もチップ中心に近い側のシールリングが破壊されてデバイスの動作に支障をきたす確率を低く抑えることができる。
(構成)
図11を参照して、本発明に基づく実施の形態4における半導体装置について説明する。この半導体装置は、複数の犠牲パタンからなる犠牲パタン群17を備える。犠牲パタン群17は、チップコーナー4を挟む2つのチップ端面5,6にほぼ等しい角度をなしかつチップコーナー4に対向する犠牲パタン斜辺11を含む複数の犠牲パタン13からなる内部犠牲パタン群16と、内部犠牲パタン群16を外側から取り囲むように配置され、チップコーナー4を挟む2つのチップ端面5,6にそれぞれ平行な2辺を含み略L字形のL字形犠牲パタン15とを含む。
本実施の形態では、L字形犠牲パタン15を備えているので、ウエハをダイシングする際にチップ端面5,6で初期クラックが発生したとしてもL字形犠牲パタン15によってある程度抑えることができる。もしその初期クラックが起点となって、熱サイクル試験中にチップ中心に向かってクラックが進行した場合、内部犠牲パタン群16に含まれる複数の犠牲パタン13がクラックの進行を抑制する。このようにL字形犠牲パタン15と内部犠牲パタン群16との組合せによってクラックの進行抑制に有効となる。なお、図11の例では、L字形犠牲パタン15を1本としたが、L字形犠牲パタン15は2重以上としてもよい。また、図11の例は、図8の例にL字形犠牲パタン15を組み合わせたような構成となっているが、他の実施の形態に対してL字形犠牲パタンを組み合わせてもよい。
(構成)
図12を参照して、本発明に基づく実施の形態5における半導体装置について説明する。この半導体装置は、実施の形態1で図8に示した例において外部シールリング25を追加した構成に相当する。すなわち、この半導体装置は、複数の犠牲パタン13からなる犠牲パタン群14を備えるが、この犠牲パタン群14より外側から犠牲パタン群14およびシールリング123を取り囲むように、平面的に見て閉ループ形となる水分遮蔽壁である外部シールリング25を備える。図12では半導体装置の一部分しか表示していないが、外部シールリング25は図示しない部分においてもつながっており、半導体装置全体の外形線に沿って閉ループ形に配置されている。
本実施の形態では、外部シールリング25を備えるので、ウエハをダイシングする際にチップ端面5,6で初期クラックが発生したとしても外部シールリング25によってある程度抑えることができる。そのため、実施の形態4と同様な効果を得ることができる。さらに、外部シールリング25は、その内側の領域を水分浸入から守る役割も果たすので、外部シールリング25よりも内側の領域の機械的強度が水分浸入によって低下することを防止することもできる。
(構成)
図13を参照して、本発明に基づく実施の形態6における半導体装置について説明する。この半導体装置は、犠牲パタン群19を備える。この半導体装置は、図12の例において犠牲パタン群14を犠牲パタン群19に置き換えたものに相当する。犠牲パタン群19は、犠牲パタン群14と似ているが、互いに接続されている連結層18を含む。犠牲パタン群19も基本的には個々の犠牲パタンの集まりである。図13の例では犠牲パタン群19は直線状の犠牲パタン26が複数集まったものである。犠牲パタン26は厚み方向に見て複数の配線層を含んでいるが、図13の例ではそのように複数存在する配線層のうちの少なくとも1つの層において犠牲パタン26同士が連結されている。このように犠牲パタン同士が接続されている層を「連結層」18と呼ぶものとする。犠牲パタン群19は連結層18を介して相互に連結した状態の複数の犠牲パタン26の集合体であるといえる。
本実施の形態では、犠牲パタン26同士が連結層18によって互いに接続されているので、犠牲パタン群19全体としては強度を上げることができ、クラックの進行に対抗する能力がさらに向上する。
Claims (18)
- 比誘電率が3.5未満の低誘電率膜を含む半導体装置であって、平面的に見て閉ループ形となる水分遮蔽壁であるシールリングを1本以上備え、
前記シールリングのうち少なくとも1本は、チップコーナー近傍において内向きに凸形状になるシールリング凸形部を含む、半導体装置。 - 前記シールリング凸形部は、前記チップコーナーを挟む2つのチップ端面に対してほぼ等しい角度をなしかつ前記チップコーナーに対向するシールリング斜辺を有する、請求項1に記載の半導体装置。
- 前記シールリング凸形部は、前記チップコーナーを挟む2つのチップ端面にそれぞれ平行な第1辺および第2辺を有する、請求項2に記載の半導体装置。
- チップ中心から見て前記シールリング凸形部よりも外側に、クラックの進展を防止するための壁状構造物である犠牲パタンを備える、請求項1から3のいずれかに記載の半導体装置。
- 前記犠牲パタンは、前記チップコーナーを挟む2つのチップ端面にほぼ等しい角度をなしかつ前記チップコーナーに対向する犠牲パタン斜辺を有する、請求項4に記載の半導体装置。
- 前記犠牲パタンを複数含む犠牲パタン群を備える、請求項4に記載の半導体装置。
- 前記犠牲パタン群に含まれる複数の犠牲パタンが、前記チップコーナーを挟む2つのチップ端面にほぼ等しい角度をなしかつ前記チップコーナーに対向する犠牲パタン斜辺をそれぞれ有する、請求項6に記載の半導体装置。
- 前記複数の犠牲パタンのうち少なくとも一部については、チップ中心に近い前記犠牲パタンほど前記犠牲パタン斜辺が長くなるように配置されている、請求項7に記載の半導体装置。
- 前記犠牲パタンは閉ループ状の犠牲パタンである、請求項4または5に記載の半導体装置。
- 前記犠牲パタン群は閉ループ状の犠牲パタンを含む、請求項6または7に記載の半導体装置。
- 前記犠牲パタン群は複数の閉ループ状の犠牲パタンを含み、前記複数の閉ループ状の犠牲パタンは同心状に配置されている、請求項6または7に記載の半導体装置。
- 前記犠牲パタン群は、前記チップコーナーを挟む2つのチップ端面にほぼ等しい角度をなしかつ前記チップコーナーに対向する犠牲パタン斜辺を含む内部犠牲パタン群と、前記内部犠牲パタン群を外側から取り囲むように配置され、前記チップコーナーを挟む2つのチップ端面にそれぞれ平行な2辺を含み略L字形のL字形犠牲パタンとを含む、請求項6に記載の半導体装置。
- 前記複数の犠牲パタンは、互いに接続されている連結層を含む、請求項6に記載の半導体装置。
- 前記連結層は、平面的に見て網目状となっている、請求項13に記載の半導体装置。
- 前記犠牲パタンは、前記低誘電率膜のうち最下層にあるものを遮るように配置されている、請求項4から14のいずれかに記載の半導体装置。
- 前記低誘電率膜は複数含まれており、前記犠牲パタンは、前記複数の低誘電率膜をいずれも遮るように配置されている、請求項4から14のいずれかに記載の半導体装置。
- 前記犠牲パタンより外側から前記犠牲パタンおよび前記シールリングを取り囲むように、平面的に見て閉ループ形となる水分遮蔽壁である外部シールリングを備える、請求項4から16のいずれかに記載の半導体装置。
- 前記犠牲パタンは、平面的に見て前記シールリングとは分離して配置されている、請求項4から17のいずれかに記載の半導体装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264014A JP4776195B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体装置 |
TW094130659A TW200611371A (en) | 2004-09-10 | 2005-09-07 | Semiconductor device |
US11/220,603 US7605448B2 (en) | 2004-09-10 | 2005-09-08 | Semiconductor device with seal ring |
KR20050083989A KR20060051136A (ko) | 2004-09-10 | 2005-09-09 | 반도체 장치 |
CNB2005100988572A CN100559578C (zh) | 2004-09-10 | 2005-09-09 | 半导体器件 |
US12/410,170 US8018030B2 (en) | 2004-09-10 | 2009-03-24 | Semiconductor chip with seal ring and sacrificial corner pattern |
US13/112,738 US8963291B2 (en) | 2004-09-10 | 2011-05-20 | Semiconductor chip with seal ring and sacrificial corner pattern |
US14/581,452 US9368459B2 (en) | 2004-09-10 | 2014-12-23 | Semiconductor chip with seal ring and sacrificial corner pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264014A JP4776195B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231657A Division JP5300814B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006080369A true JP2006080369A (ja) | 2006-03-23 |
JP2006080369A5 JP2006080369A5 (ja) | 2007-10-11 |
JP4776195B2 JP4776195B2 (ja) | 2011-09-21 |
Family
ID=36033021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004264014A Expired - Fee Related JP4776195B2 (ja) | 2004-09-10 | 2004-09-10 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7605448B2 (ja) |
JP (1) | JP4776195B2 (ja) |
KR (1) | KR20060051136A (ja) |
CN (1) | CN100559578C (ja) |
TW (1) | TW200611371A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351878A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007027694A (ja) * | 2005-06-16 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008270720A (ja) * | 2007-03-22 | 2008-11-06 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009206241A (ja) * | 2008-02-27 | 2009-09-10 | Renesas Technology Corp | 半導体装置 |
JP2010074106A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体チップ、半導体ウェーハおよびそのダイシング方法 |
US8237281B2 (en) | 2005-06-16 | 2012-08-07 | Panasonic Corporation | Semiconductor device |
JP2013012788A (ja) * | 2006-09-15 | 2013-01-17 | Renesas Electronics Corp | 半導体装置 |
JP2014022611A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2014075602A (ja) * | 2013-12-16 | 2014-04-24 | Renesas Electronics Corp | 半導体装置 |
US9824981B2 (en) | 2007-03-22 | 2017-11-21 | Socionext Inc. | Semiconductor device and method of producing semiconductor device |
JP2021535609A (ja) * | 2018-08-31 | 2021-12-16 | マイクロン テクノロジー,インク. | 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4636839B2 (ja) * | 2004-09-24 | 2011-02-23 | パナソニック株式会社 | 電子デバイス |
CN100461408C (zh) * | 2005-09-28 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 带有密封环拐角结构的集成电路器件 |
JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4226032B2 (ja) * | 2006-11-28 | 2009-02-18 | 三洋電機株式会社 | 太陽電池モジュール |
US7893459B2 (en) * | 2007-04-10 | 2011-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures with reduced moisture-induced reliability degradation |
US8159254B2 (en) * | 2008-02-13 | 2012-04-17 | Infineon Technolgies Ag | Crack sensors for semiconductor devices |
US8395195B2 (en) * | 2010-02-09 | 2013-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-notched SiGe FinFET formation using condensation |
US8338917B2 (en) * | 2010-08-13 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple seal ring structure |
US8193039B2 (en) | 2010-09-24 | 2012-06-05 | Advanced Micro Devices, Inc. | Semiconductor chip with reinforcing through-silicon-vias |
US8217499B2 (en) * | 2010-11-23 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure to reduce etching residue |
US8373243B2 (en) * | 2011-01-06 | 2013-02-12 | Omnivision Technologies, Inc. | Seal ring support for backside illuminated image sensor |
ITMI20111416A1 (it) | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Circuito integrato dotato di almeno una antenna integrata |
ITMI20111418A1 (it) | 2011-07-28 | 2013-01-29 | St Microelectronics Srl | Architettura di testing di circuiti integrati su un wafer |
WO2013083139A2 (en) | 2011-12-08 | 2013-06-13 | Vestas Wind Systems A/S | Method and system for controlled shutdown of wind turbines |
JP5968711B2 (ja) * | 2012-07-25 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8987923B2 (en) * | 2012-07-31 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor seal ring |
US9142581B2 (en) | 2012-11-05 | 2015-09-22 | Omnivision Technologies, Inc. | Die seal ring for integrated circuit system with stacked device wafers |
JP6061726B2 (ja) * | 2013-02-26 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体ウェハ |
US8796824B1 (en) * | 2013-08-02 | 2014-08-05 | Chipbond Technology Corporation | Semiconductor structure |
TWI493662B (zh) * | 2013-09-27 | 2015-07-21 | Chipbond Technology Corp | 半導體結構 |
KR102276546B1 (ko) * | 2014-12-16 | 2021-07-13 | 삼성전자주식회사 | 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법 |
EP3238236B1 (en) * | 2014-12-23 | 2021-12-15 | Intel Corporation | Via blocking layer |
US10315915B2 (en) * | 2015-07-02 | 2019-06-11 | Kionix, Inc. | Electronic systems with through-substrate interconnects and MEMS device |
US9589911B1 (en) | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with metal crack stop and methods of forming same |
US9589912B1 (en) | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with crack stop and method of forming same |
KR102541563B1 (ko) * | 2016-04-27 | 2023-06-08 | 삼성전자주식회사 | 반도체 장치, 반도체 칩 및 반도체 장치의 제조 방법 |
KR102611982B1 (ko) * | 2016-05-25 | 2023-12-08 | 삼성전자주식회사 | 반도체 장치 |
US10229889B2 (en) * | 2016-11-02 | 2019-03-12 | Marvell Israel (M.I.S.I.) Ltd. | On-die seal rings |
US10546822B2 (en) * | 2017-08-30 | 2020-01-28 | Globalfoundries Inc. | Seal ring structure of integrated circuit and method of forming same |
US10381403B1 (en) * | 2018-06-21 | 2019-08-13 | Globalfoundries Singapore Pte. Ltd. | MRAM device with improved seal ring and method for producing the same |
US20200075507A1 (en) * | 2018-08-30 | 2020-03-05 | Nanya Technology Corporation | Semiconductor device and method for preparing the same |
KR102557402B1 (ko) | 2018-10-19 | 2023-07-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10825692B2 (en) | 2018-12-20 | 2020-11-03 | Advanced Micro Devices, Inc. | Semiconductor chip gettering |
CN110048020B (zh) * | 2019-04-12 | 2020-04-03 | 昆山国显光电有限公司 | 显示面板及其制备方法、显示装置 |
US11282798B2 (en) | 2020-02-20 | 2022-03-22 | Globalfoundries U.S. Inc. | Chip corner areas with a dummy fill pattern |
KR20220028539A (ko) * | 2020-08-28 | 2022-03-08 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US11740418B2 (en) | 2021-03-23 | 2023-08-29 | Globalfoundries U.S. Inc. | Barrier structure with passage for waveguide in photonic integrated circuit |
US20230029241A1 (en) * | 2021-07-22 | 2023-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures |
US20240243078A1 (en) * | 2023-01-13 | 2024-07-18 | Globalfoundries U.S. Inc. | Structure including moisture barrier along input/output opening and related method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086590A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003338504A (ja) * | 2002-03-15 | 2003-11-28 | Fujitsu Ltd | 半導体装置及びその製造方法並びに位相シフトマスク |
JP2004253773A (ja) * | 2003-01-30 | 2004-09-09 | Nec Electronics Corp | 半導体装置 |
JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2732916B2 (ja) | 1989-10-23 | 1998-03-30 | 宮崎沖電気株式会社 | 樹脂封止型半導体装置 |
US5249568A (en) * | 1991-06-28 | 1993-10-05 | Logix, Inc. | Body cavity introducer |
US5404807A (en) * | 1992-06-09 | 1995-04-11 | Riso Kagaku Corporation | Three dimensional image formation process |
US5404870A (en) | 1993-05-28 | 1995-04-11 | Ethicon, Inc. | Method of using a transanal inserter |
US5572067A (en) * | 1994-10-06 | 1996-11-05 | Altera Corporation | Sacrificial corner structures |
JP3445438B2 (ja) * | 1996-04-26 | 2003-09-08 | コニカ株式会社 | 写真画像表示装置 |
US5994762A (en) * | 1996-07-26 | 1999-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof |
US6028347A (en) | 1996-12-10 | 2000-02-22 | Digital Equipment Corporation | Semiconductor structures and packaging methods |
US6733515B1 (en) * | 1997-03-12 | 2004-05-11 | Neomend, Inc. | Universal introducer |
US6365958B1 (en) * | 1998-02-06 | 2002-04-02 | Texas Instruments Incorporated | Sacrificial structures for arresting insulator cracks in semiconductor devices |
AU3651302A (en) * | 2000-12-06 | 2002-06-18 | Rex Medical Lp | Introducer sheath with retainer |
TWI300971B (en) * | 2002-04-12 | 2008-09-11 | Hitachi Ltd | Semiconductor device |
US6876062B2 (en) * | 2002-06-27 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Seal ring and die corner stress relief pattern design to protect against moisture and metallic impurities |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2004172169A (ja) | 2002-11-15 | 2004-06-17 | Toshiba Corp | 半導体装置 |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4360881B2 (ja) * | 2003-03-24 | 2009-11-11 | Necエレクトロニクス株式会社 | 多層配線を含む半導体装置およびその製造方法 |
WO2004097916A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法、半導体ウエハおよび半導体装置 |
JP2005129717A (ja) * | 2003-10-23 | 2005-05-19 | Renesas Technology Corp | 半導体装置 |
JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
JP2006140404A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
JP2006210439A (ja) * | 2005-01-25 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
-
2004
- 2004-09-10 JP JP2004264014A patent/JP4776195B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-07 TW TW094130659A patent/TW200611371A/zh not_active IP Right Cessation
- 2005-09-08 US US11/220,603 patent/US7605448B2/en not_active Expired - Fee Related
- 2005-09-09 CN CNB2005100988572A patent/CN100559578C/zh not_active Expired - Fee Related
- 2005-09-09 KR KR20050083989A patent/KR20060051136A/ko not_active Application Discontinuation
-
2009
- 2009-03-24 US US12/410,170 patent/US8018030B2/en not_active Expired - Fee Related
-
2011
- 2011-05-20 US US13/112,738 patent/US8963291B2/en not_active Expired - Fee Related
-
2014
- 2014-12-23 US US14/581,452 patent/US9368459B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086590A (ja) * | 2001-09-11 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003338504A (ja) * | 2002-03-15 | 2003-11-28 | Fujitsu Ltd | 半導体装置及びその製造方法並びに位相シフトマスク |
JP2004253773A (ja) * | 2003-01-30 | 2004-09-09 | Nec Electronics Corp | 半導体装置 |
JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8237281B2 (en) | 2005-06-16 | 2012-08-07 | Panasonic Corporation | Semiconductor device |
JP2007027694A (ja) * | 2005-06-16 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006351878A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2013012788A (ja) * | 2006-09-15 | 2013-01-17 | Renesas Electronics Corp | 半導体装置 |
US9881878B2 (en) | 2007-03-22 | 2018-01-30 | Socionext Inc. | Semiconductor device and method of producing semiconductor device |
US9824981B2 (en) | 2007-03-22 | 2017-11-21 | Socionext Inc. | Semiconductor device and method of producing semiconductor device |
JP2008270720A (ja) * | 2007-03-22 | 2008-11-06 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
US10147687B2 (en) | 2007-03-22 | 2018-12-04 | Socionext Inc. | Semiconductor device and method of producing semiconductor device |
US10672720B2 (en) | 2007-03-22 | 2020-06-02 | Socionext Inc. | Semiconductor device and method of producing semiconductor device |
JP4646993B2 (ja) * | 2008-02-27 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7906848B2 (en) | 2008-02-27 | 2011-03-15 | Renesas Electronics Corporation | Semiconductor device |
JP2009206241A (ja) * | 2008-02-27 | 2009-09-10 | Renesas Technology Corp | 半導体装置 |
JP2010074106A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体チップ、半導体ウェーハおよびそのダイシング方法 |
JP2014022611A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2014075602A (ja) * | 2013-12-16 | 2014-04-24 | Renesas Electronics Corp | 半導体装置 |
JP2021535609A (ja) * | 2018-08-31 | 2021-12-16 | マイクロン テクノロジー,インク. | 半導体ウェーハに位置合わせマークを付ける方法および位置合わせマーク部分を有する半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
KR20060051136A (ko) | 2006-05-19 |
US9368459B2 (en) | 2016-06-14 |
US20110215447A1 (en) | 2011-09-08 |
JP4776195B2 (ja) | 2011-09-21 |
CN1747167A (zh) | 2006-03-15 |
US8018030B2 (en) | 2011-09-13 |
TW200611371A (en) | 2006-04-01 |
US20090189245A1 (en) | 2009-07-30 |
US20150108613A1 (en) | 2015-04-23 |
TWI363398B (ja) | 2012-05-01 |
US20060055005A1 (en) | 2006-03-16 |
CN100559578C (zh) | 2009-11-11 |
US7605448B2 (en) | 2009-10-20 |
US8963291B2 (en) | 2015-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4776195B2 (ja) | 半導体装置 | |
JP5175066B2 (ja) | 半導体装置 | |
US8334582B2 (en) | Protective seal ring for preventing die-saw induced stress | |
JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
JP5235378B2 (ja) | 半導体装置 | |
US8035197B2 (en) | Electronic device and method for fabricating the same | |
US7955955B2 (en) | Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures | |
JP4675159B2 (ja) | 半導体装置 | |
US20130299948A1 (en) | Semiconductor device | |
JP5968711B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5332200B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009049313A (ja) | 半導体装置およびその製造方法 | |
JP2009123734A (ja) | 半導体装置及びその製造方法 | |
JP2005167198A (ja) | 半導体装置およびその製造方法 | |
JP2005142553A (ja) | 半導体装置 | |
JP5613290B2 (ja) | 半導体装置 | |
JP5300814B2 (ja) | 半導体装置 | |
US20190371742A1 (en) | Semiconductor device | |
US20080142927A1 (en) | Scribe-line structures and methods of forming the same | |
JP2009176833A (ja) | 半導体装置とその製造方法 | |
JP2006318988A (ja) | 半導体装置 | |
JP2009218504A (ja) | 半導体装置 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2006147626A (ja) | 半導体装置 | |
JP2009218503A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |