JP2004260138A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004260138A
JP2004260138A JP2003411921A JP2003411921A JP2004260138A JP 2004260138 A JP2004260138 A JP 2004260138A JP 2003411921 A JP2003411921 A JP 2003411921A JP 2003411921 A JP2003411921 A JP 2003411921A JP 2004260138 A JP2004260138 A JP 2004260138A
Authority
JP
Japan
Prior art keywords
resin
mounting substrate
semiconductor device
adhesive
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003411921A
Other languages
English (en)
Other versions
JP4390541B2 (ja
JP2004260138A5 (ja
Inventor
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003411921A priority Critical patent/JP4390541B2/ja
Priority to US10/763,554 priority patent/US7728440B2/en
Priority to TW093102258A priority patent/TWI243457B/zh
Priority to KR1020040006563A priority patent/KR100549313B1/ko
Publication of JP2004260138A publication Critical patent/JP2004260138A/ja
Publication of JP2004260138A5 publication Critical patent/JP2004260138A5/ja
Application granted granted Critical
Publication of JP4390541B2 publication Critical patent/JP4390541B2/ja
Priority to US12/785,292 priority patent/US8324718B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 搭載用基板に半導体チップをフリップチップ接続した半導体装置で、搭載用基板の反り量が低減され、且つ温度サイクル試験で半導体チップと搭載用基板とを接続する半田バンプ等の破壊や、搭載用基板のクラック等の発生がない半導体装置を提供する。
【解決手段】 半導体チップ２０と、このチップがフリップチップ接続された搭載用基板１０と、第１の樹脂で形成されたアンダーフィル部４０ａとフィレット部４０ｂを有する第１充填部４０と、補強材３０と、第１の接着材４２と、蓋部３１と、熱膨張率が第１の樹脂よりも小さい第２の樹脂で形成された第２充填部４１を備える。
【選択図】 図１

Description

この発明は、有機系プリント配線基板と同様の製造方法で作られた搭載用基板に半導体チップをフリップチップ接続した例えばＢＧＡ（Ball Grid Array ）型のような半導体装置及びその製造方法に関する。
一般的に半導体チップをフリップチップ接続する搭載用基板は、有機系プリント配線基板と同様の製造方法で製作されたものである。搭載用基板は、配線層数が目的応じて二層から十数層で形成されている。しかし、十数層の配線層があるにも係わらず搭載用基板の厚さは０．５〜２．０ｍｍ程度であり、外力や異種材料間の熱膨張率の差による生じる応力に非常に弱く変形しやすい。搭載用基板の外形寸法は、この搭載用基板に搭載する半導体チップの大きさ、外部端子数、前記外部端子の配列、例えばフルグリッドか周辺グリッドかによって大きく異なる。一例をあげれば軽量薄型化の要求で半導体チップが約１７〜２０ｍｍ□、このチップのパッド電極数２０００〜３０００個、搭載用基板に設けなければならない外部端子数（バンプ）１８００〜２０００個の配列をフルグリッドにした場合、搭載用基板の外形は４５乃至５０ｍｍ□、厚さは１．０〜２．５ｍｍ程度である。
最初に、従来の半導体装置について特許文献１と図１９を参照して説明する。図１９（ａ）は、例えば特許文献１に記載された従来の半導体装置２００で蓋部（「リッド」とも称される）２３１を取り外した状態の平面図であり、図１９（ｂ）は図１９（ａ）のＥ−Ｅ’線に沿った位置で蓋部２３１を取り付けた状態の断面図である。この半導体装置２００は、１ｍｍ程度の厚さの搭載用基板２１０に半導体チップ２２０がフリップチップ接続され、その隙間にアンダーフィル樹脂２４０を充填して硬化させてある。又、半導体チップ２２０の周辺を囲むように補強材（「スティフナ」とも称される）２３０が搭載用基板２１０に接着され、半導体チップ２２０の裏面と補強材２３０の端面に導電性接着材２４３によって蓋部２３１が固着されている。また、補強材２３０と半導体チップ２２０の側面の間は、空間２４７が形成されている。
次に図２０（ａ）〜（ｄ）及び図２１（ａ）〜（ｃ）を参照して、従来の半導体装置２００の製造方法の概要を説明する。まず、上述した搭載用基板２１０と半導体チップ２２０と補強材２３０とアンダーフィル樹脂２４０とエポキシ樹脂接着材２４２と導電性接着材２４３と蓋部２３１を準備し、図２０（ａ）の配線基板図をスクリーン印刷機またはディスペンサのステージ（図示せず）にセットする。次いで搭載用基板２１０の周囲に熱膨張率が１６〜２２ｐｐｍのエポキシ樹脂接着材２４２をスクリーン印刷機又はディスペンサで塗布する。その後、補強材２３０を載置して所定の温度（１００℃〜１６０℃程度）でキュアする（図２０（ｂ））。次に、半導体チップ２２０のパッド２２１上に形成されたバンプ電極２２２と搭載用基板２１０のランド２１１をフリップチップマウンター（図示せず）により位置合わせした後、低融点合金、例えばＰｂフリー半田の場合は２５０℃前後の温度で溶融接続する（図２０（ｃ））。
また、別の方法では、半導体チップ２２０のパッド２２１と搭載用基板２１０のランド２１１の接続方法として接合面の材料がＡｕとＡｌ、ＡｕとＡｕから構成され加熱しながら超音波をかけて接続する方法がある。この場合は、 補強材２３０と搭載用基板２１０を接着するエポキシ樹脂接着材２４２の本キュアは別工程で本キュアする。次に、搭載用基板２１０と半導体チップ２２０の接着強度を確保するために熱膨張率が３２ｐｐｍ程度で流動性のあるアンダーフィル樹脂２４０をディスペンサ等で両者間の数１００μｍ程度の隙間に毛細管現象を利用して充填する。次にアンダーフィル樹脂２４０を１００℃程度の温度でキュアする（図２０（ｄ））。
次いで、熱膨張率が１６〜２２ｐｐｍの導電性接着材２４３を補強材２３０の端面と半導体チップ２２０の裏面上に塗布または印刷方法で付着させる（図２１（ａ））。次に、蓋部２３１を補強材２３０に位置合わせして蓋部２３１を載置して荷重を掛け、更にこの状態で１５０〜１７０℃程度の温度でキュアして導電性接着材２４３を硬化させる（図２１（ｂ））。キュア方法は、オーブンでバッチ処理する方法、ベルト炉内に連続的に投入してキュアする一般的な方法がある。
最後に、搭載用基板２１０のランド２１２に外部端子である半田バンプ２１３を一般的な方法で接着する（図２１（ｃ））。従来の半導体装置２００では、搭載用基板２１０のランド２１２に半田バンプ２１３が接着された直後の室温状態で既に、例えば図２２（ａ）に示すように、搭載用基板２１０の半導体チップ２２０との対向部が１００μｍ程度半導体チップ２２０側に引っ張られ、チップ搭載面側に凸の形状になっている。
図２２（ａ）はこの半導体装置２００が２０℃の常温のときの搭載用基板２１０の基板反りの状態を模式的に示した図であり、図２２（ｂ）及び図２２（ｃ）はそれぞれ半導体装置２００が−４５℃の低温度のとき及び１５０℃の高温度のときの搭載用基板２１０の基板反りの状態を模式的に示した図である。従来の半導体装置２００では、図２２（ａ）のように、２０℃の常温状態で１００μｍ程度チップ側に凸の状態である。この状態から−４５℃に冷却すると、図２２（ｂ）のように反り量は１８０μｍまで増大する。常温に戻して次に１５０℃に加熱すると、図２２（ｃ）のように反り量は約５０μｍ迄減少する。従って、従来の半導体装置２００に対して、−４５℃の低温度状態と１５０℃の高温度状態との間の温度サイクルが数百回から千回程度繰り返されると、半導体チップ２２０のパッド２２１と搭載用基板２１０のランド２１１を接合するバンプ電極２２２にクラックが生じたり、各接合界面で剥離が生じる。
温度サイクルで半田バンプにクラックが生じたり、パッドやランドとの接合界面で剥離が生じる理由は次のように推定される。図２３は、この理由を説明するためのバンプ電極２２２近傍の模式的な拡大図である。以下、図２２，２３を参照しながら説明する。アンダーフィル樹脂２４０を充填することで平面方向の応力を吸収しているが、アンダーフィル樹脂２４０の収縮によりバンプ電極２２２が半導体チップ２２０側に引っ張られると共に垂直方向の力が掛かる状態となる。この状態で温度サイクルを繰り返すと半導体チップ２２０を含めて搭載用基板２１０が、図２２（ａ）乃至図２２（ｃ）に示されるような凸形状と平坦形状を繰り返すことによってバンプ電極２２２のパッド２２１との接続部又は搭載用基板２１０のランド２１１との接続部に引っ張りと圧縮の応力が繰り返され、バンプ電極２２２にクラック２１７が生じたり、各接合界面で剥離２１８が生じ、破壊に至るものと推定される。
上述した製造方法で製造された半導体装置２００は、０．５〜２．０ｍｍ厚の樹脂搭載用基板２１０の配線電極２１１に０．７ｍｍ厚の半導体チップ２２０のパッド２２１がバンプ電極２２２により接続され、接続部を補強するアンダーフィル樹脂２４０で固着されている。また、半導体チップ２２０を囲むように０．５〜１．０ｍｍ程度厚の補強材２３０を接着して樹脂搭載用基板２１０の平坦性と強度を確保した上で半導体チップ２２０を保護する０．５〜１．０ｍｍ厚の蓋部２４３が接着されて半導体装置２００が構成されている。
上記構成材料で製造された常温での半導体装置２００の搭載用基板２１０には図２２（ａ）のような基板の反りが生じている。この断面図は、図１９（ａ）のＤ−Ｄ‘線に沿った断面図である。半導体チップ２２０直下はアンダーフィル樹脂２４０の収縮により半導体チップ２２０側に引っ張られてチップ搭載面側に凸になった状態である。また補強材２３０の直下も、チップ搭載面側に少し凸の形状に変形している。すなわち２段形状に変形している。
アンダーフィル樹脂２４０の熱膨張率を１６〜２２ｐｐｍ程度に低くすれば、半導体チップ２２０直下の凸形状に引っ張られる現象はある程度抑制されるが、搭載用基板の反り量を大幅に低減させるのは難しい。また、アンダーフィル樹脂２４０の熱膨張率を低くするためには、通常シリカフィラー等を多量に配合するが、そうすると樹脂の粘度が上昇してしまう。この結果、搭載用基板２１０と半導体チップ２２０との対向領域のアンダーフィル樹脂２４０内にボイドを取り込み、剥離現象を発生させ易くなるため、熱膨張率を３２ｐｐｍ以下に下げることが困難であった。すなわち、アンダーフィル樹脂２４０の熱膨張率と粘度の関係は、熱膨張率を下げるためにはシリカ、アルミナのようなフィラーを多く混入すればよいが、これらのフィラーの混入量が多くなると粘度が上昇するというトレードオフの関係にある。
次に、特許文献２には、配線パターン面に半導体チップを接続しその隙間に第１の封止材（アンダーフィル樹脂）を６０〜１２０℃で進入させて、更に１４０〜１７０℃で硬化させた後に半導体チップの側面を第２の封止材（公知のフィレット材）により封止した構成の半導体装置が開示されている。この半導体装置では、半導体チップの直下に第１の封止材が存在し、半導体チップの側面に第２の封止材がフィレット状に形成されている。
更に、特許文献３には、インターポーザ基板に半導体チップをフリップチップ接続し、インターポーザ基板と半導体チップ間と補強材に相当する部分をトランスファーモールドで一体的に充填してからヒートスプレッダ（蓋部に相当）を接着した構造の半導体装置が開示されている。
特開２０００−３２３６２４号公報
特開２０００−２６０８２０号公報 特開２０００−３４９２０３号公報
上述した従来の半導体装置は、半導体チップを構成する例えばシリコンと有機系の樹脂基板からなる搭載用基板のように熱膨張率の異なる材料間を半田接続しているバンプが破壊されるのを防止するために、高熱膨張率，高弾性率のアンダーフィル樹脂を半導体チップと搭載用基板との間に充填することによって、両者の熱膨張率差による応力を緩和させていた。しかし、各材料の熱膨張率と弾性率が大きく異なることから製造工程が終了した時点で、半導体チップとアンダーフィル樹脂を介して対向している搭載用基板の対向領域は半導体チップ側に引っ張られる応力が発生して反った状態になっている。このため、反り量が大きくなると、当該半導体装置が実装される回路基板等に半田付け実装する際に反った部分の半田接続不良が発生し易くなるという問題が生じる。また、半導体装置自体に関しても、５℃〜３５℃程度の範囲の温度変動の小さい常温状態であれば問題がないが、温度サイクルのように低温、高温が繰り返されると搭載用基板の反りにより、半導体チップのパッドと搭載用基板のランドを接合する半田バンプにクラックが生じたり、各接合界面で剥離が生じたりするという問題があった。
また、例えば、半導体チップの直下に第１の封止材が存在し、側面に第２の封止材がフィレット状に形成された構造でも、半導体チップ直下の配線パターンの収縮を完全に防止することはできない。更に、トランスファーモールドでフィラー含有量の多い封止用樹脂をアンダーフィル樹脂としてインターポーザ基板と半導体チップ間に注入充填した構造の場合、樹脂の粘度が高いのでインターポーザ基板と半導体チップとの隙間にボイドを取り込み易くなり、剥がれやクラックの発生等の信頼性を損なう問題点を生じる。
本発明の目的は、半導体チップと、この半導体チップが第１の面にフリップチップ接続された搭載用基板を備えた半導体装置であって、封止した後の状態で、搭載用基板の反り量が当該半導体装置を実装する回路基板等の実装用基板への半田付け実装において支障のない範囲内であり、且つ温度サイクル試験において半導体チップと搭載用基板との接続部である半田バンプ等におけるクラックや剥離等の発生による破壊がなく、搭載用基板にもクラック等の発生がない半導体装置を提供することにある。
上記目的を達成するために、本発明の半導体装置は、半導体チップと、この半導体チップが第１の面にフリップチップ接続された搭載用基板と、前記半導体チップと前記搭載用基板との間に第１の樹脂が充填されたアンダーフィル部とこのアンダーフィル部から前記第１の樹脂が延在したフィレット部とを有する第１充填部と、前記半導体チップを囲む枠状の補強材と、この補強材の第１の端面を前記搭載用基板に接着する第１の接着材と、前記補強材で囲まれた領域を覆う蓋部と、この蓋部を前記半導体チップの裏面及び前記補強材の第１の端面と反対側の第２の端面に接着する第２の接着材と、前記半導体チップの側面，前記搭載用基板及び前記フィレット部で囲まれる空間に前記第１の樹脂と異なる第２の樹脂を充填して形成された第２充填部を備える。より具体的には、上記半導体装置は、一主面に複数の外部接続用電極（以下、チップ電極とする）を備えた半導体チップと、各チップ電極と対応する電極（以下、内部ランド電極とする）を第１の面に備えた搭載用基板を有し、互いに対応するチップ電極と内ランド電極を半田バンプ等の導電性電極（以下、接続部材とする）を介して対向させながら接続することで半導体チップが搭載用基板に搭載されている。また、半導体チップと搭載用基板との間に第１の樹脂が充填されたアンダーフィル部と半導体チップ領域からこの第１の樹脂が延在したフィレット部とを有する第１充填部と、半導体チップを囲む枠状の補強材と、この補強材の第１の端面を搭載用基板に接着する第１の接着材と、補強材で囲まれた領域を覆う蓋部と、この蓋部を半導体チップの裏面及び補強材の第１の端面と反対側の第２の端面に接着する第２の接着材と、半導体チップの側面，搭載用基板及びフィレット部で囲まれる空間に第２の樹脂を充填して形成された第２充填部も備えている。
また、本発明の半導体装置の製造方法は、搭載用基板に補強材を接着する工程と、搭載用基板に半導体チップを接続する工程と、第１の樹脂を充填・硬化する工程と、第２の樹脂を充填・硬化する工程と、蓋部を取り付ける工程と、半田バンプを接続する工程とを備え、少なくとも前記搭載用基板に補強材を接着する工程を第１番目の工程とし、前記搭載用基板に半導体チップを接続する工程を２番目の工程としたことを特徴とする。このとき、前記搭載用基板に補強材を接着する工程と、前記搭載用基板に半導体チップを接続する工程と、前記第１の樹脂を充填・硬化する工程と、前記第２の樹脂を充填・硬化する工程の各工程における樹脂の硬化は各樹脂を半硬化する処理であり、蓋部を取り付ける工程の硬化処理において全ての樹脂を本硬化するのが好ましい。
また、本発明の半導体装置の他の製造方法は、搭載用基板に補強材を接着する工程と、搭載用基板に半導体チップを接続する工程と、第１の樹脂を充填・硬化する工程と、第２の樹脂を充填・硬化する工程と、蓋部を取り付ける工程と、半田バンプを接続する工程とを備え、前記第２の樹脂の充填・硬化する工程は蓋部を取り付ける工程の後に実施することを特徴とする。
上記構成の半導体装置において、第１の樹脂及び第２の樹脂は、第２の樹脂の熱膨張率が、第１の樹脂の熱膨張率よりも小さくなるように選択することで、熱硬化時や熱硬化後の温度変化による第１の樹脂の収縮・膨張応力を緩和することができる。従って、第１充填部のアンダーフィル部におけるボイドの発生を防止し接続部材の剥離，破壊を抑制するために、第１の樹脂として粘度は低いが熱膨張率がやや高い材料を用いても、搭載用基板の反りを抑制することができる。また、低温と高温を繰り返す温度サイクル試験においても第１の樹脂の収縮・膨張による応力が最小限に抑えられ、半田バンプ等の接続部材のクラック発生や剥離，破壊及びチップ電極や内部ランド電極の剥離を防止することができる。尚、第２の樹脂の熱膨張率は、搭載用基板の熱膨張率よりも小さくなっていればより好ましい。
また、本発明の半導体装置の製造方法によれば、搭載用基板の強度を補強できるために製造工程中のハンドリング性を改善すると共に反りを抑えることができる。また、各接着材及び樹脂を各工程で仮キュアして半硬化状態にしておき最後に本キュアして完全硬化するために製造後の反りを最小に抑えることができる。
また、本発明の半導体装置の他の製造方法によれば、蓋部を取り付けてから第２の樹脂を注入・硬化させているので、第２の樹脂を完全に充填でき、蓋部近傍に空隙ができず搭載用基板の変形を抑制することができる。
次に、本発明の実施形態について図面を参照して説明する。
図１は本発明の半導体装置の第１の実施形態を示す図で、（ａ）及び（ｂ）は、それぞれ蓋部を外した状態の平面図、及び（ａ）のＡ１−Ａ１’線に沿った位置で蓋部が取り付けられた状態の断面図である。図１（ａ），（ｂ）を参照すると、本実施形態の半導体装置１は、半導体チップ２０と、半導体チップ２０が第１の面にフリップチップ接続された搭載用基板１０と、半導体チップ２０と搭載用基板１０との対向領域の隙間に第１の樹脂が充填されたアンダーフィル部４０ａと半導体チップ２０と搭載用基板１０との対向領域から第１の樹脂が延在したフィレット部４０ｂとを有する第１充填部４０と、半導体チップ２０を囲む枠状の補強材３０と、この補強材３０の第１の端面を搭載用基板１０に接着する第１の接着材４２と、補強材３０及び補強材３０で囲まれた領域を覆う蓋部３１と、蓋部３１を半導体チップ２０の裏面及び補強材３１の第１の端面と反対側の第２の端面に接着する第２の接着材４３と、補強材３０，半導体チップ２０の側面，搭載用基板１０及び第１の樹脂からなるフィレット部４０ｂで囲まれる空間に第２の樹脂を充填して形成された第２充填部４１を備える。以下、具体的に説明する。
半導体チップ２０は、主表面に外部接続用の複数のチップ電極２１を備えている。搭載用基板１０は、第１の面上にチップ電極２１と対応する位置に形成された内部ランド電極１１と、第１の面と反対側の第２の面上に形成された外部ランド電極１２と、互いに対応する内部ランド電極１１と外部ランド電極１２とを接続する基板内配線１５と、外部ランド電極１２に接着された例えば半田バンプ１３を備え、この半田バンプ１３は半導体装置１の外部端子となっている。
搭載用基板１０と半導体チップ２０とは、互いに対応する内部ランド電極１１とチップ電極２１とが導電性材料で形成されたバンプ電極２２を介して接続されている。第１充填部４０を形成する第１の樹脂は、この接続部の応力を緩和させている。
半導体チップ２０は、搭載用基板１０の中央部に搭載されており、補強材３０が半導体チップ２０の周囲を囲んで搭載用基板１０の第１の面の周縁部に第１の接着材４２により接着されている。この半導体装置１は、補強材３０により、製造工程中の熱的、機械的応力による搭載用基板１０の反りを低減させると共に強度を補強している。
また、搭載用基板１０，補強材３０の内壁，半導体チップ２０の側壁，蓋部３１及びフィレット部４０ｂで囲まれる空間に第２の樹脂を充填し、硬化させて第２充填部４１が形成され、ほぼ空間をなくすようにしている。この第２充填部４１を形成する第２の樹脂の熱膨張率、より具体的には線膨張率は、少なくとも第１の樹脂の熱膨張率よりも低くなっている。このように半導体装置１は、半導体チップ２０と補強材３０との間の空間に少なくとも第１の樹脂よりも低熱膨張率の第２の樹脂を充填・硬化した第２充填部４１が形成されているので、高温・低温時の第１の樹脂４０の膨張・収縮による搭載用基板１０の反りを抑制できる。尚、第２の樹脂の熱膨張率を、第１の接着材４２、第２の接着材４３、搭載用基板１０等の熱膨張率よりも低くすることにより、搭載用基板１０の反りを一層低減できる。
ここで、第１充填部４０に用いた第１の樹脂、第２充填部４１に用いた第２の樹脂等の樹脂の特性の例を表−１に示す。

表−１ 各樹脂の特性
熱膨張率 （ppm） 弾性率 （GPa）
第１の接着材 １６〜２２ １１〜１２
第１の樹脂 ３０〜３２ ９〜１０
第２の樹脂 ８〜１６ １１〜２８
第２の接着材 ５０〜１００ ３〜９
次に、図８（ａ）〜（ｅ）及び図９（ａ）〜（ｃ）を参照して、本実施形態の半導体装置１０の製造方法を工程順に沿って説明する。先ず、搭載用基板１０を準備する。搭載用基板１０の第１の面上には、搭載される半導体チップ２０のチップ電極２１と対応する位置に形成された内部ランド電極１１と、第１の面と反対側の第２の面上に形成された外部ランド電極１２とを備え、互いに対応する内部ランド電極１１と外部ランド電極１２が基板内配線１５により接続されている（図８（ａ））。
次に、搭載用基板１０の周縁部に熱膨張率が１６〜２２ｐｐｍ程度、弾性率が１１〜１２ＧＰａの第１の接着材４２を、やはり予め準備してある枠状の補強材３０の形状と一致するように口字状に塗布した後、補強材３０を第１の接着材４２が塗布された部分に位置合わせして第１の端面が第１の接着材４２と接するように載置し、１２５℃程度で約１５分間仮キュアする（図８（ｂ））。この状態では、補強材３０は搭載用基板１０に接着されているが、第１の接着材４２は熱硬化反応して、ゲル化が進行し一部固体化しているが未だ完全には固化していない。尚、第１の接着材４２は、例えばエポキシ系樹脂、ポリオレフィン系樹脂、シリコン系樹脂、シアネートエステル系樹脂、ポリイミド系樹脂、ポリノルボルネン系樹脂を含む樹脂群の中から選択された樹脂材料を主成分として、熱膨張率と弾性率が所望の値になるように無機質フィラーを適量混入させて調整してある。また、補強材３０の材料は、Ｃｕ、ＳＵＳ（フェライト系ステンレス鋼）、アルミナ、シリコン、窒化アルミニウム、エポキシ樹脂等を含むグループの中から選択できる。
次に、チップ電極２１上にバンプ電極２２が接着された半導体チップ２０を、各バンプ電極２２が対応する内部ランド電極１１と接するように位置決め載置して、例えば窒素雰囲気中で２５０℃に加熱して搭載用基板１０の内部ランド電極１１にフリップチップ接続する（図８（ｃ））。
次に、半導体チップ２０と搭載用基板１０との隙間にディイスペンサ等で第１の樹脂を滴下方法で注入・充填した後、１００℃程度で約１０分仮キュアし第１充填部４０を形成する（図８（ｄ））。この状態では第１の樹脂も熱硬化反応して、ゲル化が進行し一部固体化しているが未だ完全には固化していない。尚、第１の樹脂は、例えばエポキシ系樹脂を熱膨張率が３２ｐｐｍ程度、弾性率が９ＧＰａ程度になるように調整したものである。第１の樹脂がこの特性であれば、流動性が１０００〜４００００ＣＰＳ（centipoises ）でありアンダーフィル部４０ａにボイドを発生させることなく注入・充填できる。このとき、第１の樹脂により、半導体チップ２０と搭載用基板１０との隙間のアンダーフィル部４０ａと共にこのアンダーフィル部４０ａから半導体チップ２０の周囲に延びるフィレット部４０ｂも形成される。但し、フィレット部４０ｂは補強材３０まで達することはなく、この時点ではフィレット部４０ｂと補強材３０との間に搭載用基板１０の第１の面が露出している。
次に、補強材３０の内壁，半導体チップ２０の側壁，搭載用基板１０の第１の面及びフィレット部４０ｂで囲まれた空間に第２の樹脂を充填後、約１５０℃で３０分程度仮キュアして第２充填部４１を形成する（図８（ｅ））。第２の樹脂についても、やはりこの状態では、熱硬化反応して、ゲル化が進行し一部固体化しているが未だ完全には固化していない。第２充填部４１を形成する第２の樹脂としては、第１の樹脂よりも熱膨張率が小さい、例えば熱膨張率が８〜１６ｐｐｍ程度で弾性率が１１〜２８ＧＰａのエポキシ系樹脂を用いることができる。尚、第２の樹脂の熱膨張率を搭載用基板１０の熱膨張率よりも小さくできればより好ましい。また、その充填方法としては、インジェクション注入、トランスファー封止、液状樹脂の滴下等の方法を用いることができる。
次に、半導体チップ２０の裏面及び補強材３０の第２の端面に第２の接着材４３を塗布した後（図９（ａ））、蓋部３１を補強材３０で囲まれた領域全体を覆うように載置し、更に蓋部３１の上に適切な荷重を載せて約１７５℃まで緩やかに昇温させた後、更に約１７５℃の状態を６０分程度維持して本キュアする（図９（ｂ））。これにより、第１充填部４０の第１の樹脂，第２充填部４１の第２の樹脂，第１の接着材４２及び第２の接着材４３が全て完全に硬化され、蓋部３１も完全に接着される。尚、第２の接着材４３としては、熱膨張率が５０〜１００ｐｐｍ程度の例えばエポキシ系樹脂を用いることができる。また、第２の接着材４３の場合は、無機質フィラーとしてＡｇ、Ｃｕ粉末等を適量混入しておけば第２の接着材４３の熱伝導性が向上し、より好ましい。
次に、搭載用基板１０の外部ランド電極１２に外部端子である半田パンプ１３を一般的な方法で接着し、半導体装置１が完成する（図９（ｃ））。
尚、上述した第１の樹脂，第２の樹脂，第１の接着材４２及び第２の接着材４３の主成分樹脂材料は、全て同じ例えばエポキシ系樹脂を用いることができ、それぞれに求められる熱膨張率等の特性に応じて、無機質フィラーの含有量を変えて最適な特性に調整して使用すればよい。
また、蓋部３１の内壁と第２充填部４１との間にできる空隙４７は出来るだけ小さい方が望ましいが、第２充填部４１が半導体チップ２０の裏面の高さまで充填されていれば、その大きさは特に問題とならない。逆に、第２充填部４１の一部が蓋部３１の内壁と接していたり、空隙４７が消滅していても良い。
次に、本発明の半導体装置の第２の実施形態について説明する。
図２は、本発明の半導体装置の第２の実施形態の断面図で、図１（ｂ）に相当する図である。図２を参照すると、本実施形態の半導体装置１ａの構成は半導体装置１の構成とほとんど同じであるが、唯一異なる点は搭載用基板１０へ補強材３０を接着する第１の接着材４２ａとして第２の樹脂を用いたことである。この半導体装置１ａにおいては、補強材３０を接着する第１の接着材４２ａに熱膨張率が８〜１６ｐｐｍ程度で弾性率が１１〜２８ＧＰａの第２の樹脂を用いることによって、半導体チップ２０直下の搭載用基板１０の収縮の程度をより緩和することができ、搭載用基板１０の反りを抑制できる。尚、本実施形態の半導体装置１ａの製造方法は、第１の接着材４０の代わりに第２の樹脂からなる第１の接着材４０ａを用いるだけで、他の工程は第１の実施形態の半導体装置１の製造方法と同じである。
次に、本発明の半導体装置の第３の実施形態について説明する。
図３は、本発明の半導体装置の第３の実施形態を示す図で、（ａ）乃至（ｃ）はそれぞれ蓋部を外した状態の平面図、（ａ）のＡ２−Ａ２’線に沿った位置で蓋部が取り付けられた状態の断面図及び（ｂ）の補強材と搭載用基板との接着部の部分拡大断面図である。図３（ａ）乃至（ｃ）を参照すると、本実施形態の半導体装置１ｂは、半導体チップ２０と、半導体チップ２０が第１の面にフリップチップ接続された搭載用基板１０と、半導体チップ２０と搭載用基板１０との対向領域の隙間に第１の樹脂が充填されたアンダーフィル部４０ａと半導体チップ２０と搭載用基板１０との対向領域から第１の樹脂が延在したフィレット部４０ｂとを有する第１充填部４０と、半導体チップ２０を囲む枠状の補強材３２と、この補強材３２の第１の端面を搭載用基板１０に接着する第１の接着材４２と、補強材３２及び補強材３２で囲まれた領域を覆う蓋部３１と、蓋部３１を半導体チップ２０の裏面及び補強材３１の第１の端面と反対側の第２の端面に接着する第２の接着材４３と、補強材３２，半導体チップ２０の側面，搭載用基板１０及び第１充填部４０のフィレット部４０ｂで囲まれる空間に第２の樹脂を充填して形成した第２充填部４１を備える。第３の実施形態の半導体装置１ｂの構成は半導体装置１の構成とほとんど同じであるが、唯一異なる点は、補強材３２の第１の端面と搭載用基板１０との間の隙間が凹凸形状となっている点である。半導体装置１の補強材３０の第１の端面は、全面が平面となっているが、半導体装置１ｂの補強材３２の第１の端面の形状は、例えば渦巻状あるいは格子状の溝等により凸部５０と凹部が交互に形成された形状となっている。このとき、その溝または凹部の深さは、適宜設定できるが半導体チップ２０と搭載用基板１０との隙間であるが５０〜２００μｍ程度が好ましい。補強材３２の材料は、Ｃｕ、ＳＵＳ（フェライト系ステンレス鋼）、アルミナ、シリコン、窒化アルミニウム、エポキシ樹脂等を含むグループの中から選択できる。この補強材３２と搭載用基板１０の接着は第１の端面の凹部に第１の接着材４２を充填して接着している。尚、この場合も第１の接着材４２の代わりに第２の樹脂を第１の端面の凹部に充填して接着してもよい。
この半導体装置１ｂの構造による常温及び温度サイクルによる作用的特徴は、搭載用基板１０と補強材３２の接着状態を半導体チップ２０と搭載用基板１０との状態に近づけることによってまず補強材３２による搭載用基板１０の反りを抑制する。更に、半導体チップ２０が接続されている搭載用基板１０との間に第１の樹脂を充填して第１充填部４０が形成されると共に、半導体チップ２０の周囲の空間に第２の樹脂を空間全体が埋まるように充填し、硬化させて第２充填部４１が形成されている。この第２の樹脂を半導体チップ２０の側壁と補強材３２の内壁との間の空間に充填して第２充填部４１を形成することにより上下方向の動きを抑制する。また、補強材３２がシリコン、や銅などの材料からなるときは、第１の端面の凸部５０が接触する搭載用基板１０の領域に接続用電極を設けておくと共に第１の端面の凸部５０をメタライズしてからフラックスで活性化させ前述の接続用電極と半田付け接続する。この場合には、搭載用基板１０と補強材３２の接着状況が半導体チップ２０と搭載用基板１０の接着状況と同じ状態にすることができるので収縮による反りを抑えることができる。また、上記説明では補強材３２の第１の端面の形状を凹凸形状にした例を示したが、搭載用基板１０の補強材３２と接する領域に凸部５０としてギャップ部材となる例えば半田バンプ等の低融点金属部材を配置して凹凸形状を形成してもよい。
次に、本発明の第４の実施形態について説明する。
図４は、本発明の半導体装置の第４の実施形態を示す断面図であり、第１の実施形態の図１（ｂ）に相当する図である。図４を参照すると、本実施形態の半導体装置１ｃは、補強材３３の開口部の形状が逆テーパ状に形成されている点が、第１の実施形態乃至第３の実施形態の各半導体装置１，１ａ，１ｂと異なるだけで、他の構成は半導体装置１，１ａ，１ｂと同じ構成であってよい。半導体装置１ｃでは、補強材３３の庇部分が第２の樹脂の上に覆い被さっているので、フィレット部４０ｂと第２充填部４１が蓋部３１側に変形するのを防止する効果がある。尚、第４の実施形態の半導体装置１ｃの製造方法は、第１の実施形態乃至第３の実施形態の各半導体装置の製造方法と同じであり、説明は省略する。
次に、本発明の第５の実施形態について説明する。
図５は、本発明の半導体装置の第５の実施形態を示す図で、（ａ）は蓋部を外した状態の平面図であり、（ｂ）及び（ｃ）はいずれも蓋部が取り付けられた状態でそれぞれ（ａ）のＢ−Ｂ’線に沿った位置での部分断面図及び（ａ）のＣ−Ｃ’線に沿った位置での断面図である。図５（ａ）乃至（ｃ）を参照すると、本実施形態の半導体装置１ｄは、半導体チップ２０と、半導体チップ２０が第１の面にフリップチップ接続された搭載用基板１０と、半導体チップ２０と搭載用基板１０との対向領域の隙間に第１の樹脂が充填されたアンダーフィル部４０ａと半導体チップ２０と搭載用基板１０との対向領域から第１の樹脂が延在したフィレット部４０ｂとを有する第１充填部４０と、半導体チップ２０を囲む枠状の補強材３４と、この補強材３４の第１の端面を搭載用基板１０に接着する第１の接着材４２と、補強材３４及び補強材３４で囲まれた領域を覆う蓋部３１と、蓋部３１を半導体チップ２０の裏面及び補強材３１の第１の端面と反対側の第２の端面に接着する第２の接着材４３と、補強材３４，半導体チップ２０の側面，搭載用基板１０及び第１充填部４０のフィレット部４０ｂで囲まれる空間に第２の樹脂を充填して形成された第２充填部４１を備える。第５の実施形態の半導体装置１ｄの構成は半導体装置１の構成とほとんど同じであるが、唯一異なる点は、補強材３４の４つのコーナー部の第１の端面側に溝部３４ａが形成されており、この溝部３４ａにも第２の樹脂が充填されている点である。矩形状の半導体装置においては、対角線の長さが最も大きいので膨張・収縮による影響が出やすい。半導体装置１ｄでは、上記構造により膨張・収縮による影響を抑制する効果が得られている。
本実施形態の半導体装置１ｄでは、補強材３４の材料として、熱膨張率がＡｌ、Ｃｕ、ＳＵＳのように搭載用基板１０に近い材料を用いるのが好ましい。搭載用基板１０と補強材３４の溝部３４ａ以外の部分、すなわち辺央部分との接着には、第１の接着材４２を用いてもよいが第２の樹脂４１を使用するのがより好ましい。また、コーナー部に設けられた溝部３４ａには、第２の樹脂が充填される。この第５の実施形態の構造による作用的特徴は、搭載用基板１０及び補強材３４の熱膨張特性をほぼ一致させると共に溝部３４ａに第２の樹脂を充填することによって搭載用基板１０の反りを抑えつつ半導体チップ２０直下の搭載用基板１０の反りを上述した第１充填部４０と第２充填部４１で抑制している。
次に、本実施形態の半導体装置１ｄの製造方法について説明する。半導体装置１ｄの第１の製造方法は、第１の実施形態の半導体装置１の製造方法とほぼ同様であるので、異なる点のみについて説明する。第１の異なる点は、第１の端面が平坦な補強材３０の代わりに第１の端面の各コーナー部に溝部３４ａが形成された補強材３４を用いる点である。第２の異なる点は、補強材３４を用いることに伴うものであって、第１の接着材４２または第２の樹脂を枠状の補強材３４の形状と一致するように口字状に塗布し、更に溝部３４ａに対応する位置に第２の樹脂を重ねて塗布した後、補強材３４を第１の接着材４２または第２の樹脂が口字状に塗布された部分に位置合わせして第１の端面が第１の接着材４２または第２の樹脂４１と接するように載置する点である。他は、半導体装置１の製造方法と同様にして製造できる。
次に、半導体装置１ｄの第２の製造方法について図１０（ａ）乃至（ｅ）、図１１（ａ）及び（ｂ）並びに図１２（ａ）及び（ｂ）を参照して説明する。先ず、搭載用基板１０及び補強材３４（但し、図１０（ａ）では図示せず）を準備する。搭載用基板１０の第１の面上には、搭載される半導体チップ２０のチップ電極２１と対応する位置に形成された内部ランド電極１１と、第１の面と反対側の第２の面上に形成された外部ランド電極１２とを備え、互いに対応する内部ランド電極１１と外部ランド電極１２が基板内配線１５により接続されている（図１０（ａ））。
次に、搭載用基板１０の周縁部に熱膨張率が１６〜２２ｐｐｍ程度、弾性率が１１〜１２ＧＰａの第１の接着材４２を、予め準備してある枠状の補強材３４の形状と一致するように口字状に塗布した後、補強材３４を第１の接着材４２が塗布された部分に位置合わせして第１の端面が第１の接着材４２と接するように載置し、１２５℃程度で約１５分間仮キュアする（図１０（ｂ））。この状態では、補強材３０は搭載用基板１０に接着されているが、第１の接着材４２は熱硬化反応して、ゲル化が進行し一部固体化しているが未だ完全には固化していない。尚、第１の接着材４２は、例えばエポキシ系、ポリオレフィン系、シリコン系、シアネートエステル系、ポリイミド系、ポリノルボルネン系を含む樹脂群の中から選択された樹脂材料を主成分として、熱膨張率と弾性率が所望の値になるように無機質フィラーを適量混入させて調整してある。また、補強材３４の材料は、熱膨張率が搭載用基板１０の熱膨張率に近いＣｕ、ＳＵＳ（フェライト系ステンレス鋼）、Ａｌ等を含むグループの中から選択するのが好ましい。
次に、チップ電極２１上にバンプ電極２２が接着された半導体チップ２０を、各バンプ電極２２が対応する内部ランド電極１１と接するように位置決め載置して、例えば窒素雰囲気中で２５０℃に加熱して搭載用基板１０の内部ランド電極１１にフリップチップ接続する（図１０（ｃ））。
次に、半導体チップ２０と搭載用基板１０との隙間にディイスペンサ等で第１の樹脂を滴下方法で注入・充填した後、１００℃程度で約１０分仮キュアして第１充填部４０を形成する（図１０（ｄ））。この状態では第１の樹脂も熱硬化反応して、ゲル化が進行し一部固体化しているが未だ完全には固化していない。尚、第１の樹脂は、例えばエポキシ系樹脂を熱膨張率が３２ｐｐｍ程度、弾性率が９ＧＰａ程度になるように調整したものである。第１の樹脂がこの特性であれば、流動性が１０００〜４００００ＣＰＳ（centipoises ）でありアンダーフィル部４０ａにボイドを発生させることなく注入・充填できる。このとき、第１の樹脂により、半導体チップ２０と搭載用基板１０との隙間のアンダーフィル部４０ａと共にこのアンダーフィル部４０ａから半導体チップ２０の周囲に延びるフィレット部４０ｂも形成される。但し、フィレット部４０ｂは補強材３４まで達することはなく、この時点ではフィレット部４０ｂと補強材３０との間に搭載用基板１０の第１の面が露出している。
次に、半導体チップ２０の裏面及び補強材３４の第２の端面に第２の接着材４３を塗布した後（図１０（ｅ））、蓋部３１を補強材３４で囲まれた領域全体を覆うように載置し、１５０℃程度で、３０分間程度加熱して第２の接着材４３を仮キュアして蓋部３１を接着させる（図１１（ａ）及び（ｂ））。尚、第２の接着材４３としては、熱膨張率が５０〜１００ｐｐｍ程度の例えばエポキシ系樹脂を用いることができる。また、第２の接着材４３の場合は、無機質フィラーとしてＡｇ、Ｃｕ粉末等を適量混入しておけば第２の接着材４３の熱伝導性が向上し、より好ましい。
次に、補強材３４のコーナー部に形成された溝部３４ａの２ヶ所に加温圧入ノズル６０を接触させて、半導体チップ２０の側面，補強材３４の内壁，蓋部３１，搭載用基板１０及びフィレット部４０ｂで囲まれた空間に第２の樹脂を注入・充填して第２充填部４１を形成する（図１２（ａ）及び（ｂ））。尚、前述の空間に第２の樹脂を注入・充填する方法としては、トランスファーモールドで圧入する方法を用いることもできる。
次に、全体を約１７５℃まで緩やかに昇温させた後、更に約１７５℃の状態を６０分程度維持して本キュアすることで、第１充填部４０の第１の樹脂，第２充填部４１の第２の樹脂，第１の接着材４２及び第２の接着材４３を全て完全に硬化させる。その後、搭載用基板１０の外部ランド電極１２に外部端子となる例えば半田パンプ１３を一般的な方法で接着して、図５に示すような半導体装置１ｄが完成する。
次に、本発明の半導体装置の第６の実施形態について説明する。
図６は、本発明の半導体装置の第６の実施形態の断面図で、図１（ｂ）に相当する図である。本実施形態の半導体装置１ｅは、第１の実施形態の半導体装置１の補強材３０を、有機材料の樹脂で形成された補強材３５に替えただけで、他の構成は全て半導体装置１と同じである。本実施形態の半導体装置１ｅの製造方法は、樹脂製の補強材３５を例えばトランスファー封止により予め製作して準備しておけば、その他の製造手順は図１３（ａ）乃至（ｅ）並びに図１４（ａ）及び（ｂ）に示すように第１の実施形態の半導体装置１の製造方法と同じであり、詳細な説明は省略する。概略を説明すれば、先ず搭載用基板１０に第１の接着材４２を塗布し、樹脂製補強材３５を載置して仮キュアする。次に半導体チップ２０を内部ランド電極１１にフリップチップ接続して、第１の樹脂を充填し仮キュアして第１充填部４０を形成する。次に、半導体チップ２０の側面，補強材３５の内壁，搭載用基板１０及びフィレット部４０ｂで囲まれた空間に第２の樹脂を注入・充填して第２充填部４１を形成した後、半導体チップ２０の裏面と補強材３５の第２の端面に第２の接着材４３を塗布して蓋部３１を載置し、本キュアして第１の接着材４２、第１充填部４０の第１の樹脂、第２充填部４１の第２の樹脂及び第２の接着材４３を完全に硬化させて半導体装置１ｅが完成する。
尚、本実施形態の半導体装置１ｅの他の製造方法としては、搭載用基板１０をトランスファー封止用金型に載置して搭載用基板１０に一体的に樹脂製補強材３５を形成する方法も適用できる。この方法により図１３（ｂ）の形状が実現でき、その後は第１の実施形態の製造方法と同じ方法で処理できる。この方法によれば、製造工程の省力化ができる。
次に、本発明の半導体装置の第７の実施形態について説明する。
図７は、本発明の半導体装置の第７の実施形態の断面図で、図１（ｂ）に相当する図である。本実施形態の半導体装置１ｆは、第１の実施形態の半導体装置１の補強材３０を、有機材料の樹脂で形成され且つ開口部が逆テーパ状の補強材３６に替えただけで、他の構成は全て半導体装置１と同じである。本実施形態の半導体装置１ｆでは第２充填部４１の上に補強材３６が庇状に覆い被さっている。この構造によってフィレット部４０ｂと第２充填部４１が蓋部３１側に変形するのを抑制できる効果がある。本実施形態の半導体装置１ｆの製造方法は、第６の実施形態の半導体装置１ｅの製造方法と同じである。
以上説明したように、本発明によれば搭載用基板上に半導体チップをフリップチップ接続し、その搭載用基板と半導体チップの隙間に第１の樹脂を充填して第１充填部を形成し、半導体チップの周囲を囲むように補強材を取り付けて蓋部の支持体とした場合に、搭載用基板，半導体チップの側面，補強材及び蓋部で囲まれる空間に第１の樹脂よりも低熱膨張率の第２の樹脂を充填・硬化して第２充填部が形成してあるために、第１充填部の膨張・収縮による搭載用基板の上下方向の動きを第２充填部が抑制し、温度サイクルによるチップ電極や内部ランド電極の剥離や半田バンプのクラックの発生を防止できる。また、製造の初期に搭載用基板の強度を補強できるために製造工程中のハンドリング性を改善すると共に反りを抑えることができる。更に、各接着材及び各樹脂を各工程で仮キュアしておき、最後に本キュアして完全に硬化することで製造後の反りを最小に抑えることができる。
具体的には、例えば図１７（ａ）乃至（ｅ）は、それぞれ本発明の第１の実施形態乃至第５の実施形態の各半導体装置における搭載用基板の反りの状態を模式的に示す図である。尚、比較のために従来の半導体装置の搭載用基板の反りの状態を図１７（ｆ）に模式的に示している。図１７（ａ）乃至（ｆ）において、破線が搭載用基板の反りの状態を示している。図１７（ａ）乃至（ｅ）から分かるとおり、本発明の各実施形態の半導体装置の搭載用基板の反り量の最大値Wa, Wb, Wc, Wd及びWeは、いずれも従来の半導体装置の搭載用基板の反り量の最大値Wfよりも十分小さくなっていることが分かる。
また、図１８は、本発明の第１の実施形態の構造を備えた半導体装置のサンプル（半導体チップのサイズ：17.3mm×17.3mm、搭載用基板の厚さ：約１．０ｍｍ、搭載用基板のサイズ：50mm×50mm）について、当該サンプルの温度を変化させたときの半導体装置の反り量、具体的には搭載用基板の反り量、の実測結果を示すグラフである。尚、図１８には比較例として、従来構造の半導体装置（但し、半導体チップのサイズ、搭載用基板の厚さ及び搭載用基板のサイズは上記本発明のサンプルと同じ）の反り量も共に示してある。図１８から分かるとおり、温度サイクル試験における搭載用基板の反りの程度も、本発明の構造を備えた半導体装置の方が従来構造の半導体装置の場合よりも大幅に抑制されていることが分かる。
また、第２の実施形態のように搭載用基板に補強材を固着する第１の接着材として、第２の樹脂を用いることにより、第１充填部の膨張・収縮による搭載用基板の上下方向の動きを一層抑制することができ、温度サイクルによるチップ電極や内部ランド電極の剥離や半田バンプのクラックの発生をより効果的に防止できる。
また、第５の実施形態のように補強材の第１の端面の４隅に溝部を形成し、この溝部に低熱膨張率の第２の樹脂を充填して補強材と搭載用基板の接着材の一部として用いることで、矩形形状の半導体装置で最も寸法が大きい対角線方向の膨張収縮の影響を一層抑制することができ、やはり温度サイクルによるチップ電極や内部ランド電極の剥離や半田バンプのクラックの発生をより効果的に防止できる。また、第５の実施形態の第２の製造方法によれば、蓋部３１を先に取り付けてから第２の樹脂を注入・硬化させて第２充填部４１を形成しているので第２の樹脂が完全に充填でき蓋部３１と第２充填部４１との間に空隙４７ができず搭載用基板１０の変形を抑制することができる。
本発明の半導体装置の第１の実施形態を示す図で、（ａ）及び（ｂ）はそれぞれ蓋部を外した状態の平面図及び（ａ）のＡ１−Ａ１’線に沿った位置で蓋部が取り付けられた状態の断面図である。 本発明の半導体装置の第２の実施形態を示す図で、第１の実施形態の図１（ｂ）に相当する断面図である。 本発明の半導体装置の第３の実施形態を示す図で、（ａ）蓋部を外した状態の平面図であり、（ｂ）及び（ｃ）は（ａ）のＡ２−Ａ２’線に沿った位置で蓋部が取り付けられた状態の断面図及び（ｂ）の補強材と搭載用基板との接着部の部分拡大断面図である。 本発明の半導体装置の第４の実施形態を示す図で、第１の実施形態の図１（ｂ）に相当する断面図である。 本発明の半導体装置の第５の実施形態を示す図で、（ａ）は蓋部を外した状態の平面図であり、（ｂ）及び（ｃ）はいずれも蓋部が取り付けられた状態でそれぞれ（ａ）のＢ−Ｂ’線に沿った位置の部分断面図及び（ａ）のＣ−Ｃ’線に沿った位置の断面図である。 本発明の半導体装置の第６の実施形態を示す図で、第１の実施形態の図１（ｂ）に相当する断面図である。 本発明の半導体装置の第７の実施形態を示す図で、第１の実施形態の図１（ｂ）に相当する断面図である。 （ａ）乃至（ｅ）は、第１の実施形態の半導体装置の製造方法を説明するための図で、図１（ａ）のＡ１−Ａ１’線に沿った位置での工程毎断面図である。 （ａ）乃至（ｃ）は、第１の実施形態の半導体装置の製造方法を説明するための図で、図１（ａ）のＡ１−Ａ１’線に沿った位置での図８に続く工程毎断面図である。 （ａ）乃至（ｅ）は、第５の実施形態の半導体装置の製造方法を説明するための図で、図５（ａ）のＡ２−Ａ２’線に沿った位置の工程毎断面図である。 （ａ）及び（ｂ）は、第５の実施形態の半導体装置の製造方法を説明するための図で、いずれも図１０に続く同一工程の図で、それぞれ図５（ａ）のＡ２−Ａ２’線に沿った位置の断面図及びＣ−Ｃ’線に沿った位置の断面図である。 （ａ）及び（ｂ）は、第５の実施形態の半導体装置の製造方法を説明するための図で、いずれも図１１に続く第２の樹脂を充填する工程の図であり、（ａ）は加温圧入ノズルが接続された状態の平面図、（ｂ）は（ａ）のＤ−Ｄ’線に沿った位置の断面図である。 第６の実施形態の半導体装置の製造方法を説明するための図で、図１（ａ）のＡ１−Ａ１’線に沿った位置での工程毎断面図である。 第６の実施形態の半導体装置の製造方法を説明するための図１３に続く図で、図１（ａ）のＡ１−Ａ１’線に沿った位置での工程毎断面図である。 第７の実施形態の半導体装置の製造方法を説明するための図で、図１（ａ）のＡ１−Ａ１’線に沿った位置での工程毎断面図である 第７の実施形態の半導体装置の製造方法を説明するための図１５に続く図で、図１（ａ）のＡ１−Ａ１’線に沿った位置での工程毎断面図である （ａ）乃至（ｅ）はそれぞれ本発明の各実施形態の構造の半導体装置における搭載用基板の反りの状態を模式的に示す図であり、（ｆ）は比較のために従来構造の半導体装置の搭載用基板の反りの状態を模式的に示す図である。 本発明による構造を備えた半導体装置の温度を変化させたときの半導体装置の反り量の実測結果を示すグラフである。 （ａ）は従来構造の半導体装置で、蓋部を外した状態の平面図であり、（ｂ）は、（ａ）のＥ−Ｅ’線に沿った位置で蓋部が取り付けられた状態の断面図である。 従来の半導体装置の製造方法を説明するための図で、図１９のＥ−Ｅ’線に沿った位置での工程毎断面図である。 従来の半導体装置の製造方法を説明するための図２０に続く図で、図１９のＥ−Ｅ’線に沿った位置での工程毎断面図である。 温度サイクル試験による従来構造の半導体装置の反りの状態を模式的に示す図である。 従来構造の半導体装置のバンプ電極周辺の拡大断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 半導体装置
１０ 搭載用基板
１１ 内部ランド電極
１２ 外部ランド電極
１３ 半田バンプ
１５ 基板内配線
２０ 半導体チップ
２１ チップ電極
２２ バンプ電極
３０ 補強材
３１，３２，３３，３４，３５，３６ 蓋部
３４ａ 溝部
４０ 第１充填部
４０ａ アンダーフィル部
４０ｂ フィレット部
４１ 第２充填部
４２，４２ａ 第１の接着材
４３ 第２の接着材
４７ 空隙
５０ 凸部
６０ 加温圧入ノズル

Claims (22)

  1. 半導体チップと、
    この半導体チップが第１の面にフリップチップ接続された搭載用基板と、
    前記半導体チップと前記搭載用基板との間に第１の樹脂が充填されたアンダーフィル部とこのアンダーフィル部から前記第１の樹脂が延在したフィレット部とを有する第１充填部と、
    前記半導体チップを囲む枠状の補強材と、
    この補強材の第１の端面を前記搭載用基板に接着する第１の接着材と、
    前記補強材で囲まれた領域を覆う蓋部と、
    この蓋部を前記半導体チップの裏面及び前記補強材の第１の端面と反対側の第２の端面に接着する第２の接着材と、
    前記半導体チップの側面，前記搭載用基板及び前記フィレット部で囲まれる空間に前記第１の樹脂と異なる第２の樹脂を充填した第２充填部と、を備えることを特徴とする半導体装置。
  2. 前記半導体チップの平面形状が矩形であり、前記第１の端面と前記搭載用基板との間であって前記半導体チップの平面形状の仮想的な対角線の延長部との交差領域を含む所定の対角領域に前記第２の樹脂が充填されている請求項１記載の半導体装置。
  3. 前記補強材は、前記第１の端面の前記対角領域が凹部となっている請求項２記載の半導体装置。
  4. 前記第１の接着材の厚さは、厚い部分と薄い部分が混在している請求項１乃至３いずれか１項に記載の半導体装置。
  5. 前記第１の端面は、前記搭載用基板に対向して凹部と凸部とが混在している請求項１乃至４いずれか１項に記載の半導体装置。
  6. 前記搭載用基板と前記凹部との間に前記第１の接着材が充填されている請求項５記載の半導体装置。
  7. 前記搭載用基板と前記凹部との間に前記第２の樹脂が充填されている請求項５記載の半導体装置。
  8. 前記搭載用基板が前記補強材と対向する領域に第１の金属層を備えると共に、前記補強材が前記凸部の表面に第２の金属層を備え、前記搭載用基板と前記凸部とが低融点合金で接続されている請求項５乃至７いずれか１項に記載の半導体装置。
  9. 前記第２充填部は、前記補強材の内壁と、前記フィレット部と、前記搭載用基板と前記半導体チップの側壁に接触している請求項１乃至８いずれか１項に記載の半導体装置。
  10. 前記第２充填部が、蓋部の内壁とも接触している請求項９記載の半導体装置。
  11. 前記第２の樹脂の弾性率は、前記第１の樹脂の弾性率よりも大きい請求項１乃至１０いずれか１項に記載の半導体装置。
  12. 前記第２の樹脂の熱膨張率が前記第１の樹脂の熱膨張率よりも小さい請求項１乃至１１いずれか１項に記載の半導体装置。
  13. 前記第１の接着材が前記第２の樹脂からなる請求項１乃至１２いずれか１項に記載の半導体装置。
  14. 前記第２の樹脂の熱膨張率が前記第１の接着材の熱膨張率よりも小さい請求項１乃至１２いずれか１項に記載の半導体装置。
  15. 前記補強材は、Ｃｕ、ＳＵＳ、Ａｌ、アルミナ、シリコン、窒化アルミニウム及び樹脂を含むグループの中から選択された材料で形成されている請求項１乃至１４いずれか１項に記載の半導体装置。
  16. 前記第１の樹脂と前記第２の樹脂はいずれも、エポキシ系、ポリオレフィン系、シリコン系、シアネートエステル系、ポリイミド系、ポリノルボルネン系を含む樹脂群の中から選択された樹脂を主成分とする請求項１乃至１５いずれか１項に記載の半導体装置。
  17. 前記搭載用基板と前記第１の端面の間に、前記第１の接着材と異なるギャップ部材が部分的に配置されている請求項１乃至４いずれか１項に記載の半導体装置。
  18. 前記ギャップ部材は、低融点合金からなる請求項１７記載の半導体装置。
  19. 搭載用基板に補強材を接着する工程と、搭載用基板に半導体チップを接続する工程と、第１の樹脂を充填・硬化する工程と、第２の樹脂を充填・硬化する工程と、蓋部を取り付ける工程と、半田バンプを接続する工程とを備え、少なくとも前記搭載用基板に補強材を接着する工程を第１番目の工程とし、前記搭載用基板に半導体チップを接続する工程を２番目の工程としたことを特徴とする半導体装置の製造方法。
  20. 前記搭載用基板に補強材を接着する工程は第１の接着材を前記搭載用基板に塗布するステップと、前記補強材を前記第１の接着材の上に載置した後前記第１の接着材を半硬化させるステップを含み、
    前記第１の樹脂を充填・硬化する工程は前記第１の樹脂を前記半導体チップと前記搭載用基板との隙間に充填するステップと、前記第１の樹脂を半硬化させるステップを含み、
    前記第２の樹脂を充填・硬化する工程は前記第２の樹脂を充填するステップと、前記第２の樹脂を半硬化させるステップを含み、
    前記蓋部を取り付ける工程は第２の接着材を塗布するステップと、前記蓋部を前記第２の接着材の上に載置するステップと、前記第２の接着材を硬化させるステップを含み、
    前記第２の接着材を硬化させるステップにおいて、前記第１の接着材，前記第２の接着材，前記第１の樹脂及び前記第２の樹脂の全てが本硬化される請求項１９記載の半導体装置の製造方法。
  21. 搭載用基板に補強材を接着する工程と、搭載用基板に半導体チップを接続する工程と、第１の樹脂を充填・硬化する工程と、第２の樹脂を充填・硬化する工程と、蓋部を取り付ける工程と、半田バンプを接続する工程とを備え、前記第２の樹脂の充填・硬化する工程は蓋部を取り付ける工程の後に実施することを特徴とする半導体装置の製造方法。
  22. 前記搭載用基板に補強材を接着する工程は第１の接着材を前記搭載用基板に塗布するステップと、前記補強材を前記第１の接着材の上に載置した後前記第１の接着材を半硬化させるステップを含み、
    前記第１の樹脂を充填・硬化する工程は前記第１の樹脂を前記半導体チップと前記搭載用基板との隙間に充填するステップと、前記第１の樹脂を半硬化させるステップを含み、
    前記第２の樹脂を充填・硬化する工程は前記第２の樹脂を充填するステップと、前記第２の樹脂を半硬化させるステップを含み、
    前記蓋部を取り付ける工程は第２の接着材を塗布するステップと、前記蓋部を前記第２の接着材の上に載置するステップと、前記第２の接着材を硬化させるステップを含み、
    前記第２の樹脂を硬化させるステップにおいて、前記第１の接着材，前記第２の接着材，前記第１の樹脂及び前記第２の樹脂の全てが本硬化される請求項２１記載の半導体装置の製造方法。
JP2003411921A 2003-02-03 2003-12-10 半導体装置及びその製造方法 Expired - Fee Related JP4390541B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003411921A JP4390541B2 (ja) 2003-02-03 2003-12-10 半導体装置及びその製造方法
US10/763,554 US7728440B2 (en) 2003-02-03 2004-01-23 Warp-suppressed semiconductor device
TW093102258A TWI243457B (en) 2003-02-03 2004-02-02 Warp-suppressed semiconductor device
KR1020040006563A KR100549313B1 (ko) 2003-02-03 2004-02-02 휘어짐 방지 반도체 장치
US12/785,292 US8324718B2 (en) 2003-02-03 2010-05-21 Warp-suppressed semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003026485 2003-02-03
JP2003411921A JP4390541B2 (ja) 2003-02-03 2003-12-10 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2004260138A true JP2004260138A (ja) 2004-09-16
JP2004260138A5 JP2004260138A5 (ja) 2005-06-09
JP4390541B2 JP4390541B2 (ja) 2009-12-24

Family

ID=32775214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411921A Expired - Fee Related JP4390541B2 (ja) 2003-02-03 2003-12-10 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US7728440B2 (ja)
JP (1) JP4390541B2 (ja)
KR (1) KR100549313B1 (ja)
TW (1) TWI243457B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
JP2007227550A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2008010690A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd スティフナ付き基板およびその製造方法
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
US7495346B2 (en) 2006-12-13 2009-02-24 International Business Machines Corporation Semiconductor package
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US7663254B2 (en) 2007-08-21 2010-02-16 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing the same
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP2013239660A (ja) * 2012-05-17 2013-11-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
US9385092B2 (en) 2012-09-21 2016-07-05 Socionext Inc. Semiconductor device, electronic device and method for fabricating the semiconductor device
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US7517728B2 (en) * 2004-03-31 2009-04-14 Cree, Inc. Semiconductor light emitting devices including a luminescent conversion element
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US20060057763A1 (en) * 2004-09-14 2006-03-16 Agency For Science, Technology And Research Method of forming a surface mountable IC and its assembly
JP2007035688A (ja) * 2005-07-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US7585702B1 (en) 2005-11-08 2009-09-08 Altera Corporation Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
JP2007273583A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
CN101502193B (zh) * 2006-07-25 2011-09-21 松下电器产业株式会社 电路板和移动电子设备
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
US20080142956A1 (en) * 2006-12-19 2008-06-19 Cambou Bertrand F Stress management in BGA packaging
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP2008210827A (ja) * 2007-02-23 2008-09-11 Nec Electronics Corp 半導体装置および配線基板、ならびにそれらの製造方法
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US8030761B2 (en) * 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
US7842552B2 (en) * 2007-10-12 2010-11-30 International Business Machines Corporation Semiconductor chip packages having reduced stress
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8338936B2 (en) 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
TWI466242B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 具有護桿的半導體封裝體結構
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
JP2012009713A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP5636265B2 (ja) * 2010-11-15 2014-12-03 新光電気工業株式会社 半導体パッケージ及びその製造方法
TWI490117B (zh) * 2010-11-24 2015-07-01 Nat Univ Tsing Hua 具氮化鋁薄膜之熱擴散元件及其製作方法
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
DE102011086048A1 (de) 2011-04-07 2012-10-11 Continental Teves Ag & Co. Ohg Gehäuseseitige Trennschicht zur Stressentkopplung von vergossenen Elektroniken
US8288208B1 (en) * 2011-07-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for semiconductor packages with improved warpage
US9343430B2 (en) * 2011-09-02 2016-05-17 Maxim Integrated Products, Inc. Stacked wafer-level package device
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
US9257364B2 (en) 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
JP2014013836A (ja) * 2012-07-04 2014-01-23 Ps4 Luxco S A R L 半導体装置
US8796072B2 (en) * 2012-11-15 2014-08-05 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US8901732B2 (en) * 2013-03-12 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
DE112014001274T5 (de) * 2013-03-13 2015-12-17 Ps4 Luxco S.A.R.L. Halbleitervorrichtung
US8928014B2 (en) 2013-03-15 2015-01-06 Cooledge Lighting Inc. Stress relief for array-based electronic devices
US8878350B1 (en) * 2013-04-12 2014-11-04 Maxim Integrated Products, Inc. Semiconductor device having a buffer material and stiffener
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9089051B2 (en) 2013-06-27 2015-07-21 International Business Machines Corporation Multichip module with stiffening frame and associated covers
US9099454B2 (en) * 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
WO2015046209A1 (ja) * 2013-09-27 2015-04-02 京セラ株式会社 蓋体、パッケージおよび電子装置
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
WO2015053801A1 (en) 2013-10-10 2015-04-16 Intel Corporation Using materials to increase structural rigidity, decrease size, improve safety, enhance thermal performance and speed charging in small form factor devices
EP2881987A1 (en) * 2013-12-06 2015-06-10 Ka Wa Cheung System and method for manufacturing a fabricated carrier
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US9805997B2 (en) * 2014-01-27 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices with encapsulant ring
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
JP2015220241A (ja) * 2014-05-14 2015-12-07 株式会社村田製作所 電子部品モジュール
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
JP2016004888A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US20160172313A1 (en) * 2014-12-16 2016-06-16 Nantong Fujitsu Microelectronics Co., Ltd. Substrate with a supporting plate and fabrication method thereof
JP2018085353A (ja) * 2015-03-24 2018-05-31 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
TWI628725B (zh) * 2015-11-23 2018-07-01 精材科技股份有限公司 晶片封裝體及其製造方法
US9947603B2 (en) 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US10049896B2 (en) * 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
CN109727935A (zh) * 2016-04-08 2019-05-07 Oppo广东移动通信有限公司 一种芯片封装结构、终端设备及方法
US10177060B2 (en) * 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
US10629557B2 (en) * 2016-12-30 2020-04-21 Intel Corporation Improving mechanical and thermal reliability in varying form factors
US11362044B2 (en) * 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11264337B2 (en) * 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
CN108695265A (zh) * 2017-04-11 2018-10-23 财团法人工业技术研究院 芯片封装结构及其制造方法
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US10403581B2 (en) * 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
US10468318B2 (en) * 2018-01-29 2019-11-05 Cisco Technology, Inc. Stiffener for providing uniformity in microelectronic packages
KR102397902B1 (ko) * 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
US10636746B2 (en) 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法
US11075133B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
CN110660752A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置封装体及其制造方法
US10510668B1 (en) * 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
JP2021077710A (ja) * 2019-11-06 2021-05-20 キヤノン株式会社 電子モジュールの製造方法、電子モジュール、及び電子機器
KR20210075270A (ko) * 2019-12-12 2021-06-23 삼성전자주식회사 반도체 모듈
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US11699668B2 (en) * 2021-05-12 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same
US11894320B2 (en) * 2021-08-30 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package with stress reduction design and method of forming the same
US11948809B2 (en) * 2021-09-14 2024-04-02 Delphi Technologies Ip Limited Method for underfilling using spacers
DE102021126041B3 (de) 2021-10-07 2022-12-01 Infineon Technologies Ag Flip-chip-gehäuse und verfahren zur herstellung eines flip-chip-gehäuses
CN115116860A (zh) * 2022-06-17 2022-09-27 北京比特大陆科技有限公司 芯片封装方法及芯片
CN115023061B (zh) * 2022-06-30 2024-04-30 天津津航计算技术研究所 一种印制板组件加固方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JPH0661383A (ja) 1992-08-11 1994-03-04 Fujitsu Ltd 半導体装置
WO1996042107A1 (en) * 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2991172B2 (ja) 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6117352A (en) * 1997-11-20 2000-09-12 Lsi Logic Corporation Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
JP3519285B2 (ja) 1998-09-28 2004-04-12 松下電器産業株式会社 半導体装置
JP3941262B2 (ja) * 1998-10-06 2007-07-04 株式会社日立製作所 熱硬化性樹脂材料およびその製造方法
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP3633819B2 (ja) 1999-03-11 2005-03-30 信越化学工業株式会社 フリップチップ型半導体装置のアンダーフィル材による封止方法
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
JP3384359B2 (ja) 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6437436B2 (en) * 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
JP3459804B2 (ja) 2000-02-28 2003-10-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6576495B1 (en) * 2000-08-30 2003-06-10 Micron Technology, Inc. Microelectronic assembly with pre-disposed fill material and associated method of manufacture
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6512295B2 (en) * 2001-03-01 2003-01-28 International Business Machines Corporation Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6744132B2 (en) * 2002-01-29 2004-06-01 International Business Machines Corporation Module with adhesively attached heat sink
US6825556B2 (en) * 2002-10-15 2004-11-30 Lsi Logic Corporation Integrated circuit package design with non-orthogonal die cut out
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6768209B1 (en) * 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US20050029675A1 (en) * 2003-03-31 2005-02-10 Fay Hua Tin/indium lead-free solders for low stress chip attachment
US20050082650A1 (en) * 2003-10-21 2005-04-21 Kooi Chee C. Integrated circuit packaging system
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
US7081669B2 (en) * 2003-12-04 2006-07-25 Intel Corporation Device and system for heat spreader with controlled thermal expansion
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
US6894400B1 (en) * 2004-05-25 2005-05-17 Agere Systems Inc. Robust electronic device packages

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
JP2007227550A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置及びその製造方法
US8004096B2 (en) 2006-02-22 2011-08-23 Fujitsu Limited Semiconductor device and a manufacturing method thereof
JP4714598B2 (ja) * 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
JP2008010690A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd スティフナ付き基板およびその製造方法
US7531386B2 (en) 2006-12-13 2009-05-12 International Business Machines Corporation Semiconductor package
US7495346B2 (en) 2006-12-13 2009-02-24 International Business Machines Corporation Semiconductor package
US7517731B2 (en) 2006-12-13 2009-04-14 International Business Machines Corporation Semiconductor package
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
US7663254B2 (en) 2007-08-21 2010-02-16 Nec Electronics Corporation Semiconductor apparatus and method of manufacturing the same
US8405187B2 (en) 2008-02-11 2013-03-26 Globalfoundries Inc. Chip package with channel stiffener frame
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
US7782620B2 (en) 2008-05-30 2010-08-24 Kabushiki Kaisha Toshiba Electronic apparatus
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
JP2013239660A (ja) * 2012-05-17 2013-11-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US9385092B2 (en) 2012-09-21 2016-07-05 Socionext Inc. Semiconductor device, electronic device and method for fabricating the semiconductor device
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
JP4390541B2 (ja) 2009-12-24
US7728440B2 (en) 2010-06-01
KR100549313B1 (ko) 2006-02-02
US8324718B2 (en) 2012-12-04
US20040150118A1 (en) 2004-08-05
TW200423338A (en) 2004-11-01
TWI243457B (en) 2005-11-11
KR20040071067A (ko) 2004-08-11
US20100230797A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP4390541B2 (ja) 半導体装置及びその製造方法
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
JP2010251347A (ja) 半導体装置の製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP2001244362A (ja) 半導体装置
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2000323624A (ja) 半導体装置およびその製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2007227608A (ja) 半導体装置および半導体装置の製造方法
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
JP2003133656A (ja) 半導体素子の実装構造
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JP3234062B2 (ja) 半導体パッケージおよびその製造方法
JP2001007257A (ja) 半導体装置および半導体装置の製造方法
JP2007096028A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees