JP2007227550A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007227550A
JP2007227550A JP2006045625A JP2006045625A JP2007227550A JP 2007227550 A JP2007227550 A JP 2007227550A JP 2006045625 A JP2006045625 A JP 2006045625A JP 2006045625 A JP2006045625 A JP 2006045625A JP 2007227550 A JP2007227550 A JP 2007227550A
Authority
JP
Japan
Prior art keywords
stiffener
substrate
semiconductor device
semiconductor element
reinforcing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006045625A
Other languages
English (en)
Other versions
JP4714598B2 (ja
Inventor
Kenji Fukusono
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006045625A priority Critical patent/JP4714598B2/ja
Priority to US11/488,640 priority patent/US8004096B2/en
Priority to TW095126361A priority patent/TWI318442B/zh
Priority to CNB2006101095856A priority patent/CN100530613C/zh
Publication of JP2007227550A publication Critical patent/JP2007227550A/ja
Application granted granted Critical
Publication of JP4714598B2 publication Critical patent/JP4714598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moving Of Heads (AREA)

Abstract

【課題】本発明はスティフナを用いて強度を高めた半導体装置及びその製造方法に関し、反りの発生を有効に抑制することを課題とする。
【解決手段】基板１２と、この基板１２にフリップチップ接合された半導体素子１３と、基板１２の半導体素子１３の外周位置に配置された第１のスティフナ１４と、基板上１２の半導体素子１３と第１のティフナ１４との間に配設された補強樹脂１５とを有する半導体装置において、補強樹脂１５を補強する第２のスティフナ１６を第２のスティフナ１６内に配設する。
【選択図】図３

Description

本発明は半導体装置及びその製造方法に係り、特にスティフナを用いて強度を高めた半導体装置及びその製造方法に関する。
近年、絶縁フィルムを半導体装置の基板として使用し、これに半導体チップを搭載した構造の半導体装置が提供されている。この半導体装置は、細密配線化及び素子搭載時における低背化を図れる等の利点があるものの、絶縁フィルムを使用するために素子搭載後における半導体装置に反りが発生するという問題がある。このため、基板上にスティフナ（補強のための板）を配設することにより基板の剛性を高め、これにより半導体装置に反りが発生することを抑制することが行われている（特許文献１参照）。
図１は、スティフナを有する第１従来例である半導体装置１Ａを示している。基板２は絶縁フィルムよりなる薄型基板であり、その厚さは約0.7mm程度である。この基板２には、図示しない配線パターンが形成されている。また、半導体素子３は、この基板２の中央位置にフリップチップ接合されている。尚、図示しないが、基板２の背面側（半導体素子３の搭載面と反対面）には、はんだポール等の外部接続端子が設けられる。
このように、薄い基板２の中央に半導体素子３が搭載されたのみで構成では、半導体素子３のフリップチップ接合時、及び半導体装置１Ａを電子装置等に実装する際に、基板２に大きな反りが発生してしまう。このため、基板２の半導体素子３を囲繞する位置には、スティフナ４が配設されている。このスティフナ４は、基板２よりも剛性が高い金属材料である。よって、スティフナ４を配設することにより、基板２はスティフナ４に補強され、反りが発生することを抑制することができる。
図２は、スティフナを有する第２従来例である半導体装置１Ｂを示している。図１に示した半導体装置１Ａは、半導体素子３とスティフナ４との間が離間している。このため、基板２の半導体素子３とスティフナ４との間で反りが発生するおそれがある。
そこで、図２に示す半導体装置１Ｂでは、半導体素子３とスティフナ４との間に、基板２を補強する補強樹脂５を配設した構成とている。これにより、図１に示した半導体装置１Ａに比べ、半導体装置１Ｂに反りが発生することを抑制することができる。
特開２０００−１３３７４１号公報
この図１及び図２に示された半導体装置１Ａ，１Ｂは、電子装置等に実装された後、冷却するために半導体素子３の上面に冷却装置が配設される。この際、基板２に反りが存在すると、半導体装置１Ａ，１Ｂのコプラナリティが低下し、よって冷却装置が適正に半導体素子１３に装着されず半導体素子１３の冷却を十分に行うことができないおそれがある。
また、半導体装置１Ａ，１Ｂを携帯電話等の小型低背化を要求される小型電子機器に搭載する場合には、この小型電子機器に搭載できないおそれがある。
従来の半導体装置１Ａ，１Ｂでは、スティフナ４や補強樹脂５を設けることにより、基板２の反りを有る程度は抑えることができるが、上記した冷却装置や小型電子機器に対応できる程度に基板２に発生する反りを抑制することができないという問題点があった。
本発明は上記の点に鑑みてなされたものであり、反りの発生を有効に抑制しうる半導体装置及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
基板と、
該基板に表面実装された半導体素子と、
前記基板の前記半導体素子の外周位置に配置された第１のスティフナと、
前記基板上の前記半導体素子と前記第１のティフナとの間に配設された補強樹脂とを有する半導体装置において、
前記補強樹脂を補強する第２のスティフナを配設したことを特徴とするものである。
上記発明によれば、第２のスティフナにより補強樹脂が補強されるため、半導体素子の実装位置と第１のスティフナの配設位置との間で基板に反りが発生することを防止することができる。
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記第２のスティフナは、金属材料であることを特徴とするものである。
また、請求項３記載の発明は、
請求項１又は２記載の半導体装置において、
前記第１のスティフナ及び第２のスティフナは、前記半導体素子の上面を外部に開放してなる構成であることを特徴とするものである。
上記発明によれば、第１のスティフナ及び第２のスティフナを配設しても半導体素子の上面を外部に開放されるため、半導体素子の冷却を行いやすくなる。
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記第２のスティフナは、前記基板から離間した構成であることを特徴とするものである。
上記発明によれば、第２のスティフナは基板から離間した状態となるため、第２のスティフナは補強樹脂のみを補強することができる。
また、請求項５記載の発明に係る半導体装置の製造方法は、
基板に第１のスティフナを接着する工程と、
該第１のスティフナが接着された前記基板上に半導体素子を表面実装する工程と、
前記基板上の前記半導体素子と前記第１のスティフナとの間に補強用樹脂を形成する工程とを有し、
前記基板上の前記半導体素子と前記第１のスティフナとの間に前記補強用樹脂を形成する工程において、該補強用樹脂内に第２のスティフナを配設することを特徴とするものである。
上記発明によれば、補強用樹脂を形成する工程において補強用樹脂内に第２のスティフナを配設することができるため、第２のスティフナを設けても製造工程が複雑になるようなことはない。
本発明によれば、第２のスティフナにより補強樹脂が補強されるため、半導体素子の実装位置と第１のスティフナの配設位置との間で基板に反りが発生することを防止することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図３及び図４は、本発明の一実施例である半導体装置１０Ａを示している。図３は半導体装置１０Ａの断面図であり、図４は半導体装置１０Ａの平面図である。
本実施例に係る半導体装置１０Ａは、大略すると基板１２、半導体素子１３、第１のスティフナ１４、補強樹脂１５、及び第２のスティフナ１６等により構成されている。
基板１２は、ポリイミド等の絶縁性樹脂に銅により所定の配線パターン（図示せず）が形成された構成とされている。この基板１２の厚さは0,1mm以上0.5mm以下の厚さとされており、よって基板１２はプリント配線基板等に比べて極めて薄い基板とされている。このように、基板１２を薄型化することにより、半導体装置１０Ａの薄型化及び配線パターンの高密度化を図ることができる。
半導体素子１３は、基板１２の中央位置に搭載されている。本実施例では、半導体素子１３を表面実装方法であるフリップチップ接続を用いて基板１２に搭載している。これにより、半導体素子１３の回路形成面に予め配設されたはんだバンプ１８は、基板１２に形成されたボンディングパッド（図示せず）に接続される。また、半導体素子１３と基板１２の間には、はんだバンプ１８を保護するためにアンダーフィルレジン１９が配設されている。
第１のスティフナ１４は、銅又はステンレス等の金属材料により形成されている。この第１のスティフナ１４は、図４に示すように矩形で枠型形状を有している。また、第１のスティフナ１４の外側の大きさは例えば□45mmで、内側（開口部分）の大きさは例えば□30mmとされている。この第１のスティフナ１４は、接着剤１７により基板１２に固定される。よって、基板１２は、第１のスティフナ１４により、その反りが抑制される。しかしながら、この第１のスティフナ１４のみだけでは、基板１２に発生する反りを全て抑制することができないことは前述した通りである。
補強樹脂１５は、例えばエポキシ等の熱硬化性の樹脂である。この補強樹脂１５は、半導体素子１３と第１のスティフナ１４との間に形成されている。このように、半導体素子１３と第１のスティフナ１４との間に補強樹脂１５を形成することにより、基板１２の半導体素子１３と第１のスティフナ１４との離間部分に発生する反りを抑制することができる。しかしながら、前記した第１のスティフナ１４及び補強樹脂１５を共に設けた構成でも、前述のように所望する程度に基板１２に発生する反りを抑制することができなかった。
第２のスティフナ１６は、本実施例では第１のスティフナ１４と同一材料により形成されている。即ち、第２のスティフナ１６は、銅又はステンレス等の金属材料により形成されている。但し、第２のスティフナ１６の材料は必ずしも第１のスティフナ１４と同一材料とする必要はなく、後述するように補強樹脂１５に必要とされる補強の程度に従い、適宜選定することが可能である。
また、第２のスティフナ１６は、半導体素子１３と第１のスティフナ１４との離間部分に配設されうる形状及び大きさとされている。本実施例では、図４に示すように、第２のスティフナ１６は矩形で枠型の形状とされている。この第２のスティフナ１６は、補強樹脂１５内に配設された構成とされている。また、第２のスティフナ１６が補強樹脂１５内に配設された状態で、第２のスティフナ１６の底面は基板１２から離間した構成とされている。このため、第２のスティフナ１６は、基板１２を直接補強するのではなく、補強樹脂１５のみを補強する構成となる。
上記構成とされた半導体装置１０Ａは、第２のスティフナ１６により補強樹脂１５が補強されるため、半導体素子１３の実装位置と第１のスティフナ１４の配設位置との間で基板１２に反りが発生することを防止することができる。
図１０は本発明者が実施した実験結果を示しており、半導体装置１０Ａに発生する反りを従来の半導体装置１Ａ，１Ｂに発生する反りと共に示している。図１０（Ａ）に示すのは半導体装置１Ａ（図１参照）に発生する反りを示しており、図１０（Ｂ）に示すのは半導体装置１Ｂ（図２参照）に発生する反りを示しており、図１０（Ｃ）は本実施例である半導体装置１０Ａ（図３及び図４参照）に発生する反りを示している。尚、図１０（Ａ）〜（Ｃ）で示す各特性は、いずれも同一の条件において発生したものである。また、図１０では反りが発生した基板２，１２を側面視した図である。
いま、基板２，１２に発生した反りの最上部と最下部の高さの差を反りの大きさ（ΔＡ〜ΔＣ）と定義すると、図１０（Ａ）に示す半導体装置１Ａで発生する反りの大きさΔＡは306.4μｍであった。また、図１０（Ｂ）に示す半導体装置１Ｂで発生する反りの大きさΔＢは275.84μｍであった。これに対し、本実施例に係る半導体装置１０Ａで発生する反りの大きさΔＢは149.4μｍであり、図１０（Ａ）に示した半導体装置１Ａで発生する反りの大きさΔＡ（306.4μｍ）に比べ、約半分程度にまで反りの発生を抑制することができた。
よって、本実施例に係る半導体装置１０Ａによれば、補強樹脂１５内に第２のスティフナ１６を設けることにより反りの発生を有効に抑制することができることが証明された。これにより、半導体装置１０Ａに冷却装置を搭載する場合でも確実な搭載が可能となり、また小型電子装置に対しても確実に搭載することが可能となる。
また、本実施例では、第１のスティフナ１４及び第２のスティフナ１６の双方を矩形で枠型としたため、半導体素子１３の上面１３ａは外部に露出した構成とされている。よって、第１及び第２のスティフナ１５，１６を設けた構成としても、半導体素子１３の上面１３ａが外部に開放されるため、半導体素子１３の冷却を行いやすくなる。また、冷却装置を半導体素子１３の上面１３ａに装着することも、容易に行うことができる。
尚、上記した実施例では、第２のスティフナ１６を矩形で枠型の形状としたが、必ずしも第２のスティフナ１６は矩形にする必要はなく、また枠型とする必要もない。例えば、半導体素子１３と第１のスティフナ１４の間において、特に応力が集中し反りが発生し易い部分がある場合には、その反りが発生し易い部位のみに第２のスティフナ１６を設ける構成としてもよい。
更に、第２のスティフナ１６の補強樹脂１５に対する補強の程度は、第２のスティフナ１６の材質の特性（剛性、機械的強度等）及び形状（矩形、環状形状等）により変化する。このため、第２のスティフナ１６の材質及び形状を適宜選定することにより、補強樹脂１５（第２のスティフナ１６が設けられた補強樹脂１５）による基板１２の補強の程度を調整することが可能となる。
続いて、上記構成とされた半導体装置１０Ａの製造方法について説明する。図５乃至図９は、半導体装置１０Ａの製造方法の一実施例を説明するための図である。
半導体装置１０Ａを製造するには、基板１２を容易する（図５参照）。この基板１２は、前記したようにポリイミドよりなる樹脂フィルムに、銅よりなる所定の配線パターンが形成された構成とされている。
次に、第１のスティフナ１４が基板１２に配設される（図６参照）。第１のスティフナ１４は銅又はステンレス等の金属材料であり、予め矩形で枠状の形状に成形されている。この第１のスティフナ１４は、接着剤１７を用いて基板１２に固定される。
次に、第１のスティフナ１４が配設された基板１２に半導体素子１３を搭載する。具体的には、予め半導体素子１３の回路形成面にはんだバンプ１８を設けておき、これを基板１２に形成されているボンディングパッド（図示せず）にフリップチップ接合する。また、半導体素子１３が基板２に接合されると、続いて半導体素子１３と基板１２との間には、はんだバンプ１８を保護するためにアンダーフィルレジン１９が形成される（図７参照）。
尚、上記のフリップチップ接続に代えてワイヤボンディング接続を行うことも可能ではあるが、半導体装置１０Ａの薄型化を図る面からはフリップチップ接続の方が望ましい。
次に、補強樹脂１５が基板１２上の半導体素子１３と第１のスティフナ１４との離間部分に形成される。この補強樹脂１５は、例えばエポキシ樹脂を用いることができ、ポッティング等により上記離間部分に滴下される。このエポキシ樹脂は、その内部に強度を高めるための各種フィラーが混入されている。また、エポキシ樹脂は熱硬化性樹脂であり、熱硬化するまでの間は粘性を有した液状であるため、上記のようにポッティングを用いることができる。
図８は、基板１２上で半導体素子１３と第１のスティフナ１４との間に補強樹脂１５が充填された状態を示している。この状態では、補強樹脂１５は熱硬化されておらず、よって液状となっている。次に、この液状状態の補強樹脂１５に対し、第２のスティフナ１６を挿入する（図９参照）。この際、第２のスティフナ１６が基板１２に当接しないよう、即ち第２のスティフナ１６が基板１２から離間するよう、第２のスティフナ１６を補強樹脂１５内に挿入する。
このようにして補強樹脂１５内に第２のスティフナ１６が装着されると、補強樹脂１５を硬化するために加熱処理が行われ、これにより補強樹脂１５が熱硬化すると共に第２のスティフナ１６が補強樹脂１５内に固定される。以上の工程を経ることにより、図３及び図４に示す半導体装置１０Ａが製造される。
上記の製造方法によれば、補強用樹脂１５を形成する工程において補強用樹脂１５内に第２のスティフナ１６を配設することができるため、第２のスティフナ１６を設けても製造工程が複雑になるようなことはない。
図１１は、上記した実施例の変形例である半導体装置１０Ｂを示している。本実施例に係る半導体装置１０Ｂは、補強樹脂１５内に装着される第２のスティフナ２０のコーナ部分に面取り部２０ａを形成したことを特徴とするものである。
補強樹脂１５内に装着される第２のスティフナに角部が存在すると、この角部に応力集中が発生し、クラック等が発生するおそれがある。しかしながら、本変形例のように第２のスティフナ２０に面取り部２０ａを形成することにより、応力集中が発生することを防止でき、半導体装置１０Ｂの信頼性を高めることができる。
以上の説明に関し、更に以下の項を開示する。
（付記１）
基板と、
該基板に表面実装された半導体素子と、
前記基板の前記半導体素子の外周位置に配置された第１のスティフナと、
前記基板上の前記半導体素子と前記第１のティフナとの間に配設された補強樹脂とを有する半導体装置において、
前記補強樹脂を補強する第２のスティフナを配設したことを特徴とする半導体装置。
（付記２）
前記第２のスティフナは、金属材料であることを特徴とする付記１記載の半導体装置。
（付記３）
前記第２のスティフナは、銅又はステンレスよりなることを特徴とする付記２記載の半導体装置。
（付記４）
前記第１のスティフナ及び第２のスティフナは、前記半導体素子の上面を外部に開放してなる構成であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記基板は、0,1mm以上0.5mm以下の厚さであることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
前記第２のスティフナは、前記基板から離間した構成であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
基板に第１のスティフナを接着する工程と、
該第１のスティフナが接着された前記基板上に半導体素子を表面実装する工程と、
前記基板上の前記半導体素子と前記第１のスティフナとの間に補強用樹脂を形成する工程とを有し、
前記基板上の前記半導体素子と前記第１のスティフナとの間に前記補強用樹脂を形成する工程において、該補強用樹脂内に第２のスティフナを配設することを特徴とする半導体装置の製造方法。
（付記８）
前記基板上の前記半導体素子と前記第１のスティフナとの間に先ず前記補強用樹脂を配設し、該補強用樹脂内に第２のスティフナを配設し、その後に前記補強用樹脂を硬化させることを特徴とする半導体装置の製造方法。
図１は、第１従来例である半導体装置の断面図である。 図２は、第２従来例である半導体装置の断面図である。 図３は、本発明の一実施例である半導体装置の断面図である。 図４は、本発明の一実施例である半導体装置の平面図である。 図５は、本発明の一実施例である半導体装置の製造方法を説明するための図である（その１） 図６は、本発明の一実施例である半導体装置の製造方法を説明するための図である（その２） 図７は、本発明の一実施例である半導体装置の製造方法を説明するための図である（その３） 図８は、本発明の一実施例である半導体装置の製造方法を説明するための図である（その４） 図９は、本発明の一実施例である半導体装置の製造方法を説明するための図である（その５） 図１０は、本発明の一実施例である半導体装置に発生する反りを従来と比較して示す図である。 図１１は、図３及び図４に示す半導体装置の変形例を示す図である。
符号の説明
１０Ａ，１０Ｂ 半導体装置
１２ 基板
１３ 半導体素子
１４ 第１のスティフナ
１５ 補強樹脂
１６ 第２のスティフナ
１９ アンダーフィルレジン
２０ 第２のスティフナ
２０ａ 面取り部

Claims (5)

  1. 基板と、
    該基板に表面実装された半導体素子と、
    前記基板の前記半導体素子の外周位置に配置された第１のスティフナと、
    前記基板上の前記半導体素子と前記第１のティフナとの間に配設された補強樹脂とを有する半導体装置において、
    前記補強樹脂を補強する第２のスティフナを配設したことを特徴とする半導体装置。
  2. 前記第２のスティフナは、金属材料であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１のスティフナ及び第２のスティフナは、前記半導体素子の上面を外部に開放してなる構成であることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記第２のスティフナは、前記基板から離間した構成であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 基板に第１のスティフナを接着する工程と、
    該第１のスティフナが接着された前記基板上に半導体素子を表面実装する工程と、
    前記基板上の前記半導体素子と前記第１のスティフナとの間に補強用樹脂を形成する工程とを有し、
    前記基板上の前記半導体素子と前記第１のスティフナとの間に前記補強用樹脂を形成する工程において、該補強用樹脂内に第２のスティフナを配設することを特徴とする半導体装置の製造方法。
JP2006045625A 2006-02-22 2006-02-22 半導体装置及びその製造方法 Expired - Fee Related JP4714598B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006045625A JP4714598B2 (ja) 2006-02-22 2006-02-22 半導体装置及びその製造方法
US11/488,640 US8004096B2 (en) 2006-02-22 2006-07-19 Semiconductor device and a manufacturing method thereof
TW095126361A TWI318442B (en) 2006-02-22 2006-07-19 A semiconductor device and a manufacturing method thereof
CNB2006101095856A CN100530613C (zh) 2006-02-22 2006-08-14 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045625A JP4714598B2 (ja) 2006-02-22 2006-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007227550A true JP2007227550A (ja) 2007-09-06
JP4714598B2 JP4714598B2 (ja) 2011-06-29

Family

ID=38427370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045625A Expired - Fee Related JP4714598B2 (ja) 2006-02-22 2006-02-22 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US8004096B2 (ja)
JP (1) JP4714598B2 (ja)
CN (1) CN100530613C (ja)
TW (1) TWI318442B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024119A1 (de) 2009-07-07 2011-01-13 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Herstellungsverfahren einer Halbleitervorrichtung und elektronisches Gerät
JP2011526422A (ja) * 2008-07-02 2011-10-06 シーメンス アクチエンゲゼルシヤフト 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
WO2012029526A1 (ja) * 2010-08-30 2012-03-08 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JP2016115929A (ja) * 2014-12-16 2016-06-23 インテル・コーポレーション マイクロ電子パッケージ用ピクチャフレームスティフナ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311366B (en) * 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
JP5085081B2 (ja) * 2006-09-22 2012-11-28 パナソニック株式会社 電子部品実装構造体
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US9254532B2 (en) * 2009-12-30 2016-02-09 Intel Corporation Methods of fabricating low melting point solder reinforced sealant and structures formed thereby
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
US9245773B2 (en) * 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9620430B2 (en) 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
US20150371884A1 (en) * 2014-06-19 2015-12-24 Avago Technologies General Ip (Singapore) Pte. Ltd Concentric Stiffener Providing Warpage Control To An Electronic Package
JP2018085353A (ja) * 2015-03-24 2018-05-31 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
CN109727935A (zh) * 2016-04-08 2019-05-07 Oppo广东移动通信有限公司 一种芯片封装结构、终端设备及方法
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
US11728282B2 (en) * 2019-10-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050660A (ja) * 2000-08-01 2002-02-15 Hitachi Ltd 半導体装置およびその製造方法
JP2004260138A (ja) * 2003-02-03 2004-09-16 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
JP2000133741A (ja) 1998-10-22 2000-05-12 Hitachi Cable Ltd 半導体装置
US6214640B1 (en) * 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
US6489557B2 (en) * 1999-08-30 2002-12-03 Intel Corporation Implementing micro BGA™ assembly techniques for small die
AU2003227213A1 (en) 2003-03-26 2004-10-18 Fujitsu Limited Semiconductor device
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050660A (ja) * 2000-08-01 2002-02-15 Hitachi Ltd 半導体装置およびその製造方法
JP2004260138A (ja) * 2003-02-03 2004-09-16 Nec Electronics Corp 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011526422A (ja) * 2008-07-02 2011-10-06 シーメンス アクチエンゲゼルシヤフト 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
DE102010024119A1 (de) 2009-07-07 2011-01-13 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Herstellungsverfahren einer Halbleitervorrichtung und elektronisches Gerät
WO2012029526A1 (ja) * 2010-08-30 2012-03-08 住友ベークライト株式会社 半導体パッケージおよび半導体装置
JP2016115929A (ja) * 2014-12-16 2016-06-23 インテル・コーポレーション マイクロ電子パッケージ用ピクチャフレームスティフナ
US9685388B2 (en) 2014-12-16 2017-06-20 Intel Corporation Picture frame stiffeners for microelectronic packages

Also Published As

Publication number Publication date
US8004096B2 (en) 2011-08-23
CN100530613C (zh) 2009-08-19
TW200733315A (en) 2007-09-01
CN101026131A (zh) 2007-08-29
US20070194464A1 (en) 2007-08-23
JP4714598B2 (ja) 2011-06-29
TWI318442B (en) 2009-12-11

Similar Documents

Publication Publication Date Title
JP4714598B2 (ja) 半導体装置及びその製造方法
KR101805477B1 (ko) 저가의 패키지 휘어짐 해결 방법
US7370411B2 (en) Wiring board manufacturing method
JP5387685B2 (ja) 半導体装置の製造方法
JP2008071953A (ja) 半導体装置
JP5980566B2 (ja) 半導体装置及びその製造方法
JP4494240B2 (ja) 樹脂封止型半導体装置
WO2010131388A1 (ja) 半導体装置
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP2010050150A (ja) 半導体装置及び半導体モジュール
JP5556808B2 (ja) 電子装置、基板および電子装置の製造方法
JP2009135428A (ja) 実装構造体とその製造方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2006228932A (ja) 半導体パッケージ
JP2005129752A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2019111873A1 (ja) モジュール
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP5078631B2 (ja) 半導体装置
JP2008205290A (ja) 部品内蔵基板及びその製造方法
JP2007227608A (ja) 半導体装置および半導体装置の製造方法
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
JP2010205773A (ja) 固体撮像装置およびその製造方法
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2007096087A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Ref document number: 4714598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees