JP3633819B2 - フリップチップ型半導体装置のアンダーフィル材による封止方法 - Google Patents

フリップチップ型半導体装置のアンダーフィル材による封止方法 Download PDF

Info

Publication number
JP3633819B2
JP3633819B2 JP6430499A JP6430499A JP3633819B2 JP 3633819 B2 JP3633819 B2 JP 3633819B2 JP 6430499 A JP6430499 A JP 6430499A JP 6430499 A JP6430499 A JP 6430499A JP 3633819 B2 JP3633819 B2 JP 3633819B2
Authority
JP
Japan
Prior art keywords
underfill material
epoxy resin
weight
parts
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6430499A
Other languages
English (en)
Other versions
JP2000260820A (ja
Inventor
治由 桑原
利夫 塩原
和昌 隅田
幸 若尾
公孝 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP6430499A priority Critical patent/JP3633819B2/ja
Publication of JP2000260820A publication Critical patent/JP2000260820A/ja
Application granted granted Critical
Publication of JP3633819B2 publication Critical patent/JP3633819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、フリップチップ型半導体装置用のアンダーフィル材による封止方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
電気機器の小型、軽量化、高機能化に伴い、半導体の実装方法もピン挿入タイプから表面実装が主流になっている。そして、ベアチップ実装の一つにフリップチップ(FC)実装がある。FC実装とは、LSIチップの配線パターン面に高さ10〜100μm程度のバンプといわれる電極を数個から数千個形成し、基板の電極を導電ペースト或いは半田等で接合する方式である。このため、FCの保護に用いる封止材料は、基板とLSIチップのバンプ等による数10μm程度の隙間に浸透させる必要がある。従来のフリップチップ用アンダーフィル材として使用される液状エポキシ樹脂組成物は、エポキシ樹脂と硬化剤及び無機質充填剤を配合し、信頼性を高めるために半導体のチップや基板、バンプと線膨張係数を一致させるために、多量の無機質充填剤を配合する処方が主流となってきている。
【0003】
しかしながら、このようなフリップチップ用アンダーフィル材においては、応力特性において充填剤の高充填化だけでは緩和されず、デバイスの信頼性テストでチップとの剥離やチップのクラックといった問題点が提示されており、この改善が望まれる。
【0004】
本発明は、上記事情に鑑みなされたもので、高い信頼性をもって上記隙間をアンダーフィル材で封止することができる、フリップチップ型半導体装置のアンダーフィル材による封止方法を提供することを目的とする。
【0005】
【課題を解決するための手段及び発明の実施の形態】
本発明は、上記目的を達成するため、有機基板の配線パターン面に複数個のバンプを介して半導体チップが搭載され、上記基板と半導体チップとの間の隙間にアンダーフィル材を充填し、封止するに際し、上記アンダーフィル材として、(A)室温で液状のエポキシ樹脂、(B)無機質充填剤としてフリップチップギャップ幅(基板とチップとの間隙)に対して平均粒径が約1/10以下、最大粒径が1/2以下の充填剤をエポキシ樹脂と硬化剤との合計量100重量部に対して100〜400重量部、(C)硬化剤として酸無水物をエポキシ樹脂中のエポキシ基1モルに対して酸無水物化合物中の酸無水物基が0.3〜0.7モル、及び硬化促進剤としてイミダゾール誘導体及び3級アミン化合物から選ばれる1種又は2種以上をエポキシ樹脂と硬化剤の合計量100重量部に対して0.01〜10重量部を必須成分とする液状エポキシ樹脂組成物を使用し、このアンダーフィル材を上記隙間に60〜120℃で侵入させて封止し、次いで半導体装置を5℃/分〜7℃/分で上記アンダーフィル材の硬化温度まで昇温させ、更に140〜170℃で1〜5時間硬化させることを特徴とするフリップチップ型半導体装置のアンダーフィル材による封止方法を提供する。
【0006】
即ち、本発明者は、上記(A),(B),(C)成分を含む液状エポキシ樹脂組成物をアンダーフィル材に用い、上記特定の封止温度及び硬化条件を用いることにより、信頼性テスト後のデバイスチップの剥離とクラックの抑制が図られることを見出した。特に、硬化剤として酸無水物やカルボン酸ヒドラジドは、その低粘性よりアンダーフィル材に使用されているが、一方その揮発性により製造過程で含有量が減少し、硬化性に影響を及ぼすことが判明してきた。その際、封止時の温度及び硬化時の条件を制御することにより、酸無水物等の揮発量を抑制し、チップ面にかかる応力を均一化することにより、チップの剥離及びクラックを防止することができること、よって、本発明のフリップチップ型半導体装置は非常に信頼性の高いものであることを見出し、本発明をなすに至ったものである。
【0007】
以下、本発明について更に詳しく説明する。
本発明に係るフリップチップ型半導体装置は、図1に示したように、有機基板1の配線パターン面に複数個のバンプ2を介して半導体チップ3が搭載されているものであり、上記有機基板1と半導体チップ3との間の隙間(バンプ2間の隙間)にアンダーフィル材4が充填され、その側部がフィレット材5で封止されたものであるが、本発明は上記アンダーフィル材を特定条件で封止することを特徴とする。
【0008】
ここで、本発明においては、上記アンダーフィル材として、
(A)液状エポキシ樹脂、
(B)無機質充填剤、
(C)硬化剤
を必須成分とする液状エポキシ樹脂組成物を使用する。
【0009】
本発明に用いられる(A)成分の液状エポキシ樹脂は、一分子中に2個以上のエポキシ基があればいかなるものでも使用可能であるが、特に、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、シクロペンタジエン型エポキシ樹脂などが例示される。この中でも室温で液状のエポキシ樹脂を使用する。これらのエポキシ樹脂には、下記構造で示されるエポキシ樹脂を浸入性に影響を及ぼさない範囲で添加しても何ら問題はない。
【0010】
【化1】
Figure 0003633819
【0011】
上記液状エポキシ樹脂中の全塩素含有量は、1500ppm以下、望ましくは1000ppm以下であることが好ましい。また、100℃で50%エポキシ樹脂濃度における20時間での抽出水塩素が10ppm以下であることが好ましい。全塩素含有量が1500ppmを超え、抽出水塩素が10ppmを超えると、半導体素子の信頼性、特に耐湿性に悪影響を与えるおそれがある。
【0012】
本発明の組成物には、(B)成分として、膨張係数を小さくする目的から従来より知られている各種の無機質充填剤を添加する。無機質充填剤としては、溶融シリカ、結晶シリカ、アルミナ、ボロンナイトライド、窒化アルミ、窒化珪素、マグネシア、マグネシウムシリケートなどが使用される。好ましくは、侵入性の向上と低線膨張化の両立を図るためフリップチップギャップ幅(基板とチップとの間隙)に対して平均粒径が約1/10以下、最大粒径が1/2以下の充填剤をエポキシ樹脂と硬化剤との合計量100重量部に対して100〜400重量部、望ましくは、エポキシ樹脂と硬化剤との合計量100重量部に対して150〜250重量部の範囲で配合することが好ましい。100重量部未満では、膨張係数が大きく、冷熱試験においてクラックの発生を誘発させるおそれがある。400重量部を超えると、粘度が高くなり、薄膜侵入性の低下をもたらすおそれがある。なお、平均粒径は例えば、レーザー光回折法等による重量平均値(又はメジアン径)等として求めることができる。
【0013】
本発明で用いるエポキシ樹脂組成物(アンダーフィル材)の(C)成分の硬化剤としては、酸無水物系硬化剤が好適であり、酸無水物系硬化剤として、例えばテトラヒドロフタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、無水メチルハイミックス酸、ピロメリット酸二無水物、ベンゾフェノンテトラカルボン酸二無水物、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物、ビス(3,4−ジカルボキシフェニル)エーテル二無水物、ビス(3,4−ジカルボキシフェニル)メタン二無水物、2,2−ビス(3,4−ジカルボキシフェニル)プロパン二無水物などの、好ましくは分子中に脂肪族環又は芳香族環を1個又は2個有すると共に、酸無水物基を1個又は2個有する、炭素原子数4〜25個、好ましくは8〜20個程度の酸無水物化合物を挙げることができる。硬化剤としてこのような酸無水物を用いる場合は、エポキシ樹脂中のエポキシ基1モルに対して酸無水物化合物中の酸無水物基が0.3〜0.7モル、特に0.4〜0.6モルの範囲で配合することが望ましく、配合量が0.3モル未満では硬化性が不十分となる場合があり、0.7モルを超えると未反応の酸無水物が残存し、ガラス転移温度の低下となる場合がある。
【0014】
また、硬化剤としては、上記の他にジシアンジアミド、アジピン酸ヒドラジド、イソフタル酸ヒドラジド等のカルボン酸ヒドラジドも使用することができる。これら硬化剤の配合量は、硬化有効量とすることができる。
【0015】
更に、酸無水物を硬化剤として使用する場合の硬化促進剤として、イミダゾール誘導体及び3級アミン化合物から選ばれる1種又は2種以上を配合することができる。ここで、イミダゾール誘導体としては、2−メチルイミダゾール、2−エチルイミダゾール、4−メチルイミダゾール、4−エチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニル−4−ヒドロキシメチルイミダゾール、2−エチル−4−メチルイミダゾール、1−シアノエチル−2−メチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール等が挙げられる。また、3級アミン化合物としては、トリエチルアミン、ベンジルトリメチルアミン、α−メチルベンジルジメチルアミン等の窒素原子に結合する置換基としてアルキル基やアラルキル基を有するアミン化合物、1,8−ジアザヒシクロ[5.4.0]ウンデセン−7及びそのフェノール塩、オクチル酸塩、オレイン酸塩などのシクロアミジン化合物やその有機酸との塩、或いは下記式の化合物などのシクロアミジン化合物と4級ホウ素化合物との塩又は錯塩などが挙げられる。
【0016】
【化2】
Figure 0003633819
【0017】
なお、これらイミダゾール誘導体及び3級アミン化合物は、酸無水物系硬化剤の硬化促進剤としてもエポキシ樹脂の硬化剤としても使用できるものであるが、硬化促進剤として使用する場合は、エポキシ樹脂と硬化剤の合計量100重量部に対して0.01〜10重量部、特に0.5〜5重量部の範囲で添加することが好適である。添加量が0.01重量部に満たないと硬化性が低下する場合があり、10重量部を超えると硬化性に優れるが保存性が低下する傾向となる場合がある。
【0018】
本発明の組成物には、応力を低下させる目的でシリコーンゴム、シリコーンオイルや液状のポリブタジエンゴム、メタクリル酸メチル−ブタジエン−スチレン共重合体といった熱可塑性樹脂などを配合してもよい。好ましくは、アルケニル基含有エポキシ樹脂又はフェノール樹脂のアルケニル基と、下記式(1)で示される一分子中の珪素原子の数が20〜400であり、SiH基の数が1〜5であるオルガノポリシロキサンのSiH基との付加反応により得られる共重合体[(D)成分]を配合することがよい。
SiO(4−a−b)/2 (1)
(式中、Rは置換又は非置換の一価炭化水素基、aは0.01〜0.1、bは1.8〜2.2、1.81≦a+b≦2.3を満足する正数を示す。)
【0019】
なお、Rの一価炭化水素基としては、炭素数1〜10、特に1〜8のものが好ましく、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、tert−ブチル基、ヘキシル基、シクロヘキシル基、オクチル基、デシル基等のアルキル基、ビニル基、アリル基、プロペニル基、ブテニル基、ヘキセニル基等のアルケニル基、フェニル基、キシリル基、トリル基等のアリール基、ベンジル基、フェニルエチル基、フェニルプロピル基等のアラルキル基などや、これらの炭化水素基の水素原子の一部又は全部を塩素、フッ素、臭素等のハロゲン原子で置換したクロロメチル基、ブロモエチル基、トリフルオロプロピル基等のハロゲン置換一価炭化水素基を挙げることができる。
上記共重合体としては、中でも下記構造のものが望ましい。
【0020】
【化3】
Figure 0003633819
【0021】
【化4】
Figure 0003633819
(上記式中、Rは上記と同じ、Rは水素原子又は炭素数1〜4のアルキル基、Rは−CHCHCH−、−OCH−CH(OH)−CH−O−CHCHCH−又は−O−CHCHCH−である。nは4〜199、好ましくは19〜99の整数、pは1〜10の整数、qは1〜10の整数である。)
【0022】
上記共重合体は、ジオルガノポリシロキサン単位が液状エポキシ樹脂と硬化剤の合計量100重量部に対し0〜20重量部、特には2〜15重量部含まれるように配合することで、応力をより一層低下させることができる。
【0023】
本発明の封止材(液状エポキシ樹脂組成物)には、更に必要に応じ、接着向上用炭素官能性シラン、カーボンブラックなどの顔料、染料、酸化防止剤、表面処理剤(γ−グリシドキシプロピルトリメトキシシランなど)、その他の添加剤を配合することができる。
【0024】
なお、このエポキシ樹脂組成物の粘度は25℃において10,000ポイズ以下であることが好ましい。
【0025】
本発明のエポキシ樹脂組成物は、例えば、エポキシ樹脂、硬化剤、硬化促進剤、無機質充填剤を同時に又は別々に必要により加熱処理を加えながら撹拌、溶解、混合、分散させることにより製造することができる。これらの混合物の撹拌、溶解、混合、分散等の装置は特に限定されないが、撹拌、加熱装置を備えたライカイ機、3本ロール、ボールミル、プラネタリーミキサー等を用いることができる。これら装置を適宜組み合わせて使用してもよい。
【0026】
而して、本発明においては、フリップチップ型半導体装置の基板と半導体チップとの間の隙間に上記アンダーフィル材(液状エポキシ樹脂組成物)を侵入、充填する。この場合、半導体装置の温度条件(アンダーフィル材の充填温度)は、60〜120℃であり、好ましくは70〜100℃である。60℃未満であると、組成物の粘度が高いため、基板とチップの隙間を侵入させることができず、また、120℃を超えると反応が生起し、やはり侵入を妨げる原因となる。
【0027】
次に、硬化条件としては、上記のように封止した後、このデバイスを硬化工程に移行し、硬化到達温度までの昇温速度が℃/分〜℃/分であり、硬化温度及び時間が140〜170℃、1〜5時間の条件が採用される。好ましくは、硬化温度及び時間が150〜160℃、2〜3時間である。℃/分未満であると、酸無水物が揮発し未硬化となり、また、℃/分を超えると内部温度が急激に上昇することによるボイドの発生を招くので好ましくない。更に、硬化温度は、140℃未満であると未反応物が残存し、170℃を超えると基板の反りの原因になる。硬化時間は、硬化温度にもよるが、1時間未満であると未反応物が残存し、5時間を超えると工程が長くなり、好ましくない。
【0028】
なお、本発明において、フィレット材による封止は、公知のフィレット材を用いて公知の条件で封止することができる。
【0029】
【実施例】
以下、実施例と比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
【0030】
[実施例、比較例]
表1に示すように、液状エポキシ樹脂としてビスフェノールA型エポキシ樹脂(RE310:日本化薬社製)、硬化剤としてメチルテトラヒドロ無水フタル酸(リカシッドMH700:新日本理化社製)、溶融シリカ(PLV7−1−1(平均粒径3μm、最大粒径20μm):龍森社製)、シランカップリング剤としてγ−グリシドキシプロピルトリメトキシシラン(KBM403:信越化学工業社製)、下記に示す硬化促進剤(UCAT5002:旭化成社製)を配合し、均一に混練することによりエポキシ樹脂組成物を得た。
【化5】
Figure 0003633819
【0031】
得られたエポキシ樹脂組成物を10mm角のチップに対し100μmの隙間をもつような基板に積載されたデバイスに、表1に示すような条件下で侵入させ、表1に示すような条件下で硬化させた。硬化物については、剥離、反り、クラック、ボイドを評価した。剥離とボイドは市販の超音波探傷機にてチェックし、反りはチップ面上の高低差を測定し、クラックは外観にてチェックした。
【0032】
【表1】
Figure 0003633819
【0033】
【発明の効果】
本発明によれば、アンダーフィル封止材の剥離、クラック、ボイドがなく、反りの小さいフリップチップ型半導体装置が得られる。
【図面の簡単な説明】
【図1】フリップチップ型半導体装置の一例を示す概略図である。
【符号の説明】
1 有機基板
2 バンプ
3 半導体チップ
4 アンダーフィル材
5 フィレット材

Claims (1)

  1. 有機基板の配線パターン面に複数個のバンプを介して半導体チップが搭載され、上記基板と半導体チップとの間の隙間にアンダーフィル材を充填し、封止するに際し、上記アンダーフィル材として、(A)室温で液状のエポキシ樹脂、(B)無機質充填剤としてフリップチップギャップ幅(基板とチップとの間隙)に対して平均粒径が約1/10以下、最大粒径が1/2以下の充填剤をエポキシ樹脂と硬化剤との合計量100重量部に対して100〜400重量部、(C)硬化剤として酸無水物をエポキシ樹脂中のエポキシ基1モルに対して酸無水物化合物中の酸無水物基が0.3〜0.7モル、及び硬化促進剤としてイミダゾール誘導体及び3級アミン化合物から選ばれる1種又は2種以上をエポキシ樹脂と硬化剤の合計量100重量部に対して0.01〜10重量部を必須成分とする液状エポキシ樹脂組成物を使用し、このアンダーフィル材を上記隙間に60〜120℃で侵入させて封止し、次いで半導体装置を5℃/分〜7℃/分で上記アンダーフィル材の硬化温度まで昇温させ、更に140〜170℃で1〜5時間硬化させることを特徴とするフリップチップ型半導体装置のアンダーフィル材による封止方法。
JP6430499A 1999-03-11 1999-03-11 フリップチップ型半導体装置のアンダーフィル材による封止方法 Expired - Fee Related JP3633819B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6430499A JP3633819B2 (ja) 1999-03-11 1999-03-11 フリップチップ型半導体装置のアンダーフィル材による封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6430499A JP3633819B2 (ja) 1999-03-11 1999-03-11 フリップチップ型半導体装置のアンダーフィル材による封止方法

Publications (2)

Publication Number Publication Date
JP2000260820A JP2000260820A (ja) 2000-09-22
JP3633819B2 true JP3633819B2 (ja) 2005-03-30

Family

ID=13254385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6430499A Expired - Fee Related JP3633819B2 (ja) 1999-03-11 1999-03-11 フリップチップ型半導体装置のアンダーフィル材による封止方法

Country Status (1)

Country Link
JP (1) JP3633819B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390541B2 (ja) 2003-02-03 2009-12-24 Necエレクトロニクス株式会社 半導体装置及びその製造方法
KR100649709B1 (ko) * 2005-10-10 2006-11-27 삼성전기주식회사 보이드 방지형 회로기판과 이를 갖는 반도체 패키지

Also Published As

Publication number Publication date
JP2000260820A (ja) 2000-09-22

Similar Documents

Publication Publication Date Title
US6479167B2 (en) Sealing material for flip-chip semiconductor device, and flip-chip semiconductor device made therewith
US6225704B1 (en) Flip-chip type semiconductor device
US6376923B1 (en) Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6323263B1 (en) Semiconductor sealing liquid epoxy resin compositions
JP2002097257A (ja) 液状エポキシ樹脂組成物及び半導体装置
JP3912515B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
US6376100B1 (en) Flip-chip type semiconductor device underfill material and flip-chip type semiconductor device
JP3997422B2 (ja) 液状エポキシ樹脂組成物及び半導体装置
JP3773022B2 (ja) フリップチップ型半導体装置
JP3707531B2 (ja) フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
US6372839B1 (en) Flip-chip type semiconductor device underfill
JP4176619B2 (ja) フリップチップ実装用サイドフィル材及び半導体装置
JP3646785B2 (ja) フリップチップ型半導体装置用アンダーフィル材及びフリップチップ型半導体装置
JP2009173744A (ja) アンダーフィル剤組成物
JP3925803B2 (ja) フリップチップ実装用サイドフィル材及び半導体装置
JP2001055488A (ja) フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
JP3674675B2 (ja) フリップチップ型半導体装置用アンダーフィル材
JP2010077234A (ja) 液状エポキシ樹脂組成物及び半導体装置
KR100572959B1 (ko) 플립 칩형 반도체 장치용 봉지재
JP5013536B2 (ja) アンダーフィル剤組成物
JP3637957B2 (ja) 半導体封止用液状エポキシ樹脂組成物
JP3633819B2 (ja) フリップチップ型半導体装置のアンダーフィル材による封止方法
JP3871032B2 (ja) 液状エポキシ樹脂組成物及びフリップチップ型半導体装置
JP2001200139A (ja) 半導体封止用液状エポキシ樹脂組成物
JP2000273287A (ja) フリップチップ型半導体装置用アンダーフィル材及びフリップチップ型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041221

R150 Certificate of patent or registration of utility model

Ref document number: 3633819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees