JP3951903B2 - 半導体装置及び半導体装置実装体の製造方法 - Google Patents
半導体装置及び半導体装置実装体の製造方法 Download PDFInfo
- Publication number
- JP3951903B2 JP3951903B2 JP2002342083A JP2002342083A JP3951903B2 JP 3951903 B2 JP3951903 B2 JP 3951903B2 JP 2002342083 A JP2002342083 A JP 2002342083A JP 2002342083 A JP2002342083 A JP 2002342083A JP 3951903 B2 JP3951903 B2 JP 3951903B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive resin
- semiconductor device
- resin
- support substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子又は半導体装置と支持基板が導電性樹脂を介して電気的に接続された半導体装置、半導体装置実装体、及びこれらの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、処理速度の高速化に伴い、樹脂封止型半導体パッケージの多ピン化、狭ピッチ化、薄型化の動きが急速に進展しており、半導体素子を支持基板に直接実装したフリップ実装方式が多く採用されるようになってきた。フリップ実装方式は、パッケージを小型化、薄型化できるばかりでなく、半導体素子の電極と支持基板の電極を接続する距離を最小にできることから高周波特性に優れる特徴がある。
【０００３】
図６はフリップチップ実装方式の一例を示す図である。従来技術では、バンプ材料としてＳｎ−Ｐｂ系はんだを用いており、半導体素子１の回路面に形成されたＡｌ電極３上には、はんだの拡散防止のためにＣｒやＡｕなどのバリアメタル層が形成されている。また、はんだバンプは、球形のはんだボールを電極３上に搭載した後、リフロー工程で溶融させることで形成されるが、このとき、はんだの濡れ性を向上するためにフラックスを用いる。さらに、支持基板への実装は、支持基板にはんだバンプ付き半導体素子を搭載し、再度リフロー工程を経ることで行われ、さらに、接続信頼性を向上させるために半導体素子１と支持基板８の間隙に補強樹脂であるアンダーフィルを注入し、これを硬化させて半導体装置を得ることができる。
【０００４】
しかしながら、上記のようなはんだを用いた半導体素子または半導体装置の実装方法では、（１）バリアメタル層形成による半導体装置の製造工程およびコストの増加、（２）Ｐｂ系はんだの環境負荷及び法規制、（３）フラックスによる半導体装置の汚染、（４）アンダーフィル注入による半導体装置の製造工程及びコストの増加、などの問題があった。
【０００５】
このような問題を解決するため、導電性樹脂を使用したフリップチップ技術が提案されている（例えば、特許文献１参照）。この方法によれば、フリップチップのボンドパッドにおける導電性の重合可能な前駆物質の形成により、フリップチップのボンドパッドと基板のボンドパッドとの間の電気接続が得られ、はんだのリフローよりも低温条件下でバンプを重合でき、チップや基板の熱膨張係数の大きな不一致により生じる信頼性の問題を相当に減少させることができ、低温でバンプ重合ができるので広範囲の基板を用いることが可能であり、はんだバンプ形成のための複雑かつ長時間を要する蒸着及び電気めっきが不要になり、さらにフラックスが不要になる特徴がある。
【０００６】
【特許文献１】
特許第２７１７９９３号公報
【特許文献２】
特開２０００−２３６００２号公報（第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記技術は、チップと基板の間隙を絶縁性樹脂で補強してないため、落下衝撃や高温と低温に繰り返し曝される冷熱サイクルに弱く、電気的接続信頼性が低いという問題がある。一方、チップと基板の間隙に補強樹脂を注入して周囲環境の変化による接続部位への影響を小さくする方法（例えば、特許文献２参照）が提案されているが、この方法では、チップと基板を接着する接着用封止樹脂と接続部位を保護する保護用封止樹脂の２種類の樹脂が必要であり、工程が煩雑になるという問題がある。
【０００８】
上記を鑑みて、本発明は、製造工程数およびコストの低減が可能であり、かつ電気的接続信頼性に優れる半導体装置、半導体装置実装体、およびこれらの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、半導体素子の電極パッドと支持基板の電極パッドを電気的に接続するバンプが導電性樹脂からなり、半導体素子と支持基板の間の空隙が絶縁性樹脂により支持されている半導体装置であって、絶縁性樹脂の熱膨張係数が導電性樹脂の熱膨張係数よりも大きいことを特徴とする半導体装置を提供する。
【００１０】
また、本発明は、半導体装置の電極パッドと支持基板の電極パッドを電気的に接続するバンプが導電性樹脂からなり、半導体装置と支持基板の間の空隙が絶縁性樹脂により支持されている半導体装置実装体であって、絶縁性樹脂の熱膨張係数が導電性樹脂の熱膨張係数よりも大きいことを特徴とする半導体装置実装体を提供する。
【００１１】
また、本発明は、半導体素子の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂を硬化させる工程と、支持基板の電極パッドに導電性樹脂からなるバンプを形成する工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体素子実装領域に半導体素子の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体素子と支持基板の両バンプが互いに重なるように半導体素子と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【００１２】
また、本発明は、半導体素子の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂をＢステージまで硬化させる工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体素子実装領域に半導体素子の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体素子のバンプと支持基板の電極パッドが互いに重なるように半導体素子と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【００１３】
また、本発明は、半導体装置の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂を硬化させる工程と、支持基板の電極パッドに導電性樹脂からなるバンプを形成する工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体装置実装領域に半導体装置の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体装置と支持基板の両バンプが互いに重なるように半導体装置と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置実装体の製造方法を提供する。
【００１４】
また、本発明は、半導体装置の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂をＢステージまで硬化させる工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体装置実装領域に半導体装置の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体装置のバンプと支持基板の電極パッドが互いに重なるように半導体装置と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置実装体の製造方法を提供する。
【００１５】
上記本発明によれば、絶縁性樹脂の熱膨張係数が導電性樹脂の熱膨張係数よりも大きいため、両樹脂硬化後、硬化温度以下になると、絶縁性樹脂が導電性樹脂より大きく収縮し、導電性樹脂からなるバンプに圧縮応力が作用することとなり、その結果、電極パッドとバンプの密着力が向上し、信頼性の高い電気的接続状態を得ることができる。
【００１６】
また、本発明に用いる絶縁性樹脂のゲル化時間が導電性樹脂のそれよりも長いことが好ましい。これによれば、導電性樹脂が硬化してから絶縁性樹脂が硬化するため、バンプに対する導電性樹脂と絶縁性樹脂との膨張・収縮量の相違による負担が小さくなり、バンプに適切な圧縮応力が作用することとなり、電気的接続信頼性がより確実なものとなる。
【００１７】
以下、本発明の実施形態について図面を参照して説明する。
【００１８】
【発明の実施の形態】
本発明の特徴は、導電性樹脂からなるバンプを用いた半導体素子または半導体装置の基板への実装方法において、導電性樹脂よりも熱膨張係数が大きい絶縁性樹脂を導電性樹脂と同時に実装硬化する点にある。
【００１９】
図１は本発明の半導体装置の製造過程の一例を示す断面図である。
【００２０】
図１（ａ）は、半導体素子の一般的な構造を示す図である。本発明の半導体素子１は電子回路が形成されたものであれば、特に限定されず、どのような種類又は大きさの半導体素子でも使用可能である。例えば、メモリ回路が形成された半導体素子、ロジック回路が形成された半導体素子等が挙げられる。半導体素子１の上面には、電極３があり、アルミで構成されていても金めっきされた電極でもよく、特に限定されない。さらに、半導体素子１の上面には、半導体素子保護膜２が形成されている。本半導体素子保護膜２は、窒化膜やポリイミド膜等、従来公知のものでよく、特に限定されない。
【００２１】
図１（ｂ）は、半導体素子の電極３上に導電性樹脂からなるバンプ４を形成した図である。バンプを形成する導電性樹脂としては、特に限定されないが、導電性微粉体と樹脂を少なくとも含んでなる樹脂であり、その熱膨張係数が３５×１０−６〜５０×１０−６／℃の範囲であるものが好ましい。熱膨張係数が３５×１０−６／℃未満であると導電性微粉体に対して樹脂の割合が低くなるため接着性が悪化する傾向にあり、５０×１０−６／℃を超えると導電性微粉体が少なくなり、導電性が悪化する傾向にある。導電性微粉体としては、導電性樹脂の硬化後に導電性を有するのもであればとくに材質は限定されず、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ａｕなどの金属微粉体や、金属微粉体の表面を異種金属でメッキした粉体や、樹脂粉体の表面をＡｕなどの金属で被覆した粉体や、炭素粉末、あるいは前述の導電微粉体を混合したものが挙げられる。樹脂としては、熱によって硬化するものであれば、とくに材質は限定されず、エポキシ樹脂、フェノール樹脂などの熱硬化型樹脂や、ポリアミドイミドなどの溶剤乾燥型の樹脂が挙げられる。また、バンプの形成方法は、特に限定されず、スクリーン印刷や、転写、ポッティング、フォトプロセスなど、従来公知の方法で形成することができる。
【００２２】
図１（ｃ）は、支持基板８の電極９上に導電性樹脂からなるバンプ６を形成した図である。ここでのバンプは上記同様の導電性樹脂を用い、上記と同様の形成方法により形成される。また、半導体素子１の電極３上に形成したバンプ４がＢステージ状態にあり、これを支持基板８の電極９上に直接付着、硬化させる場合には、支持基板８のバンプ６は特になくてもよい。
【００２３】
図１（ｄ）は、支持基板に絶縁性樹脂５の層を形成した図である。ここで用いられる絶縁性樹脂としては、熱によって硬化し、その熱膨張係数がバンプのそれよりも大きければよいが、好ましくは熱膨張係数が４０×１０−６〜６０×１０−６／℃のものである。また、材質は限定されず、例えば、エポキシ樹脂、フェノール樹脂などの熱硬化型樹脂や、ポリアミドイミドなどの溶剤乾燥型の樹脂が挙げられる。また、バンプを形成する導電性樹脂よりも硬化速度が遅い、すなわち、ゲル化時間が長い絶縁性樹脂であることが好ましく、さらに、（絶縁性樹脂のゲル化時間／導電性樹脂ゲル化時間）の比が１．５より大きいことがより好ましく、２．０より大きいことが特に好ましい。例えば、１５０℃における導電性樹脂のゲル化時間は１０〜６０秒の範囲であることが好ましく、絶縁性樹脂のゲル化時間は６０〜１８０秒の範囲であることが好ましい。これら両樹脂に共通して、１５０℃におけるゲル化時間が１０秒未満となると保存安定性が低下する傾向にあり、１８０秒を超えると硬化時間が長くなり、生産性が低下する。これによれば、導電性樹脂が硬化してから絶縁性樹脂が硬化するため、バンプに対する導電性樹脂と絶縁性樹脂との膨張・収縮量の相違による負担が小さくなる。すなわち、導電性樹脂の硬化収縮量の方が絶縁性樹脂よりも大きい場合、導電性樹脂と絶縁性樹脂を同時に硬化させると、絶縁性樹脂によって導電性樹脂の硬化収縮が阻害されて半導体装置と支持基板に引張られた応力がバンプに生じるが、導電性樹脂が硬化してから絶縁性樹脂を硬化させることで、導電性樹脂と絶縁性樹脂の硬化収縮量の相違による影響をバンプが受けることなく、より確実に圧縮応力が作用し、優れた信頼性の電気的接続状態を得ることができる。なお、本発明においてゲル化時間とは、ＪＩＳ Ｃ２１０５（電機絶縁用無溶剤液状レジン試験方法）に準じて測定した値である。また、絶縁性樹脂の形成方法としては、その高さが半導体素子と支持基板の間隙よりも高く、未硬化の状態であれば、特に限定するものでなく、スクリーン印刷や、転写、ポッティングなど、従来公知の方法で形成することができる。
【００２４】
図１（ｅ）は、図１（ｂ）で作製した半導体素子１を支持基板８に実装する工程を示した図である。導電性樹脂からなるバンプ及び絶縁性樹脂の硬化は、一定温度でも、あるいは導電性樹脂のゲル化時間を経過した後に硬化温度を高めて硬化時間の短縮を図る温度プロファイルでもよい。また、硬化時間は、特に制限されないが、絶縁性樹脂のゲル化時間の１０倍以上であることが好ましい。
【００２５】
図１（ｆ）及び図２は、半導体素子１を支持基板８に実装して得られた半導体装置の一例を示す図である。このとき、絶縁性樹脂５がバンプ４に接触することなく、半導体素子と支持基板の一部のみを接続した構造（図１（ｆ））であっても、バンプ４全てを包含した構造（図２）であってもよい。図１（ｆ）の場合には、図３に示すように、半導体素子１と支持基板８の間隙に第２の絶縁性樹脂１０を充填してもよい。このとき、第２の絶縁性樹脂１０の熱膨張係数は、第１の絶縁性樹脂５の熱膨張係数と等しいことが好ましい。
【００２６】
図４および図５は、半導体装置を支持基板８に実装した半導体装置実装体の一例を示すの断面図である。本発明の半導体装置実装体は、上記半導体素子の実装時と同様に、半導体装置の電極と支持基板の電極を導電性樹脂からなるバンプで接合して得ることができ、半導体装置と支持基板の空隙には硬化後の熱膨張係数がバンプの硬化後の熱膨張係数よりも大きい絶縁性樹脂層が形成されている。その他の構造は特に限定されるものではなく、（１）ベアチップ（図１）、（２）ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）（図４）、（３）ＣＳＰ（ＣｈｉｐＳｉｚｅ Ｐａｃｋａｇｅ）、（４）ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）（図５）、（５）ＴＳＯＰ（Ｔｈｉｎ Ｓｏｌｉｄ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）などに適用可能である。
【００２７】
【実施例】
外形１０ｍｍ×８．５ｍｍの半導体素子の電極（直径０．４０ｍｍ）にビスフェノールＦ型エポキシ樹脂（東都化成（株）、ＹＤＦ−１７０）１０重量部、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ（株）ＹＬ−９８０）１０重量部、硬化剤（四国化成（株）、キュアダクトＰ−０５０５）４重量部、硬化剤（四国化成（株）、キュアダクトＬ−０１Ｂ）２重量部、導電性フィラ（徳力化学研究所（株）、ＴＣＧ−１）１２０重量部、および希釈剤（東都化成（株）、Ｐ−１０１）４重量部からなる導電性樹脂（熱膨張係数４０×１０−６／℃、ゲル化時間５０秒／１５０℃）をスクリーン印刷法で印刷した後、１５０℃で１時間硬化してバンプを形成した。次いで、大きさ３０ｍｍ×３０ｍｍ、厚さ１．６ｍｍの支持基板（日立化成工業（株）製、商品名：Ｅ−６７）の電極に上記と同様の導電性樹脂をスクリーン印刷法で印刷し、さらに、支持基板の中央近傍の電極に接触しない領域にビスフェノールＦ型エポキシ樹脂（東都化成（株）、ＹＤＦ−１７０）７９重量部、脂環式エポキシ樹脂２１重量部、メチルテトラヒドロ無水フタル酸１２０重量部、球形溶融シリカ（平均粒径１５．２μｍ）４５０重量部、角形溶融シリカ（平均粒径１５．５μｍ）１５０重量部からなる第１の絶縁性樹脂（熱膨張係数５０×１０−６／℃、ゲル化時間１５０秒／１５０℃）をポッティングした。次いで、半導体素子の電極と支持基板の電極が互いに一致するように、半導体素子を支持基板上に搭載して、１５０℃で１時間硬化して半導体装置を得た。これを熱衝撃試験機（楠本化成（株）、ウインテクＮＴ５００）に投入して、−５５℃１５分間、１２５℃１５分間を１サイクルとする温度サイクル試験を行った。その結果、１０００サイクルまで、導電性樹脂接続部の不良、半導体装置内部のはく離及びクラックは観察されなかった。
【００２８】
【発明の効果】
本発明によれば、製造工程数およびコストの低減が可能であり、かつ電気的接続信頼性に優れる半導体装置、半導体装置実装体、およびこれらの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造過程の一実施例を示す断面図。
【図２】本発明の半導体装置の一例を示す断面図。
【図３】本発明の半導体装置の一例を示す断面図。
【図４】本発明の半導体装置実装体の一例を示す断面図。
【図５】本発明の半導体装置実装体の一例を示す断面図。
【図６】従来のフリップチップ実装方式の一例を示す断面図。
【符号の説明】
１ 半導体素子
２ 半導体素子保護膜
３ 電極
４ 導電性バンプ
５ 絶縁性樹脂
６ 導電性バンプ
７ 配線保護膜
８ 支持基板
９ 電極
１０ 絶縁性樹脂
１１ Ａｕ線
１２ 封止樹脂
１３ 半導体素子接着剤
１４ 第２回路基板
１５ 配線保護膜
１６ リード
１７ はんだバンプ
【発明の属する技術分野】
本発明は、半導体素子又は半導体装置と支持基板が導電性樹脂を介して電気的に接続された半導体装置、半導体装置実装体、及びこれらの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、処理速度の高速化に伴い、樹脂封止型半導体パッケージの多ピン化、狭ピッチ化、薄型化の動きが急速に進展しており、半導体素子を支持基板に直接実装したフリップ実装方式が多く採用されるようになってきた。フリップ実装方式は、パッケージを小型化、薄型化できるばかりでなく、半導体素子の電極と支持基板の電極を接続する距離を最小にできることから高周波特性に優れる特徴がある。
【０００３】
図６はフリップチップ実装方式の一例を示す図である。従来技術では、バンプ材料としてＳｎ−Ｐｂ系はんだを用いており、半導体素子１の回路面に形成されたＡｌ電極３上には、はんだの拡散防止のためにＣｒやＡｕなどのバリアメタル層が形成されている。また、はんだバンプは、球形のはんだボールを電極３上に搭載した後、リフロー工程で溶融させることで形成されるが、このとき、はんだの濡れ性を向上するためにフラックスを用いる。さらに、支持基板への実装は、支持基板にはんだバンプ付き半導体素子を搭載し、再度リフロー工程を経ることで行われ、さらに、接続信頼性を向上させるために半導体素子１と支持基板８の間隙に補強樹脂であるアンダーフィルを注入し、これを硬化させて半導体装置を得ることができる。
【０００４】
しかしながら、上記のようなはんだを用いた半導体素子または半導体装置の実装方法では、（１）バリアメタル層形成による半導体装置の製造工程およびコストの増加、（２）Ｐｂ系はんだの環境負荷及び法規制、（３）フラックスによる半導体装置の汚染、（４）アンダーフィル注入による半導体装置の製造工程及びコストの増加、などの問題があった。
【０００５】
このような問題を解決するため、導電性樹脂を使用したフリップチップ技術が提案されている（例えば、特許文献１参照）。この方法によれば、フリップチップのボンドパッドにおける導電性の重合可能な前駆物質の形成により、フリップチップのボンドパッドと基板のボンドパッドとの間の電気接続が得られ、はんだのリフローよりも低温条件下でバンプを重合でき、チップや基板の熱膨張係数の大きな不一致により生じる信頼性の問題を相当に減少させることができ、低温でバンプ重合ができるので広範囲の基板を用いることが可能であり、はんだバンプ形成のための複雑かつ長時間を要する蒸着及び電気めっきが不要になり、さらにフラックスが不要になる特徴がある。
【０００６】
【特許文献１】
特許第２７１７９９３号公報
【特許文献２】
特開２０００−２３６００２号公報（第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記技術は、チップと基板の間隙を絶縁性樹脂で補強してないため、落下衝撃や高温と低温に繰り返し曝される冷熱サイクルに弱く、電気的接続信頼性が低いという問題がある。一方、チップと基板の間隙に補強樹脂を注入して周囲環境の変化による接続部位への影響を小さくする方法（例えば、特許文献２参照）が提案されているが、この方法では、チップと基板を接着する接着用封止樹脂と接続部位を保護する保護用封止樹脂の２種類の樹脂が必要であり、工程が煩雑になるという問題がある。
【０００８】
上記を鑑みて、本発明は、製造工程数およびコストの低減が可能であり、かつ電気的接続信頼性に優れる半導体装置、半導体装置実装体、およびこれらの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、半導体素子の電極パッドと支持基板の電極パッドを電気的に接続するバンプが導電性樹脂からなり、半導体素子と支持基板の間の空隙が絶縁性樹脂により支持されている半導体装置であって、絶縁性樹脂の熱膨張係数が導電性樹脂の熱膨張係数よりも大きいことを特徴とする半導体装置を提供する。
【００１０】
また、本発明は、半導体装置の電極パッドと支持基板の電極パッドを電気的に接続するバンプが導電性樹脂からなり、半導体装置と支持基板の間の空隙が絶縁性樹脂により支持されている半導体装置実装体であって、絶縁性樹脂の熱膨張係数が導電性樹脂の熱膨張係数よりも大きいことを特徴とする半導体装置実装体を提供する。
【００１１】
また、本発明は、半導体素子の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂を硬化させる工程と、支持基板の電極パッドに導電性樹脂からなるバンプを形成する工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体素子実装領域に半導体素子の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体素子と支持基板の両バンプが互いに重なるように半導体素子と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【００１２】
また、本発明は、半導体素子の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂をＢステージまで硬化させる工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体素子実装領域に半導体素子の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体素子のバンプと支持基板の電極パッドが互いに重なるように半導体素子と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【００１３】
また、本発明は、半導体装置の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂を硬化させる工程と、支持基板の電極パッドに導電性樹脂からなるバンプを形成する工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体装置実装領域に半導体装置の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体装置と支持基板の両バンプが互いに重なるように半導体装置と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置実装体の製造方法を提供する。
【００１４】
また、本発明は、半導体装置の電極パッドに導電性樹脂からなるバンプを形成する工程と、導電性樹脂をＢステージまで硬化させる工程と、熱膨張係数が導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を支持基板上の半導体装置実装領域に半導体装置の電極パッドに形成したバンプよりも高くなるように塗布する工程と、半導体装置のバンプと支持基板の電極パッドが互いに重なるように半導体装置と支持基板を接合する工程と、導電性樹脂と絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置実装体の製造方法を提供する。
【００１５】
上記本発明によれば、絶縁性樹脂の熱膨張係数が導電性樹脂の熱膨張係数よりも大きいため、両樹脂硬化後、硬化温度以下になると、絶縁性樹脂が導電性樹脂より大きく収縮し、導電性樹脂からなるバンプに圧縮応力が作用することとなり、その結果、電極パッドとバンプの密着力が向上し、信頼性の高い電気的接続状態を得ることができる。
【００１６】
また、本発明に用いる絶縁性樹脂のゲル化時間が導電性樹脂のそれよりも長いことが好ましい。これによれば、導電性樹脂が硬化してから絶縁性樹脂が硬化するため、バンプに対する導電性樹脂と絶縁性樹脂との膨張・収縮量の相違による負担が小さくなり、バンプに適切な圧縮応力が作用することとなり、電気的接続信頼性がより確実なものとなる。
【００１７】
以下、本発明の実施形態について図面を参照して説明する。
【００１８】
【発明の実施の形態】
本発明の特徴は、導電性樹脂からなるバンプを用いた半導体素子または半導体装置の基板への実装方法において、導電性樹脂よりも熱膨張係数が大きい絶縁性樹脂を導電性樹脂と同時に実装硬化する点にある。
【００１９】
図１は本発明の半導体装置の製造過程の一例を示す断面図である。
【００２０】
図１（ａ）は、半導体素子の一般的な構造を示す図である。本発明の半導体素子１は電子回路が形成されたものであれば、特に限定されず、どのような種類又は大きさの半導体素子でも使用可能である。例えば、メモリ回路が形成された半導体素子、ロジック回路が形成された半導体素子等が挙げられる。半導体素子１の上面には、電極３があり、アルミで構成されていても金めっきされた電極でもよく、特に限定されない。さらに、半導体素子１の上面には、半導体素子保護膜２が形成されている。本半導体素子保護膜２は、窒化膜やポリイミド膜等、従来公知のものでよく、特に限定されない。
【００２１】
図１（ｂ）は、半導体素子の電極３上に導電性樹脂からなるバンプ４を形成した図である。バンプを形成する導電性樹脂としては、特に限定されないが、導電性微粉体と樹脂を少なくとも含んでなる樹脂であり、その熱膨張係数が３５×１０−６〜５０×１０−６／℃の範囲であるものが好ましい。熱膨張係数が３５×１０−６／℃未満であると導電性微粉体に対して樹脂の割合が低くなるため接着性が悪化する傾向にあり、５０×１０−６／℃を超えると導電性微粉体が少なくなり、導電性が悪化する傾向にある。導電性微粉体としては、導電性樹脂の硬化後に導電性を有するのもであればとくに材質は限定されず、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ａｕなどの金属微粉体や、金属微粉体の表面を異種金属でメッキした粉体や、樹脂粉体の表面をＡｕなどの金属で被覆した粉体や、炭素粉末、あるいは前述の導電微粉体を混合したものが挙げられる。樹脂としては、熱によって硬化するものであれば、とくに材質は限定されず、エポキシ樹脂、フェノール樹脂などの熱硬化型樹脂や、ポリアミドイミドなどの溶剤乾燥型の樹脂が挙げられる。また、バンプの形成方法は、特に限定されず、スクリーン印刷や、転写、ポッティング、フォトプロセスなど、従来公知の方法で形成することができる。
【００２２】
図１（ｃ）は、支持基板８の電極９上に導電性樹脂からなるバンプ６を形成した図である。ここでのバンプは上記同様の導電性樹脂を用い、上記と同様の形成方法により形成される。また、半導体素子１の電極３上に形成したバンプ４がＢステージ状態にあり、これを支持基板８の電極９上に直接付着、硬化させる場合には、支持基板８のバンプ６は特になくてもよい。
【００２３】
図１（ｄ）は、支持基板に絶縁性樹脂５の層を形成した図である。ここで用いられる絶縁性樹脂としては、熱によって硬化し、その熱膨張係数がバンプのそれよりも大きければよいが、好ましくは熱膨張係数が４０×１０−６〜６０×１０−６／℃のものである。また、材質は限定されず、例えば、エポキシ樹脂、フェノール樹脂などの熱硬化型樹脂や、ポリアミドイミドなどの溶剤乾燥型の樹脂が挙げられる。また、バンプを形成する導電性樹脂よりも硬化速度が遅い、すなわち、ゲル化時間が長い絶縁性樹脂であることが好ましく、さらに、（絶縁性樹脂のゲル化時間／導電性樹脂ゲル化時間）の比が１．５より大きいことがより好ましく、２．０より大きいことが特に好ましい。例えば、１５０℃における導電性樹脂のゲル化時間は１０〜６０秒の範囲であることが好ましく、絶縁性樹脂のゲル化時間は６０〜１８０秒の範囲であることが好ましい。これら両樹脂に共通して、１５０℃におけるゲル化時間が１０秒未満となると保存安定性が低下する傾向にあり、１８０秒を超えると硬化時間が長くなり、生産性が低下する。これによれば、導電性樹脂が硬化してから絶縁性樹脂が硬化するため、バンプに対する導電性樹脂と絶縁性樹脂との膨張・収縮量の相違による負担が小さくなる。すなわち、導電性樹脂の硬化収縮量の方が絶縁性樹脂よりも大きい場合、導電性樹脂と絶縁性樹脂を同時に硬化させると、絶縁性樹脂によって導電性樹脂の硬化収縮が阻害されて半導体装置と支持基板に引張られた応力がバンプに生じるが、導電性樹脂が硬化してから絶縁性樹脂を硬化させることで、導電性樹脂と絶縁性樹脂の硬化収縮量の相違による影響をバンプが受けることなく、より確実に圧縮応力が作用し、優れた信頼性の電気的接続状態を得ることができる。なお、本発明においてゲル化時間とは、ＪＩＳ Ｃ２１０５（電機絶縁用無溶剤液状レジン試験方法）に準じて測定した値である。また、絶縁性樹脂の形成方法としては、その高さが半導体素子と支持基板の間隙よりも高く、未硬化の状態であれば、特に限定するものでなく、スクリーン印刷や、転写、ポッティングなど、従来公知の方法で形成することができる。
【００２４】
図１（ｅ）は、図１（ｂ）で作製した半導体素子１を支持基板８に実装する工程を示した図である。導電性樹脂からなるバンプ及び絶縁性樹脂の硬化は、一定温度でも、あるいは導電性樹脂のゲル化時間を経過した後に硬化温度を高めて硬化時間の短縮を図る温度プロファイルでもよい。また、硬化時間は、特に制限されないが、絶縁性樹脂のゲル化時間の１０倍以上であることが好ましい。
【００２５】
図１（ｆ）及び図２は、半導体素子１を支持基板８に実装して得られた半導体装置の一例を示す図である。このとき、絶縁性樹脂５がバンプ４に接触することなく、半導体素子と支持基板の一部のみを接続した構造（図１（ｆ））であっても、バンプ４全てを包含した構造（図２）であってもよい。図１（ｆ）の場合には、図３に示すように、半導体素子１と支持基板８の間隙に第２の絶縁性樹脂１０を充填してもよい。このとき、第２の絶縁性樹脂１０の熱膨張係数は、第１の絶縁性樹脂５の熱膨張係数と等しいことが好ましい。
【００２６】
図４および図５は、半導体装置を支持基板８に実装した半導体装置実装体の一例を示すの断面図である。本発明の半導体装置実装体は、上記半導体素子の実装時と同様に、半導体装置の電極と支持基板の電極を導電性樹脂からなるバンプで接合して得ることができ、半導体装置と支持基板の空隙には硬化後の熱膨張係数がバンプの硬化後の熱膨張係数よりも大きい絶縁性樹脂層が形成されている。その他の構造は特に限定されるものではなく、（１）ベアチップ（図１）、（２）ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）（図４）、（３）ＣＳＰ（ＣｈｉｐＳｉｚｅ Ｐａｃｋａｇｅ）、（４）ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）（図５）、（５）ＴＳＯＰ（Ｔｈｉｎ Ｓｏｌｉｄ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）などに適用可能である。
【００２７】
【実施例】
外形１０ｍｍ×８．５ｍｍの半導体素子の電極（直径０．４０ｍｍ）にビスフェノールＦ型エポキシ樹脂（東都化成（株）、ＹＤＦ−１７０）１０重量部、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ（株）ＹＬ−９８０）１０重量部、硬化剤（四国化成（株）、キュアダクトＰ−０５０５）４重量部、硬化剤（四国化成（株）、キュアダクトＬ−０１Ｂ）２重量部、導電性フィラ（徳力化学研究所（株）、ＴＣＧ−１）１２０重量部、および希釈剤（東都化成（株）、Ｐ−１０１）４重量部からなる導電性樹脂（熱膨張係数４０×１０−６／℃、ゲル化時間５０秒／１５０℃）をスクリーン印刷法で印刷した後、１５０℃で１時間硬化してバンプを形成した。次いで、大きさ３０ｍｍ×３０ｍｍ、厚さ１．６ｍｍの支持基板（日立化成工業（株）製、商品名：Ｅ−６７）の電極に上記と同様の導電性樹脂をスクリーン印刷法で印刷し、さらに、支持基板の中央近傍の電極に接触しない領域にビスフェノールＦ型エポキシ樹脂（東都化成（株）、ＹＤＦ−１７０）７９重量部、脂環式エポキシ樹脂２１重量部、メチルテトラヒドロ無水フタル酸１２０重量部、球形溶融シリカ（平均粒径１５．２μｍ）４５０重量部、角形溶融シリカ（平均粒径１５．５μｍ）１５０重量部からなる第１の絶縁性樹脂（熱膨張係数５０×１０−６／℃、ゲル化時間１５０秒／１５０℃）をポッティングした。次いで、半導体素子の電極と支持基板の電極が互いに一致するように、半導体素子を支持基板上に搭載して、１５０℃で１時間硬化して半導体装置を得た。これを熱衝撃試験機（楠本化成（株）、ウインテクＮＴ５００）に投入して、−５５℃１５分間、１２５℃１５分間を１サイクルとする温度サイクル試験を行った。その結果、１０００サイクルまで、導電性樹脂接続部の不良、半導体装置内部のはく離及びクラックは観察されなかった。
【００２８】
【発明の効果】
本発明によれば、製造工程数およびコストの低減が可能であり、かつ電気的接続信頼性に優れる半導体装置、半導体装置実装体、およびこれらの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造過程の一実施例を示す断面図。
【図２】本発明の半導体装置の一例を示す断面図。
【図３】本発明の半導体装置の一例を示す断面図。
【図４】本発明の半導体装置実装体の一例を示す断面図。
【図５】本発明の半導体装置実装体の一例を示す断面図。
【図６】従来のフリップチップ実装方式の一例を示す断面図。
【符号の説明】
１ 半導体素子
２ 半導体素子保護膜
３ 電極
４ 導電性バンプ
５ 絶縁性樹脂
６ 導電性バンプ
７ 配線保護膜
８ 支持基板
９ 電極
１０ 絶縁性樹脂
１１ Ａｕ線
１２ 封止樹脂
１３ 半導体素子接着剤
１４ 第２回路基板
１５ 配線保護膜
１６ リード
１７ はんだバンプ
Claims (6)
- 半導体素子の電極パッドに導電性樹脂からなるバンプを形成する工程と、前記導電性樹脂を硬化させる工程と、支持基板の電極パッドに導電性樹脂からなるバンプを形成する工程と、熱膨張係数が前記導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を前記支持基板上の半導体素子実装領域に、前記半導体素子の電極パッドに形成したバンプよりも高くなるように、塗布する工程と、前記半導体素子と前記支持基板の両バンプが互いに重なるように前記半導体素子と前記支持基板を接合する工程と、前記導電性樹脂と前記絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法。
- 前記絶縁性樹脂のゲル化時間が、前記導電性樹脂よりも長いことを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体素子の電極パッドに導電性樹脂からなるバンプを形成する工程と、前記導電性樹脂をＢステージまで硬化させる工程と、熱膨張係数が前記導電性樹脂の熱膨張係数よりも大きく、ゲル化時間が前記導電性樹脂よりも長い絶縁性樹脂を支持基板上の半導体素子実装領域に、前記半導体素子の電極パッドに形成したバンプよりも高くなるように、塗布する工程と、前記半導体素子のバンプと前記支持基板の電極パッドが互いに重なるように前記半導体素子と前記支持基板を接合する工程と、前記導電性樹脂と前記絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法。
- 半導体装置の電極パッドに導電性樹脂からなるバンプを形成する工程と、前記導電性樹脂を硬化させる工程と、支持基板の電極パッドに導電性樹脂からなるバンプを形成する工程と、熱膨張係数が前記導電性樹脂の熱膨張係数よりも大きい絶縁性樹脂を前記支持基板上の半導体装置実装領域に、前記半導体装置の電極パッドに形成したバンプよりも高くなるように、塗布する工程と、前記半導体装置と前記支持基板の両バンプが互いに重なるように前記半導体装置と前記支持基板を接合する工程と、前記導電性樹脂と前記絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置実装体の製造方法。
- 前記絶縁性樹脂のゲル化時間が、前記導電性樹脂よりも長いことを特徴とする請求項４記載の半導体装置実装体の製造方法。
- 半導体装置の電極パッドに導電性樹脂からなるバンプを形成する工程と、前記導電性樹脂をＢステージまで硬化させる工程と、熱膨張係数が前記導電性樹脂の熱膨張係数よりも大きく、ゲル化時間が前記導電性樹脂よりも長い絶縁性樹脂を支持基板上の半導体装置実装領域に、前記半導体装置の電極パッドに形成したバンプよりも高くなるように、塗布する工程と、前記半導体装置のバンプと前記支持基板の電極パッドが互いに重なるように前記半導体装置と前記支持基板を接合する工程と、前記導電性樹脂と前記絶縁性樹脂を硬化させる工程と、を含むことを特徴とする半導体装置実装体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342083A JP3951903B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置及び半導体装置実装体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342083A JP3951903B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置及び半導体装置実装体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179292A JP2004179292A (ja) | 2004-06-24 |
| JP3951903B2 true JP3951903B2 (ja) | 2007-08-01 |
Family
ID=32704236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002342083A Expired - Fee Related JP3951903B2 (ja) | 2002-11-26 | 2002-11-26 | 半導体装置及び半導体装置実装体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3951903B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4396746B2 (ja) | 2007-08-13 | 2010-01-13 | セイコーエプソン株式会社 | 電子デバイス |
-
2002
- 2002-11-26 JP JP2002342083A patent/JP3951903B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004179292A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696644B1 (en) | Polymer-embedded solder bumps for reliable plastic package attachment | |
| US7000821B2 (en) | Method and apparatus for improving an integrated circuit device | |
| US6413862B1 (en) | Use of palladium in IC manufacturing | |
| JP3648277B2 (ja) | 半導体装置 | |
| US7214561B2 (en) | Packaging assembly and method of assembling the same | |
| US7141878B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
| US20020030261A1 (en) | Multi-flip-chip semiconductor assembly | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| US6933221B1 (en) | Method for underfilling semiconductor components using no flow underfill | |
| WO1999036957A1 (fr) | Boitier de semiconducteur | |
| US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP3951903B2 (ja) | 半導体装置及び半導体装置実装体の製造方法 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3422243B2 (ja) | 樹脂フィルム | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JP3333355B2 (ja) | 半導体装置 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP2003133656A (ja) | 半導体素子の実装構造 | |
| JPH0680701B2 (ja) | ピン付チツプキヤリア | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2966354B2 (ja) | 半導体装置の実装方法 | |
| JP2000315704A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050909 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20061222 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070416 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110511 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |