JP3934565B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3934565B2
JP3934565B2 JP2003044335A JP2003044335A JP3934565B2 JP 3934565 B2 JP3934565 B2 JP 3934565B2 JP 2003044335 A JP2003044335 A JP 2003044335A JP 2003044335 A JP2003044335 A JP 2003044335A JP 3934565 B2 JP3934565 B2 JP 3934565B2
Authority
JP
Japan
Prior art keywords
semiconductor device
post
semiconductor chip
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003044335A
Other languages
English (en)
Other versions
JP2004253703A (ja
Inventor
英明 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003044335A priority Critical patent/JP3934565B2/ja
Priority to EP04250449A priority patent/EP1450402A1/en
Priority to KR1020040006251A priority patent/KR20040075714A/ko
Priority to US10/772,252 priority patent/US7199467B2/en
Publication of JP2004253703A publication Critical patent/JP2004253703A/ja
Priority to US11/235,269 priority patent/US20060019430A1/en
Priority to US11/235,270 priority patent/US7115444B2/en
Priority to US11/654,555 priority patent/US7381592B2/en
Application granted granted Critical
Publication of JP3934565B2 publication Critical patent/JP3934565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に半導体チップから発生する熱の放熱効率の向上を図った半導体装置に関する。
【０００２】
近年、半導体チップが高集積化してきており、また、半導体装置の実装の高密度化が要求されてきている。そこで、ＱＦＰ(Quad Flat Package) 型半導体装置に比べて、外部接続端子（バンプ，ランド等）の狭ピッチ化を図ることができるＢＧＡ型半導体装置及びＬＧＡ型半導体装置が注目され、また実用されるようになってきている。
【０００３】
また、半導体チップの高集積化に伴い半導体素子の発熱量が増えてきており、よって半導体装置の放熱特性を向上させる必要がある。
【０００４】
【従来の技術】
従来から、外部接続端子の狭ピッチ化及び放熱特性の向上を図った半導体装置が各種提案されている（例えば特許文献１〜４）。図１は、従来の放熱特性の向上を図った半導体装置の一例を示している。同図に示す半導体装置１はＦＣ−ＢＧＡ(Flip Chip Bump Grid Array package)構造とされており、大略すると半導体チップ２，パッケージ基板３，放熱部材４，半田ボール５等により構成されている。
【０００５】
半導体チップ２は、パッケージ基板３の上面にフリップチップ実装されている。また、パッケージ基板３の下面には、外部接続端子として機能する半田ボール５が配設されている。パッケージ基板３は多層基板であり、半導体チップ２と半田ボール５は、この内部配線により電気的に接続された構成となっている。
【０００６】
また、放熱部材４は半導体チップ２を保護するリッドとして機能すると共に、半導体チップ２で発生した熱を放熱する放熱板としても機能するものである。よって、半導体チップ２と放熱部材４は熱的に接続する必要があるが、従来では熱的接続部材６（以下、単に接続部材という）を用いて半導体チップ２の背面と放熱部材４の内面を熱的に接続することが行なわれていた。
【０００７】
この際、半導体チップ２の背面から放熱部材４への熱伝達機構としては、従来では次に述べる二つの方法が一般的であった。
【０００８】
(a) 半導体チップ２と放熱部材４の材質差による熱膨張率のミスマッチによる信頼度低下を防止するため、接続部材６として応力緩和性のあるグリス（コンパウンド）、或いは熱伝導性の接着剤などの熱媒体を用い、これを半導体チップ２と放熱部材４との間に配設する方法（図１に図示した方法）
(b) 半導体チップ２の熱膨張率に近い熱膨張率を有した材料（例えば、Cu-W、カーボンとＡｌの複合材料等）を半導体チップ２と放熱部材４との間で半田接合する方法
【特許文献１】
特開昭５７−１７６７５０号公報
【０００９】
【特許文献２】
特開平０１−１１７０４９号公報
【００１０】
【特許文献３】
特開平１０−０５０７７０号公報
【００１１】
【特許文献４】
特開平１１−０６７９９８号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記した(a)の方法では、グリス（コンパウンド）或いは熱伝導性接着剤は熱抵抗が大きいため、半導体チップ２から放熱部材４に効率よく熱伝導が行なわれないという問題点があった。
また、上記した(b)の方法では、半導体チップ２の熱膨張率に近い熱膨張率を有した材料として、例えば、Cu-W、カーボンとＡｌの複合材料等を用いるが、これらの材料は放熱性の良好なCu等と比較して熱伝導材料の熱伝導率が低くなる。このため上記の(b)の方法は、主に半導体チップ２の発熱量が比較的に低いパッケージにしか適用することができなかった。
【００１３】
本発明は上記の点に鑑みてなされたものであり、半導体素子で発生する熱を確実に放熱すると共に装置内部で発生する応力の低減を図り得る半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００２５】
請求項１記載の発明は、
半導体素子と、
該半導体素子で発生する熱を放熱する放熱部材と、
前記半導体素子と前記放熱部材を熱的に接続する接続部材とを有し、
前記接続部材を金属により形成すると共に、変形することにより前記半導体素子と前記放熱部材との間に発生する応力を吸収する構成とし、
かつ、該接続部材と前記半導体素子とを金属接合した半導体装置であって、
前記接続部材を変形可能な構成とされた複数のポストを有する構成とすると共に、前記複数のポストの長さを、中心部における長さに対し、外周部における長さを長く設定したことを特徴とするものである。
【００２６】
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記複数のポストの断面積を、中心部における断面積に対し、外周部における断面積が小さくなるよう設定したことを特徴とするものである。
【００２７】
また、請求項３記載の発明は、
請求項１または２記載の半導体装置において、
前記複数のポストの配設密度を、中心部における配設密度に対し、外周部における配設密度が低くなるよう設定したことを特徴とするものである。
【００２８】
上記の請求項１乃至３記載の発明によれば、応力の発生量が少ない中心部においては接続部材の剛性は高く、応力の発生量が大きい外周部では接続部材の剛性は低く撓み易い。よって、ポストは応力の発生量に対応した可撓を行なうため、半導体素子と放熱部材との間に発生する応力を効率よくかつ確実に吸収することができる。
【００２９】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記接続部材を前記放熱部材と一体化したことを特徴とするものである。
【００３０】
上記発明によれば、接続部材と前記放熱部材とが一体化されることにより、半導体装置の構成を簡単化することができる。
【００３３】
【発明の実施の形態】
次に本発明の実施の形態について図面と共に説明する。
図２は、本発明の第１実施例である半導体装置１０Ａを示している。同図に示す半導体装置１０ＡはＦＣ−ＢＧＡ構造とされており、大略すると半導体チップ１２，パッケージ基板１３，放熱部材１４Ａ，半田ボール１５，及び接続部材１６Ａ等により構成されている。
【００３４】
半導体チップ１２は、パッケージ基板１３の上面にバンプ１７を用いてフリップチップ実装されている。この半導体チップ１２とパッケージ基板１３との間には、半導体チップ１２とパッケージ基板１３との熱膨張差に起因した応力がバンプ１７に集中するのを防止するため、アンダーフィルレジン１８が配設されている。また、半導体チップ１２の背面には、図３に拡大して示すように、金属層２２が形成されている。この金属層２２は、後述するポスト２０が接合材２３を介して接合される。
【００３５】
パッケージ基板１３は、その下面に外部接続端子として機能する半田ボール１５が配設されている。このパッケージ基板１３は多層配線基板であり、半導体チップ２と半田ボール１５は、この内部配線により電気的に接続される構成となっている。
【００３６】
放熱部材１４Ａは、熱伝導性のよい銅（Cu），アルミニウム（Al），これらをベースとした複合材料、或いはカーボン複合材料により形成されている。本実施例では、放熱部材１４Ａの材料としてＣｕを用いている。この際、表面の酸化を防止するため、放熱部材１４Ａの表面に酸化防止膜を形成する構成としてもよい。
【００３７】
この放熱部材１４Ａは、半導体チップ１２を保護するリッドとして機能すると共に、半導体チップ１２で発生した熱を放熱する放熱板としても機能するものである。よって、放熱部材１４Ａの内部にはキャビティ１９が形成されており、半導体チップ１２及び後述する接続部材１６Ａは、このキャビティ１９内に位置した構成となっている。
【００３８】
また、放熱部材１４Ａは半導体チップ１２で発生した熱を放熱する放熱板としても機能するものであるたため、半導体チップ１２と放熱部材１４とを熱的に接続する必要がある。本実施例では、半導体チップ１２と放熱部材１４とを熱的接続部材１６Ａ（以下、単に接続部材という）を用いて熱的に接続した構成としている。よって、半導体チップ１２で発生した熱は、接続部材１６Ａを介して放熱部材１４Ａに熱伝達され、放熱部材１４Ａにおいて放熱される。
【００３９】
本実施例に係る接続部材１６Ａは、放熱部材１４Ａに一体的に形成された複数のポスト２０と、この複数のポスト２０間の隙間に配設された樹脂材２１とにより構成されている。ポスト２０は、前記した放熱部材１４Ａと一体的に形成されるため、その材質は熱伝導率の高いＣｕである。また、Ｃｕは変形し易い材料でもあるため、よってポスト２０も変形し易い特性を有している。
【００４０】
このＣｕよりなるポスト２０の高さは、ポスト２０と半導体チップ１２との接合部の応力及び半導体チップ１２から放熱部材１４Ａへの熱伝達により決定されるが、約30〜100μｍ程度である。また、ポスト２０の直径及びピッチは必要な熱抵抗値及び上記接続部の信頼度（寿命）によって決定する。
【００４１】
この熱抵抗は、ポスト２０の配設密度（単位面積あたりのポスト２０の配設本数）、ポスト２０の断面積に反比例する。また信頼度は、放熱部材１４Ａと半導体チップ１２の熱膨張差、及び半導体チップ１２の発熱量等により決められる。通常、この信頼度の値は、ポスト２０の直径のｎ乗数（およそ２〜３乗）、熱膨張率差のｍ乗（およそ２乗）、ポスト２０の高さのL乗（およそ２乗）に反比例する。
【００４２】
一方、樹脂材２１は、ＢＴレジン系、エポキシ系、シリコン系等の材料を用いることが可能である。この樹脂材２１は、前記のようにポスト２０の隙間に充填される。このため、樹脂材２１によりポスト２０と半導体チップ１２との接合位置を補強することができ、接続部材１６Ａと半導体チップ１２との接合信頼性を高めることができる。
【００４３】
また、樹脂材２１としてＢＴレジン系、エポキシ系、シリコン系等の樹脂をそのまま用いた場合には、樹脂材２１の熱膨張率が半導体チップ１２の熱膨張率に対して非常に大きなものとなる。このため、半導体装置１０Ａの加熱時（例えば、実装時）等において、半導体チップ１２と樹脂材２１との間で応力が発生するおそれがある。
【００４４】
これを防止するため、ＢＴレジン系、エポキシ系、シリコン系等の樹脂材２１の原料となる樹脂に、図４に示すように無機材料よりなるフィラー２４を混合し、このフィラー２４を混入した樹脂材２１の熱膨張率が、半導体チップ１２の熱膨張率と放熱部材１４Ａの熱膨張率との間の値となるよう構成してもよい。このフィラー２４としては、例えばSiO2、Al2O3等の粉末、或いは粘性を下げる目的から球形としたSiO2、Al2O3等を用いることが考えられる。
【００４５】
このように樹脂材２１の原料となる樹脂にフィラー２４を混入することにより、樹脂材２１の熱膨張率を半導体素子１２の熱膨張率と放熱部材１４Ａの熱膨張率との間の値とすることができ、樹脂材２１を設けたことに起因して半導体チップ１２に応力が印加されることを防止することができる。また、樹脂材２１に熱伝導率の高い（熱抵抗の低い）フィラー２４を混入することにより、樹脂材２１を介して半導体チップ１２から発生する熱を放熱部材１４Ａに放熱することもできる。
【００４６】
上記したように本実施例に係る半導体装置１０Ａによれば、熱膨張率の違いにより半導体チップ１２と放熱部材１４Ａとの間に発生する応力は、接続部材１６Ａを構成するポスト２０が変形することにより確実に吸収される。このため、半導体チップ１２に印加される応力は低減され、半導体装置１０Ａの信頼性を向上させることができる。
【００４７】
また、ポスト２０と半導体チップ１２（金属層２２）とが金属接合されることにより、ポスト２０と半導体チップ１２との間における熱伝導率を高めることができ、半導体チップ１２で発生する熱を効率良く放熱することができる。更に、本実施例では接続部材１６Ａ（ポスト２０）を放熱部材１４Ａと一体化した構成であるため、半導体装置１０Ａの構成を簡単化することができる。
【００４８】
続いて、上記構成とされた半導体装置１０Ａの製造方法について説明する。尚、本発明における半導体装置１０Ａの製造方法は、接続部材１６Ａの形成方法、及び接続部材１６Ａ（ポスト２０）を半導体チップ１２に熱的に接続させる方法に特徴があり、他の製造工程は周知の方法を用いることができる。このため、以下の製造方法の説明では、接続部材１６Ａの形成方法、及び接続部材１６Ａの半導体チップ１２への接続方法についてのみ説明するものとする。
【００４９】
接続部材１６Ａを製造するには、先ず図５（Ａ）に示す放熱部材用基材３０を用意する。本実施例では、図２に示した半導体装置１０Ａを製造する方法を例に挙げて説明しているため、この放熱部材用基材３０はポスト２０が形成されていない状態の放熱部材１４Ａとなる。
【００５０】
この放熱部材用基材３０上には、図５（Ｂ）に示すようにレジスト３１を形成する。続いて、図５（Ｃ）に示すように、ポスト２０を形成する位置におけるレジスト３１を除去する。このレジスト３１の除去法は、例えば感光性レジスト材料の露光、レジスト剥離などのウエットプロセス法や、イオンミリングなどドライプロセス法などを用いる。
【００５１】
ポスト形成部におけるレジスト３１が除去されると、続いてＣｕを電解メッキすることにより、図５（Ｄ）に示すように放熱部材用基材３０上にポスト２０を形成する。前記したように、放熱部材用基材３０は放熱部材１４Ａであり、Ｃｕにより形成されている。よって、放熱部材用基材３０を電極としてポスト２０が電解メッキにより形成される。
【００５２】
このＣｕよりなるポスト２０の高さは、電解メッキ時間により制御することが可能である。前記のようにポスト２０の高さは、ポスト２０と半導体チップ１２との接合部の応力及び半導体チップ１２から放熱部材１４Ａへの熱伝達により決定されるが、例えば30〜100μｍ程度に設定される。
【００５３】
上記のように放熱部材用基材３０上にポスト２０が形成されると、続いて図５（Ｅ）に示すように、放熱部材用基材３０の上面全面（ポスト２０及びレジスト３１を含む上面全面）に半導体チップ１２と金属接合するための接合材２３を形成する。この接合材２３の材料は、主にＳｎなどであり、一般的なSn-Pb半田材料等も使用が可能である。また、接合材２３の作成方法はメッキ法により、その厚さは例えば3μm〜5μｍ程度である。尚、接合材２３の形成にあっては、ポスト２０の上面のみに選択的に接合材２３を形成する構成としてもよい。
【００５４】
上記のようにポスト２０の形成が完了すると、続いてポスト２０の形成のために用いたレジスト３１（レジスト３１上の接合材２３も含む）を除去し、これにより図５（Ｆ）に示すように接続部材１６Ａ（ポスト２０）の製造が完了する。この接続部材１６Ａが完成した状態において、本実施例の構成では、ポスト２０は放熱部材１４Ａと一体化した構成となっている。
【００５５】
次に、上記のように製造された接続部材１６Ａを用いて放熱部材１４Ａを半導体チップ１２に熱的に接続する接続方法について説明する。
【００５６】
放熱部材１４Ａを半導体チップ１２に熱的に接続するには、図６（Ｇ）に示すように、接続部材１６Ａを構成するポスト２０の上部にシート状の樹脂材２１（予め、上記したフィラー２４が混入されている）を配設する。続いて、予備加熱を実施することにより、図６（Ｈ）に示すように、シート状の樹脂材２１を接続部材１６Ａに仮固定する。この際、気泡の巻き込によるボイド発生を防止するために、真空中で加熱・加圧して固定する。例えば樹脂材２１としてBTレジンを用いた場合には、70℃、10torr、10kg/cm2で仮固定を実施する。
【００５７】
また、後述するようにポスト２０はこの樹脂材２１を挿通して半導体チップ１２に接合されることとなる。このため、樹脂材２１の材質選定においては、ポスト２０の先端に樹脂材２１やフィラー２４が残留してポスト２０の熱抵抗が低下しないよう、硬化前の樹脂材２１の粘性設計及びフィラー２４の含有量の設計が重要となる。具体的には、直径がφ60〜70μｍのポスト２０を用いた場合の粘性設計値は、硬化前の樹脂材２１の最低粘度が5000cps(センチポイズ)以下になるように設計される。また、このときのフィラー(SiO2)の含有量は20%以下で、熱膨張率は60ppm程度である。
【００５８】
上記のように樹脂材２１が接続部材１６Ａに仮固定されると、図６（Ｉ）に示すように、樹脂材２１が下となるよう半導体チップ１２の上部に接続部材１６Ａを位置決めする。この際、予め半導体チップ１２の背面には金属層２２（メタライズ）を形成しておく。この金属層２２としてはＣｕ或いはＡｕ等を用いることができる。具体的な金属層２２の形成方法としては、先ず半導体チップ１２の背面に密着金属となるチタン（Ｔｉ）膜を5000Åの厚さで形成し、その上部にＡｕを0.3μmの厚さで層形成する。
【００５９】
続いて、図６（Ｊ）に示すように、接続部材１６Ａを半導体チップ１２に金属接合する処理を行なう。具体的には、ポスト２０の先端に形成された接合材２３を半導体チップ１２の背面に形成された金属層２２に金属接合する処理を行なう。
【００６０】
このポスト２０を金属層２２に金属接合する処理は、酸化防止機能および加圧機能を有する装置を用いて実施する。
【００６１】
本実施例では、上記の二つの機能を有する装置として、真空プレス装置を用いている。また、接合条件としては、金属層２２としてＡｕを用いた場合には、圧力を〜30kg/cm2程度に設定し、230℃〜240℃の温度下において１秒程度でポスト２０を金属層２２に接合する。また、金属層２２としてＣｕを用いた場合には、圧力は5〜10kg/cm2程度で、強度的に脆いSn3Cuを安定なSn6Cu5に移行させるため、250℃で30分の加熱を行なう。
【００６２】
この際、加圧を行なう目的は、ポスト２０と金属層２２との接合部分の接触を図るほか、Au-Snの拡散、Cu-Snの拡散時に発生するカーケンドールボイドをつぶして、この発生を防止するためである。また、樹脂材２１をポスト２０の間の隙間に確実に充填するためである。
【００６３】
以上の工程を実施することにより、図６（Ｋ）に示されるように、接続部材１６Ａは半導体チップ１２に熱的に接合された状態となる。また、これと同時に、樹脂材２１はポスト２０の間の隙間に確実に充填される。このように、本実施例に係る製造方法によれば、ポスト２０と金属層２２との金属接合処理と、ポスト２０間の隙間に樹脂材２１を充填する処理を同時に行なうことができるため、半導体装置１０Ａの製造工程を簡単化することができる。
【００６４】
尚、上記した製造方法の実施では、樹脂材２１を接続部材１６Ａに仮止めした後に半導体チップ１２の背面に形成された金属層２２と金属接合する構成とした。しかしながら、図７（Ａ）に示すように、樹脂材２１を半導体チップ１２に形成された金属層２２上に仮止めし、その後に図７（Ｂ）に示すように接続部材１６Ａを半導体チップ１２に加熱下で加圧し、これにより図７（Ｃ）に示すようにポスト２０（接合材２３）を金属層２２に金属接合する構成としてもよい。
【００６５】
また、本実施例に係る製造方法では、樹脂材２１としてシート状の樹脂を用いたが、樹脂材２１としてゲル状の接着材料を用いることも可能である。樹脂材２１としてゲル状の接着材料を用いた場合も、上記したシート状の樹脂材２１と同様に、接着材料は再溶融時の粘性低下設計がなされており、仮固定温度以上で粘性が大きく変化し、例えば5000cps程度以下になるように設計されている。また、ゲル状の接着材料を用いた接合工程では、主に半導体チップ１２の背面にゲル状の接着材料塗布した後、接続部材１６Ａと半導体チップ１２を位置決めし、シート状の樹脂材２１と同様に半導体チップ１２と接続部材１６Ａとを加圧、加熱してポスト２０を金属層２２に金属接合する。
【００６６】
更に、本実施例に係る製造方法では、ポスト２０としてCuをメッキにより成長させたが、放熱部材１４Ａのポスト２０の形成位置に予めブロック体を一体的に形成しておき、このブロック体にスリット加工等を施すことにより分割されたポストを形成する方法を用いてもよい。
【００６７】
図８乃至図１２は、本発明の第２乃至第６実施例である半導体装置１０Ｂ〜１０Ｆを示している。尚、図８乃至図１２において、図２乃至図４に示した構成と同一構成については同一符号を付し、その説明を省略するものとする。
【００６８】
図８は、第２実施例である半導体装置１０Ｂを示している。先に図２を用いて説明した第１実施例に係る半導体装置１０Ａは、接続部材１６Ａを放熱部材１４Ａに一体化した構成とした。これに対して本実施例に係る半導体装置１０Ｂは、接続部材１６Ｂを放熱部材１４Ｂとは別個の構成としたものである。
【００６９】
このため、ポスト２０は基板３５に形成されており、また基板３５は熱媒体３６を介して放熱部材１４Ｂに熱的に接続された構成となっている。この熱媒体３６は、高い熱伝導率を有した材料よりなり、その熱膨張係数は放熱部材１４Ｂと接続部材１６Ｂとの間の熱膨張率に設定されている。
【００７０】
この構成とすることにより、接続部材１６Ｂを放熱部材１４Ｂに拘わらず形成することが可能となり、放熱部材１４Ｂの形状に変更があったような場合においても、接続部材１６Ｂはそのまま用いることが可能である。
【００７１】
図９は、第３実施例である半導体装置１０Ｃを示している。本実施例に係る半導体装置１０Ｃは、接続部材１６Ｃを構成する複数のポスト２０の高さを異ならせたことを特徴とするものである。具体的には、放熱部材１４Ｃに段部３７を形成することにより、中心部におけるポスト２０の長さ（図中、中心位置に配設されたポスト２０ｂの長さを矢印Ｈｂで示す）に対し、外周部におけるポスト２０の長さ（図中、最外周部に配設されたポスト２０ａの長さを矢印Ｈａで示す）を長く設定した構成としている（Ｈａ＞Ｈｂ）。
【００７２】
図１０は、第４実施例である半導体装置１０Ｄを示している。本実施例に係る半導体装置１０Ｄも、第３実施例に係る半導体装置１０Ｃと同様に、接続部材１６Ｄを構成する複数のポスト２０の高さを異ならせたことを特徴とするものである。
【００７３】
具体的には、放熱部材１４Ｄに球面状部３８を形成することにより、中心部におけるポスト２０の長さ（図中、中心位置に配設されたポスト２０ｂの長さを矢印Ｈｂで示す）に対し、外周部におけるポスト２０の長さ（図中、最外周部に配設されたポスト２０ａの長さを矢印Ｈａで示す）を長く設定した構成としている（Ｈａ＞Ｈｂ）。このポスト２０の長さの変化は、中心部から外周部に向け漸次変化するよう構成しても、段階的に変化するようにしてもよい。
【００７４】
図１１は、第５実施例である半導体装置１０Ｅを示している。本実施例に係る半導体装置１０Ｅは、接続部材１６Ｃを構成する複数のポスト２０の断面積を異ならせたことを特徴とするものである。
【００７５】
具体的には、中心部におけるポスト２０の断面積（図中、中心位置に配設されたポスト２０ｂの断面積をＳｂで示す）に対し、外周部におけるポスト２０の断面積（図中、最外周部に配設されたポスト２０ａの断面積をＳａで示す）が小さくなるよう設定した構成としている（Ｓａ＜Ｓｂ）。このポスト２０の断面積の変化は、中心部から外周部に向け漸次変化するよう構成しても、段階的に変化するようにしてもよい。
【００７６】
図１２は、第６実施例である半導体装置１０Ｆを示している。本実施例に係る半導体装置１０Ｆは、接続部材１６Ｃを構成する複数のポスト２０の長さ及び断面積は等しいが、ポスト２０の配設密度を異ならせたことを特徴とするものである。
【００７７】
具体的には、中心部におけるポスト２０の配設密度に対し、外周部におけるポスト２０の配設密度が低くなるよう設定している。このポスト２０の配設密度の変化も、中心部から外周部に向け漸次変化するよう構成しても、段階的に変化するようにしてもよい。
【００７８】
上記した第２乃至第６実施例に係る半導体装置１０Ｂ〜１０Ｆは、応力の発生量が少ない中心部においては剛性が高く、応力の発生量が大きい外周部では剛性は低く撓み易い構成となる。即ち、熱膨張差に起因して半導体チップ１２と放熱部材１４Ｂ〜１４Ｆとの間で相対的な変位が発生した場合、中央部における変位量に対して外周部における変位量は大きくなる。このため、半導体チップ１２と放熱部材１４Ｂ〜１４Ｆとの間で発生する応力も、中央部における応力に対して外周部における応力は大きくなる。
【００７９】
これに対し、第２乃至第６実施例に係る半導体装置１０Ｂ〜１０Ｆは、接続部材１６Ｂ〜１６Ｆの中心部は剛性が高く、外周部では剛性は低く撓み易い構成であるため、接続部材１６Ｂ〜１６Ｆにおいて半導体チップ１２と放熱部材１４Ｂ〜１４Ｆとの間で発生する応力を効率よくかつ確実に吸収することができる。
【００８０】
以上の説明に関し、更に以下の項を開示する。
【００８１】
（付記１） 半導体素子と、
該半導体素子で発生する熱を放熱する放熱部材と、
前記半導体素子と前記放熱部材を熱的に接続する接続部材とを有する半導体装置において、
前記接続部材を金属により形成すると共に、変形することにより前記半導体素子と前記放熱部材との間に発生する応力を吸収する構成とし、
かつ、該接続部材と前記半導体素子とを金属接合したことを特徴とする半導体装置。
【００８２】
（付記２） 付記１記載の半導体装置において、
前記半導体素子の前記接続部材が金属接合される位置に、金属接合用の金属層が形成されてなることを特徴とする半導体装置。
【００８３】
（付記３） 付記１または２記載の半導体装置において、
前記接続部材は、変形可能な構成とされた複数のポストを有することを特徴とする半導体装置。
【００８４】
（付記４） 付記３記載の半導体装置において、
前記ポスト間の隙間に有機材料を充填したことを特徴とする半導体装置。
【００８５】
（付記５） 付記４記載の半導体装置において、
前記有機材料に無機材料を混合し、該無機材料を混入した有機材料の熱膨張率が、前記半導体素子の熱膨張率と前記放熱部材の熱膨張率との間の値となるよう構成したことを特徴とする半導体装置。
【００８６】
（付記６） 付記３乃至５のいずれか１項に記載の半導体装置において、
前記複数のポストの長さを、中心部における長さに対し、外周部における長さを長く設定したことを特徴とする半導体装置。
【００８７】
（付記７） 付記３乃至６のいずれか１項に記載の半導体装置において、
前記複数のポストの断面積を、中心部における断面積に対し、外周部における断面積が小さくなるよう設定したことを特徴とする半導体装置。
【００８８】
（付記８） 付記３乃至７のいずれか１項に記載の半導体装置において、
前記複数のポストの配設密度を、中心部における配設密度に対し、外周部における配設密度が低くなるよう設定したことを特徴とする半導体装置。
【００８９】
（付記９） 付記１乃至８のいずれか１項に記載の半導体装置において、
前記接続部材を前記放熱部材と一体化したことを特徴とする半導体装置。
【００９０】
（付記１０） 基材に対してポストを形成することにより接続部材を製造する工程と、
半導体素子の背面に金属層を形成する工程と、
前記前記接続部材と前記半導体素子との間に樹脂材を配設しつつ前記ポストを前記金属層に押圧し、前記ポストと前記金属層を接合する工程と
を有することを特徴とする半導体装置の製造方法。
【００９１】
（付記１１） 基材上にレジストを形成する工程と、
前記基材上に形成されたレジストの複数箇所のポスト形成部分を除去する工程と、
前記レジストが除去されたポスト形成部分の基板部分にポストを形成する工程と、
前記ポスト上に接合材を形成する工程と、
前記基材上のレジストを除去する工程とにより作成されることを特徴とする半導体素子用の放熱部材。
【００９２】
（付記１２） 付記１１記載の半導体素子用の放熱部材において、
前記接合材の形成工程は、前記レジスト及びポスト上に接合材を形成し、
前記レジストを除去する工程は、前記接合材が形成されたレジストを除去することを特徴とする半導体素子用の放熱部材。
【００９３】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００９９】
請求項１乃至３記載の発明によれば、ポストは応力の発生量に対応した可撓を行なうため、半導体素子と放熱部材との間に発生する応力を効率よくかつ確実に吸収することができる。
【０１００】
また、請求項４記載の発明によれば、接続部材と前記放熱部材とが一体化されることにより、半導体装置の構成を簡単化することができる。
【図面の簡単な説明】
【図１】従来の一例である半導体装置を示す図である。
【図２】本発明の第１実施例である半導体装置を示す図である。
【図３】本発明の第１実施例である半導体装置のポスト近傍を拡大して示す図である。
【図４】樹脂材にフィーを混入した状態を示す図である。
【図５】本発明の一実施例である半導体装置の製造方法を説明するための図である（その１）。
【図６】本発明の一実施例である半導体装置の製造方法を説明するための図である（その２）。
【図７】図５及び図６に示す半導体装置の製造方法の変形例を説明するための図である。
【図８】本発明の第２実施例である半導体装置を示す図である。
【図９】本発明の第３実施例である半導体装置を示す図である。
【図１０】本発明の第４実施例である半導体装置を示す図である。
【図１１】本発明の第５実施例である半導体装置を示す図である。
【図１２】本発明の第６実施例である半導体装置を示す図である。
【符号の説明】
１０Ａ〜１０Ｆ 半導体装置
１２ 半導体チップ
１３ パッケージ基板
１４Ａ〜１４Ｆ 放熱部材
１６Ａ〜１６Ｆ 接続部材
１８ アンダーフィルレジン
２０，２０ａ，２０ｂ ポスト
２１ 樹脂材
２２ 金属層
２３ 接合材
２４ フィラー
３０ 放熱部材用基材
３１ レジスト
３６ 熱媒体
３７ 段部
３８ 球面状部

Claims (4)

  1. 半導体素子と、
    該半導体素子で発生する熱を放熱する放熱部材と、
    前記半導体素子と前記放熱部材を熱的に接続する接続部材とを有し、
    前記接続部材を金属により形成すると共に、変形することにより前記半導体素子と前記放熱部材との間に発生する応力を吸収する構成とし、
    かつ、該接続部材と前記半導体素子とを金属接合した半導体装置であって、
    前記接続部材を変形可能な構成とされた複数のポストを有する構成とすると共に、前記複数のポストの長さを、中心部における長さに対し、外周部における長さを長く設定したことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記複数のポストの断面積を、中心部における断面積に対し、外周部における断面積が小さくなるよう設定したことを特徴とする半導体装置。
  3. 請求項１または２記載の半導体装置において、
    前記複数のポストの配設密度を、中心部における配設密度に対し、外周部における配設密度が低くなるよう設定したことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記接続部材を前記放熱部材と一体化したことを特徴とする半導体装置。
JP2003044335A 2003-02-21 2003-02-21 半導体装置 Expired - Fee Related JP3934565B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003044335A JP3934565B2 (ja) 2003-02-21 2003-02-21 半導体装置
EP04250449A EP1450402A1 (en) 2003-02-21 2004-01-28 Semiconductor device with improved heat dissipation, and a method of making semiconductor device
KR1020040006251A KR20040075714A (ko) 2003-02-21 2004-01-30 반도체 장치 및 그 제조 방법
US10/772,252 US7199467B2 (en) 2003-02-21 2004-02-06 Semiconductor device with improved heat dissipation, and a method of making semiconductor device
US11/235,269 US20060019430A1 (en) 2003-02-21 2005-09-27 Semiconductor device with improved heat dissipation, and a method of making semiconductor device
US11/235,270 US7115444B2 (en) 2003-02-21 2005-09-27 Semiconductor device with improved heat dissipation, and a method of making semiconductor device
US11/654,555 US7381592B2 (en) 2003-02-21 2007-01-18 Method of making a semiconductor device with improved heat dissipation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003044335A JP3934565B2 (ja) 2003-02-21 2003-02-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007038215A Division JP2007142461A (ja) 2007-02-19 2007-02-19 半導体装置及びその製造方法及び放熱部材の製造方法

Publications (2)

Publication Number Publication Date
JP2004253703A JP2004253703A (ja) 2004-09-09
JP3934565B2 true JP3934565B2 (ja) 2007-06-20

Family

ID=32732992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003044335A Expired - Fee Related JP3934565B2 (ja) 2003-02-21 2003-02-21 半導体装置

Country Status (4)

Country Link
US (4) US7199467B2 (ja)
EP (1) EP1450402A1 (ja)
JP (1) JP3934565B2 (ja)
KR (1) KR20040075714A (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TWI234860B (en) * 2004-04-02 2005-06-21 Advanced Semiconductor Eng Chip package and process thereof
US6977818B1 (en) * 2004-05-10 2005-12-20 Apple Computer, Inc. Heat dissipating device for an integrated circuit chip
US7271034B2 (en) * 2004-06-15 2007-09-18 International Business Machines Corporation Semiconductor device with a high thermal dissipation efficiency
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
JP3856812B2 (ja) * 2004-11-29 2006-12-13 シャープ株式会社 光源装置及び投影型画像表示装置
US7049695B1 (en) * 2005-01-14 2006-05-23 International Business Machines Corporation Method and device for heat dissipation in semiconductor modules
US8030755B2 (en) * 2005-04-22 2011-10-04 Stats Chippac Ltd. Integrated circuit package system with a heat sink
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
US7327029B2 (en) 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
US8890312B2 (en) * 2006-05-26 2014-11-18 The Hong Kong University Of Science And Technology Heat dissipation structure with aligned carbon nanotube arrays and methods for manufacturing and use
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
WO2008108334A1 (ja) * 2007-03-06 2008-09-12 Nikon Corporation 半導体装置及び該半導体装置の製造方法
JP4648351B2 (ja) * 2007-03-30 2011-03-09 住友ベークライト株式会社 伝熱シートおよび放熱構造体
US8703271B2 (en) * 2007-04-23 2014-04-22 University College Cork—National University of Ireland Thermal interface material
DE102007019885B4 (de) * 2007-04-27 2010-11-25 Wieland-Werke Ag Kühlkörper mit matrixförmig strukturierter Oberfläche
JP5157266B2 (ja) * 2007-06-08 2013-03-06 富士通株式会社 放熱装置および放熱装置の製造方法
US20090127701A1 (en) * 2007-11-15 2009-05-21 Nitin Goel Thermal attach for electronic device cooling
US8356657B2 (en) * 2007-12-19 2013-01-22 Teledyne Scientific & Imaging, Llc Heat pipe system
CN101752328A (zh) * 2008-12-18 2010-06-23 财团法人工业技术研究院 半芯片封装结构及其制造方法
EP2394174A4 (en) * 2009-02-05 2012-08-01 Gen Hospital Corp HEMORRHAGIC SHOCK BIOMARKERS
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP2011054806A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US20110228481A1 (en) * 2010-03-19 2011-09-22 Domintech Co., Ltd. Thermally conductive interface means
JP5437179B2 (ja) * 2010-06-29 2014-03-12 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US8941232B2 (en) 2011-02-24 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bumps for cooling device connection
DE102011078582A1 (de) * 2011-07-04 2013-01-10 Robert Bosch Gmbh Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US8872332B2 (en) * 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
DE102013219642A1 (de) * 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
US9330998B2 (en) * 2014-04-18 2016-05-03 Laird Technologies, Inc. Thermal interface material assemblies and related methods
JP6686499B2 (ja) * 2016-02-12 2020-04-22 株式会社村田製作所 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
US9570372B1 (en) * 2016-03-24 2017-02-14 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with heat spreader and integrated dual build-up circuitries and method of making the same
JP6711098B2 (ja) * 2016-04-15 2020-06-17 オムロン株式会社 半導体装置の放熱構造
US10410958B2 (en) * 2016-08-03 2019-09-10 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
US10153224B2 (en) * 2016-09-14 2018-12-11 Globalfoundries Inc. Backside spacer structures for improved thermal performance
JP7006706B2 (ja) * 2018-01-05 2022-01-24 三菱電機株式会社 半導体装置
US20200373220A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Integrated circuit packages with thermal interface materials with different material compositions
US11264306B2 (en) * 2019-09-27 2022-03-01 International Business Machines Corporation Hybrid TIMs for electronic package cooling
DE102020128453A1 (de) 2020-10-29 2022-05-05 Erwin Quarder Systemtechnik Gmbh Kompensationsbauteil
FR3128820A1 (fr) * 2021-10-29 2023-05-05 Stmicroelectronics (Grenoble 2) Sas Refroidissement d'un dispositif électronique

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176750A (en) 1981-04-24 1982-10-30 Hitachi Ltd Cooler for electronic device
JPS6094744A (ja) * 1983-10-27 1985-05-27 Nippon Denso Co Ltd 混成集積回路装置
US4838347A (en) * 1987-07-02 1989-06-13 American Telephone And Telegraph Company At&T Bell Laboratories Thermal conductor assembly
JPH01117049A (ja) * 1987-10-30 1989-05-09 Hitachi Ltd 集積回路素子冷却装置
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JPH02121332A (ja) * 1988-10-28 1990-05-09 Shimadzu Corp ハンダバンプ製造方法
JP3236137B2 (ja) * 1993-07-30 2001-12-10 富士通株式会社 半導体素子冷却装置
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
US5981085A (en) * 1996-03-21 1999-11-09 The Furukawa Electric Co., Inc. Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same
JPH1050770A (ja) 1996-08-05 1998-02-20 Hitachi Ltd 半導体装置及びその製造方法
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
TW319904B (en) * 1997-01-20 1997-11-11 United Microelectronics Corp Three dimensional read only memory and manufacturing method thereof
US5990552A (en) * 1997-02-07 1999-11-23 Intel Corporation Apparatus for attaching a heat sink to the back side of a flip chip package
JPH10303340A (ja) 1997-04-25 1998-11-13 Toshiba Corp 半導体装置及びその製造方法
JPH1167998A (ja) 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Ｃｓｐとｂｇａと半導体装置
JP2000031360A (ja) * 1998-07-08 2000-01-28 Hitachi Ltd マルチチップモジュール
JP2000281802A (ja) * 1999-03-30 2000-10-10 Polymatech Co Ltd 熱伝導性成形体およびその製造方法ならびに半導体装置
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6391442B1 (en) * 1999-07-08 2002-05-21 Saint-Gobain Performance Plastics Corporation Phase change thermal interface material
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
JP2001110951A (ja) 1999-10-08 2001-04-20 Hitachi Ltd 半導体装置およびその製造方法
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
US6616999B1 (en) * 2000-05-17 2003-09-09 Raymond G. Freuler Preapplicable phase change thermal interface pad
JP3280954B2 (ja) 2000-06-02 2002-05-13 株式会社東芝 回路モジュール及び回路モジュールを搭載した電子機器
FR2813146A1 (fr) * 2000-08-21 2002-02-22 Orient Semiconductor Elect Ltd Amelioration de la structure thermo-dissipative d'un module de puce a protuberances
US6407922B1 (en) * 2000-09-29 2002-06-18 Intel Corporation Heat spreader, electronic package including the heat spreader, and methods of manufacturing the heat spreader
US6667548B2 (en) * 2001-04-06 2003-12-23 Intel Corporation Diamond heat spreading and cooling technique for integrated circuits
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US20030127727A1 (en) * 2002-01-09 2003-07-10 Nitto Denko Corporation Thermally conductive sheet and semiconductor device using same
JP2003273294A (ja) 2002-01-09 2003-09-26 Nitto Denko Corp 熱伝導シートおよびこれを用いた半導体装置
JP2003282631A (ja) 2002-03-26 2003-10-03 Fujikura Ltd 半導体装置
US7118941B2 (en) * 2003-06-25 2006-10-10 Intel Corporation Method of fabricating a composite carbon nanotube thermal interface device
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US6919231B1 (en) * 2004-03-24 2005-07-19 Intel Corporation Methods of forming channels on an integrated circuit die and die cooling systems including such channels

Also Published As

Publication number Publication date
EP1450402A1 (en) 2004-08-25
US7115444B2 (en) 2006-10-03
US20040164402A1 (en) 2004-08-26
JP2004253703A (ja) 2004-09-09
US7381592B2 (en) 2008-06-03
US20060019430A1 (en) 2006-01-26
KR20040075714A (ko) 2004-08-30
US20060068522A1 (en) 2006-03-30
US20070117272A1 (en) 2007-05-24
US7199467B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
JP3934565B2 (ja) 半導体装置
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US7449363B2 (en) Semiconductor package substrate with embedded chip and fabrication method thereof
US7138706B2 (en) Semiconductor device and method for manufacturing the same
JP3549294B2 (ja) 半導体装置及びその実装構造
US20030214049A1 (en) Heat dissipating flip-chip ball grid array
US7605020B2 (en) Semiconductor chip package
CN101425486A (zh) 一种封装结构
JP2001291801A (ja) 直接取付けチップスケール・パッケージ
US6936501B1 (en) Semiconductor component and method of manufacture
US11222877B2 (en) Thermally coupled package-on-package semiconductor packages
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
JP2012074497A (ja) 回路基板
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
JP3628991B2 (ja) 半導体装置及びその製造方法
JP2001168242A (ja) 半導体装置及びその製造方法
JP2007142461A (ja) 半導体装置及びその製造方法及び放熱部材の製造方法
US11948852B2 (en) Semiconductor device package
JP7348485B2 (ja) パッケージ基板、電子機器及びパッケージ基板の製造方法
JP3906130B2 (ja) 半導体装置の製造方法
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法
JPH06244244A (ja) 半導体装置実装用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees