JP2003271109A - 表示装置およびその走査回路検査方法 - Google Patents

表示装置およびその走査回路検査方法

Info

Publication number
JP2003271109A
JP2003271109A JP2002075055A JP2002075055A JP2003271109A JP 2003271109 A JP2003271109 A JP 2003271109A JP 2002075055 A JP2002075055 A JP 2002075055A JP 2002075055 A JP2002075055 A JP 2002075055A JP 2003271109 A JP2003271109 A JP 2003271109A
Authority
JP
Japan
Prior art keywords
output
input
scanning circuit
circuit
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002075055A
Other languages
English (en)
Other versions
JP3989756B2 (ja
Inventor
裕 ▲高▼藤
Yutaka Takato
Katsunori Shirai
克典 白井
Akira Shibazaki
明 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002075055A priority Critical patent/JP3989756B2/ja
Priority to US10/378,342 priority patent/US6909304B2/en
Priority to TW092105897A priority patent/TWI257518B/zh
Publication of JP2003271109A publication Critical patent/JP2003271109A/ja
Priority to US11/124,463 priority patent/US7525530B2/en
Application granted granted Critical
Publication of JP3989756B2 publication Critical patent/JP3989756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 面積の増加や回路の複雑化を伴うことなく、
確実かつ高速に走査回路の良否判定を行うことができる
表示装置およびその走査回路検査方法を提供する。 【解決手段】 ゲートドライバ１およびソースドライバ
２には、クロック信号と、一定の幅を有し、シフトデー
タとしてクロック信号に同期してゲートドライバ１ある
いはソースドライバ２でシフトされるスタートパルスと
が、一定の周期で入力される。スタートパルスと、シフ
トデータのシフト方向最終段の出力であって、予め設定
された時間遅延してなされた出力とが、ＮＡＮＤゲート
１３およびインバータ１４、ＮＡＮＤゲート２３および
インバータ２４に入力される。インバータ１４・２４の
出力により走査回路の検査を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、走査回路が正常に
動作しているか否かを判定することができる表示装置お
よびその走査回路検査方法に関するものである。
【０００２】
【従来の技術】従来、表示装置としての、ドライバモノ
シリック型の液晶表示装置は、一般に、ビデオデータを
シフトレジスタで制御したアナログスイッチを介してサ
ンプリングする。
【０００３】例えば、図１１（ａ）に示すように、液晶
表示装置は、画素部の各画素において画素容量ＣLC・補
助容量ＣSが接続され、行状に配された複数のゲートラ
インと列状に配された複数のデータラインとの交差部に
ＴＦＴ（Thin Film Transistor）を備えている。ゲート
ラインはゲートドライバに、データラインはソースドラ
イバに接続されている。
【０００４】また、ＴＦＴと液晶層を介して対向するよ
うに、対向電極が配されている。対向電極には対向電圧
ＶCOMが印加され、液晶を駆動する。
【０００５】ゲートドライバは、ゲートパルスを順次出
力し、各ゲートラインを順次走査して一水平期間ごとに
１行分の画素を選択する。
【０００６】また、ソースドライバは、シフトレジスタ
を用いて一水平期間内で各データラインを順次走査し、
ビデオデータをサンプリングして選択された１行分の画
素に点順次で書き込む。これにより、画像の表示が可能
となる。
【０００７】ここで、ソースドライバは、図１１（ｂ）
に示すように、シフトレジスタとアナログスイッチとを
備えている。
【０００８】このような通常の表示と同様に、ドライバ
の不良を検査するときには、ソースドライバに入力され
たビデオデータＶvideo1・Ｖvideo2をシフトレジスタで
制御した図示しないアナログスイッチを介してサンプリ
ングする。
【０００９】即ち、ドライバの不良の検査は、通常の表
示のときと同様に、上記ドライバを動作させ画素にデー
タを書き込んだ後、再びドライバを動作させ各々の画素
に保持した電荷を、アナログスイッチを介して読み出
す。これにより、画素欠陥とあわせてドライバの不良を
検査・判定している。
【００１０】しかしながら、この検査法では、プロジェ
クション用など小型高精細の表示装置のように、画素容
量が小さく、読み出す電荷が微少となるにつれ、Ｓ／Ｎ
比の低下、検査の精度低下を招来する。また、Ｓ／Ｎ比
改善のため測定回数を増加したとしても、検査が長時間
化するなどの問題があった。
【００１１】また、ドライバの動作不良を、画素欠陥の
あらわれ方の特徴から判断するため、データ処理に時間
を要し、検査効率低下の原因になっていた。
【００１２】そこで、図１０・１２に示すように、ドラ
イバの走査回路を２個備え、パッドを用いてドライバ回
路（走査回路）の検査を行う構成の表示装置が提案され
ている。
【００１３】このように、ドライバ回路を２個備えるこ
とにより、冗長性を有し、例えば２つあるうちの一方の
ドライバ回路に故障があったとしても、他方のライバ回
路が正常に動作していれば、表示装置全体としては、何
ら問題ない。
【００１４】また、図１２に示すように、ゲートドライ
バ１０１・ソースドライバ１０２内またはその周辺部に
パッド１０３…を設け、このパッド１０３…に上記ドラ
イバにおける走査回路の最終段の出力を引き出してお
き、ここに検査用のプローブを当てて信号を検出するこ
とにより、検査の精度向上、および検査効率向上を図っ
ていた。
【００１５】あるいは、特願平６−１９４４２１号公報
に記載されているように、複数の被検査回路部に対し、
複数の機能検査に必要な検査回路部を内蔵する。また、
その検査回路部は、検査機能に対応する情報を格納して
おく手段と、被検査回路の構成情報を検査回路部に伝達
する手段とを有する。これにより、検査回路部の構成お
よび検査手段を簡単化することができ、ＢＩＳＴ（Buil
t−In Self Test）を効率的に行うことができる。
【００１６】
【発明が解決しようとする課題】しかしながら、上記図
１２に示す構成では、検査専用のパッド１０３を複数個
設ける必要がある。また、図１０に示すように、ゲート
ドライバ回路を２個備えることで、必要な検査専用のパ
ッドの数も多くなる。
【００１７】このような場合、特に、小型高精細パネ
ル、モバイル機器、あるいはプロジェクション用などの
小型高精細の表示装置などでは、ドライバ部の面積に厳
しい制約にもかかわらず、大きな面積のパッドを形成し
なければならないこととなる。また、配線の引き回しの
制約や、後述するＥＳＤに対する保護の観点から、プロ
ーブカードの針を、外部からの駆動信号入力端子接続パ
ッドとは配列が大きく異なるパッドに対応させる必要が
ある。
【００１８】さらに、大面積のパッドが直接論理回路に
接続されているため、このパッド１０３…がアンテナと
してはたらき、ＥＳＤ（Electrostatic Discharge：静
電放電）による損傷が生じやすい。
【００１９】また、上記公報の構成では、機能検査のた
めの複雑な検査回路を形成する必要がある。ドライバモ
ノシリック型の液晶表示装置などでは、表示画面部の微
細加工レベルと面積とに基づき必要とされる加工精度、
およびドライバの回路構成を考えると、このような検査
回路用を内蔵することは実用的ではなく、より効果的な
検査法が必要である。
【００２０】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、面積の増加や回路の複雑化
を伴うことなく、確実かつ高速に走査回路の良否判定を
行うことができる表示装置およびその走査回路検査方法
を提供することにある。
【００２１】
【課題を解決するための手段】本発明の表示装置は、上
記の課題を解決するために、マトリクス状に配置される
画素を線順次に選択して走査するためのゲートドライバ
と、上記選択されたラインの画素にデータ信号を供給す
るためのソースドライバとを備え、上記ゲートドライバ
および上記ソースドライバのうちの少なくとも一方のド
ライバが基板上にモノリシックに形成された表示装置に
おいて、上記両ドライバのうち、モノリシックに形成さ
れた上記ドライバの走査回路には、クロック信号と、一
定の幅を有し、シフトデータとして上記クロック信号に
同期して、モノリシックに形成された上記ドライバの走
査回路でシフトされるスタートパルスとが一定の周期で
入力され、上記スタートパルスと、該スタートパルスに
対応するシフトデータのシフト方向最終段の出力であっ
て、予め設定された時間遅延してなされた出力とが、第
１の論理回路に入力され、該第１の論理回路からの第１
の出力により走査回路の検査を行うことを特徴としてい
る。
【００２２】上記の構成によれば、スタートパルスと、
シフトデータのシフト方向最終段の出力であって、予め
設定された時間遅延してなされた出力とを用いて、走査
回路の検査を行っている。
【００２３】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【００２４】従って、確実に走査回路の良否判定、即
ち、走査回路が正常に動作しているか否かの判定を行う
ことができる。
【００２５】また、ドライバが基板上にモノリシックに
形成されていることより、ドライバ（駆動回路）の走査
回路を、スイッチング素子と同一プロセスで形成するこ
とができる。これにより、例えば、駆動回路ＬＳＩを後
から別途設ける必要がなくなり、製造コストの削減およ
び実装工程の簡略化を図ることができる。
【００２６】上記の表示装置は、モノリシックに形成さ
れたドライバはシフト方向を双方向に切り替える切替手
段を備え、上記ドライバの走査回路には、クロック信号
とスタートパルスとが入力され、各々のシフト方向にお
ける各第１の出力は第２の論理回路に入力され、該第２
の論理回路からの第２の出力により走査回路の検査を行
うことが好ましい。
【００２７】上記の構成によれば、双方向における走査
回路の良否判定を確実に行うことができる。
【００２８】本発明の表示装置は、上記の課題を解決す
るために、マトリクス状に配置される画素を線順次に選
択して走査するためのゲートドライバと、上記選択され
たラインの画素にデータ信号を供給するためのソースド
ライバとが基板上にモノリシックに形成された表示装置
において、シフト方向を双方向に切り替える切替手段を
備える上記両ドライバの各走査回路には、クロック信号
と、一定の幅を有し、シフトデータとして上記クロック
信号に同期して上記走査回路でシフトされるスタートパ
ルスとが一定の周期で入力され、上記ゲートドライバの
走査回路へのスタートパルスと、該ゲートドライバの走
査回路へのスタートパルスに対応するシフトデータのシ
フト方向最終段の出力であって、予め設定された時間遅
延してなされた出力とが、上記シフト方向ごとにそれぞ
れ第１論理回路に入力され、上記各々のシフト方向にお
ける各第１論理回路からの各第１出力は共に第２論理回
路に入力される一方、上記ソースドライバの走査回路へ
のスタートパルスと、該ソースドライバの走査回路への
スタートパルスに対応するシフトデータのシフト方向最
終段の出力であって、予め設定された時間遅延してなさ
れた出力とが、上記シフト方向ごとにそれぞれ第３論理
回路に入力され、上記各々のシフト方向における各第３
論理回路からの各第３出力は共に第４論理回路に入力さ
れ、上記第２出力と上記第４出力とは、第５論理回路に
入力され、該第５論理回路の第５出力により上記両走査
回路の検査を行うことを特徴としている。
【００２９】上記の構成によれば、ある一定の幅を有す
るパルスを検査に用いる検査信号とし、論理計算するた
め、途中で他のパルスなどがあったとしても、それを誤
って検査信号として認識することはない。
【００３０】従って、確実に走査回路の良否判定、即
ち、走査回路が正常に動作しているか否かの判定を行う
ことができる。
【００３１】これにより、例えば小型高精細パネル、モ
バイル機器、あるいはプロジェクション用などの小型高
精細の表示装置などにおいても、面積の増加や回路の複
雑化を伴うことなく、確実に走査回路の良否判定を行う
ことができる。
【００３２】上記の表示装置は、第５出力が接続された
検査用端子を備えていることが好ましい。
【００３３】上記の構成によれば、一部あるいは全ての
走査回路の最終段の出力を簡単な構成の論理回路を通し
て、１本の信号として１個の検査用端子（例えば、パッ
ド）に出力することができる。従って、例えば検査用端
子にプローブ針を当てることにより、容易に、走査回路
の良否判定を行うことができる。
【００３４】本発明の表示装置は、上記の課題を解決す
るために、マトリクス状に配置される画素を線順次に選
択して走査するためのゲートドライバと、上記選択され
たラインの画素にデータ信号を供給するためのソースド
ライバとが基板上にモノリシックに形成された表示装置
において、上記両ドライバのうち少なくとも一方は、シ
フト方向を双方向に切り替える切替手段と、いずれかの
シフト方向の最終段の出力とスタートパルスとを選択す
るアナログスイッチとを備え、上記両ドライバの各走査
回路には、シフト方向ごとに、クロック信号と、一定の
幅を有し、シフトデータとして上記クロック信号に同期
して上記走査回路でシフトされるスタートパルスとが一
定の周期で入力され、上記両走査回路の最終段からの出
力は、共に論理回路に入力され、該論理回路の出力によ
り上記両走査回路の検査を行うことを特徴としている。
【００３５】上記の構成によれば、ある一定の幅を有す
るパルスを検査に用いる検査信号とし、論理計算するた
め、途中で他のパルスなどがあったとしても、それを誤
って検査信号として認識することはない。
【００３６】従って、簡単な構成で、確実に双方向にお
ける走査回路の良否判定、即ち、走査回路が正常に動作
しているか否かの判定を行うことができる。
【００３７】上記の表示装置は、走査回路の検査におい
て、上記スタートパルスが入力されてから予め設定され
た時間後の、上記検査に用いるための上記走査回路およ
び上記論理回路からの出力のうち最終の出力を検出する
ことにより、上記走査回路が正常に動作しているか否か
を判定することが好ましい。
【００３８】即ち、スタートパルスが入力されてから予
め設定された時間後の最終の出力が、その前後の時間に
おける該最終の出力とは異なる所定の値となる場合に、
走査回路は正常に動作していると判定することが好まし
い。
【００３９】具体的には、第１の論理回路は、ＮＡＮＤ
ゲートとインバータとから、第２の論理回路はＮＯＲゲ
ートからなり、かつ、スタートパルスのシフト方向最終
段の出力が０または１のとき、スタートパルスが入力さ
れてから予め設定された時間後の第２の出力が１または
０であり、その前後の時間における第２の出力が０また
は１である場合に、走査回路は正常に動作していると判
定される。
【００４０】あるいは、第１論理回路および第３論理回
路は、ＮＡＮＤゲートとインバータとから、第２論理回
路および第４論理回路はＮＯＲゲートから、第５論理回
路はExclusive ORからなり、各スタートパルスが入力さ
れてから予め設定された時間後の、各スタートパルスに
対応する第１出力および第３出力が１であり、第２出力
および第４出力が０であるとき、その前後の時間におけ
る第１出力および第３出力が０であり、第２出力および
第４出力が１である場合に、両走査回路は正常に動作し
ていると判定される。
【００４１】上記の構成によれば、論理回路に簡単な判
定機能をもたせることができ、予め設定されたタイミン
グである出力が出るか否かにより、走査回路が正常に動
作しているか否かを判定することができる。
【００４２】従って、走査回路の良否を高速、かつ、精
度良く判定することができる。
【００４３】上記の表示装置は、シフト方向最終段の出
力を、所定の段数だけさらにシフトさせることにより、
予め設定された時間遅延させる遅延手段を備えているこ
とが好ましい。
【００４４】上記の構成によれば、簡単な構成で、スタ
ートパルスと、シフトデータのシフト方向最終段の出力
であって、予め設定された時間遅延してなされた出力と
を用いて、走査回路の検査を行うことができる。
【００４５】上記の表示装置は、遅延手段は、シフトレ
ジスタであることが好ましい。
【００４６】上記の構成によれば、簡単な構成で、走査
回路が双方向にシフト可能とすることができる。
【００４７】上記の表示装置は、論理回路がExclusive
ORからなり、スタートパルスが入力されてから予め設定
された時間後の出力が１であり、その前後の時間におけ
る出力が０である場合に、両走査回路は正常に動作して
いると判定されることが好ましい。
【００４８】上記の構成によれば、予め設定されたタイ
ミングである出力が出るか否かにより、走査回路が正常
に動作しているか否かを判定することができる。
【００４９】従って、走査回路の良否を高速、かつ、精
度良く判定することができる。
【００５０】上記の表示装置は、入力される表示モード
切替信号によって切替可能な複数の表示モードを有し、
表示モード切替信号がある特定の組み合わせで入力され
たときには、論理回路の出力を両走査回路の動作に影響
しない信号配線における信号端子に出力し、かつ、信号
配線に入力される本来の信号を該信号配線から切り離す
ことにより、予め設定されたタイミングにおける出力を
用いて両走査回路が正常に動作しているか否かを判定す
ることが好ましい。
【００５１】上記の構成によれば、表示モード切替信号
の組み合わせにより、走査回路の良否判定を行うモード
とすることができる。また、あるタイミングでの出力に
応じて、走査回路の良否判定を行うことができる。
【００５２】従って、簡単な構成で、走査回路の良否判
定、即ち、走査回路が正常に動作しているか否かの判定
を行うことができる。
【００５３】上記の表示装置は、表示モード切替信号が
入力される第１ＮＯＲゲートと、表示モード切替信号が
全て０であるときにのみ、第１ＮＯＲゲートからの出力
が入力される第２ＮＯＲゲートとを備え、第１ＮＯＲゲ
ートからの出力およびその反転出力により駆動されるア
ナログスイッチにより、第１ＮＯＲゲートからの出力が
０のとき第２ＮＯＲゲートへの入力がすべてプルアップ
され、かつ、表示モード切替信号が第１ＮＯＲゲートか
ら第２ＮＯＲゲートに入力された後は、その後表示モー
ド切替信号が異なる組み合わせに変化しても、第２ＮＯ
Ｒゲートがアナログスイッチにより切り離されているこ
とにより、第２ＮＯＲゲートの入力状態が容量に一定期
間保持されることが好ましい。
【００５４】上記の構成によれば、検査用端子を新たに
設ける必要が無く、走査回路の動作の検査を行うことが
できる。
【００５５】従って、特に、小型高精細パネル、モバイ
ル機器、あるいはプロジェクション用などの小型高精細
の液晶表示装置など、新たな端子を設けるスペースが小
さな場合にも、走査回路の良否の判定を高速かつ確実に
行うことができる。
【００５６】本発明の表示装置は、上記の課題を解決す
るために、マトリクス状に配置される画素を線順次に選
択して走査するためのゲートドライバと、上記選択され
たラインの画素にデータ信号を供給するためのソースド
ライバとを備え、上記ゲートドライバおよび上記ソース
ドライバのうちの少なくとも一方のドライバが基板上に
モノリシックに形成された表示装置において、モノリシ
ックに形成された上記ドライバは上記シフト方向を双方
向に切り替える切替手段を備え、上記両ドライバのう
ち、モノリシックに形成された上記ドライバの走査回路
には、上記双方向それぞれに対応して、クロック信号
と、一定の幅を有し、シフトデータとして上記クロック
信号に同期して、モノリシックに形成された上記ドライ
バの走査回路でシフトされるスタートパルスとが一定の
周期で入力され、上記スタートパルスが第１方向にシフ
トされ、第１方向最終段まで転送された後、上記切替手
段は、シフト方向を第１方向から第２方向に切り替え、
さらに、上記第１方向最終段まで転送された上記シフト
データは、一時ラッチ回路に保持され、あるいは、上記
第２方向へシフトするデータとして上記走査回路に直接
入力されて、上記クロック信号に同期して上記第２方向
にシフトされ、上記第２方向最終段（即ち、第１方向の
入力側）まで転送されたシフトデータを用いて上記走査
回路の検査を行うことを特徴としている。
【００５７】上記の構成によれば、空間的にシフトデー
タの入力側に判定のもととなる信号が戻ってくる。この
ため、走査回路の良否判定、即ち、走査回路が双方向に
おいて正常に動作しているか否かの判定を行うことがで
き、かつ、検査のための余分な端子や長い信号のとり回
し配線をなくすことにより、配線の複雑化を回避するこ
とができる。
【００５８】上記の表示装置は、第２方向最終段まで転
送されたシフトデータと、モノリシックに形成されたド
ライバの走査回路に、シフトデータとなったスタートパ
ルスの次に入力されたスタートパルスとを、比較または
判定論理回路へ入力することにより、走査回路が正常に
動作しているか否かを判定することが好ましい。
【００５９】上記の構成によれば、ある一定の幅を有す
るパルスを検査に用いる検査信号とし、論理計算するた
め、途中で他のパルスなどがあったとしても、それを誤
って検査信号として認識することはない。
【００６０】従って、走査回路の良否判定、即ち、走査
回路が双方向において正常に動作しているか否かの判定
を確実に行うことができる。
【００６１】上記の表示装置は、第２方向最終段まで転
送されたシフトデータにおいて、該シフトデータとなっ
たスタートパルスが入力されてから予め設定された時間
後に、所定の値が出力されるか否かにより、走査回路が
正常に動作しているか否かを判定することが好ましい。
【００６２】上記の構成によれば、例えば、出力が１で
あるはずのタイミングで０が検出されたり、あるいは、
出力が０であるはずのタイミングで１が検出されたりす
ることにより、走査回路が正常に動作していないことを
確認することができる。
【００６３】また、ドライバを、基板上における画素ア
レイ領域の周辺部の僅かな領域に作り込むことができ
る。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により
駆動回路ＬＳＩを接続する場合と比較すると、基板の小
額縁化を図ることができ、これにより、表示装置の小型
化を図ることができる。
【００６４】上記の表示装置は、走査回路が、金属触媒
により結晶成長を促進した多結晶シリコンまたはポリシ
リコンからなることが好ましい。
【００６５】上記の構成によれば、６００℃以下の低い
プロセス温度で、基板上に走査回路を形成することがで
きる。
【００６６】上記の表示装置は、液晶、電気泳動、また
は有機エレクトロルミネッセンス（有機ＥＬ（ＯＬＥ
Ｄ）を用いて画素の表示を行うことが好ましい。
【００６７】上記の構成によれば、例えば、液晶表示装
置や、エレクトロルミネッセンス表示装置などとするこ
とができる。
【００６８】上記の表示装置は、スタートパルスとシフ
トデータのシフト方向最終段の出力との位相差を検出す
る位相差検出手段を備えていることが好ましい。
【００６９】上記の構成によれば、スタートパルスと、
シフトデータのシフト方向最終段の出力であって、予め
設定された時間遅延してなされた出力とを用いて、走査
回路の検査を精度良く行うことができる。
【００７０】上記の表示装置は、切替手段が、クロック
トインバータであり、クロックトインバータへの入力値
に基づいて、シフト方向が切り替えられることが好まし
い。
【００７１】上記の構成によれば、双方向における走査
回路の良否を判定することができる。
【００７２】上記の表示装置は、走査回路の出力がマル
チプレクサにより分割されることが好ましい。
【００７３】上記の構成によれば、シフトレジスタの段
数に対する走査信号出力数を増やすことができ、スペー
スの縮小を図ることができる。また、パルス出力の重な
りを任意に設定することができる。
【００７４】本発明の走査回路検査方法は、上記の課題
を解決するために、クロック信号と、一定の幅を有し、
シフトデータとして上記クロック信号に同期してシフト
されるスタートパルスとを、一定の周期でドライバの走
査回路に入力し、スタートパルスと、該スタートパルス
に対応するシフトデータのシフト方向最終段の出力とを
用いて論理計算し、その結果に基づいて上記走査回路が
正常に動作しているか否かを判定することを特徴として
いる。
【００７５】上記の構成によれば、スタートパルスと、
シフトデータのシフト方向最終段の出力であって、予め
設定された時間遅延してなされた出力とを用いて、走査
回路の検査を行っている。
【００７６】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【００７７】従って、確実に走査回路の良否判定、即
ち、走査回路が正常に動作しているか否かの判定を行う
ことができる。
【００７８】上記の走査回路検査方法は、シフトデータ
のシフト方向が双方向に切替可能な場合、スタートパル
スと、該スタートパルスに対応するシフトデータのシフ
ト方向最終段の出力とを用いて、各シフト方向において
論理計算し、各シフト方向に対応した計算結果を用いて
さらに論理計算することにより、走査回路が正常に動作
しているか否かを判定することが好ましい。
【００７９】上記の構成によれば、双方向における走査
回路の良否判定を確実に行うことができる。
【００８０】上記の走査回路検査方法は、２つの走査回
路の各々において、論理計算をした後、それらの計算結
果を用いて、さらに論理計算することにより、両走査回
路が正常に動作しているか否かを判定することが好まし
い。
【００８１】上記の構成によれば、例えば小型高精細パ
ネル、モバイル機器、あるいはプロジェクション用など
の小型高精細の表示装置などにおいても、面積の増加や
回路の複雑化を伴うことなく、確実に走査回路の良否判
定を行うことができる。
【００８２】本発明の走査回路検査方法は、上記の課題
を解決するために、クロック信号と、一定の幅を有し、
シフトデータとして上記クロック信号に同期してシフト
されるスタートパルスとを、一定の周期でドライバの走
査回路に入力し、シフトデータを第１方向にシフトし、
該第１方向における最終段まで転送した後、一時ラッチ
回路に保持し、シフト方向を上記第１方向とは反対方向
の第２方向に切り替え、上記第１方向における最終段ま
で転送されたシフトデータをさらに、上記第２方向にシ
フトし、該第２方向における最終段の出力と、次のスタ
ートパルスとを用いて上記走査回路が正常に動作してい
るか否かを判定することを特徴としている。
【００８３】上記の構成によれば、双方向における走査
回路の良否判定を確実に行うことができる。
【００８４】
【発明の実施の形態】〔実施の形態１〕本発明の表示装
置に関する実施の一形態について図１ないし図６、およ
び図９に基づいて説明すれば以下の通りである。
【００８５】本実施の形態における液晶表示装置（表示
装置）は、アクティブマトリクス基板と対向基板とが、
液晶層を挟んで、対向配置されている。また、液晶表示
装置は、画素がマトリクス状に配され、画素アレイ部を
構成している。
【００８６】アクティブマトリクス基板は、図９に示す
ように、ガラス基板（絶縁性基板）９０、薄膜トランジ
スタ（以下、ＴＦＴ：Thin Film Transistorと称する）
９９、画素電極９２、ゲート線、データ線、層間絶縁膜
９４、および補助容量配線（以下、ＣＳ配線と称する）
９３を有している。
【００８７】なお、ＴＦＴ９９は、ゲート線のゲート電
極９１、データ線のデータ電極、チャネル層、ゲート絶
縁膜９５、ＣＧ−Ｓｉ膜９８、金属配線１００などによ
り構成されている。
【００８８】さらに、ガラス基板９０上には、図１に示
すように、ゲート線に接続されたゲート走査回路（走査
回路）を有するゲートドライバ（ドライバ）１と、デー
タ線に接続されたソース走査回路（走査回路）を有する
ソースドライバ（ドライバ）２とが、モノリシックに形
成されている。ゲート走査回路およびソース走査回路
は、それぞれシフトレジスタからなる。
【００８９】また、対向基板上には対向電極が配されて
おり、画素電極９２と共に液晶を駆動する。
【００９０】ここで、液晶の駆動原理について説明す
る。
【００９１】液晶表示装置は、画面を表示するために、
表示データを、ゲート線に沿って順次走査する。
【００９２】例えば、あるゲート線を水平走査する場
合、そのゲート線にＴＦＴ９９をＯＮ状態にするゲート
電圧が印加される。このとき、その他のゲート線はＴＦ
Ｔ９９をＯＦＦ状態にするゲート電圧が印加されてい
る。こうして、ゲート線の水平走査のときには、そのゲ
ート線のみのＴＦＴ９９がＯＮ状態となり、データ線に
印加されている信号電圧がソース電極からドレイン電極
を経て、ゲート線の画素電極９２に加わる。
【００９３】このとき、画素電極９２に与えられた電荷
が電荷蓄積容量に蓄積される。こうして画素電極９２に
印加された画素電圧と、対向電極に印加された対向電圧
との電位差によって、各々の画素電極９２上の液晶は駆
動される。
【００９４】表示画面全体を一回走査する１フレーム期
間中、即ち、次のゲート電圧が印加されるまでは、その
ときの画素電圧が電荷蓄積容量によって保持され、液晶
は駆動されている。なお、１フレーム期間とは、液晶パ
ネルにおいて、１表示画面を上から下まで１回垂直走査
することをいう。
【００９５】このようにして、ゲート線から順次走査
し、このときすべてのデータ線にそれぞれの画素の駆動
状態に合わせた信号電圧を印加していけば、必要な画素
をすべて表示することができる。
【００９６】以下、ゲートドライバ１およびソースドラ
イバ２の構成、および、それらのドライバ１・２を構成
する、ゲート走査回路およびソース走査回路が正常に動
作しているか否かの検査について図１を用いて説明す
る。ここで、ゲートドライバ１およびソースドライバ２
は、それぞれ双方向の走査が可能である。
【００９７】ゲートドライバ１へは、入力パッド（駆動
信号入力端子）５を介して、ソースドライバ２へは、入
力パッド（駆動信号入力端子）４を介してそれぞれ外部
から信号が入力される。
【００９８】ゲートドライバ１には、クロックＧ−ＣＫ
（ＣＫ）およびスタートパルスＧ−ＳＰが入力される。
ゲートドライバ１におけるシフトレジスタ（走査回路）
では、クロックＧ−ＣＫに同期して、まず、スタートパ
ルスＧ−ＳＰ（ＳＰ）がシフトデータとして１段目から
ｍ段目（最終段）までシフトされる。ここで、シフトデ
ータのシフト方向最終段、即ち、ここではｍ段目から
（最終）の出力は、図４に示すように、予め設定された
時間遅延してなされる。
【００９９】そして、そのｍ段目からの出力は、ＮＡＮ
Ｄゲート１３とインバータ１４とからなる第１論理回路
（第１の論理回路）に入力される。
【０１００】さらに、走査方向切替信号により、シフト
方向が（第１方向から第２方向に）切り替えられ、ゲー
トドライバ１におけるシフトレジスタでは、クロックＧ
−ＣＫに同期して、スタートパルスＧ−ＳＰがシフトデ
ータとしてｍ段目から１段目（最終段）までシフトされ
る。ここで、シフトデータのシフト方向最終段、即ち、
ここでは１段目からの出力は、予め設定された時間遅延
してなされる。
【０１０１】そして、その１段目からの出力は、ＮＡＮ
Ｄゲート１１とインバータ１２とからなる第１論理回路
に入力される。
【０１０２】また、インバータ１２からの出力（第１出
力）およびインバータ１４からの出力（第１出力、第１
の出力）は、ＮＯＲゲート１５からなる第２論理回路
（第２の論理回路）に入力される。
【０１０３】一方、ソースドライバ２には、クロックＳ
−ＣＫ（ＣＫ）およびスタートパルスＳ−ＳＰ（スター
トパルス）が入力される。ソースドライバ２におけるシ
フトレジスタでは、クロックＳ−ＣＫに同期して、ま
ず、スタートパルスＳ−ＳＰ（ＳＰ）がシフトデータと
して１段目からｎ段目（最終段）までシフトされる。こ
こで、シフトデータのシフト方向最終段、即ち、ここで
はｎ段目からの出力は、図４に示すように、予め設定さ
れた時間遅延してなされる。
【０１０４】そして、そのｎ段目からの出力は、ＮＡＮ
Ｄゲート２３とインバータ２４とからなる第３論理回路
（第１の論理回路）に入力される。
【０１０５】さらに、シフトレジスタにより、シフト方
向が切り替えられ、ソースドライバ２におけるシフトレ
ジスタでは、クロックＳ−ＣＫに同期して、スタートパ
ルスＳ−ＳＰがシフトデータとしてｎ段目から１段目
（最終段）までシフトされる。ここで、シフトデータの
シフト方向最終段、即ち、ここでは１段目からの出力
は、予め設定された時間遅延してなされる。
【０１０６】そして、その１段目からの出力は、ＮＡＮ
Ｄゲート２１とインバータ２２とからなる第３論理回路
に入力される。
【０１０７】また、インバータ２２からの出力（第３出
力）およびインバータ２４からの出力（第３出力、第１
の出力）は、ＮＯＲゲート２５からなる第４論理回路
（第２の論理回路）に入力される。
【０１０８】その後、ＮＯＲゲート１５からの出力（第
２出力）およびＮＯＲゲート２５からの出力（第４出
力）は、ＥＸ−ＯＲ（Exclusive OR：排他的論理和）３
０からなる第５論理回路に入力される。ＥＸ−ＯＲ３０
の出力（第５出力、検査出力信号）は、検査用パッド
（検査用端子）３に入力され、外部に取り出される。
【０１０９】即ち、ゲートドライバ１およびソースドラ
イバ２のいずれも双方向走査に対応している場合、ゲー
トドライバ１からのＮＯＲゲート出力とソースドライバ
２からのＮＯＲゲート出力とをＥＸ−ＯＲ３０に入力
し、このＥＸ−ＯＲ３０の出力を、通常の入力パッド４
・５と並設された検査用パッド３に接続しておく。
【０１１０】そして、走査回路が正常に動作しているか
否かという良否の判定は、この検査用パッド３にプロー
ブ針を当てて観測し、予め設定したタイミングでの検査
用パッド３からの出力（最終の出力）と、その前後の時
間における出力との同異により、例えば、予め設定した
タイミングで１が出力され、それ以外のタイミングでは
０が出力されていることを確かめることにより、するこ
とができる。
【０１１１】なお、走査回路の良否の判定は、これに限
定されるものではなく、例えば、ＮＯＲゲート１５・２
５の出力を直接プローブ針を当てて観測して行ってもか
まわない。
【０１１２】また、直接ＮＡＮＤゲート１１またはＮＡ
ＮＤゲート１３、ＮＡＮＤゲート２１またはＮＡＮＤゲ
ート２３、あるいは、インバータ１２またはインバータ
１４、インバータ２２またはインバータ２４の出力を観
測することによって、走査回路の良否の判定を行っても
かまわない。この場合、双方向走査に対応していないド
ライバにも適用することができる。
【０１１３】上記論理回路における組み合わせは、同様
の論理が最終的に実現できるものであれば上述したもの
に限定されるものではない。また、正論理に限定される
ものではなく、負論理の信号に対しても同様の機能を持
たせることもできる。
【０１１４】ここで、ドライバ１・２における双方向走
査は、図２に示す構成のシフトレジスタによって行う。
ここで、Ｒは、シフト方向が図中左から右向き、Ｌは、
シフト方向が図中右から左向き、φは制御信号であるこ
とを示す。
【０１１５】入力されたスタートパルスＳＰは、クロッ
クＣＫの１／２の周期でシフトし、出力するシフトデー
タのパルス幅はクロックの１周期分となる。通常は、隣
接するパルスが重ならないように、隣接出力間でＮＡＮ
Ｄゲートを通す、あるいは、分周回路を通すなどの手段
により、出力するシフトデータのパルス幅をクロックＣ
Ｋの１／２周期となるように設定している。
【０１１６】シフトデータのシフト方向最終段の出力
を、予め設定された時間遅延させるための遅延回路は、
図２に示すシフトレジスタと同様のシフトレジスタで形
成でき、必要な遅延時間に対応する段数を形成しておけ
ばよい。
【０１１７】なお、双方向走査を実現するための手段
は、上記シフトレジスタに限定されるものではなく、図
３（ａ）（ｂ）に示すフリップフロップを用い、その入
力と出力とをアナログスイッチによりつなぎかえてもよ
い。
【０１１８】また、ドライバ１・２は、双方向走査でき
るものに特に限定されるものではなく、一方向のみの走
査を行うものでもかまわない。
【０１１９】以下に、アクティブマトリクス基板の製造
工程の一例について説明する。
【０１２０】まず、絶縁性の例えばガラス基板９０上の
全面に、ａ−Ｓｉ層を堆積した後、Ｓｉ表面を親水性に
するために、薄い酸化膜を形成し、その上に酢酸Ｎｉ水
溶液をスピンコートする。
【０１２１】次に、６００℃で約１２時間固相成長を行
い、その上にＳｉＯ2膜を堆積し、デバイスの活性領域
を形成する部分以外の酸化膜を除去する。
【０１２２】その後、酸化膜をマスクに、上記ａ−Ｓｉ
層の一部の領域に高濃度のＰ+イオンを注入し（１５ｋ
ｅＶ、５×１０15ｃｍ-2）、６００℃で１２時間熱処理
を行う。その後、ＳｉＯ2膜を除去し、再度Ｓｉ上全面
にＳｉＯ2膜を堆積し、９５０℃で約２時間塩酸を含む
酸化雰囲気で約３０分酸化処理を行う。そして、デバイ
スの活性領域となる部分を残し、不要なＳｉ膜を除去す
る。
【０１２３】これにより、ＴＦＴおよびドライバ１・２
の走査回路が、金属触媒により結晶成長を促進した多結
晶シリコンである連続粒界結晶シリコンを含むこととな
る。
【０１２４】以降は、通常の良く知られたポリシリコン
ＴＦＴ形成プロセスと同様のプロセスにより、順次、ゲ
ート絶縁膜９５、ゲート電極、Ｎ+（Ｐ+イオン）および
Ｐ+（Ｂ+イオン）注入、ＳｉＯ2およびＢＰＳＧからな
る平坦化膜９７、コンタクトホール９７ａ、金属（Ａｌ
Ｓｉ）配線１００、ＳｉＮｘ膜９６、およびＳｉＯ2か
らなる層間絶縁膜９４、遮光膜、ビアホール９４ａ、Ｉ
ＴＯやＩＺＯからなり透明電極である画素電極９２を順
次形成する。これにより、走査回路および表示部のＴＦ
Ｔ９９を形成する。
【０１２５】なお、平坦化膜９７におけるＢＰＳＧは、
アクリル樹脂やポリイミドなどの樹脂であってもかまわ
ない。
【０１２６】このように、金属触媒により結晶化を促進
して得られた連続粒界結晶シリコン（ＣＧ−Ｓｉ：Cont
inuous Grain Silicon）からなるＴＦＴ９９は、従来の
高温ポリシリコンＴＦＴの移動度が約１００ｃｍ2／Ｖ
・ｓｅｃであったのに対し、約２〜２．５倍の移動度を
有する。
【０１２７】なお、ＴＦＴおよびドライバ１・２の走査
回路は、ＣＧ−Ｓｉに限定されるものではなく、ｐ−Ｓ
ｉ（ポリシリコン）からなるものであっても、走査回路
の良否判定については、上記と同様の効果が得られる。
【０１２８】また、ドライバ１・２における双方向走査
の走査方向（シフト方向）切り替えは、図２あるいは図
３に示すように、クロックトインバータのＬ・Ｒへの信
号、あるいは、アナログスイッチの設定を切り替えても
かまわない。入力と最終段出力との切り替えは、図５に
示すように、アナログスイッチ５１・５２を用いて行っ
てもかまわない。
【０１２９】アナログスイッチ５１・５２は、電子回路
部からの走査方向切替信号に基づいてアナログスイッチ
５１…、あるいは、アナログスイッチ５２…のいずれか
が選択され、ＯＮになる。
【０１３０】アナログスイッチ５１…がＯＮのとき、ゲ
ートドライバ１ではスタートパルスＧ−ＳＰがシフトデ
ータとして１段目からｍ段目（最終段）までシフトされ
る。また、ソースドライバ２ではスタートパルスＳ−Ｓ
Ｐがシフトデータとして１段目からｎ段目（最終段）ま
でシフトされる。
【０１３１】そして、ゲートドライバ１におけるｍ段目
からの出力と、ソースドライバ２におけるｎ段目からの
出力とが、ＥＸ−ＯＲ（論理回路）５０に入力され、論
理計算される。
【０１３２】そして、スタートパルスＳ−ＳＰまたはス
タートパルスＧ−ＳＰが入力されてから予め設定された
時間後のＥＸ−ＯＲ５０からの出力（出力）が１であ
り、その前後の時間における出力が０である場合に、ゲ
ート走査回路およびソース走査回路は正常に動作してい
ると判定される。
【０１３３】一方、アナログスイッチ５２…がＯＮのと
きも、アナログスイッチ５１…がＯＮのときと同様に
（ただし、走査方向はアナログスイッチ５１…がＯＮの
ときと反対方向）論理計算され、走査回路の良否が判定
される。
【０１３４】また、図６に示すように、図１に示すＮＡ
ＮＤゲート２１およびインバータ２２と並列にＥＸ−Ｏ
Ｒ６１を、ＮＡＮＤゲート２３およびインバータ２４と
並列にＥＸ−ＯＲ６２を接続し、さらに、インバータ２
２からの出力とＥＸ−ＯＲ６１からの出力とをＮＯＲゲ
ート６３に、インバータ２４からの出力とＥＸ−ＯＲ６
２からの出力とをＮＯＲゲート６４に入力し、ＮＯＲゲ
ート６３からの出力とＮＯＲゲート６４からの出力とを
ＥＸ−ＯＲ６５に入力することにより、走査回路の良否
判定を行ってもかまわない。
【０１３５】これにより、ゲート走査回路およびソース
走査回路のうちのいずれかが正常に動作せず、所定の値
（例えば「１」）が出力されるべきタイミング以外で該
所定値（この場合「１」）が出力されることを検出する
ことができる。
【０１３６】なお、本実施の形態は、表示装置として液
晶表示装置を用いて説明したが、特に限定されるもので
はなく、他の電気泳動、あるいは有機ＥＬ（エレクトロ
ルミネッセンス）などの発光ダイオードを用いた表示装
置でも同様の効果が得られる。
【０１３７】また、上記走査回路の出力は、マルチプレ
クサにより分割されていてもかまわない。これにより、
スペースの縮小およびシフトレジスタの段数の低減を図
ることができる。また、より広い範囲で、走査回路の検
査を行うことができる。
【０１３８】さらに、走査回路において、入力されたス
タートパルスとそれに対応するシフトデータのシフト方
向最終段の出力との位相差を検出する位相差検出手段を
備えていてもかまわない。
【０１３９】これにより、スタートパルスと、シフトデ
ータのシフト方向最終段の出力であって、予め設定され
た時間遅延してなされた出力とを用いて、走査回路の検
査を精度良く行うことができる。
【０１４０】〔実施の形態２〕本発明の他の実施の形態
について図７に基づいて説明すれば、以下の通りであ
る。なお、本実施の形態において、実施の形態１におけ
る構成要素と同等の機能を有する構成要素については、
同一の符号を付記してその説明を省略する。
【０１４１】本実施の形態に係る液晶表示装置は、図７
に示すように、実施の形態１において図１に示した構成
と同様、シフト方向が双方向に切り替え可能なゲートド
ライバ１・ソースドライバ２、および入力パッド４・５
を備えている。
【０１４２】ゲートドライバ１・ソースドライバ２から
は、そのシフト方向に対応してその最終段から出力され
るが、入力される走査方向切替信号に応じて、双方向の
うちどちらかのシフト方向に対応する出力が、アナログ
スイッチによって選択される。
【０１４３】選択された出力は、そのまま、あるいは遅
延してＥＸ−ＯＲ７６に入力される。
【０１４４】また、本実施の形態においては、３種類の
表示モード切替信号（ＭＯＤＥ１信号、ＭＯＤＥ２信
号、ＭＯＤＥ３信号（図７中ＭＯＤＥ１、ＭＯＤＥ２、
ＭＯＤＥ３））に基づいて、３種類の画像表示フォーマ
ット（表示モード）を切り替えて用いる。ここでは、３
種類の表示モード切替信号がすべて０の組み合わせで入
力パッド７５…に入力されたときに、表示モード切替回
路の配線の途中から分岐して、３入力のＮＯＲゲート
（第２ＮＯＲゲート）７２に入力されて、テストモード
に切り替えられる。３種類の表示モード切替信号の組み
合わせの一例を以下の表１に示す。
【０１４５】
【表１】
【０１４６】ここで、ＭＯＤＥ１信号、ＭＯＤＥ２信
号、ＭＯＤＥ３信号は表示切替用のＤＣレベルである。
また、表１中に「×」とあるのは、この部分のみ例えば
ブランキング時にパルス信号が出ることをさす。このと
き、例えば画面の上下領域（非表示領域）の走査出力が
全てＯＮ（Ｈ）の状態になり、これにより、画素には黒
の表示データが書き込まれる。
【０１４７】即ち、テストモードの場合、３種類の表示
モード切替信号は、ＮＯＲゲート７１（第１ＮＯＲゲー
ト）の出力により駆動されるアナログスイッチを介し
て、ＮＯＲゲート７２に入力される。
【０１４８】そして、ＮＯＲゲート７２の出力により、
走査回路の動作に影響しない特定の信号線、ここでは、
プリチャージ制御線からＰＣＧ（プリチャージ制御信
号）が切り離され、そのかわりにＥＸ−ＯＲ７６の出力
が、プリチャージ制御線の入力端子７４にアナログスイ
ッチを介して接続される。
【０１４９】ここで、ＮＯＲゲート７２の各入力には、
メモリ用の小さいキャパシタ（非補助容量）７３が接続
されている。このため、テストモードが設定された後、
いずれかの入力パッド７５に１が入力され、ＮＯＲゲー
ト７２が３種類の表示モード切替信号からアナログスイ
ッチで切り離されても、キャパシタ７３の容量により、
テストモードに設定された状態が維持される。その後、
十分な時間が経過した後、テストモードは自動的に通常
の動作モード（ＭＯＤＥ１〜３）に復帰する。
【０１５０】上記ＥＸ−ＯＲ７６の出力は、テストモー
ドに設定された場合のみ入力端子７４に自動的に出力さ
れる。入力端子７４にプローブ針を当てて信号を観察す
ることにより、ＥＸ−ＯＲ７６の出力が、予め設定され
たタイミング１であり、それ以外では０であるか否かを
検出することにより、走査回路の良否判定を行うことが
できる。即ち、出力が１であるはずのタイミングで０が
検出されたり、あるいは、出力が０であるはずのタイミ
ングで１が検出されたりすることにより、走査回路が正
常に動作していないことが確認できる。
【０１５１】これにより、検査用端子を新たに設ける必
要が無く、走査回路の動作の検査を行うことができる。
【０１５２】従って、特に、小型高精細パネル、モバイ
ル機器、あるいはプロジェクション用などの小型高精細
の液晶表示装置など、新たな端子を設けるスペースが小
さな場合にも、走査回路の良否の判定を高速かつ確実に
行うことができる。
【０１５３】なお、上述した表示モード切替信号の組み
合わせは、単なる一例であり、本実施の形態に記載の組
み合わせに限定されるものではない。
【０１５４】〔実施の形態３〕本発明のさらに他の実施
の形態について図８に基づいて説明すれば、以下の通り
である。なお、本実施の形態において、実施の形態１に
おける構成要素と同等の機能を有する構成要素について
は、同一の符号を付記してその説明を省略する。
【０１５５】本実施の形態に係る液晶表示装置は、図８
に示すように、実施の形態１において図１に示した構成
と同様、シフト方向が双方向に切り替え可能なゲートド
ライバ１・ソースドライバ２、検査用パッド３および入
力パッド４・５を備えている。
【０１５６】ゲートドライバ１に、クロックＧ−ＣＫお
よびスタートパルスＧ−ＳＰが入力され、シフト方向が
第１方向にセットされると、ゲートドライバ１における
シフトレジスタでは、クロックＧ−ＣＫに同期して、ま
ず、スタートパルスＧ−ＳＰがシフトデータとして１段
目からｍ段目（第１方向における最終段）までシフトさ
れる。なお、このときスイッチ８４がＯＮ、スイッチ８
５がＯＦＦとなっている。また、例えば、検査をしない
設定で、逆方向走査のときは、スイッチ８４をＯＦＦ、
スイッチ８５をＯＮに設定する。
【０１５７】そのｍ段目からの出力はラッチ回路に保持
されることにより一時ラッチされる。そして、シフト方
向が第１方向とは反対方向の第２方向に切り替えられ
る、即ちラッチされていた出力を入力とし、順次クロッ
クＧ−ＣＫに同期して、シフトデータとしてｍ段目から
１段目（最終段、第２方向における最終段）までシフト
される。
【０１５８】そして、最終段、即ち、１段目まで転送さ
れたシフトデータは、ラッチ回路により一時ラッチさ
れ、次のスタートパルスＧ−ＳＰとともにＮＡＮＤゲー
ト８１に入力され、論理計算される。
【０１５９】一方、ソースドライバ２においても、ゲー
トドライバ１と同様に、ｎ段目まで転送されたシフトデ
ータが一時ラッチされた後、再び入力されて、１段目ま
で転送される。そして、１段目まで転送されたシフトデ
ータは、一時ラッチされ、次のスタートパルスＳ−ＳＰ
とともにＮＡＮＤゲート８２に入力され、論理計算され
る。
【０１６０】そして、ＮＡＮＤゲート８１からの出力と
ＮＡＮＤゲート８２からの出力とは、ＥＸ−ＯＲ８０に
入力され論理計算される。
【０１６１】ＥＸ−ＯＲ８０の出力が予め設定されたタ
イミングで１であり、それ以外では０であるか否かを検
出することにより、走査回路の良否判定を行うことがで
きる。即ち、出力が１であるはずのタイミングで０が検
出されたり、あるいは、出力が０であるはずのタイミン
グで１が検出されたりすることにより、走査回路が正常
に動作していないことが確認できる。
【０１６２】なお、ｍ段目およびｎ段目におけるシフト
データの一時ラッチは、水平および垂直のブランキング
に対応させてタイミングを調節するもので、ブランキン
グ時間がない場合は、行っても行わなくてもかまわな
い。
【０１６３】また、ＮＡＮＤゲート８１・８２を用いる
ことなく、シフトデータとスタートパルスとの比較を行
うことにより、走査回路の良否判定を行ってもかまわな
い。
【０１６４】
【発明の効果】本発明の表示装置は、以上のように、ゲ
ートドライバおよびソースドライバのうち、モノリシッ
クに形成されたドライバの走査回路には、クロック信号
と、一定の幅を有し、シフトデータとしてクロック信号
に同期して、モノリシックに形成されたドライバの走査
回路でシフトされるスタートパルスとが一定の周期で入
力され、スタートパルスと、該スタートパルスに対応す
るシフトデータのシフト方向最終段の出力であって、予
め設定された時間遅延してなされた出力とが、第１の論
理回路に入力され、該第１の論理回路からの第１の出力
により走査回路の検査を行う構成である。
【０１６５】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【０１６６】従って、確実に走査回路の良否判定、即
ち、走査回路が正常に動作しているか否かの判定を行う
ことができる。
【０１６７】また、ドライバが基板上にモノリシックに
形成されていることより、ドライバ（駆動回路）の走査
回路を、スイッチング素子と同一プロセスで形成するこ
とができる。これにより、例えば、駆動回路ＬＳＩを後
から別途設ける必要がなくなり、製造コストの削減およ
び実装工程の簡略化を図ることができるといった効果を
奏する。
【０１６８】本発明の表示装置は、モノリシックに形成
されたドライバはシフト方向を双方向に切り替える切替
手段を備え、ドライバの走査回路には、クロック信号と
スタートパルスとが入力され、各々のシフト方向におけ
る各第１の出力は第２の論理回路に入力され、該第２の
論理回路からの第２の出力により走査回路の検査を行う
構成である。
【０１６９】これにより、上記の構成によれば、双方向
における走査回路の良否判定を確実に行うことができる
といった効果を奏する。
【０１７０】本発明の表示装置は、シフト方向を双方向
に切り替える切替手段を備えるゲートドライバおよびソ
ースドライバの各走査回路には、クロック信号と、一定
の幅を有し、シフトデータとしてクロック信号に同期し
て走査回路でシフトされるスタートパルスとが一定の周
期で入力され、ゲートドライバの走査回路へのスタート
パルスと、該ゲートドライバの走査回路へのスタートパ
ルスに対応するシフトデータのシフト方向最終段の出力
であって、予め設定された時間遅延してなされた出力と
が、シフト方向ごとにそれぞれ第１論理回路に入力さ
れ、各々のシフト方向における各第１論理回路からの各
第１出力は共に第２論理回路に入力される一方、ソース
ドライバの走査回路へのスタートパルスと、該ソースド
ライバの走査回路へのスタートパルスに対応するシフト
データのシフト方向最終段の出力であって、予め設定さ
れた時間遅延してなされた出力とが、上記シフト方向ご
とにそれぞれ第３論理回路に入力され、各々のシフト方
向における各第３論理回路からの各第３出力は共に第４
論理回路に入力され、第２出力と第４出力とは、第５論
理回路に入力され、該第５論理回路の第５出力により両
走査回路の検査を行う構成である。
【０１７１】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【０１７２】従って、確実に走査回路の良否判定、即
ち、走査回路が正常に動作しているか否かの判定を行う
ことができる。
【０１７３】この結果、例えば小型高精細パネル、モバ
イル機器、あるいはプロジェクション用などの小型高精
細の表示装置などにおいても、面積の増加や回路の複雑
化を伴うことなく、確実に走査回路の良否判定を行うこ
とができるといった効果を奏する。
【０１７４】本発明の表示装置は、第５出力が接続され
た検査用端子を備えている構成である。
【０１７５】これにより、一部あるいは全ての走査回路
の最終段の出力を簡単な構成の論理回路を通して、１本
の信号として１個の検査用端子（例えば、パッド）に出
力することができる。従って、例えば検査用端子にプロ
ーブ針を当てることにより、容易に、走査回路の良否判
定を行うことができるといった効果を奏する。
【０１７６】本発明の表示装置は、ゲートドライバおよ
びソースドライバのうち少なくとも一方は、シフト方向
を双方向に切り替える切替手段と、いずれかのシフト方
向の最終段の出力とスタートパルスとを選択するアナロ
グスイッチとを備え、両ドライバの各走査回路には、シ
フト方向ごとに、クロック信号と、一定の幅を有し、シ
フトデータとしてクロック信号に同期して走査回路でシ
フトされるスタートパルスとが一定の周期で入力され、
両走査回路の最終段からの出力は、共に論理回路に入力
され、該論理回路の出力により両走査回路の検査を行う
構成である。
【０１７７】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【０１７８】従って、簡単な構成で、確実に双方向にお
ける走査回路の良否判定、即ち、走査回路が正常に動作
しているか否かの判定を行うことができるといった効果
を奏する。
【０１７９】本発明の表示装置は、走査回路の検査にお
いて、スタートパルスが入力されてから予め設定された
時間後の、検査に用いるための走査回路および論理回路
からの出力のうち最終の出力を検出することにより、走
査回路が正常に動作しているか否かを判定する構成であ
る。
【０１８０】即ち、スタートパルスが入力されてから予
め設定された時間後の最終の出力が、その前後の時間に
おける該最終の出力とは異なる所定の値となる場合に、
走査回路は正常に動作していると判定する構成である。
【０１８１】具体的には、第１の論理回路は、ＮＡＮＤ
ゲートとインバータとから、第２の論理回路はＮＯＲゲ
ートからなり、かつ、スタートパルスのシフト方向最終
段の出力が０または１のとき、スタートパルスが入力さ
れてから予め設定された時間後の第２の出力が１または
０であり、その前後の時間における第２の出力が０また
は１である場合に、走査回路は正常に動作していると判
定される構成である。
【０１８２】あるいは、第１論理回路および第３論理回
路は、ＮＡＮＤゲートとインバータとから、第２論理回
路および第４論理回路はＮＯＲゲートから、第５論理回
路はExclusive ORからなり、各スタートパルスが入力さ
れてから予め設定された時間後の、各スタートパルスに
対応する第１出力および第３出力が１であり、第２出力
および第４出力が０であるとき、その前後の時間におけ
る第１出力および第３出力が０であり、第２出力および
第４出力が１である場合に、両走査回路は正常に動作し
ていると判定される構成である。
【０１８３】これにより、論理回路に簡単な判定機能を
もたせることができ、予め設定されたタイミングである
出力が出るか否かにより、走査回路が正常に動作してい
るか否かを判定することができる。
【０１８４】従って、走査回路の良否を高速、かつ、精
度良く判定することができるといった効果を奏する。
【０１８５】本発明の表示装置は、シフト方向最終段の
出力を、所定の段数だけさらにシフトさせることによ
り、予め設定された時間遅延させる遅延手段を備えてい
る構成である。
【０１８６】これにより、簡単な構成で、スタートパル
スと、シフトデータのシフト方向最終段の出力であっ
て、予め設定された時間遅延してなされた出力とを用い
て、走査回路の検査を行うことができるといった効果を
奏する。
【０１８７】本発明の表示装置は、遅延手段は、シフト
レジスタである構成である。
【０１８８】これにより、簡単な構成で、走査回路が双
方向にシフト可能とすることができるといった効果を奏
する。
【０１８９】本発明の表示装置は、論理回路がExclusiv
e ORからなり、スタートパルスが入力されてから予め設
定された時間後の出力が１であり、その前後の時間にお
ける出力が０である場合に、両走査回路は正常に動作し
ていると判定される構成である。
【０１９０】これにより、予め設定されたタイミングで
ある出力が出るか否かにより、走査回路が正常に動作し
ているか否かを判定することができる。
【０１９１】従って、走査回路の良否を高速、かつ、精
度良く判定することができるといった効果を奏する。
【０１９２】本発明の表示装置は、入力される表示モー
ド切替信号によって切替可能な複数の表示モードを有
し、表示モード切替信号がある特定の組み合わせで入力
されたときには、論理回路の出力を両走査回路の動作に
影響しない信号配線における信号端子に出力し、かつ、
信号配線に入力される本来の信号を該信号配線から切り
離すことにより、予め設定されたタイミングにおける出
力を用いて両走査回路が正常に動作しているか否かを判
定する構成である。
【０１９３】これにより、表示モード切替信号の組み合
わせにより、走査回路の良否判定を行うモードとするこ
とができる。また、あるタイミングでの出力に応じて、
走査回路の良否判定を行うことができる。
【０１９４】従って、簡単な構成で、走査回路の良否判
定、即ち、走査回路が正常に動作しているか否かの判定
を行うことができるといった効果を奏する。
【０１９５】本発明の表示装置は、表示モード切替信号
が入力される第１ＮＯＲゲートと、表示モード切替信号
が全て０であるときにのみ、第１ＮＯＲゲートからの出
力が入力される第２ＮＯＲゲートとを備え、第１ＮＯＲ
ゲートからの出力およびその反転出力により駆動される
アナログスイッチにより、第１ＮＯＲゲートからの出力
が０のとき第２ＮＯＲゲートへの入力がすべてプルアッ
プされ、かつ、表示モード切替信号が第１ＮＯＲゲート
から第２ＮＯＲゲートに入力された後は、その後表示モ
ード切替信号が異なる組み合わせに変化しても、第２Ｎ
ＯＲゲートがアナログスイッチにより切り離されている
ことにより、第２ＮＯＲゲートの入力状態が容量に一定
期間保持される構成である。
【０１９６】これにより、検査用端子を新たに設ける必
要が無く、走査回路の動作の検査を行うことができる。
【０１９７】従って、特に、小型高精細パネル、モバイ
ル機器、あるいはプロジェクション用などの小型高精細
の液晶表示装置など、新たな端子を設けるスペースが小
さな場合にも、走査回路の良否の判定を高速かつ確実に
行うことができるといった効果を奏する。
【０１９８】本発明の表示装置は、モノリシックに形成
されたドライバはシフト方向を双方向に切り替える切替
手段を備え、ゲートドライバおよびソースドライバのう
ち、モノリシックに形成されたドライバの走査回路に
は、双方向それぞれに対応して、クロック信号と、一定
の幅を有し、シフトデータとしてクロック信号に同期し
て、モノリシックに形成されたドライバの走査回路でシ
フトされるスタートパルスとが一定の周期で入力され、
スタートパルスが第１方向にシフトされ、第１方向最終
段まで転送された後、切替手段は、シフト方向を第１方
向から第２方向に切り替え、さらに、第１方向最終段ま
で転送されたシフトデータは、一時ラッチ回路に保持さ
れ、あるいは、第２方向へシフトするデータとして走査
回路に直接入力されて、クロック信号に同期して第２方
向にシフトされ、第２方向最終段（即ち、第１方向の入
力側）まで転送されたシフトデータを用いて走査回路の
検査を行う構成である。
【０１９９】これにより、空間的にシフトデータの入力
側に判定のもととなる信号が戻ってくる。このため、走
査回路の良否判定、即ち、走査回路が双方向において正
常に動作しているか否かの判定を行うことができ、か
つ、検査のための余分な端子や長い信号のとり回し配線
をなくすことにより、配線の複雑化を回避することがで
きるといった効果を奏する。
【０２００】本発明の表示装置は、第２方向最終段まで
転送されたシフトデータと、モノリシックに形成された
ドライバの走査回路に、シフトデータとなったスタート
パルスの次に入力されたスタートパルスとを、比較また
は判定論理回路へ入力することにより、走査回路が正常
に動作しているか否かを判定する構成である。
【０２０１】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【０２０２】従って、走査回路の良否判定、即ち、走査
回路が双方向において正常に動作しているか否かの判定
を確実に行うことができるといった効果を奏する。
【０２０３】本発明の表示装置は、第２方向最終段まで
転送されたシフトデータにおいて、該シフトデータとな
ったスタートパルスが入力されてから予め設定された時
間後に、所定の値が出力されるか否かにより、走査回路
が正常に動作しているか否かを判定することが好まし
い。
【０２０４】これにより、例えば、出力が１であるはず
のタイミングで０が検出されたり、あるいは、出力が０
であるはずのタイミングで１が検出されたりすることに
より、走査回路が正常に動作していないことを確認する
ことができる。
【０２０５】また、ドライバを、基板上における画素ア
レイ領域の周辺部の僅かな領域に作り込むことができ
る。従って、ＴＡＢ実装方式や、ＣＯＧ実装方式により
駆動回路ＬＳＩを接続する場合と比較すると、基板の小
額縁化を図ることができ、これにより、表示装置の小型
化を図ることができるといった効果を奏する。
【０２０６】本発明の表示装置は、走査回路が、金属触
媒により結晶成長を促進した多結晶シリコンまたはポリ
シリコンからなる構成である。
【０２０７】これにより、６００℃以下の低いプロセス
温度で、基板上に走査回路を形成することができるとい
った効果を奏する。
【０２０８】本発明の表示装置は、液晶、電気泳動、ま
たは有機エレクトロルミネッセンスを用いて画素の表示
を行う構成である。
【０２０９】これにより、例えば、液晶表示装置や、エ
レクトロルミネッセンス表示装置などとすることができ
るといった効果を奏する。
【０２１０】本発明の表示装置は、スタートパルスとシ
フトデータのシフト方向最終段の出力との位相差を検出
する位相差検出手段を備えていることが好ましい。
【０２１１】上記の構成によれば、スタートパルスと、
シフトデータのシフト方向最終段の出力であって、予め
設定された時間遅延してなされた出力とを用いて、位相
差を出力する位相差検出手段により、走査回路の良否判
定ができるといった効果を奏する。
【０２１２】本発明の表示装置は、切替手段が、クロッ
クトインバータであり、クロックトインバータへの入力
値に基づいて、シフト方向が切り替えられる構成であ
る。
【０２１３】これにより、一部のクロックトインバータ
をＯＦＦとすることでシフト方向が切り替えられ、双方
向における走査回路の良否を判定することができるとい
った効果を奏する。
【０２１４】本発明の表示装置は、走査回路の出力がマ
ルチプレクサにより分割される構成である。
【０２１５】これにより、シフトレジスタの段数に対す
る走査信号出力数を増やすことができ、スペースの縮小
を図ることができる。また、パルス出力の重なりを任意
に設定することができるといった効果を奏する。
【０２１６】本発明の走査回路検査方法は、クロック信
号と、一定の幅を有し、シフトデータとして上記クロッ
ク信号に同期してシフトされるスタートパルスとを、一
定の周期でドライバの走査回路に入力し、スタートパル
スと、該スタートパルスに対応するシフトデータのシフ
ト方向最終段の出力とを用いて論理計算し、その結果に
基づいて上記走査回路が正常に動作しているか否かを判
定する構成である。
【０２１７】これにより、ある一定の幅を有するパルス
を検査に用いる検査信号とし、論理計算するため、途中
で他のパルスなどがあったとしても、それを誤って検査
信号として認識することはない。
【０２１８】従って、確実に走査回路の良否判定、即
ち、走査回路が正常に動作しているか否かの判定を行う
ことができるといった効果を奏する。
【０２１９】本発明の走査回路検査方法は、シフトデー
タのシフト方向が双方向に切替可能な場合、スタートパ
ルスと、該スタートパルスに対応するシフトデータのシ
フト方向最終段の出力とを用いて、各シフト方向におい
て論理計算し、各シフト方向に対応した計算結果を用い
てさらに論理計算することにより、走査回路が正常に動
作しているか否かを判定する構成である。
【０２２０】これにより、双方向における走査回路の良
否判定を確実に行うことができるといった効果を奏す
る。
【０２２１】本発明の走査回路検査方法は、２つの走査
回路の各々において、論理計算をした後、それらの計算
結果を用いて、さらに論理計算することにより、両走査
回路が正常に動作しているか否かを判定する構成であ
る。
【０２２２】これにより、例えば小型高精細パネル、モ
バイル機器、あるいはプロジェクション用などの小型高
精細の表示装置などにおいても、面積の増加や回路の複
雑化を伴うことなく、確実に走査回路の良否判定を行う
ことができるといった効果を奏する。
【０２２３】本発明の走査回路検査方法は、クロック信
号と、一定の幅を有し、シフトデータとして上記クロッ
ク信号に同期してシフトされるスタートパルスとを、一
定の周期でドライバの走査回路に入力し、シフトデータ
を第１方向にシフトし、該第１方向における最終段まで
転送した後、一時ラッチ回路に保持し、シフト方向を上
記第１方向とは反対方向の第２方向に切り替え、上記第
１方向における最終段まで転送されたシフトデータをさ
らに、上記第２方向にシフトし、該第２方向における最
終段の出力と、次のスタートパルスとを用いて上記走査
回路が正常に動作しているか否かを判定する構成であ
る。
【０２２４】これにより、双方向における走査回路の良
否判定を確実に行うことができるといった効果を奏す
る。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る液晶表示装置の概
略構成を示す回路図である。
【図２】シフトレジスタの構成を示す回路図である。
【図３】（ａ）は、フリップフロップの構成を示す回路
図であり、（ｂ）は、（ａ）に示すＡの構成を示す回路
図である。
【図４】スタートパルスのシフト方向における駆動動作
を示すタイミングチャートである。
【図５】シフト方向の切り替えに、アナログスイッチを
用いる場合の構成を示す回路図である
【図６】図１に示すソースドライバに、ＮＯＲゲートお
よびＥＸ−ＯＲをさらに接続した場合の回路図である。
【図７】本発明の実施の他の一形態に係る液晶表示装置
の概略構成を示す回路図である。
【図８】本発明の実施のさらに他の一形態に係る液晶表
示装置の概略構成を示す回路図である。
【図９】液晶表示装置の概略の構成を示す断面図であ
る。
【図１０】従来の液晶表示装置の概略構成を示す回路図
である。
【図１１】（ａ）は、従来の他の液晶表示装置の概略構
成を示す回路図であり、（ｂ）は、（ａ）に示すシフト
レジスタの構成を示す回路図である。である。
【図１２】従来のさらに他の液晶表示装置の概略構成を
示す回路図である。
【符号の説明】
１ ゲートドライバ（ドライバ） ２ ソースドライバ（ドライバ） ３ 検査用パッド（検査用端子） １１ ＮＡＮＤゲート（第１論理回路） １２ インバータ（第１論理回路） １３ ＮＡＮＤゲート（第１論理回路、第１の論理回
路） １４ インバータ（第１論理回路、第１の論理回路） １５ ＮＯＲゲート（第２論理回路、第２の論理回
路） ２１ ＮＡＮＤゲート（第３論理回路） ２２ インバータ（第３論理回路） ２３ ＮＡＮＤゲート（第３論理回路、第１の論理回
路） ２４ インバータ（第３論理回路、第１の論理回路） ２５ ＮＯＲゲート（第４論理回路、第２の論理回
路） ３０ ＥＸ−ＯＲ（第５論理回路） ５０ ＥＸ−ＯＲ（論理回路） ７１ ＮＯＲゲート（第１ＮＯＲゲート） ７２ ＮＯＲゲート（第２ＮＯＲゲート） ７６ ＥＸ−ＯＲ ８１ ＮＡＮＤゲート ８２ ＮＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 ３４８ Ｇ０９Ｆ 9/00 ３４８Ｃ ５Ｇ４３５ ３５２ ３５２ Ｇ０９Ｇ 3/20 ６２２ Ｇ０９Ｇ 3/20 ６２２Ｅ ６２３ ６２３Ｈ ６７０ ６７０Ｑ (72)発明者 柴崎 明 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H088 FA13 HA02 HA08 MA20 2H092 GA33 GA59 JA24 JB77 NA30 PA06 2H093 NA16 NC22 NC34 ND56 5C006 AA01 AA16 AC11 AF22 AF53 AF71 BB16 BC03 BC11 BC20 BF03 BF04 BF06 BF07 BF11 BF14 BF24 BF26 BF27 BF34 BF49 EB01 EB05 EC11 FA01 FA43 FA51 FA56 5C080 AA06 AA10 AA13 BB05 DD15 DD28 EE17 EE29 FF11 GG08 HH09 JJ02 JJ03 JJ04 JJ06 KK07 KK43 5G435 AA17 BB05 BB11 BB12 CC09 EE37 HH12 HH13 HH14 KK05 KK09

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】マトリクス状に配置される画素を線順次に
    選択して走査するためのゲートドライバと、上記選択さ
    れたラインの画素にデータ信号を供給するためのソース
    ドライバとを備え、上記ゲートドライバおよび上記ソー
    スドライバのうちの少なくとも一方のドライバが基板上
    にモノリシックに形成された表示装置において、 上記両ドライバのうち、モノリシックに形成された上記
    ドライバの走査回路には、クロック信号と、一定の幅を
    有し、シフトデータとして上記クロック信号に同期し
    て、モノリシックに形成された上記ドライバの走査回路
    でシフトされるスタートパルスとが一定の周期で入力さ
    れ、 上記スタートパルスと、該スタートパルスに対応するシ
    フトデータのシフト方向最終段の出力であって、予め設
    定された時間遅延してなされた出力とが、第１の論理回
    路に入力され、該第１の論理回路からの第１の出力によ
    り走査回路の検査を行うことを特徴とする表示装置。
  2. 【請求項２】モノリシックに形成された上記ドライバは
    上記シフト方向を双方向に切り替える切替手段を備え、 上記ドライバの走査回路には、上記クロック信号と上記
    スタートパルスとが入力され、 上記各々のシフト方向における各第１の出力は第２の論
    理回路に入力され、該第２の論理回路からの第２の出力
    により走査回路の検査を行うことを特徴とする請求項１
    に記載の表示装置。
  3. 【請求項３】マトリクス状に配置される画素を線順次に
    選択して走査するためのゲートドライバと、上記選択さ
    れたラインの画素にデータ信号を供給するためのソース
    ドライバとが基板上にモノリシックに形成された表示装
    置において、 シフト方向を双方向に切り替える切替手段を備える上記
    両ドライバの各走査回路には、クロック信号と、一定の
    幅を有し、シフトデータとして上記クロック信号に同期
    して上記走査回路でシフトされるスタートパルスとが一
    定の周期で入力され、 上記ゲートドライバの走査回路へのスタートパルスと、
    該ゲートドライバの走査回路へのスタートパルスに対応
    するシフトデータのシフト方向最終段の出力であって、
    予め設定された時間遅延してなされた出力とが、上記シ
    フト方向ごとにそれぞれ第１論理回路に入力され、 上記各々のシフト方向における各第１論理回路からの各
    第１出力は共に第２論理回路に入力される一方、 上記ソースドライバの走査回路へのスタートパルスと、
    該ソースドライバの走査回路へのスタートパルスに対応
    するシフトデータのシフト方向最終段の出力であって、
    予め設定された時間遅延してなされた出力とが、上記シ
    フト方向ごとにそれぞれ第３論理回路に入力され、 上記各々のシフト方向における各第３論理回路からの各
    第３出力は共に第４論理回路に入力され、 上記第２出力と上記第４出力とは、第５論理回路に入力
    され、該第５論理回路の第５出力により上記両走査回路
    の検査を行うことを特徴とする表示装置。
  4. 【請求項４】上記第５出力が接続された検査用端子を備
    えていることを特徴とする請求項３に記載の表示装置。
  5. 【請求項５】マトリクス状に配置される画素を線順次に
    選択して走査するためのゲートドライバと、上記選択さ
    れたラインの画素にデータ信号を供給するためのソース
    ドライバとが基板上にモノリシックに形成された表示装
    置において、 上記両ドライバのうち少なくとも一方は、シフト方向を
    双方向に切り替える切替手段と、いずれかのシフト方向
    の最終段の出力とスタートパルスとを選択するアナログ
    スイッチとを備え、 上記両ドライバの各走査回路には、シフト方向ごとに、
    クロック信号と、一定の幅を有し、シフトデータとして
    上記クロック信号に同期して上記走査回路でシフトされ
    るスタートパルスとが一定の周期で入力され、 上記両走査回路の最終段からの出力は、共に論理回路に
    入力され、該論理回路の出力により上記両走査回路の検
    査を行うことを特徴とする表示装置。
  6. 【請求項６】上記走査回路の検査は、上記スタートパル
    スが入力されてから予め設定された時間後の、上記検査
    に用いるための上記走査回路および上記論理回路からの
    出力のうち最終の出力を検出することにより、上記走査
    回路が正常に動作しているか否かを判定することを特徴
    とする請求項１ないし５のいずれか１項に記載の表示装
    置。
  7. 【請求項７】上記スタートパルスが入力されてから予め
    設定された時間後の上記最終の出力が、その前後の時間
    における該最終の出力とは異なる所定の値となる場合
    に、上記走査回路は正常に動作していると判定すること
    を特徴とする請求項６に記載の表示装置。
  8. 【請求項８】上記第１の論理回路は、ＮＡＮＤゲートと
    インバータとから、上記第２の論理回路はＮＯＲゲート
    からなり、かつ、上記スタートパルスのシフト方向最終
    段の出力が０または１のとき、 上記スタートパルスが入力されてから予め設定された時
    間後の上記第２の出力が１または０であり、その前後の
    時間における上記第２の出力が０または１である場合
    に、上記走査回路は正常に動作していると判定されるこ
    とを特徴とする請求項２に記載の表示装置。
  9. 【請求項９】上記第１論理回路および上記第３論理回路
    は、ＮＡＮＤゲートとインバータとから、上記第２論理
    回路および上記第４論理回路はＮＯＲゲートから、上記
    第５論理回路はExclusive ORからなり、 上記各スタートパルスが入力されてから予め設定された
    時間後の、上記各スタートパルスに対応する上記第１出
    力および第３出力が１であり、上記第２出力および第４
    出力が０であるとき、その前後の時間における上記第１
    出力および第３出力が０であり、上記第２出力および第
    ４出力が１である場合に、上記両走査回路は正常に動作
    していると判定されることを特徴とする請求項３または
    ４に記載の表示装置。
  10. 【請求項１０】上記シフト方向最終段の出力を、所定の
    段数だけさらにシフトさせることにより、予め設定され
    た時間遅延させる遅延手段を備えていることを特徴とす
    る請求項１ないし９のいずれか１項に記載の表示装置。
  11. 【請求項１１】上記遅延手段は、シフトレジスタである
    ことを特徴とする請求項１０に記載の表示装置。
  12. 【請求項１２】上記論理回路はExclusive ORからなり、
    上記スタートパルスが入力されてから予め設定された時
    間後の上記出力が１であり、その前後の時間における上
    記出力が０である場合に、上記両走査回路は正常に動作
    していると判定されることを特徴とする請求項５に記載
    の表示装置。
  13. 【請求項１３】入力される表示モード切替信号によって
    切替可能な複数の表示モードを有し、 上記表示モード切替信号がある特定の組み合わせで入力
    されたときには、上記論理回路の出力を上記両走査回路
    の動作に影響しない信号配線における信号端子に出力
    し、かつ、上記信号配線に入力される本来の信号を該信
    号配線から切り離すことにより、予め設定されたタイミ
    ングにおける上記出力を用いて上記両走査回路が正常に
    動作しているか否かを判定することを特徴とする請求項
    ５に記載の表示装置。
  14. 【請求項１４】上記表示モード切替信号が入力される第
    １ＮＯＲゲートと、上記表示モード切替信号が全て０で
    あるときにのみ、上記第１ＮＯＲゲートからの出力が入
    力される第２ＮＯＲゲートとを備え、 上記第１ＮＯＲゲートからの出力およびその反転出力に
    より駆動されるアナログスイッチにより、上記第１ＮＯ
    Ｒゲートからの出力が０のとき上記第２ＮＯＲゲートへ
    の入力がすべてプルアップされ、かつ、上記表示モード
    切替信号が上記第１ＮＯＲゲートから上記第２ＮＯＲゲ
    ートに入力された後は、その後上記表示モード切替信号
    が異なる組み合わせに変化しても、上記第２ＮＯＲゲー
    トがアナログスイッチにより切り離されていることによ
    り、上記第２ＮＯＲゲートの入力状態が容量に一定期間
    保持されることを特徴とする請求項１３に記載の表示装
    置。
  15. 【請求項１５】マトリクス状に配置される画素を線順次
    に選択して走査するためのゲートドライバと、上記選択
    されたラインの画素にデータ信号を供給するためのソー
    スドライバとを備え、上記ゲートドライバおよび上記ソ
    ースドライバのうちの少なくとも一方のドライバが基板
    上にモノリシックに形成された表示装置において、 モノリシックに形成された上記ドライバは上記シフト方
    向を双方向に切り替える切替手段を備え、 上記両ドライバのうち、モノリシックに形成された上記
    ドライバの走査回路には、上記双方向それぞれに対応し
    て、クロック信号と、一定の幅を有し、シフトデータと
    して上記クロック信号に同期して、モノリシックに形成
    された上記ドライバの走査回路でシフトされるスタート
    パルスとが一定の周期で入力され、 上記スタートパルスが第１方向にシフトされ、第１方向
    最終段まで転送された後、上記切替手段は、シフト方向
    を第１方向から第２方向に切り替え、 さらに、上記第１方向最終段まで転送された上記シフト
    データは、一時ラッチ回路に保持され、あるいは、上記
    第２方向へシフトするデータとして上記走査回路に直接
    入力されて、上記クロック信号に同期して上記第２方向
    にシフトされ、 上記第２方向最終段まで転送されたシフトデータを用い
    て上記走査回路の検査を行うことを特徴とする表示装
    置。
  16. 【請求項１６】上記第２方向最終段まで転送されたシフ
    トデータと、モノリシックに形成された上記ドライバの
    走査回路に、上記シフトデータとなったスタートパルス
    の次に入力されたスタートパルスとを、比較または判定
    論理回路へ入力することにより、走査回路が正常に動作
    しているか否かを判定することを特徴とする請求項１５
    に記載の表示装置。
  17. 【請求項１７】上記第２方向最終段まで転送されたシフ
    トデータにおいて、該シフトデータとなったスタートパ
    ルスが入力されてから予め設定された時間後に、所定の
    値が出力されるか否かにより、上記走査回路が正常に動
    作しているか否かを判定することを特徴とする請求項１
    ５に記載の表示装置。
  18. 【請求項１８】上記走査回路は、金属触媒により結晶成
    長を促進した多結晶シリコンまたはポリシリコンからな
    ることを特徴とする請求項１ないし１７のいずれか１項
    に記載の表示装置。
  19. 【請求項１９】液晶、電気泳動、または有機エレクトロ
    ルミネッセンスを用いて画素の表示を行うことを特徴と
    する請求項１ないし１８のいずれか１項に記載の表示装
    置。
  20. 【請求項２０】上記スタートパルスと上記シフトデータ
    のシフト方向最終段の出力との位相差を検出する位相差
    検出手段を備えていることを特徴とする請求項１ないし
    １９のいずれか１項に記載の表示装置。
  21. 【請求項２１】上記切替手段は、クロックトインバータ
    であり、 該クロックトインバータへの入力値に基づいて、上記シ
    フト方向が切り替えられることを特徴とする請求項２，
    ３，５，１５のいずれか１項に記載の表示装置。
  22. 【請求項２２】上記走査回路の出力がマルチプレクサに
    より分割されることを特徴とする請求項１ないし２０の
    いずれか１項に記載の表示装置。
  23. 【請求項２３】クロック信号と、一定の幅を有し、シフ
    トデータとして上記クロック信号に同期してシフトされ
    るスタートパルスとを、一定の周期でドライバの走査回
    路に入力し、 上記スタートパルスと、該スタートパルスに対応するシ
    フトデータのシフト方向最終段の出力とを用いて論理計
    算し、その結果に基づいて上記走査回路が正常に動作し
    ているか否かを判定することを特徴とする走査回路検査
    方法。
  24. 【請求項２４】上記シフトデータのシフト方向が双方向
    に切替可能な場合、上記スタートパルスと、該スタート
    パルスに対応するシフトデータのシフト方向最終段の出
    力とを用いて、各シフト方向において論理計算し、各シ
    フト方向に対応した計算結果を用いてさらに論理計算す
    ることにより、上記走査回路が正常に動作しているか否
    かを判定することを特徴とする請求項２３に記載の走査
    回路検査方法。
  25. 【請求項２５】２つの走査回路の各々において、上記論
    理計算をした後、それらの計算結果を用いて、さらに論
    理計算することにより、上記両走査回路が正常に動作し
    ているか否かを判定することを特徴とする請求項２３ま
    たは２４に記載の走査回路検査方法。
  26. 【請求項２６】クロック信号と、一定の幅を有し、シフ
    トデータとして上記クロック信号に同期してシフトされ
    るスタートパルスとを、一定の周期でドライバの走査回
    路に入力し、 シフトデータを第１方向にシフトし、該第１方向におけ
    る最終段まで転送した後、一時ラッチ回路に保持し、シ
    フト方向を上記第１方向とは反対方向の第２方向に切り
    替え、上記第１方向における最終段まで転送されたシフ
    トデータをさらに、上記第２方向にシフトし、 該第２方向における最終段の出力と、次のスタートパル
    スとを用いて上記走査回路が正常に動作しているか否か
    を判定することを特徴とする走査回路検査方法。
JP2002075055A 2002-03-18 2002-03-18 表示装置およびその走査回路検査方法 Expired - Fee Related JP3989756B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002075055A JP3989756B2 (ja) 2002-03-18 2002-03-18 表示装置およびその走査回路検査方法
US10/378,342 US6909304B2 (en) 2002-03-18 2003-03-03 Display device and scanning circuit testing method
TW092105897A TWI257518B (en) 2002-03-18 2003-03-18 Display device and scanning circuit testing method
US11/124,463 US7525530B2 (en) 2002-03-18 2005-05-05 Display device and scanning circuit testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002075055A JP3989756B2 (ja) 2002-03-18 2002-03-18 表示装置およびその走査回路検査方法

Publications (2)

Publication Number Publication Date
JP2003271109A true JP2003271109A (ja) 2003-09-25
JP3989756B2 JP3989756B2 (ja) 2007-10-10

Family

ID=28035351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002075055A Expired - Fee Related JP3989756B2 (ja) 2002-03-18 2002-03-18 表示装置およびその走査回路検査方法

Country Status (3)

Country Link
US (2) US6909304B2 (ja)
JP (1) JP3989756B2 (ja)
TW (1) TWI257518B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005003917A (ja) * 2003-06-11 2005-01-06 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびアレイ基板の検査方法
JP2006323267A (ja) * 2005-05-20 2006-11-30 Sanyo Epson Imaging Devices Corp 検査回路、電気光学装置および電子機器
US7164407B2 (en) 2002-12-20 2007-01-16 Seiko Epson Corporation Driver for driving a liquid crystal display and method of driving the same
JP2007057680A (ja) * 2005-08-23 2007-03-08 Fuji Xerox Co Ltd 画像表示装置、及び画像表示方法
WO2010041649A1 (ja) * 2008-10-10 2010-04-15 シャープ株式会社 表示装置及びその駆動方法
WO2018051943A1 (ja) * 2016-09-13 2018-03-22 シャープ株式会社 表示装置
JP2021076727A (ja) * 2019-11-11 2021-05-20 セイコーエプソン株式会社 電気光学装置および電子機器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI304964B (en) * 2002-10-22 2009-01-01 Toppoly Optoelectronics Corp Panel of flat panel display having embedded test circuit
TWI223713B (en) * 2003-03-31 2004-11-11 Toppoly Optoelectronics Corp Method and system for testing driver circuits of AMOLED
KR20050037303A (ko) * 2003-10-18 2005-04-21 삼성오엘이디 주식회사 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법
US8013816B2 (en) * 2004-06-30 2011-09-06 Samsung Mobile Display Co., Ltd. Light emitting display
TWI285358B (en) * 2004-07-30 2007-08-11 Sunplus Technology Co Ltd TFT LCD source driver with built in test circuit and method for testing the same
CN100359556C (zh) * 2004-09-13 2008-01-02 凌阳科技股份有限公司 内建测试电路的源极驱动器及其测试方法
US7429970B2 (en) * 2005-01-11 2008-09-30 Tpo Displays Corp. Method for testing drive circuit, testing device and display device
TWI325576B (en) * 2006-03-01 2010-06-01 Au Optronics Corp Asymmetric display panel and image inversion method thereof
KR20080010837A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 박막 트랜지스터 기판의 불량 검사 모듈 및 방법
CN100460934C (zh) * 2007-01-11 2009-02-11 友达光电股份有限公司 液晶显示器面板的测试方法
TWI400682B (zh) * 2008-05-15 2013-07-01 Au Optronics Corp 液晶顯示面板的驅動裝置與方法
JP5632584B2 (ja) * 2009-02-05 2014-11-26 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR20100124617A (ko) * 2009-05-19 2010-11-29 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR101146983B1 (ko) * 2010-02-12 2012-05-23 삼성모바일디스플레이주식회사 표시 장치, 표시 구동 장치, 및 표시 장치 구동 방법
CN102486909B (zh) * 2010-12-06 2014-03-26 群康科技(深圳)有限公司 显示器
JP6286142B2 (ja) * 2013-06-20 2018-02-28 ラピスセミコンダクタ株式会社 表示装置、及びソースドライバ
JP6367566B2 (ja) * 2014-01-31 2018-08-01 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
US9974130B2 (en) 2015-05-21 2018-05-15 Infineon Technologies Ag Driving several light sources
US9781800B2 (en) * 2015-05-21 2017-10-03 Infineon Technologies Ag Driving several light sources
US9918367B1 (en) 2016-11-18 2018-03-13 Infineon Technologies Ag Current source regulation
DE102017201101A1 (de) * 2017-01-24 2018-07-26 Zf Friedrichshafen Ag Verfahren und Vorrichtung zum Betreiben eines Displays
EP3909051A1 (en) * 2019-02-12 2021-11-17 Siemens Industry Software Inc. Bidirectional scan cells for single-path reversible scan chains
KR20210085236A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 게이트 구동 회로, 및 이를 포함하는 영상 표시 장치
TWI744928B (zh) * 2020-06-02 2021-11-01 友達光電股份有限公司 接線檢測模組與檢測電路
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
CN112349230B (zh) * 2020-12-04 2022-06-21 厦门天马微电子有限公司 显示面板及其检测方法、显示装置
EP4371104A1 (en) * 2021-07-14 2024-05-22 Google LLC Backplane and method for pulse width modulation

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028688A (ja) 1983-07-28 1985-02-13 日本電気株式会社 表示制御装置の検査装置
JPH0746122B2 (ja) * 1987-04-21 1995-05-17 日本電気株式会社 半導体集積論理回路
US5173864A (en) * 1988-08-20 1992-12-22 Kabushiki Kaisha Toshiba Standard cell and standard-cell-type integrated circuit
JPH0290744A (ja) 1988-09-27 1990-03-30 Toshiba Corp 通信システム自己診断装置
JPH0353540A (ja) 1989-07-20 1991-03-07 Nec Corp 集積回路
US5282234A (en) * 1990-05-18 1994-01-25 Fuji Photo Film Co., Ltd. Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices
JPH0460690A (ja) 1990-06-29 1992-02-26 Matsushita Electric Ind Co Ltd 情報表示システム
US5113134A (en) * 1991-02-28 1992-05-12 Thomson, S.A. Integrated test circuit for display devices such as LCD's
JPH04278987A (ja) 1991-03-07 1992-10-05 G T C:Kk 表示デバイス用走査回路
JPH04325999A (ja) 1991-04-25 1992-11-16 Sanyo Electric Co Ltd シフトレジスタのテスト回路
EP0520558A1 (en) 1991-06-27 1992-12-30 Koninklijke Philips Electronics N.V. Phase locked loop and digital phase comparator for use in a phase-locked loop
JPH055866A (ja) 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
US5453991A (en) * 1992-03-18 1995-09-26 Kabushiki Kaisha Toshiba Integrated circuit device with internal inspection circuitry
JP2844284B2 (ja) 1992-08-26 1999-01-06 名古屋電機工業株式会社 情報表示装置
US5859627A (en) 1992-10-19 1999-01-12 Fujitsu Limited Driving circuit for liquid-crystal display device
JP3298955B2 (ja) 1992-12-24 2002-07-08 川崎マイクロエレクトロニクス株式会社 半導体装置
JP3312423B2 (ja) 1993-06-21 2002-08-05 ソニー株式会社 平面表示装置、アクティブマトリクス基板および検査方法
JPH0850796A (ja) 1993-11-29 1996-02-20 Sanyo Electric Co Ltd シフトレジスタおよび表示装置
JP3203971B2 (ja) 1994-08-19 2001-09-04 ソニー株式会社 表示素子
DE19540146B4 (de) 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
JPH08262994A (ja) 1995-03-20 1996-10-11 Fujitsu General Ltd 表示パネル
JP3011047B2 (ja) 1995-04-14 2000-02-21 日本電気株式会社 位相比較回路
JPH0962232A (ja) 1995-08-29 1997-03-07 Sony Corp 液晶表示装置
JP3434410B2 (ja) 1996-05-30 2003-08-11 株式会社リコー インクジェット記録装置
US5854615A (en) 1996-10-03 1998-12-29 Micron Display Technology, Inc. Matrix addressable display with delay locked loop controller
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
JP3520756B2 (ja) 1998-02-03 2004-04-19 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2000227784A (ja) 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2000089191A (ja) 1998-09-10 2000-03-31 Toshiba Corp 液晶表示装置
JP2000131708A (ja) 1998-10-27 2000-05-12 Fujitsu Ltd 液晶表示装置
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP2000352726A (ja) 1999-06-14 2000-12-19 Matsushita Electric Ind Co Ltd アクティブマトリックス液晶表示装置およびその検査回路
JP4276373B2 (ja) * 2000-12-07 2009-06-10 セイコーエプソン株式会社 電気光学装置の検査用回路、電気光学装置および電子機器
JP4562938B2 (ja) 2001-03-30 2010-10-13 シャープ株式会社 液晶表示装置
JP2003216126A (ja) 2002-01-25 2003-07-30 Toshiba Corp 駆動回路、電極基板及び平面表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164407B2 (en) 2002-12-20 2007-01-16 Seiko Epson Corporation Driver for driving a liquid crystal display and method of driving the same
JP2005003917A (ja) * 2003-06-11 2005-01-06 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびアレイ基板の検査方法
JP4559712B2 (ja) * 2003-06-11 2010-10-13 東芝モバイルディスプレイ株式会社 アレイ基板およびアレイ基板の検査方法
JP2006323267A (ja) * 2005-05-20 2006-11-30 Sanyo Epson Imaging Devices Corp 検査回路、電気光学装置および電子機器
JP4600147B2 (ja) * 2005-05-20 2010-12-15 エプソンイメージングデバイス株式会社 検査回路、電気光学装置および電子機器
JP2007057680A (ja) * 2005-08-23 2007-03-08 Fuji Xerox Co Ltd 画像表示装置、及び画像表示方法
WO2010041649A1 (ja) * 2008-10-10 2010-04-15 シャープ株式会社 表示装置及びその駆動方法
CN102144253A (zh) * 2008-10-10 2011-08-03 夏普株式会社 显示装置及其驱动方法
US8665201B2 (en) 2008-10-10 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
WO2018051943A1 (ja) * 2016-09-13 2018-03-22 シャープ株式会社 表示装置
JP2021076727A (ja) * 2019-11-11 2021-05-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP7423990B2 (ja) 2019-11-11 2024-01-30 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
US7525530B2 (en) 2009-04-28
US6909304B2 (en) 2005-06-21
JP3989756B2 (ja) 2007-10-10
US20050206606A1 (en) 2005-09-22
TWI257518B (en) 2006-07-01
TW200402583A (en) 2004-02-16
US20030173991A1 (en) 2003-09-18

Similar Documents

Publication Publication Date Title
JP3989756B2 (ja) 表示装置およびその走査回路検査方法
JP3385301B2 (ja) データ信号線駆動回路および画像表示装置
US20080012842A1 (en) Image display device comprising first and second gate driver circuits formed on single substrate
KR100360157B1 (ko) 어레이기판 및 어레이기판의 검사방법
US9317151B2 (en) Low complexity gate line driver circuitry
US6204836B1 (en) Display device having defect inspection circuit
KR101109645B1 (ko) 검사회로 및 이 검사회로를 가진 표시장치
US10643514B2 (en) Display device with inspection transistor and method for inspecting display device
US20170263204A1 (en) Display device and method for driving same
JPH05188395A (ja) 液晶表示素子
CN113284443B (zh) 显示面板及其测试方法和显示装置
JP4112300B2 (ja) 電気的検査方法及び半導体表示装置の作製方法
CN113867023A (zh) 指纹显示设备及驱动其之整合集成电路及方法
JP3790684B2 (ja) 検査用回路、検査方法および液晶セルの製造方法
JPH01130131A (ja) ドライバー内蔵アクティブマトリクスパネル
JP2017067959A (ja) 表示装置及びテレビジョン受像機
JP2008287258A (ja) 電子ペーパー装置及びその駆動回路並びにその製造方法
JPH05307167A (ja) アクティブマトリクスパネル
JP2000089191A (ja) 液晶表示装置
JPS6120091A (ja) 画像表示装置
JPH07199876A (ja) シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法
JP2010271351A (ja) 電気光学装置および電子機器
JP2008216662A (ja) 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置
JP2000056334A (ja) 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP4470507B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees