TWI257518B - Display device and scanning circuit testing method - Google Patents
Display device and scanning circuit testing method Download PDFInfo
- Publication number
- TWI257518B TWI257518B TW092105897A TW92105897A TWI257518B TW I257518 B TWI257518 B TW I257518B TW 092105897 A TW092105897 A TW 092105897A TW 92105897 A TW92105897 A TW 92105897A TW I257518 B TWI257518 B TW I257518B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- output
- shift
- start pulse
- scanning
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
1257518 玫、發明說明: 【發明所屬之技術領域】 本發明係關於可判定掃插 及其掃描電路測試方法。 電路是否正常動作之顯示裝置 【先前技術】 過去作為顯示裝置 係透過以移位暫存器 樣〇 之驅動器統合型液晶顯示裝置,一般 卫制之類比開關,將影像資料進行取 例如圖11 (a)所示,液g姑_
日日”、、1不I置連接像素部之各像辛中 之像素電容CLC、補助電衮r ^ 豕I T m 電谷Cs,並於列狀配置之複數閘極線 及仃狀配置之複數資斜綠+ ^ 。門父差部’具備TFT(薄膜電晶體) 閘極線連接閘極驅動器, 貝枓線連接源極驅動器。 此外,介於TFT與液晶居, θ 對向地配置對向電極。於對 向電極施加對向電壓Vc〇M,驅動液晶。 /極驅動器依序輸出問極脈衝,依序掃描各問極線並於 母一水平期間選擇1列分之像素。 此外,源極驅動器使用移位暫存器,於每—水平期間内 ^序掃描各資料線’取樣影像f料並於選擇之i列分像素依 *’、順序寫入。藉此,可顯示圖像。 此處源極驅動器如圖11(b)所示,具備移位暫存器及類比 開關。 與該種通常之顯示相肖,當測試驅動器之不I時,於源 :驅動器透過以移位暫存器控制之類比開_,取樣輸入之 〜像資料 V v i d e ο 1、V v i d e 〇 2。 83749 Ϊ257518 亦即驅動器不良之測試 、叮 〜,7、q、τ曰1¾ ,於杜, 驅動哭動作夕你主+ A使上述 X動作之像素寫人㈣後,再度將保持*使驅動 乍之σ個像素之電荷,透過類比開關讀取。 °。動 欠缺進行㈣H不良之測試、判定。 錢,以像素 惟該測試法中’如投影用等小型高精細之顯示裝置… 像素電容小,讀取電荷變小,將導致S/N比降低,、^ ,隨 度降低。此外,即使為改善S/N比而增加1 °式之精 試將長時間化等問題。 [人數,亦有測 此外’因由出現像素欠缺處之特徵判斷驅動 良’於資料處理需要時間,將成為測試效率降低之原因乍: :處例如圖10所示’提案使用緩衝器進行驅動器 描電路)測試之構成之顯示裝置。 於δ亥例中,藉由具備2個問極驅動器電路, 例如即使2者中-方之驅動器電路出現故障,如、另:方几二: 動器電路正常動作時,顯示裝置全體則無任何問題。- 二〜二圖Γ所示’亦有於閘極驅動器⑻、源極驅動器 、.或/、周邊部設置緩衝器丨G 3,於該緩衝^ q 3預先引出 上述驅動器之掃描電路之尹 頭接艏 末輸出,於該處以測試用探 頭接觸並測出信號之顯示裝 提升及測試效率提升。 猎此^求測試之精度 =寺開平6_194421號公報(1994年7月15曰公開)所揭示 项之^於複數之被測試電路部’將複數之功能測試所必 電路部内藏之半體體裝置。該測試電路部具備, 存放對應測試功能資訊之手段,及將被測試電路之構 83749 1257518 成貢訊傳達至測試電路之手段。藉此,可簡化測試電路部 之構成及測試手段,可效率地進行BIST(内置自檢)。 惟上述圖12所示之構成中,必須設置複數個測試專用緩 衝為1 03。此外如圖丨〇所示,因具備2個閘極驅動器電路, 必須之測试專用緩衝器之數量亦變多。 省if形下,特別於小型高精細面板、移動式機器、或投 〜用等小型咼精細顯示裝置等中,即使驅動器部面積有嚴 格之限制’亦不得不形成大面積之緩衝器。此外,由配線 引導之限制或對於ESD(靜電放電)保護之觀點,探頭之針必 須對應與由外部之驅動信號輸人端子連接緩衝ϋ之排列大 大不同之緩衝器。 、V因大面積之緩衝器直接連接邏輯電路,故該緩衝 1〇3··.作為天線動作,易由ESD而發生損傷。 、—此外二上述公報之構成中’必須形成為進行功能測試之 複雜測β式電路。於驅動器統合型液晶顯示裝置等中,考慮 基於顯不:面部之微細加工等級與面積所必要之加工精度 動益之電路構成時,内藏該種測試 用’必須要更有效果之測試法。 者並非貫 【發明内容】 本發明之主要之日M y „ ^ 、,係提供不隨面積之增加或電路j 番芬甘_ 阿迷進行掃描電路之良筹判定之顯示身 置及其知描電路測試方法。 本發明之顯示裝f A , 為解決上述之課題,並#肖A ·或 矩陣狀配置之像辛,分 /、係匕3 ·為和 之像素,&線順序選擇並掃描《閘極驅動器; 83749 I257518 及為將資料作缺,1 ^ r 哭 "^上述選擇之線之像♦之h 态;且上述閘極酽動 篆素之源極驅動 動係以單片式形成於基板上者 =方之驅 個驅動器申, 特徵在於··上述兩 將時於广,月;早片式形成之上述驅動器之掃描電路, 寻、,里L唬及開始脈衝以一定 衝係且右—一ώ 疋之周期輸入,其中該開始脈 並以單“度,作為移位資料與上述時鐘信號同步, '形成之上述驅動器之掃描電路進行移位者;上 二脈衝及延遲預設時間之輸出,輸入至第丨邏輯電路, 、中該輸出係對應該開始脈衝之移位資料之移位方向最末 級輪出;並藉由該第i邏輯電路所輸出之第i輸出,進行掃 描電路之測試。 依據上述之構成,使用開始脈衝及延遲預設時間之輸出 ’進行掃描電路之測試,其中該輸出係移位資料之移位方 向最末級輸出。 藉此,因具有某一定寬度之脈衝作為使用於測試之測試 L號,進行邏輯計算,故途中即使有其他之脈衝等,亦不 會將之誤認為測試信號。 因此,可碓實地進行掃描電路之良莠判定,亦即可判定 掃描電路是否正常動作。 此外,藉由使驅動器以單片形成於基板上,可將驅動器 (驅動電路)之掃描電路,與開關元件於同一步驟形成。藉 此,例如之後不需要另外設置驅動電路LSI,可謀求製造成 本之降低及實裝步驟之簡化。 此外,本發明之顯示裝置,其係使:為將矩陣狀配置之 83749 1257518 像素,依線順序潠M p ^ 、外k擇亚柃描之閘極驅… 號’供給至上述選擇之線之像素之源極:動為將資料信 形成於基板上者,其特徵在於:於包含將=;以單片式 向切換之切換手段之上述兩驅動器帝:方向於雙方 信號及開始脈衝以-定之周期輪入,:;=路’將時鐘 有-定寬度,作為移位資料與上述時鐘=:脈衝係具 述掃描電路進行移位者; ,並以上 至上述間極驅動哭夕> 開始脈衝、及延遲預設時間之輪出,::描電路之 別輸入至各第1邏輯電路,其中該輸出物= 方向分 器之掃描電路之開始脈衝的移位資料:驅動 出;上述各移位方6中夂楚抒位方向取末級輸 各移位方向+ “丨邏輯電路輸出之 :同輸入至第2邏輯電路之另—方面;至上述源極驅動与出之 知描電路之開始脈衝、及延遲預設時間之輸出,1 2方向分別輸人至各第3邏輯電路,其中該輪係對應至^ 源極驅動器之掃描電路之開始脈衝的移位資料之移位方向 最末級輸出;上述各移位方向中各第3邏輯電路輸出之各第 3輸出,-同輸入至第4邏輯電路;上述第2輸出及上述第* 輸出,輸入至第5邏輯電路;並藉由該第5邏輯電路之第5 輸出’進行上述兩掃描電路之測試。 、=據上述之構成,因具有某一定寬度之脈衝作為使用於 測试之測試信號,進行邏輯計算,故途中即使有其他之脈 衝等,亦不會將之誤認為測試信號。 因此’可確實地進行掃描電路之良莠判定,亦即可判定 掃描電路是否正常動作。 83749 -10- 1257518 2二使於例如小型高精細面4反、移 々用專小型高精細顯示裝置等 次技 複雜化,可確實進杆積之礼加或電路之 』雉貫進仃%描電路之良莠判定。 外’本發明之顯示裝置’其係使··為將矩陣狀 像素,依線順岸禪渡并 **置之 配置之、 〗極驅動11 ;及為將矩陣狀 之像素,依線順序選擇並掃描 賢料信號,供給至上述選擇之線之像素之源==為將 上者,其特徵在於:上述兩驅動器中至 ,ι3 .另字移位方向雙方向切換之切換手段 =移位方向之最末級輸出與開始脈衝之類二 上迷兩驅動器之各掃描電路,於各移 # ㈣始脈衝以一定之周期輸入,其中該開始脈==號 =度、’料移位資料與上述時鐘信號同步,並以上述掃 二·路進订移位者;上述兩掃描電路之最末級輸出, l科电路’相由4邏輯電路之輸出, 掃描電路之測試。 丁上边兩 依據上述之構成’因具有某一定寬度之脈衝作為使用於 測试之測試信號,進行邏輯 衝等,亦不會將之誤認為測試信號^中即使有其他之脈 ,此,以簡單之構成,可確實地進行雙方向之掃描電路 之良相定,亦即可判定掃描電路是否正常動作;並可高 速且咼精度地判定掃描電路之良筹。 〇 =去本發明之顯示裝置’其係包含:具有為將矩陣配 置之像素’依線順序選擇並掃描之間極掃描電路之閘極驅 83749 1257518 動器·’及具有為將資料信號,供給至 之源極掃描®、擇之線之像素 U電路之源極驅動器;且上述開 源極驅動器中至少一方之驅動器,:及上述 …八特被在於:以早片式形成之上述驅動考,勺人收 上述移位方向於雙方向切換之切換手段;上^ 03 ’ ,於以單片式形成之上述驅動器之掃描電路':驅動器中 述雙方内收士 哪细罨路,分別對應上 "門二 信號及開始脈衝以一定之周期輸入,且 、 作為移位資料與上述時鐘 JU。ν並以單片式形成之上述驅動芎 < 播ρ φ 蒋仿娄· 1 心1斯為之#描電路進行 者,上述開始脈衝於第丨方向移 末級後’上述切換手段將 :1方向最 内·% , 刀Π田第1方向切換至第2方 持於暫/轉达至上述第1方向最末級之上述移位資料,保 輸入上電路’或作為往上述第2方向移位之資料直接 :位:路,與上述時鐘信號同步並於上述第2方向 並使用轉送至上述第2方向最末級(亦即第 入側)之移位資料,進行上述掃描電路之測試。 ” 根之構成’空間上於移位資料輸入側,成為判定 1 /〜將返回。13此’可進行掃描f路之良#判定, 亦P可進行掃描電路雔 θ Μ 士 4、 峪於又方向疋否正常動作之判定,且因 t ’’、進行測試之多餘端子或處理信號之長配線 免配線之複雜化。 本發明之掃描電路测試方法’為解決上述課題,其特徵
在於·於驅動5§夕p W A 定之周期輪入:心=’將時鐘信號及開始脈衝以- ,、中邊開始脈衝係具有一定寬度,作為移 83749 -12- 1257518 位資料與上述時鐘信號同步並進行移位者;使用 脈該開始脈衝之移位資料之移位方向最末級:出° 常動I 算’並基於其結果判定上述掃描電路是否正 :據亡述之方法’使用開始脈衝及延遲預設時間之輸出 ’進仃掃描電路之測試,苴中該輸 ^ 向最末級輸出。 、㈣移位資料之移位方 :此隹因具有某一定寬度之脈衝作為使用於測 =,進行邏輯計算,故途中即使有其他之㈣等,亦不 曰將之誤認為測試信號。 因此,可確實地進行掃描電路之良#判定,亦即 掃描電路是否正常動作。 J疋 此外’本發明之掃描電路測 法,其特徵在於:於驅 知描電路’將時鐘信號及開始脈衝以-定之周期於 入,其中該開始脈衝係呈有一定&择 ^ 门期輸 述時鐘信號同步並進行移位者將見,度,作為移位資料與上 ,結”,… 者’將移位資料於第】方向移位 运至㈣1方向之最末級後,保於於暫時_電路,將 移位方向切換至與上述第】方向為反方向之第2方向, :至上:第!方向最末級之移位資料,進一步往 —、, 门之取末級輸出及其次之開始脈衝,判 疋上述掃描電路是否正常動作。 依據上述之方法,可確實# 判定。 J碩貝進仃雙方向之掃描電路之良筹 本發明進一步其他之目的、特徵、及優點,藉由以下所 83749 1257518 示之揭示應可充份瞭解。 【實施方式】 [實施形態1 ] 關於本發明顯示裝置之實施一形態,基於圖1至圖6、及 圖9進行說明時將如以下所述。 本實施形態之液晶顯示裝置(顯示裝置),主動矩陣基板 與對向基板係夾液晶層對向配置。此外液晶顯示裝置,像 素係以矩陣狀配設,構成像素陣列部。 主動矩陣基板如圖9所示,係包含:玻璃基板(絕緣性基 板)90、薄膜電晶體(以下稱為tfT) 99、像素電極92、閘極 線、資料線、層間絕緣膜94、及補助電容配線(以下稱為CS 配線)93。 TFT 99之構成係包含:閘極線之閘極電極9 1、資料線之 資料電極、通道層、閘極絕緣膜95、CG-Si膜98、及金屬配 線100等。 進一步於玻璃基板90上,如圖1所示,以單片式形成:具 有連接閘極線之閘極掃描電路(掃描電路)之閘極驅動器(驅 動器)1、及具有連接資料線之源極掃描電路(掃描電路)之源 極驅動器(驅動器)2。閘極掃描電路及源極掃描電路,分別 係由移位暫存器形成。 此外,於對向基板上配設對向電極,與像素電極92 一同 驅動液晶。 此處關於液晶之驅動原理,利用圖9說明。 液晶顯示裝置為顯示晝面,將顯示資料沿閘極線依序掃 83749 14 !257518 、例如’水平掃描某閘極線時,於該閘極線施加使TFT 99 p ]狀心之閘極私壓。此時,其他閘極線則施加使丁的 閘極線之TFT 99成為開狀態,於f料線上施加之信號電壓 由源極電極經由沒極電極,施加於閘極線之像素電極 此時’供給至像素電極92 2之笔何畜積於電荷蓄積電容。 如此藉由施加於像素電極92 之像素電壓、與施加於對向電 極之對向電壓之電位差, —^ 左驅動各像素電極92上之液晶。 將顯示晝面全體掃描一今 之1圖框期間中,亦即至施加其 二人之閘極電壓為止,此時 ,..^ 像素電壓藉由電荷蓄積電容保 持並驅動液晶。所謂之1圖框 ! ^ , ’曰,係於液日日面板,包含將 U、、員不晝面由上至下垂直掃描_ 石甘^ 一人之期間、及該垂直掃描後 ’至其次之圖框期間為止(复 間。 、之知描開始為止)之休息期 如此,由閘極線依序掃描, 一 八久後各《ν T於全部之資料線施加配 合各像素之驅動狀態之信號 顯示。 1化’可將必須之像素全部 以下利用圖1說明閘極驅動 β° 、源、極驅動器2之構成,以 及構成該專驅動器1、2之閘極播 术不金氣a 田電路及源極掃描電路是 動器1及源極驅動器2 否正兩動作之測試。此處之閘極㉟ 电疋 分別係可雙方向掃描。 往閘極驅動器丨係透過輸入 付说技衡器(驅動信號輸入端子)5 ,在源極驅動器2係透過輸入镑 、'戈衡器(驅動信號輸入端子)4 83749 -15 - 1257518 ,分別由外部輸入信號。 於閘極驅動 及開始脈衝 G-SP。間極驅動器i之移位暫存器(掃描電路)係 G-CK同步,首先使開始脈衝G_sp(sp)作為移㈣^^ 1段移位至第m段(最末級)。此處移位資料之移位方向最末 級,亦即此處由第爪段(最末)之輸出,如圖4所示,延遲預 設之時間。 之後由該第m段之輸出,輸入由NAND閑(反及問)η及反 相器14而成之第1邏輯電路。 進一步藉由掃描方向切換信號’切換移位方向(由第丨方 向往第2方向)’閘極驅動器i之移位暫存器係與時鐘信號 G-CK同步,使開始脈衝G_sp作為移位資料,由第爪段移位U 至第1段(最末級)。此處移位資料之移位方向最末級,亦即 此處由第1段之輸出,延遲預設之時間。 之後由該第1段之輸出,輸入由NAND閘丨丨及反相器12而 成之第1邏輯電路。 此外,由反相器12之輸出(第1輸出)及由反相器14之輸出 (第1輸出),輸入由NOR閘(反或閘)15而成之第2邏輯電路。 另一方’於源極驅動器2輸入時鐘信號S-ck (CK)及開始 脈衝S-SP (SP)。源極驅動器2之移位暫存器係與時鐘信號 S-CK同步,首先使開始脈衝S-SP (sp)作為移位資料,由第 1丰又移位至第〇段(最末級)。此處移位資料之移位方向最末 級’亦即此處由第η段之輸出,如圖4所示,延遲預設之時 間。 83749 -16- 1257518 之後由該第η段之輸出,輸入由NAND閘23及反相器以而 成之第3邏輯電路(亦即輸人開始脈衝及延遲預設時間之輪 出之第1邏輯電路,其中該輸出係對應該開始脈衝之移位資 料之移位方向最末級(第以曼)之輸出)。 、 進一步II由移位暫存器切換移位方向,間極驅自器2之移 位暫存為係與時鐘^5虎S_CK同步,使開始脈衝乍為移 位資料,由第η段移位至第丨段(最末級)。此處移位資料之 移位方向最末級,亦即此處由第丨段之輸出,延遲預設之時 間。 之後由δ亥第1段之輸出,輸入由NAND閘21及反相器22而 成之第3邏輯電路。 此外,由反相器22之輸出(第3輸出)及由反相器24之輸出 (第3輸出,但以NAND閘23及反相器以作為第i邏輯電路時 將反相器24之輸出稱為第!輸出),輸入由N〇R閘(反或閘) 25而成之第4邏輯電路(但以νανε^^ 23及反相器24作為第} k輯電路時,將忒nor閘25稱為第2邏輯電路,此時之輸出 則稱為第2輸出)。 之後,νο_15之輸出(第2輸出)及N〇R閘25之輸出(第4 輸出)’輸入至由EX-OR(互斥或閘)3〇而成之第5邏輯電路。 EX-OR 30之輸出(第5輸出、測試輸出信號”輸入至測試用 緩衝器(測試用端子)3,取出至外部。 亦P閘極驅動器1及源極驅動器2之任一項均對應雙方 向掃描時,由閘極驅動器1之N0R閘輸出與由源極驅動器2 之NOR閘輸出,輸入EX-OR30,將該EX_〇R3〇之輸出,預 83749 -17- 1257518 同設置之測試用緩衝器 先連接與通常之輪入緩衝器4、 路疋否正常動作之良莠判定,传以探針接 觸該測試用緩衝器3觀測 k係以抓針接 ( - ^ ^ "由預設時點之測試用缓衝器3 之輸出(取終之輪出),盥苴‘ ^ ^ ^ 〜/、刖後日寸間之輸出之異同,例如 可猎由預设時點之輪出 ,.^ . ”、、,、他時點之輸出為0來確認。
p,ls ^ b 民秀郤疋亚非限定於此,例如將NOR \外’直接以探針接觸並進行觀測亦可。 ,Β 直接觀測NAND閘1 1或NAND閉1 3、NAND閘 21或訓D閘23、亦或是反相器Η或反相器⑷反相器Μ 或反相器24之輸出,進 ^ ^田電路之良莠判定亦可。該情 形下,亦可適用於未對騎方向掃描之驅動考。 上述邏輯電路之組合,如相同之邏輯係最終可實現者, 則非限定於以上所诚。卜卜认 , ^ 斤述此外,並非限定於真邏輯值,對於 偽邏軏值之信號亦具有相同之功能。 此處驅動裔1、2之雔士心技tx 之又方向知描,係藉由圖2所示之構成之 移位暫存^而進仃。此處R係表示移位方向於圖中由左往右 ,L係表示移位方向於目中由右往左,㈣表示控制信號。 輸入之開始脈衝SP,以時脈以之1/2周期移位,輸出之 移位資料脈衝寬度將變為時脈加周期分。通常為不使 鄰接之脈衝重疊’藉由於鄰接輸出間通過nand閘或分頻電 路等手段’可將輸出之移位f料脈衝寬度設^為時脈CK之 1/2周期。 為將移位貧料之移位方向最末級輸出,延遲預設時間之 83749 -18- 1257518 延遲電路,可以與圖2所示之移位暫存器相同之移位暫存哭 :成。物成延遲電路之移位暫存器,預先形成對應必 須之延遲時間之段數即可。 〜 為實現雙方向掃描之手段,並 ,使用正反器,將Α輸入…上述私位暫存器 千八翰入及輸出猎由類比開關連接切換 —口J- 〇 、此外’驅動器1、2並非特別限定於可雙方向掃描者,僅 進行一方向掃描者亦可。 以^於主動矩陣基板之製造工序之一例,利用圖9說明。 ^,於絕緣性之例如玻璃基板9()上之全面堆積Mi層後 ’為使Sl表面為親水性,形成薄 蓋醋酸Ni水溶液。. 於^、上%轉復 其次以600°C進行約12小時之 瞪、,+ 相成長,於其上堆積Si02 、’亚去除形成裝置之活性區域部份以外之氧化膜。 之後將氧化膜於掩模,於上 成 古W + %模於上迷仏層一部份之區域佈植 呵浪度之P離子(15 keV、5 X 1〇15 _2、 )X 10 cm 2),以60(^ 進行 12 小時之熱處理。之後去除si〇膜, 始、 丹度於Sl上全面堆積Si02 、,以9 5 〇 C約2小時及含鹽酸之氧 ^ . 心虱化缞埦進行約30分鐘之 處理。之後殘留成為裝置之活性區域之部份,去除不 要之Si膜。 忉云丨示不 藉此’ T F 丁及驅動哭〗、2夕搞4 — + 軔σ口1之知描電路,係包含藉由令屬 觸媒而促進钍晶忐具々夕曰a 匕3猎由金屬 , 、、口成長之夕日日矽之連續晶粒矽。 之後藉由與通常所習知之聚矽 ... 1形成步驟相同之步驟 ’ 成:間極絕緣膜95、閘極電極、佈植矿(P+離子) 83749 -19- 1257518 及P+(B +離子),由Si〇2及BPSG而成之平坦化膜97、接觸孔 洞97a、金屬(A1Si)配線1〇〇、以队膜%、由以〇2而成之層間 絕緣膜94、遮光膜、引洞94a、及IT0或IZ〇而成之透明電極 之像素電極92。藉此,形成掃描電路及顯示部之τρτ 99。 平坦化膜97之BPSG,即使為丙烯酸樹脂或聚醯亞胺等樹 脂亦可。 如此,包含藉由金屬觸媒促進結晶化而得到之連續晶粒 矽(CG-Si)之TFT 99,對於過去之高溫聚矽TFT之移動度係 100 cm2/V,sec,具有約2至2.5倍之移動度。 此外,TFT及驅動器1、2之掃描電路並非限定於cG_Si, 即為p-Si(聚矽)而成者,關於掃描電路之良莠判定,亦可得 到與上述相同之效果。 此外,驅動器1、2之雙方向掃描之掃描方向(移位方向) 切換’如圖2或圖3(a)、圖3(b)所示,將往時脈反相器之乙 、R之彳§號、或類比開關之設定切換亦可。輸入與最末級輸 出之切換,如圖5所示,使用類比開關5丨、52進行亦可。 類比開關5 1、5 2係基於電子電路部之掃描方向切換信號 ,選擇類比開關5 1…或類比開關5 2…之任一者,並使之為 開。 類比開關51···為開時,閘極驅動器1中開始脈衝g-SP作為 移位資料,由第1段移位至第m段(最末級)。此外,源極驅 動器2中開始脈衝S-SP作為移位資料,由第i段移位至第^ 段(最末級)。 之後閘極驅動器1第m段之輸出,與源極驅動器2第η段之 83749 -20- 1257518 出手段亦可。 藉由,使用開始脈衝及延遲預設時間之輪出,可進行高 精度之掃描電路測試,其中該輪出係移位資料= 最末級輸出。 Π [實施形態2] :::本:明其他實施形態基於圖7說明時,將如以下所述 有二態中’關於與實施形態1之構成要素係具 X構成要素’以同—符號表示並省略其說明。 能關一;本貫施形態之液晶顯示裝置,如圖7所示,與實施形 也不於圖1之構成相同,包含移位 / 閘極驅翻-, ;J於雙方向切換之 ^[動M、源極驅動器2、及輸入緩衝器4、5。 最末、動器卜源極驅動器2,雖對應其移位方向由其 ⑥,惟對應輸入之掃描方向切換俨f卢,將雔t Α 中對應何者移位方向之輪出5虎將雙方向 所潠遮 j出係糟由類比開關選擇。 此:擇之輸出則直接或延遲後輸入至_76。 (mode i 基於3種類之顯示模式切換信號 ^ mode 2 Μ %號、M〇DE3信號(圖 7 中 MODE i "合輪八至之顯示模式切換信號《全部為❶之 由途令分歧;: 時,顯示模式切換電路之配線 刀歧’輪入至3輪入 至洌試桓疗.... 巧(弟2 NOR開)72,切換 之表】所W3種類之顯示模式切換信I組合之—例如以下 83749 •22- 1257518 【表1】
此爽M U D E 1 j古 〇E 2信號、MD〇E 3信號係顯示切 換用之DC位準。此外, ^ 0± ^ ^ 中之x」係僅該部份例如於空 白日守扣不發出脈衝信號。 干驄β ^ ^ ^ τ,例如畫面之上下區域(非顯 不藏域)之%描輸出全部蠻 A $ ^ ^ % 〃、、碣(H)狀態,藉此,於像素寫 入黑色之顯不資料。 亦即’測5式模式時,3種類 ― ^ 、之"、員不杈式切換信號,透過藉 由NOR閘71(第i n〇R閘)之輪屮^厂知 稽 W出所驅動之類比開關,輸入 NOR閘 72。 之後藉由NOR閘72之輪屮,丁旦,伽t 不衫響掃描電路動作特定之 信號線’此處由預充電控制線將ρΓ 深肘PCG(預充電控制信號)切斷 ,代之將EX-OR 76之輸出,於預充雷 了貝允冤控制線之輸入端子74 透過類比開關連接。 此處於NOR閘72之各輸人’連接記憶用之小電容(非補助 電容)73。故測試模式被設定後,於任—輸入缓衝器75輪入 i ’即使NOR閘72由3種類之顯示模式切換信號以類比開關 切斷’藉由電容73之電容,可維持測試模式所設定之狀態 。之後經過充份之間時後,測試模式自動回復為通常之= 83749 -23 - I257518 作模式(MODE 1-3)。 上述EX-OR 76之輸出,係 a 至輪入媳早74 ^ , °又疋為測试模式時自動輸入 輸入鳊子74。猎由以探針 藉由測出EX-OR 76之輸出……4並親察信號, , 出疋否於預設時點為1,盆他以外 4間為0,可進行掃描電路 /、 外 , 路之良秀判定。亦即藉由:輸出岸 為1之時點測出〇,或輸出靡盔 Μ 铷出應為〇之時點測出丨, 電路未正常動作。 」確< # 4田 藉由,不需新設測試用端子, 試。 」進灯知描電路之動作測 因此,特別於小型高精細 專小型南精細液晶顯示裝置 極小之情形下,亦可高速且 定0 面板、移動式機器、或投影用 等,即使設置新端子之空間為 確實地進行掃描電路之良莠判 此外’上述之顯示模式切換信號之組合僅為一例,並非 限疋於本貫施形恶所揭示之組合。 [實施形態3] 關於本發明進-步之其他實施形態基於圖8說明時,將如 以下所述。此外’本實施形態中’關於與實施形態i之構成 要素係具有相同功能之構成要素,以同一符號表示並省略 其說明。 關於本貫施形態之液晶顯示裝置,如圖8所示,與實施形 怨1示於圖1之構成相同,包含移位方向可於雙方向切換之 閘極驅動器1、源極驅動器2、測試用緩衝器3及輸入緩衝器 4、5 〇 83749 24- 1257518 於閘極驅動器1輸入時脈〇_〇反及開始脈衝G_sp,將移位 方向設定於第1方向時,閘極驅動器i之移位暫存器與時脈 G-CK同步,首先將作為移位資料之開始脈衝G_sp,由第1 段移位至第m段(第!方向之最末級)。此時開關料係變為開 ’開關85係變為關。此外,例如以不測試之設定,反方^ 掃描時將開關84設為關,開關85設為開。 Π 藉由將該第m段之輸出保持於閂鎖電路而暫時閂鎖。之 後使移位方向切換至與第丨方向係反方向之第2方向,亦即 將閃鎖之輸出作為輸人,依序與時脈G_CKfg^,作為移位 資料由第m段移位至第最末級,第2方向之最末級)。 之後最末級,亦即轉送至第1段之移位資料,藉由閃鎖電 路暫時閂鎖’舆其次之開始脈衝G_sp同時輸入至NAN 8 1,進行邏輯計算。 甲 另一方,即使於源極驅動器2,亦與閘極驅動器1相同, 轉送至第η段之移位資料暫時問鎖後再度輸入,並轉送至第 1丰又。之後轉达至第1段之移位資料暫時閂鎖,與其次之 始脈衝s-sp同時輸入至NAND閘82,進行邏輯計算。歼 之後由NAND_之輸出與由NAND μ之輸出,輸入至 EX-OR 80並進行邏輯計算。 藉由測出ΕΧ-OR 8〇之輸出是否於預設時點為ι,皇他以 外為〇,可進行掃描電路之良筹判定。亦即藉由:輸出應為 1之時點測出〇,或輪屮廡炎 、 飞檢出應為0之時點測出1,可確認掃描雷 路未正常動作。 田览 此外, 第m段及第η段之移位資料暫時閃鎖,係對應水平 83749 -25- 1257518 次变直空 …g q欢+進行均可。 此外,不使用财仙閘81、82,藉由進行移位資料盘心 脈衝之比較,進行掃描電路之良莠判定亦可。 、° 如以上所述,本發明之顯示裝置(例如液晶顯示農置), ”係包含.為將矩陣狀配置之像素,依線 之問極驅動器;及為將資料信號,供給至上 =田 二素:源極驅動器;且上述間極驅動器及上述源極驅動: :)一方之驅動器,係以單片式形成於基板上者,i特 徵在於:上述兩驅動器中,於以單片式形成 動 之掃描電路,將時鐘俨浐 驅動窃 號及開始脈衝以一定之周期輸入, 其中該開始脈衝係且有一宗宫许 有疋見度,作為移位資料與上述時 步’心單片式形成之 杆玆A 土 ·,丄 < ⑽勒杰之知描電路進 第! W Ϊ開始脈衝及延遲預設時間之輸出,輸入至 移位、 〜、中該輪出係對應該開始脈衝之移位資料之 "取末級輸出;並藉由該第磚輯電路 輸出,進行掃描電路之測試(參照圖… 依據上述之構成,使用開始脈衝 ’進行掃描電路之心^ 、避摘-時間之輪出 移< “ DI ,,、中该輸出係對應該開始脈衝之 移:身料之移位方向最末級輸出。 衡之 藉此,因具有鞏―中办ώ H ^ 見度之脈衝作為使用於測試之測$ 4諕,進行邏輯計算,故中 11 ^ 會將之誤認為測試信號。即使有其他之脈衝等,亦不 掃可確實地進行择描電路之良筹判定’亦即可判定 知描電路是否正動作。 H T判疋 83749 -26- 1257518 此外,藉由使㈣“單以 器(驅動電路)之掃描電路&了將驅動 Μ中加丄 一開關凡件於同一步驟形成。 猎此,例如不需要之後另 取 赤太夕n夂/ °又置驅動電路LSI,可謀求製造 成本之降低及安裝步驟之簡化。 上述之顯示裝置,以單 ,,,^ y 乃式形成之上述驅動器,包含將 上述移位方向於雙方向切換之 s將 . 、 換手#又,於上述驅動J5| $ 知描電路,輸入上述時 乩3動為之 位方向之各第1輸出,輸入至第对上述各移 主弟2邏輯電路;並藉由兮筮9 邏輯電路所輸出之第2輸出 精由4第2 & , 進仃知描電路之測試為佳。 依據上述之構成,可確實 判定。 ^進仃雙方向之掃描電路之良筹 此外,本發明之顯示裝 # . ^ ^ 〃係使·為將矩陣狀配置之 像素,依線順序選擇並掃描之 號,供給至上述選擇之線之像辛夕、/為,及為將資料信 形忐热| 4 象素之源極驅動器;以單片式 向成:基板上者’其特徵在於:於包含將移位方向於雙方 向刀換之切換手段之上述兩 、 信號及開始脈衝以一定之月期^各W田電路,將時鐘 有-定寬产二 其中該開始脈衝係具 …f 位資料與上述時鐘信號同步,並以上 ^ %描電路進行移位去· 上 門^ t 移位者’ ^上述問極驅動器之掃描電路之 :二二延遲預設時間之輪出,於各上述移位方向分 器:輯電路:其中該輪出係對應至該閘極驅動 出· I述各^之開始脈衝的移位資料之移位方向最末級輸 出,上述各移位方向中各第丨邏 _ ^ λ ^ 屯峪称出之各第1輸出, 冋輸入至第2邏輯電路;另一方面, 主上迷源極驅動器之 83749 -27- 1257518 :田電路之開始脈衝、及延遲預設時間之輪出,於各上述 二方向分別輸人至各第3邏輯電路,其中該輸出係對應該 :源極驅動器之掃描電路之開始脈衝的移位資料之移位 各第最末級輸出;上述各移位方向中各第3邏輯電路輸出之 第修:出,—同輸入至第4邏輯電路;上述第2輸出及上述 輸出,輸入至第5邏輯電路·廿茲士 ^ 包路,亚错由该弟5邏輯電路之第 5輸出,進行上述兩掃描電路之測試。 依據上述之構成,因具有一 、、則钟—、τ 、 疋見度之脈衝作為使用於 /、^之測试信號,進彳丨^ ^ 衝蓉* a 异’故途中即使有其他之脈 卸專,亦不會將之誤認為測試信號。 :此,可確實地進行掃描電路之良筹 知描電路是否正常動作。 I即疋 藉此’即使於例如小形古 影用等小型高精细… 移動式機器、或投 寺心精細顯不褒置等,不 複雜化,可確實谁耔P + 日加次電路之 I進仃知描電路之良莠判斷。 上述之顯示裝置,包含拿 已己連接苐5輸出之測試用 依據上述之構诸,脸 ^ 用纟而子為佳。 出通過簡單構成之邏輯 峪取末級之輸 、科包路,可作為1個信號 試用端子(例如缓衝琴、m L 琥輪出至1個測 沒偉r杰)。因此,例如蕻 用端子,可容易地谁广声> a 探針接觸測試 易地進仃掃描電路之良筹判定。 此外,本發明之顯示裝置, 像素,依線順序選擇4 ; E陣狀配置之 、斤、擇並知描之間極驅動器 號,供給至上述選擇之 及為將資料信 、之像素之源極驅動器· w胃μ 1 形成於基板上者,1牯乂狄 克,以早片式 八特在於··上述兩驅動器中至少一方, 83749 -28- 1257518 包含:將移位方向於雙方向切換之切換手段; 移位:向之最末級輸出與開始脈衝之類比開關;二壬 驅動器之各掃福雷& 、汗”;上述兩 谷押彳田電路,於各移位方 脈衝以-定之周期輸… 將時…及開始 ,作為移位資料鱼…脈衝係具有-定寬度 進行移位者1=:寺鐘信號同步,並以上述掃描電路 邏輯電路.二! 電路之最末級輸出,-同輸入至 路之、丨, 邏輯電路之輸出,進行上述兩掃描電 路之測試。(參照圖5) 田電 定寬度之脈衝作為使用於 ’故途中即使有其他之脈 號。 依據上述之構成,因具有某一 測試之測試信號,進行邏輯計算 衝等,亦不會將之誤認為測試信 之=以簡單之構成’可確實地進行雙方向之掃描電路 义秀判疋,亦即可判定掃描電路是否正常動作。 二:之顯示裝置,其中掃描電路之測試,係 =開始脈衝輸人時之預設時間後,為用於上❹m之上= 上述邏輯電路輸出中之最終輸出,判定上述掃 電路疋否正常動作為佳。 :即’開始脈衝輸入時之預設時間後之該最終輸出,盥 :則後時間之該最終輸出係相異特定之值之情形時〜 掃描電路係正常動作為佳。 疋 具體上,第1邏輯電路係包含NAND閘及反相器;第2邏輯 =路係包含N〇R閘;且開始脈衝之移位方向最末級輸出係〇 :L時’開始脈衝輪入時之預設時間後之第2輸出係i或〇, 則後之時間之第2輸出係〇或1之情形時,判定掃描電路係 83749 -29- 1257518 正常動作。 ,第1远輯電路係包含NAND閘及反相器;第2邏輯電路係 包含 N 〇 R · „ ” ,且開始脈衝之移位方向最末級輸出係〇或i時 之:°脈衝〃輪入時之預設時間後之第2輸出係1或〇,其前後 、之第2輪出係0或1之情形時,判定掃描電路係正常動 “依,上述之構成,可使邏輯電路具有簡單之判定功能, =由疋否於預设時點出現某輸出,可判定掃描電路是否正 常動作。 可鬲速且咼精度地判定掃描電路之良莠。 最不裝置,其中包含延遲手段,其係將移位方向 之時間為佳。 …特-之段數,延遲預設 依據上述之構成,以简留 預-時門”山 w早之構成’使用開始脈衝及延遲 預5又時間之輸出,可進行掃描電路之測試, 遲 移位資料之移位方向最末級之輸出。 〃-輪出係 上述之顯示裝置,其中延 侬攄卜、^ #二 遲手奴包含移位暫存器為佳。 移位。 早之構成可使掃描電路於雙方向 ^ ,、避輯電路包含互斥或蘭,叫, 衝輸入時之預設時間後之輪 ’ 開女 0之情形時,判定兩掃 更之時間之輸 4路係正常動作為佳。 依據上述之構成,藉由县 日由疋否於預設時點出 判定掃描電路是否正常動作。 兄杲輪出, 83749 -30. !257518 =之:高速且高精度地判定掃描電路之良筹。 上述之顯示裝置’其中包含 信號而切換之#_^ . 輪入之顯示模式切換 定之电人^ 顯^模式切換信號係以某特 、,且s輸入時,將邏輯電路之輪出, ’、寺 描電路動作之信號配線之信號端子;j由將=影響兩掃 線之原本信號由該信號配線切斷,使用=輸入信號配 划…工以 1定用預设時點之輪屮, 知描電路是否正常動作為佳。(參照圖7) =據二述之構成,藉由顯示模式切換信號之組合 為進仃U電路之U射之料。此外,對 " 輸出’可進行掃描電路之良_判定。 、…、、點之 因此’以簡單之構成,可進行掃描電路之 即可判定掃描電路是否正常動作。 Μ疋’亦 上述之顯示裝置’其中包含:輸入顯示模式切換信號之 1 nor閘;及僅顯示模式切換信號全部為。時,輸 峨閘之輸出之第2 N0R閘;藉由以第i崎閘之^出及直 :轉輸出所驅動之類比開關,第1N〇R間之輪出為。時,;主 第2醜閘之輸人全部提升;且使顯示模式切 ::入至第2職閘後,之後即使將顯示模式切換第信 ,山為相異組合’藉由第2N〇R閘以類比開關切斷,第2 NOR閘之輪入狀態於電容保持一定期間為佳 依::述之構成’不需新設測試用端子,可進行掃描電 路之動作測試。 因二特別於小型高精細面板、移動式機器、或投影用 專小型兩精細顯示裝置等,即使設置新端 〜工間極小, 83749 -31- 1257518 亦可问速且確貫地進行掃描電路之良莠判定。 此外,本發明之顯示裝置,其係包含··且 配置之像素,依線順序選擇並婦描之開極婦福電 驅動器;及具有為將資料信號,供給至上述選擇之= 素之源極掃描電路之源極驅動器;且上述琴: 述源極驅動器中至少—方之驅動器 板上者,其特徵在於··以單# ^ :土 將上述移位方向於雙方“換之㈣ =包a 中,於以早片式形成之上述驅動器之掃描 八動杰 上述雙方向,將時鐘芦萝及 刀別對應 丁 了5里1口琥及開始脈衝以一定之 其中該開始脈衝係具有_ $冑 M , 鐘"η本 有&寬度,作為移位資料與上述時 里:: 虎:步,並以單片式形成之上述驅動器之掃描電路進 订移位者,上述開始脈衝 最太切% 、、 衝於第1方向移位,轉送至第1方向 、彳上述切換手段將移位方向由第1方向切換至第2 伴持2纟轉运至上述第1方向最末級之上述移位資料, 保持於暫時閂鎖電路 接輸入上述奸=:述第2方向移位之資料直 〜 物田電路,與上述時鐘信號同步並於上述第2 之=移位;並使用轉送至上述第2方向最末級(亦即^方向 圖側)之私位貪料’進行上述掃描電路之測試。(參照 ^據上述之構成,空間上於移位資料輸入側,成為判定 號將返回。因此’可進行掃描電路之良筹判定 沒有°、行掃榣私路於雙方向是否正常動作之判定,且因 為進仃測武之多餘端子或處理信號之長配線,故可避 83749 -32- 1257518 免配線之複雜化。 上述之顯示裝置,其令藉由 移位資料;及於以單片式形成之驅二至之^ 移位資料之開始脈衝之其次# ^之知描«路,成為 往京丨f〜、r 土口 雨入之開始脈衝,進行比i六+ 彺判疋邏軻電路輸入,判 運订比|乂或 依據上if夕心、 疋㈤田電路是否正常動作為佳。 伋據上述之構成,因將某具有 測試之洌試俨铗、隹> p 疋見度之脈衝作為用於 、州4仏唬,進行邏輯管 衝,亦不合將之举π ° π,故即使途中有其他之脈 曰將之誤〜、為測試信號。 因此可確貫地進行掃摇雷跋夕白— ^ Η ^电路之良秀判定,亦即掃描電 塔疋否於雙方向正常動作。 电 上述之顯示裝置,J:中鐘 中,於点& # :轉k至苐2方向最末級之移位資料 摔由^、"移位貝料之開始脈衝輸人時之預設時間後, 猎^否輸出料之值,敎掃描電路是否正㈣作為佳。 /上述之構成,例如藉由於輸出應為1之時點測出〇, s ;輸出應為0之時點測出卜可確認掃描電路未正常動作。 此^ ’、可將驅動器組入基板上之像素陣列區域周邊部之 ^小區域。因此,相較於以TAB實裝方式、或c〇g實裝方 ’連接驅動電路LSI之情形,可謀求基板之小邊緣化,藉此 ,可謀求顯示裝置之小型化。 …”、、員示A置’其中掃描電路,係包含藉由金屬觸媒 促進結晶成長之多晶矽或聚矽為佳。 依據卜 ·ϋ _l、 K構成,可以6〇〇°C以下之低製程溫度,於基板 上形成掃描電路。 上述之顯不裝置,其中使用液晶、電泳、或有機電激發 83749 -33 - 1257518 光(OLED)進行像素之顯示為佳: 液晶顯 示裝置或電激發光 依據上述之構成,例如可作為 顯示裝置等。 。 上迷之顯示裝置,其中 L έ相位差測出手段A #,使/么 測出開始脈衝與移位資 于奴為么其係 者。 夕位方向最末級輸出之相位差 依據上述之構成,使用 用開始脈衝及延遲預設時間之輸出 ,可進行咼精度之掃描Φ物、丨 Ψι 之移位’戟’其巾該輸出係移位資料 之移位方向取末級之輸出。 上述之顯示裝置, 在時脈反相器之輸入 依據上述之構成, 上述之顯示裝置, 割為佳。 其中切換手段係時脈反相器;並基於 值,切換上述移位方向為佳。 可判疋雙方向之掃描電路之良莠。 其中掃描電路之輸出係藉由多工器分 述之構成’可增加對應移位暫存器段數之掃描信 ff,可謀求空間之縮小。此外,可任意設定脈衝輸 出之重合。 ^發明之掃描電路測試方法,其特徵在於:於㈣器之 W田電路’將時鐘信號及開始脈衝以_ ^之周期輸入,盆 中該開始脈衝係具有一定寬度,作為移位資料與上述時鐘 信號同步並進行移位者;使用上述開始脈衝及對應該開始 脈衝之移位資料之移位方向最末級輸出,進行邏輯計算, 並基於其結果判定上述掃描電路是否正常動作。 依據上述之方法,使用開始脈衝及延遲預設時間之輸出 83749 •34- 1257518 ’進行掃描電路之測試,其中 移位資料之移位方向最末級輸=係、對應該開始脈衝之 二此進定脈衝作為使—測試 曰將之块涊為測試信號。 丌不 因此,可確實地進行掃描電路 掃描電路是否正常動作。 良…,亦即可判定 上述之掃描電路測試方法,Α 於雔方6 +奴 、τ移位貧料之移位方向可 資料之移位方向最末級輸出,二=始脈衝之移位 ;並藉由你用斜痛々 於各移位方向進行邏輯計算 計算,判定上、3 方向之計算結果進—步進行邏輯 上述掃描電路是否正常動作為佳,。 依據上述之方法,可確實雔 定。 、進仃又方向知描電路之良莠判 ^述之掃描電路測試方法,其中藉由於2 :::進行邏輯計算後使用該等計算結果,進一步:= 、十异,判定兩掃描電路是否正常動作為佳。 丁、 :據:述之方法’例如即使於小型高精細面 機益、或投影用等小型离拌鈿夕-莊 ^ 精細之顯不裝置等,不隨面積之 =電路之複雜化’可確實地進行婦描電路之良筹判定。 私。„ ,本發明之掃描電路測試方法,其特徵在於:於驅 益之掃描電路’將時鐘信號及開始脈衝以 :時:㈣始脈衝係具有-定寬度,作為移位資料與: 里信號同步並進行移位者;將移位資料於第】方向移位 83749 -35- 1257518 ’轉送至該第i方向之最末級後’保持於暫時關電路,將 移位方向切換至與上述第1方向為反方向之第2方向,將韓 达至上述第1方向最末級之移位資料,進-步於上述第2方 向並使用該第2方向之最末級輸出及其次之開始脈衝 判疋上述掃描電路是否正常動作。 判^據上叙方法,可確實進行雙方向之掃描電路之良筹 ^明洋細說明項之呈濟每 〜 本發明之技術内容者\ 貫例’僅係為明白 地解釋,於太f 並不應僅限定於該等具體例而狹義 各^明之精神及其次所揭示之申請專利範圍内 J Κ化各種之變更。 【圖式簡單說明】 圖1係表示關於本私日日每^ 構成之電路圖。x…形態之液晶顯示裝置概略 圖2係表示移位暫存器之構成之電路圖。 圖3 (a)係表示時臉n会 示圖3(a)所… 之構成之電路圖;圖3(b)係表 囫⑷所不之A之構成之電路圖。 圖4係表示開始脈衝魏 ^移位方向之驅動動作之時序圖。 圖5係表不於移位方向 電路圖。 Θ之切換,使用類比開關時之構成之 圖6係於圖1所示之 EX♦時之電路圖。極驅動器,進-步連接職問及 圖7係表示關於本發 、 構成之電路圖。 ,、形態之液晶顯示裝置概略 83749 -36 -
Claims (1)
12575 IS .蓋ilSzi Ο 5 8 9 7號專利申請案 中文_請專利範圍替換&(^3年8月) 拾、申請專利範圍: 1 · 一種顯示裝置,苴係向冬· m ’、’、 .用以將矩陣狀配置之像幸俨 線順序選擇並掃描之閘極 Ί 給至上述選擇之線…用以將貧料信號供 動… 象素之源極驅動器;且上述開極繫 動杰及上述源極驅動器中、 15 式形成於基板上者,其特徵在於·· 早片 上述兩驅動器卜於以單片式形成之上述驅 4田電路,將時鐘作# 。之知 中…/ 開始脈衝以-定之周期輪入,I 中该開始脈衝係具有一定寬度: 鐘信號同步以單片式形 貝科與上迷時 行移位者; 電路進 將上述開始脈衝及輸出予以輸入至第叉邏輯電路,龙 錢出係對應於該開始脈衝” 最末級輸出且延遲預1心 貝計之移位方向 遲預心間所形成者,·並藉由來自” 1邏輯電路之第i輸出,進行掃描電路之測來自“ 包含延遲手段’其係藉由使上述移 出僅進一步移位特宏纫叙 n取末級之輪 特疋級數,延遲預設之時間。 2 ·如申請專利範圍第1項t g 口弟i項之顯不裝置,其中 之上述驅動器包含將 片式形成 換手段; 將上迷移位方向於雙方向切換之切 於上述驅動器之掃描電路,輸入上述時 開始脈衝; "°號及上述 •、上二各:位方向之各第1輸出係輸入至第2邏輯、 ,並藉由來自命楚,、思沾 匕科兒路 第2邏輯電路之第2輸出,進行掃描電路 83749 1257518 之測試。 3. Μ請專利範圍第1項之顯示裝置,其中上述掃描電路 ::"式’係藉由檢測輸入上述開始脈衝之後 Γί上述第1邏輯電路之上述第1輪出,^上述^ 黾路是否正常動作。 #田 (如申請專利範圍第2項之顯示裝置,其中上述掃 式’係糟由檢測輪入上述開始脈衝之後預設 電路是否正常㈣。 这弟2輪出,判定上述掃描 =請專利範㈣3項之顯示裝置,其中輸人上述開如 脈衝之後預設時間後之上述^輪出成為 ; 6·=申請專利範圍第4項之顯示裝置,其中輸入 脈衝之後預設時間後之上述第2輸出成為與其前後時; 之該第2輸出相異特定之值之情形時,判定上述掃:; 路係正常動作。 私 7·如申請專利範圍第i項之顯示裝置,其中上述延遲手段 係移位暫存器。 8. 1 =示裝置’其係使:用以將矩陣狀配置之像素依線 、序k擇亚掃描之閘極驅動器、及用以將資料信號供給 2上述選擇之線之像素之源極驅動器’以單片式形成於 土板上者,其特徵在於: 於包含將移位方向於雙方向切換之切換手段之上述 83749 -2- 1257518 兩驅動器之各掃描電路’將時鐘信號及開始脈衝以—定 之周期輪入’其中該開始脈衝係具有_定寬度, 位貧料與上述時鐘信號同步以 J / Λ上迷知描電路進行移位 者; ^ 、π X口邡氏 ^ $ 述移位方向分別輸入至第1邏輯電路,其中該輕 出係對應於該閘極驅動哭 月、 勡-之至知描電路之開始脈衝的 貝/、之移位方向最末級輸出且延遲預設時間所形 成者; i述各移位方向的央ό欠@ Ί、严μ 卜 门的;自各第1邏輯電路之各第1輸出 勻輸入至弟2邏輯電路,· 將上述源極驅動哭夕p兩► & 勤-之至電路之開始脈衝及輸出 '…移位方向分別輪入至第3邏輯電路,其t該輪 出係對應於該源極驅動 〇X ^ „ 助益之至知描電路之開始脈衝的 成者; 方向取末級輸出且延遲預設時間所形 上述各移位方向 均輸入至第4邏輯電 上述第2輸出及上 並精由该第5邏輯電 之測試者; 的來自各第3邏輯電路之各第3輪出 路; 述第4輸出係輸入至第5邏輯電路; 路之第5輸出,進行上述兩掃描電路 包含延遲手段, 出僅進一步移位特 如申請專利範圍第 9. 其係藉由使上述移位方向最末級之輸 定級數,延遲預設之時間。 8項之顯不裝置,其中包含連接上述 83749 -3- j257518 弟$輸出之測試用端子。 10·如申請專利範圍第8 之測試,係藉由檢測輸入述掃描電路 的用於上述測試之上述第二:脈衝之後預設時間後 否正常動作。 力出’判定上述掃描電路是 π.如申請專利範圍第ι〇 rr ^ ^ ^ ”、,貝不衣置,其中輸入上述開妒 脈衝之後預設時間後之上 ° 之上述第5輪出相 弟輸出成為與“後時間 _ 電路係正常動作。 值之情形時’判定上述掃描 12.如申請專利範圍第9項之顯 係移位暫存器。 ,、中上述延遲手段 1 3 · —種顯示裝置,1 順序選…/將矩陣狀配置之像素依線 貝斤k擇亚知描之閘極 至上if μ摆h .動、及用以將資料信號供給 主上逑廷擇之線之像夸 素之,原極驅動器,以單片式形成於 基板上者,其特徵在於: 、 上述兩驅動写Φ $ + ^ , ° 至/ 一方包含··將移位方向於雔 切換之切換手段·芬;狎, 又乃阿 n . r ^ ,、擇任一移位方向之最末級輸出蛊 開始脈衝之類比開關; /、 一於上述兩驅動器之各掃描電路,於各移位方向將時梦 la號及開始脈衝以一定 ^ 曰士 疋之周期輸入,其中該開始脈衝係 二一定寬度’作為移位資料與上述時鐘信號同步以上 述掃描電路進行移位者; 來自上述兩掃描電路之最末級輸出均輸入至邏 路’ ·並藉由該邏輯電路之輪出,進行上述兩掃描電路之 83749 -4- 1257518 測試者; 〇 3延遲手段’其係藉由使上述移位方向最末級之輪 出僅進一步移位特定級數,延遲預設之時間。 1 如申請專利範圍第13項之顯示裝置,其中上述掃描電路 之測試,係、藉由檢測輸人上述開始脈衝之後預設時間後 的來自用於上述測試之上述邏輯電路之輪出,判定上述 掃描電路是否正常動作。 ^ 如申請專利範圍第14項之顯示裝置,其中輪入上述開始 脈衝之後預設時間後之來自上述邏輯電路之輸出成為 與其别後時間之來自上述邏輯電路之輸出相異特定之 值之情形時,判定上述掃描電路係正常動作。 如申請專利範圍第2項之顯示裝置,纟中上述第i邏輯電 路係包含NAND閘(反及問)及反相上述第㉝輯電路 係包含NOR閘(反或閘);且上述開始脈衝之移位方向最 末級輸出係0或1時, 輸入上述開始脈衝之後預設時間後之上述第2輸出係 1或—0 ’其前後之時間之上述第2輸出係…之情形時, 判定上述掃描電路係正常動作。 17·如申請專利Γ巳圍第8項之顯示裝置中上述第】邏輯電 路及上述第3邏輯電路係包含NAND閘及反相器;上2 第/邏輯電路及上述第4邏輯電路係包含n〇r閘;上述第 5邏輯電路係包含互斥或閘; 輸入上述各開始脈衝之後預設時間後的對應於上述 各開始脈衝之上述第1輸出及第3輸出係P上述第2輪^ 14. 15.
16.
83749 -5- 1257518 及第4輪出係〇 g士 &二 ^ , Λ ' Τ,其則後之時間之上述第1輸出及第3 輸Κ係〇,卜怙哲 出及第4輪出係1之情形時,判定上 述兩知描電路係正常動作。 i 8 •如申請專利範圍 員之^不裝置,其中上述延遲手段 係移位暫存器。 1 9.如申凊專利範圊筮μ —八 弟31之顯示裝置,其中上述邏輯電路 包含互斥式P』,h 一 别入上述開始脈衝之後預設時間後的來 自上述邏輯電路於 馨 輸出係1,其前後之時間之來自上述 述輯路之齡^ φ # Λ 輪出係0之情形時,判定上述兩掃描電路係 正常動作。 2 0 ·如申睛專利節[f]楚= -4圍弟13項之顯示裝置’纟中包含可藉由輸 入之4不杈式切換信號而切換之複數顯示模式: 上述顯不模式切換信號係以某特定之組合輸入時,藉 由輸出上述邏輯雷&私 9 輸出至不影響上述兩掃描電路 動作之信號配線之作笋她孚· ^ 彳°唬知子,並且將輸入至上述信號配 秦之原本信號由該信號配線切斷,使用預設定時之上述 輸出’判定上述兩掃描電路是否正常動作。 21.如申請專利範圍第20項之顯示裝置,其中包含:輸入上 述顯示模式切換信號之第1NQR閘;及僅上述顯示模式 切換化號全部為0時,輸入來自上述第1 NOR閘輪.出之 第2 NOR閘; 山< ^藉由以來自上述第丄N0R閘之輸出及其反轉輪出所 驅動之類比開關’來自上述第1職問之輪出為〇時, 彺上迷第2 N〇R閘之輪入全部提升;且使上述顯示模式 83749 -6 - 1257518 刀換仏號由上述第丨N〇I^〗輸入至上述第2 n〇r閘後, 之後即使將上述顯示模式切換信號改變為相異組合,也 將上述第2 NOR閘以類比開關切斷,藉此將上述第2 NOR閘之輪入狀態於電容保持一定期間。 頌示衣置,其係包含·具有用以將矩陣狀配置之像 素依線順序選擇並掃描之閑極掃描電路之問極驅動哭 ;及具有用以將資料信號供給至上述選擇之線之像辛之 源極掃描電路之㈣驅㈣;且上述閘極㈣器及上述 f極驅動器中至少―方之驅動器,係以單片式形成於基 板上者,其特徵在於: 以早片式形成之上述驅動器包含將上述移位方向於 又方向切換之切換手段; 兩广“中,於以單片式形成之上述顆動器之掃 ::,4雙方向分別對應將時鐘信號及開始脈衝以 :之周期輸入’其中該開始脈衝係具有 為移位資㈣上料鐘信號时n乍 驅動器之掃描電路進行移位者;片式屯成之上述 將上述開始脈衝往笛 級後,上述切換手::轉送至第1方向最末 方向; 、 立方向由第1方向切換至第2 方向最末級之上述移位資料, 作為往上述第2方向移位之資 路,與上述時鐘信號同步往上 再者,轉送至上述第! 暫時保持於閂鎖電路,或 料直接輸入至上述掃描電 述第2方向移位; 83749 1257518 使用轉送至上述第2方向最末級之移位資料,進行上 述掃描電路之測試者。 丁 23·如申請專利範圍第22項之顯示裝置,其中藉由將轉送至 :述第2方向最末級之移位資料;及於以單片式形成之 迹驅動器之掃描電路,成為上述移位資料之開始脈衝 之其次輸入之開始脈衝進行比較或輸入至判定邏輯電 路 判疋知描電路是否正常動作。 24·如申請專利範圍第22項之顯示裝置,其中轉送至上述第 2方向最末級之移位資料中,於輸入成為該移位資料之 =始脈衝之後預設時間後,藉由是否輸出特定之值,判 定上述掃描電路是否正常動作。 仏如申請專利範圍第卜^⑴如中任—項之顯示裝置 ’曰其中上述掃描電路包含多_或藉由金屬觸媒促進結 晶成長之多晶石夕。 13、22項中任一項之顯示裝 或有機電激發光進行像素之 26_如申請專利範圍第1、8 ’其中使用液晶、電泳 示。 27·如申請專利範圍第1、8、u ^、22項中任一項之顯示裝 ’其中包含相位差測出手於 & ’其IV、測出上述開始脈衝 上述移位資料之移位方向昜 口取末級輸出之相位差者。 28·如申請專利範圍第1、8、n 2 2項中任一項之顯示裝 ,其中上述切換手段係時鐘 J工里久相為,亚基於往該時鐘 相器之輪入值,切換上述移位方向。 29·如申請專利範圍第i、8、】 、2 2項中任一項之顯示裝 83749 1257518 其中上述掃描雷 鍤;P p + 路之輪出係藉由多工器分宝|J。 30. —種知描電路挪 态刀」 於駆^ 法,其特徵在於·· 於黑動克之掃描電路 之周期輸入,复中 里“虎及開始脈衝以—定 位資料與上述 手〜有一疋見度,作為移 唬同步進行移位者; 上述開始脈衝及對库 之移位方向最末級輸出進:: 定上述掃描電路彳 計算’並基於其結果判 田包路疋否正常動作者。 3 1 ·如申請專利範園楚 故乂 — 圍第0項之知描電路測試方法,苴中上、f 移位資料之弒你士人 7 ’左,、7上述 y 向可於雙方向切換時,使 脈衝及對靡於兮述開始 級於… 脈衝之移位資料之移位方向最末 ,^ ,於各移位方向進行邏輯古十嘗.# _ 於各蒋仿士人 . 丁、饵汁—亚猎由使用對應 13之計算結果進一步進行邏輯計算,判定上 述知描電路是否正常動作。 j疋上 32.二申請專利範圍第3〇項之掃描電路測試方法,苴中藉由 於2個掃描電路之各個進行上 曰 計管,士里> ^科寸斤後,使用該等 否正常動作。 j疋上逑兩知描電路是 33’如申請專利範圍第3〇項之掃描電路測試方法,其中上述 =電路是否正常動作之判定係藉由下述進行:將為^ 2 、而進行之上述邏輯計算結果於輪入上述開始脈 衡之後預設時間後測出。 34·如申請專利範圍第33項之掃描電路 卜、+、0a 、乃去,其中輸入 連開始脈衝之後預設時間後之上述邏輯計算結果成 83749 1257518 為^其前後時間之結果相異特定之值之情形日 述掃描電路係正常動作。 疋上 35·如申凊專利範圍第3〇項之掃描 3/位:向最一,係延遲預設=輪V。上述 •如申明專利範圍第35項之掃描電路測試方法, 移位方向最末級之輸出,係、藉由以移位暫存器進—上述 位特定級數,延遲預設時間。 ° 步移 3人如申請專利範圍第3()項之掃描電路測試方法, 掃描電路中至少一方伤μ ^ ,、中2個 雔方向士 # ★ ’、迷移位資料之移*方向可於 :向刀換,㈣藉由類比開關可選擇任—移 末級之輸出及開始脈衝之情形時; 向取 :來自上述兩掃描電路最末級之輸出 汁舁,並基於其結果判定 丁璉輯 作。 疋上这兩知描電路是否正常動 女U利la圍第37項之掃描電路測 換複數顯示模式之顯干 法/、中可切 輸入時,藉由將二^ ,述璉輯計算之結果輸出至不影塑上.f 兩^電路動作之信號配線之信號端子增= 上述信號配線之原太疒%山+ X且將輪入至 定時之上述邏輯計笞处里w ^ 岍便用預设 常動作。 开、、α彳疋上述兩掃描電路是否正 39 -種掃描電路測試方法,其特徵在於: 於驅動器之掃福電路 之周期輸入,其中卞門^ #及開始脈衝以—定 開始脈衝係、具有—定寬度,作為移 83749 -10- 1257518 伹頁料興上述時鐘信 將移位資料往第丨方向移位, 、級後,暫時保持於嶋路,將移位方 第1方向相反方向之第2方向,將轉送至上述第4向田 禾級之移位資料再往上述第2方向移位; 取 一使方向之最末級輸出及其次之開始脈衝,判 疋上述掃彳田電路是否正常動作者。 4 〇 ·如申請專利範圍第3 9項之掃描電路測試方法,其 將上述第2方向之最末級輸出與其 x 々、思結+ Μ丄 问^脈衝輸入判 =軏㈣或比較之結果’判定掃描電路是否正常動 .如申請專利範圍第39項之掃描電路測試方法, 送f上述第2方向最末級之移位資料,於輸入成為該 位:料之開始脈衝之後預設時間後,藉由是否輪出:定 之值,判定上述掃描電路是否正常動作。 仏如申請專利.範圍第30或39項之掃描電路測試方、去 基於往時鐘反相器之輸入值,切換上述移位方向-中 43. -種顯示裝置,其係包含:用以將矩陣狀配置之像。 線順序選擇並掃描之閘極驅動器;及用以將資料信,二 給至上述選擇之線之像素之源極驅動器;且上述二驅 t器及上述源極驅動器中至少一方之驅動器,係以單片 式形成於基板上者,其特徵在於: 上述兩驅動器中’於以單片式形成之上述驅動琴之 描電路,將時鐘信號及開始脈衝以一定之周期輪。入,: 83749 -11 - 1257518 中該開始脈衝係1亡 々♦十 衡係具有一疋見度,作為移位資料與上述時 名里信號同步以罩Η 4 β 1 早片式形成之上述驅動器之掃描電路進 仃移位者; 將上述開始脈衝及輸出予以輸入至第1邏輯電路,其 中该輸出係對應於該開始脈 田士 2 士人 J <秒议貝枓之移位方向 取末級輸出且延遲預設時間所形成者; ::延:手段’其係藉由使上述移位方向最末級之輪 出僅進一步移位特定纽者+ — 符疋級數,延遲預設之時間。 44* 一種顯示裝置,1在你· 順序! n/、 將料狀配置之像素依線 順序選擇亚掃描之閘極驅動器、 $ L. ^ ^ ^ 及用以將負料信號供給 ^擇之線之像素之源極驅 基板上者,其特徵在於·· 早片式形成於 於包含將移位方向於雙方向 兩驄翻哭十々# 、之切換手段之上述 兩驅動為之各掃描電路,將時 ^ 之周期鈐Λ # ^ D唬及開始脈衝以一定 之巧指入,其中該開始脈衝 位資粗& μ、士、士 ^ 疋見度,作為移 位貝枓與上述時鐘信號同步 ^ 者; 上述知描電路進行移位 將上述閘極驅動器之至掃描 於各上述移位方向分 開始脈衝及輸出 出係對應於該閘極驅動 %路、、中該輸 移位資料之… 描電路之開始脈衝的 成者; 出且延遲預設時間所形 上述各移位方向的來自各第1 均輸入至第2邏輯電路; ⑨路之各第1輸出 83749 -12- 1257518 η冬上述源、極驅動p+ A 軔為之至拎描電路之開始脈衝及輸出 於各上述移位方向分別輸入至第3邏輯電路,其中該輸 出係=應於該源極驅動器之至掃描電路之開始脈衝的 移位貝料之移位方向最末級輸出且延遲預設時間所 成者; Jl述各移值方向的央 ⑽ ^ 水自各第3遨輯電路之各第3輸出 均輸入至弟4邏輯電路; 述第2輸出及上述第4輸出係輸入至第5邏輯電路; 匕4遲手#又,其係藉由使上述移位方向最末級之輸 出僅進-步移位特定級數,延遲預設之時間。 45· —種顯示裝晉,盆技你.ra 忒置其係使·用以將矩陣狀配置之像辛依線 順序選擇並掃描之閘極㈣3 ^ β棧驅動益、及用以將資料信號供給 芙板::擇之線之像素之源極驅動器,以單片式形成於 土板上者’其特徵在於: 上述兩驅動器中至少一 方匕3 ·將移位方向於雙方向 刀換之切換手段;及選擇任一 η η私r 私位方向之袁末級輸出與 開始脈衝之類比開關; /、 於上述兩驅動器之各 仁嘹u扣 乏各^^田包路,於各移位方向將時鐘 L號及開始脈衝以一定 1 周^輸入,其中該開始脈衝传 具有一定寬度,作為移位資 可係 述知描電路進行移位者; 上 來自上述兩掃插電路 路· 取末、、及輸出均輸入至邏輯電 包含延遲手段,其+ 係稭由使上述移位方向最末級之輸 83749 -13- 1257518 出僅進一步移位特定級數,延遲預設之時間。 83749 -14 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002075055A JP3989756B2 (ja) | 2002-03-18 | 2002-03-18 | 表示装置およびその走査回路検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200402583A TW200402583A (en) | 2004-02-16 |
TWI257518B true TWI257518B (en) | 2006-07-01 |
Family
ID=28035351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092105897A TWI257518B (en) | 2002-03-18 | 2003-03-18 | Display device and scanning circuit testing method |
Country Status (3)
Country | Link |
---|---|
US (2) | US6909304B2 (zh) |
JP (1) | JP3989756B2 (zh) |
TW (1) | TWI257518B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI400682B (zh) * | 2008-05-15 | 2013-07-01 | Au Optronics Corp | 液晶顯示面板的驅動裝置與方法 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI304964B (en) * | 2002-10-22 | 2009-01-01 | Toppoly Optoelectronics Corp | Panel of flat panel display having embedded test circuit |
JP2004198928A (ja) | 2002-12-20 | 2004-07-15 | Seiko Epson Corp | 液晶駆動用ドライバ及びそのドライブ方法 |
TWI223713B (en) * | 2003-03-31 | 2004-11-11 | Toppoly Optoelectronics Corp | Method and system for testing driver circuits of AMOLED |
JP4559712B2 (ja) * | 2003-06-11 | 2010-10-13 | 東芝モバイルディスプレイ株式会社 | アレイ基板およびアレイ基板の検査方法 |
KR20050037303A (ko) * | 2003-10-18 | 2005-04-21 | 삼성오엘이디 주식회사 | 예비 충전이 선택적으로 수행되는 전계발광 디스플레이패널의 구동방법 |
US8013816B2 (en) * | 2004-06-30 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Light emitting display |
TWI285358B (en) * | 2004-07-30 | 2007-08-11 | Sunplus Technology Co Ltd | TFT LCD source driver with built in test circuit and method for testing the same |
CN100359556C (zh) * | 2004-09-13 | 2008-01-02 | 凌阳科技股份有限公司 | 内建测试电路的源极驱动器及其测试方法 |
US7429970B2 (en) * | 2005-01-11 | 2008-09-30 | Tpo Displays Corp. | Method for testing drive circuit, testing device and display device |
JP4600147B2 (ja) * | 2005-05-20 | 2010-12-15 | エプソンイメージングデバイス株式会社 | 検査回路、電気光学装置および電子機器 |
JP4929650B2 (ja) * | 2005-08-23 | 2012-05-09 | 富士ゼロックス株式会社 | 画像表示装置、及び画像表示方法 |
TWI325576B (en) * | 2006-03-01 | 2010-06-01 | Au Optronics Corp | Asymmetric display panel and image inversion method thereof |
KR20080010837A (ko) * | 2006-07-28 | 2008-01-31 | 삼성전자주식회사 | 박막 트랜지스터 기판의 불량 검사 모듈 및 방법 |
CN100460934C (zh) * | 2007-01-11 | 2009-02-11 | 友达光电股份有限公司 | 液晶显示器面板的测试方法 |
WO2010041649A1 (ja) * | 2008-10-10 | 2010-04-15 | シャープ株式会社 | 表示装置及びその駆動方法 |
JP5632584B2 (ja) * | 2009-02-05 | 2014-11-26 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
KR20100124617A (ko) * | 2009-05-19 | 2010-11-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 |
KR101146983B1 (ko) * | 2010-02-12 | 2012-05-23 | 삼성모바일디스플레이주식회사 | 표시 장치, 표시 구동 장치, 및 표시 장치 구동 방법 |
CN102486909B (zh) * | 2010-12-06 | 2014-03-26 | 群康科技(深圳)有限公司 | 显示器 |
JP6286142B2 (ja) * | 2013-06-20 | 2018-02-28 | ラピスセミコンダクタ株式会社 | 表示装置、及びソースドライバ |
JP6367566B2 (ja) * | 2014-01-31 | 2018-08-01 | ラピスセミコンダクタ株式会社 | 表示デバイスのドライバ |
US9974130B2 (en) | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
US9781800B2 (en) * | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
WO2018051943A1 (ja) * | 2016-09-13 | 2018-03-22 | シャープ株式会社 | 表示装置 |
US9918367B1 (en) | 2016-11-18 | 2018-03-13 | Infineon Technologies Ag | Current source regulation |
DE102017201101A1 (de) * | 2017-01-24 | 2018-07-26 | Zf Friedrichshafen Ag | Verfahren und Vorrichtung zum Betreiben eines Displays |
EP3909051A1 (en) * | 2019-02-12 | 2021-11-17 | Siemens Industry Software Inc. | Bidirectional scan cells for single-path reversible scan chains |
JP7423990B2 (ja) * | 2019-11-11 | 2024-01-30 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
KR20210085236A (ko) * | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 게이트 구동 회로, 및 이를 포함하는 영상 표시 장치 |
TWI744928B (zh) * | 2020-06-02 | 2021-11-01 | 友達光電股份有限公司 | 接線檢測模組與檢測電路 |
US11783739B2 (en) * | 2020-09-10 | 2023-10-10 | Apple Inc. | On-chip testing architecture for display system |
CN112349230B (zh) * | 2020-12-04 | 2022-06-21 | 厦门天马微电子有限公司 | 显示面板及其检测方法、显示装置 |
EP4371104A1 (en) * | 2021-07-14 | 2024-05-22 | Google LLC | Backplane and method for pulse width modulation |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6028688A (ja) | 1983-07-28 | 1985-02-13 | 日本電気株式会社 | 表示制御装置の検査装置 |
JPH0746122B2 (ja) * | 1987-04-21 | 1995-05-17 | 日本電気株式会社 | 半導体集積論理回路 |
US5173864A (en) * | 1988-08-20 | 1992-12-22 | Kabushiki Kaisha Toshiba | Standard cell and standard-cell-type integrated circuit |
JPH0290744A (ja) | 1988-09-27 | 1990-03-30 | Toshiba Corp | 通信システム自己診断装置 |
JPH0353540A (ja) | 1989-07-20 | 1991-03-07 | Nec Corp | 集積回路 |
US5282234A (en) * | 1990-05-18 | 1994-01-25 | Fuji Photo Film Co., Ltd. | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices |
JPH0460690A (ja) | 1990-06-29 | 1992-02-26 | Matsushita Electric Ind Co Ltd | 情報表示システム |
US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
JPH04278987A (ja) | 1991-03-07 | 1992-10-05 | G T C:Kk | 表示デバイス用走査回路 |
JPH04325999A (ja) | 1991-04-25 | 1992-11-16 | Sanyo Electric Co Ltd | シフトレジスタのテスト回路 |
EP0520558A1 (en) | 1991-06-27 | 1992-12-30 | Koninklijke Philips Electronics N.V. | Phase locked loop and digital phase comparator for use in a phase-locked loop |
JPH055866A (ja) | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
US5453991A (en) * | 1992-03-18 | 1995-09-26 | Kabushiki Kaisha Toshiba | Integrated circuit device with internal inspection circuitry |
JP2844284B2 (ja) | 1992-08-26 | 1999-01-06 | 名古屋電機工業株式会社 | 情報表示装置 |
US5859627A (en) | 1992-10-19 | 1999-01-12 | Fujitsu Limited | Driving circuit for liquid-crystal display device |
JP3298955B2 (ja) | 1992-12-24 | 2002-07-08 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置 |
JP3312423B2 (ja) | 1993-06-21 | 2002-08-05 | ソニー株式会社 | 平面表示装置、アクティブマトリクス基板および検査方法 |
JPH0850796A (ja) | 1993-11-29 | 1996-02-20 | Sanyo Electric Co Ltd | シフトレジスタおよび表示装置 |
JP3203971B2 (ja) | 1994-08-19 | 2001-09-04 | ソニー株式会社 | 表示素子 |
DE19540146B4 (de) | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
JPH08262994A (ja) | 1995-03-20 | 1996-10-11 | Fujitsu General Ltd | 表示パネル |
JP3011047B2 (ja) | 1995-04-14 | 2000-02-21 | 日本電気株式会社 | 位相比較回路 |
JPH0962232A (ja) | 1995-08-29 | 1997-03-07 | Sony Corp | 液晶表示装置 |
JP3434410B2 (ja) | 1996-05-30 | 2003-08-11 | 株式会社リコー | インクジェット記録装置 |
US5854615A (en) | 1996-10-03 | 1998-12-29 | Micron Display Technology, Inc. | Matrix addressable display with delay locked loop controller |
US6191770B1 (en) * | 1997-12-11 | 2001-02-20 | Lg. Philips Lcd Co., Ltd. | Apparatus and method for testing driving circuit in liquid crystal display |
JP3520756B2 (ja) | 1998-02-03 | 2004-04-19 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
JP2000227784A (ja) | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
JP2000089191A (ja) | 1998-09-10 | 2000-03-31 | Toshiba Corp | 液晶表示装置 |
JP2000131708A (ja) | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 液晶表示装置 |
JP3469116B2 (ja) * | 1999-01-28 | 2003-11-25 | シャープ株式会社 | 表示用駆動装置およびそれを用いた液晶モジュール |
JP2000352726A (ja) | 1999-06-14 | 2000-12-19 | Matsushita Electric Ind Co Ltd | アクティブマトリックス液晶表示装置およびその検査回路 |
JP4276373B2 (ja) * | 2000-12-07 | 2009-06-10 | セイコーエプソン株式会社 | 電気光学装置の検査用回路、電気光学装置および電子機器 |
JP4562938B2 (ja) | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
JP2003216126A (ja) | 2002-01-25 | 2003-07-30 | Toshiba Corp | 駆動回路、電極基板及び平面表示装置 |
-
2002
- 2002-03-18 JP JP2002075055A patent/JP3989756B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-03 US US10/378,342 patent/US6909304B2/en not_active Expired - Lifetime
- 2003-03-18 TW TW092105897A patent/TWI257518B/zh not_active IP Right Cessation
-
2005
- 2005-05-05 US US11/124,463 patent/US7525530B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI400682B (zh) * | 2008-05-15 | 2013-07-01 | Au Optronics Corp | 液晶顯示面板的驅動裝置與方法 |
Also Published As
Publication number | Publication date |
---|---|
US7525530B2 (en) | 2009-04-28 |
US6909304B2 (en) | 2005-06-21 |
JP3989756B2 (ja) | 2007-10-10 |
JP2003271109A (ja) | 2003-09-25 |
US20050206606A1 (en) | 2005-09-22 |
TW200402583A (en) | 2004-02-16 |
US20030173991A1 (en) | 2003-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI257518B (en) | Display device and scanning circuit testing method | |
US10115366B2 (en) | Liquid crystal display device for improving the characteristics of gate drive voltage | |
CN105590612B (zh) | 一种移位寄存器及驱动方法、栅极驱动电路和显示装置 | |
US7365728B2 (en) | Shift register and display device | |
US7432905B2 (en) | Driver circuit for display device | |
TWI289699B (en) | Liquid crystal display and computer | |
US8537176B2 (en) | Method and apparatus for generating dithered image data for stereoscopic image display | |
TW200809754A (en) | Liquid crystal display device and method of driving the same | |
US10825414B2 (en) | Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line | |
JPH0569433B2 (zh) | ||
TW201243802A (en) | Display device, driving device, and driving method | |
US6864869B2 (en) | Data driver and display utilizing the same | |
CN1770237B (zh) | 有源显示器件及其驱动方法 | |
US7554359B2 (en) | Circuit for inspecting semiconductor device and inspecting method | |
US7782284B2 (en) | Video signal line drive circuit, and display device having the circuit | |
CN109923605A (zh) | 带触摸传感器的显示装置及其驱动方法 | |
CN108922470A (zh) | 像素扫描方法、装置、显示设备及存储介质 | |
TW200539081A (en) | Image display apparatus, timing controller for driver IC, and source driver IC | |
CN106710506A (zh) | 显示面板的驱动方法、驱动电路、显示面板及显示装置 | |
CN110085173A (zh) | 显示面板的驱动方法、驱动芯片及显示装置 | |
JP2010224438A (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
US8421780B2 (en) | Counter circuit, control signal generating circuit including the counter circuit, and display apparatus | |
US11178313B2 (en) | Image display method, image display device, smart TV and readable storage medium | |
KR100614489B1 (ko) | 라인 구동 회로, 전기 광학 장치 및 표시 장치 | |
TWI584035B (zh) | Display device and display method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |