JPH07199876A - シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法 - Google Patents
シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法Info
- Publication number
- JPH07199876A JPH07199876A JP6266602A JP26660294A JPH07199876A JP H07199876 A JPH07199876 A JP H07199876A JP 6266602 A JP6266602 A JP 6266602A JP 26660294 A JP26660294 A JP 26660294A JP H07199876 A JPH07199876 A JP H07199876A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- normal
- spare
- normal shift
- rsrn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 正規及びスペアシフトレジスタを有する駆動
回路の動作時にシフトレジスタ内に異常が生じた場合で
も、何れか正常なシフトレジスタによる動作を継続可能
なシフトレジスタを提供する。 【構成】 垂直帰線期間内において、選択回路15のフ
リップフロップ回路を初期設定した後、ディテクタ14
に対して正規シフトレジスタの欠陥検知を行わせる。欠
陥の検知結果に基づき、選択回路15が正常なシフトレ
ジスタ(正規あるいはスペア)を選択するための制御信
号SW A,SW Bを生成し、トランスミッションゲート1
1,12及び出力セレクタ13に出力する。
回路の動作時にシフトレジスタ内に異常が生じた場合で
も、何れか正常なシフトレジスタによる動作を継続可能
なシフトレジスタを提供する。 【構成】 垂直帰線期間内において、選択回路15のフ
リップフロップ回路を初期設定した後、ディテクタ14
に対して正規シフトレジスタの欠陥検知を行わせる。欠
陥の検知結果に基づき、選択回路15が正常なシフトレ
ジスタ(正規あるいはスペア)を選択するための制御信
号SW A,SW Bを生成し、トランスミッションゲート1
1,12及び出力セレクタ13に出力する。
Description
【0001】
【産業上の利用分野】本発明は、シフトレジスタ及び当
該シフトレジスタを用いるアクティブマトリクス方式T
FT(Thin Film Transistor:薄膜トランジスタ)−L
CD(LiquidCrystal Disply :液晶ディスプレイ)の
構造及びその駆動方法に関するものである。
該シフトレジスタを用いるアクティブマトリクス方式T
FT(Thin Film Transistor:薄膜トランジスタ)−L
CD(LiquidCrystal Disply :液晶ディスプレイ)の
構造及びその駆動方法に関するものである。
【0002】
【従来の技術】近年、TFTを用いたアクティブマトリ
クス方式が高精細なLCDの主流になっている。
クス方式が高精細なLCDの主流になっている。
【0003】アクティブマトリクス方式は、各画素にス
イッチ素子(画素制御素子)と信号蓄積素子(画素容
量)とを集積し、液晶を準スタティックに駆動する方式
である。すなわち、外部から送られてくるビデオ信号
(データ信号)は、駆動回路(データドライバ)を介し
てLCD内部の配線(データ線)へ転送され、その転送
されたビデオ信号は、各スイッチ素子を介して各信号蓄
積素子に蓄えられるようになっている。
イッチ素子(画素制御素子)と信号蓄積素子(画素容
量)とを集積し、液晶を準スタティックに駆動する方式
である。すなわち、外部から送られてくるビデオ信号
(データ信号)は、駆動回路(データドライバ)を介し
てLCD内部の配線(データ線)へ転送され、その転送
されたビデオ信号は、各スイッチ素子を介して各信号蓄
積素子に蓄えられるようになっている。
【0004】アクティブマトリクス方式は、スイッチ素
子として薄膜トランジスタを用いるTFT型と、ダイオ
ードを用いるダイオード型とがある。TFT型は、ダイ
オード型に比べて製造が困難である反面、高いコントラ
スト及び中間調が容易に得られ、CRTに匹敵する高品
位なLCDを実現することができるという特徴がある。
子として薄膜トランジスタを用いるTFT型と、ダイオ
ードを用いるダイオード型とがある。TFT型は、ダイ
オード型に比べて製造が困難である反面、高いコントラ
スト及び中間調が容易に得られ、CRTに匹敵する高品
位なLCDを実現することができるという特徴がある。
【0005】TFT型には、半導体材料の違いにより、
ポリシリコンTFTとアモルファスシリコンTFTとが
ある。ポリシリコンTFTはアモルファスシリコンTF
Tに比べ、プロセス温度が高いため基板材料(実用的に
は石英ガラス)や成膜装置に制約があって大面積化が難
しい反面、トランジスタの駆動能力が高くセルフアライ
ン構造であるため微細化に適し、周辺駆動回路(データ
ドライバ及びゲートドライバ)をLCDの表示部である
LCD画素部と同一基板に作り込むことができるという
特徴がある。データドライバまたはゲートドライバの少
なくとも一方をLCD画素と同一基板に作り込んだもの
は、一般にドライバ内蔵型(ドライバ一体型)と呼ばれ
る。
ポリシリコンTFTとアモルファスシリコンTFTとが
ある。ポリシリコンTFTはアモルファスシリコンTF
Tに比べ、プロセス温度が高いため基板材料(実用的に
は石英ガラス)や成膜装置に制約があって大面積化が難
しい反面、トランジスタの駆動能力が高くセルフアライ
ン構造であるため微細化に適し、周辺駆動回路(データ
ドライバ及びゲートドライバ)をLCDの表示部である
LCD画素部と同一基板に作り込むことができるという
特徴がある。データドライバまたはゲートドライバの少
なくとも一方をLCD画素と同一基板に作り込んだもの
は、一般にドライバ内蔵型(ドライバ一体型)と呼ばれ
る。
【0006】ここで、各画素にビデオ信号を書き込む方
式(すなわち、TFT−LCDの駆動方法〔走査方
法〕)には、線順次駆動(線順次走査)と点順次駆動
(点順次走査)とがある。線順次駆動は、1水平期間毎
に1走査線(1ゲート配線)分の各画素にビデオ信号を
パラレルに書き込んでいく方式である。一方、点順次駆
動は、1つの画素単位にビデオ信号をシリアルに書き込
んでいく方式である。ドライバ内蔵型では一般に、点順
次駆動が用いられる。
式(すなわち、TFT−LCDの駆動方法〔走査方
法〕)には、線順次駆動(線順次走査)と点順次駆動
(点順次走査)とがある。線順次駆動は、1水平期間毎
に1走査線(1ゲート配線)分の各画素にビデオ信号を
パラレルに書き込んでいく方式である。一方、点順次駆
動は、1つの画素単位にビデオ信号をシリアルに書き込
んでいく方式である。ドライバ内蔵型では一般に、点順
次駆動が用いられる。
【0007】
【発明が解決しようとする課題】ところで、ドライバ内
蔵型では、内蔵されたドライバ(データドライバ,ゲー
トドライバ)が故障すると、ディスプレイとして機能し
なくなってしまうため、歩留りを考慮すると、当該ドラ
イバに冗長性をもたせることが必要となる。
蔵型では、内蔵されたドライバ(データドライバ,ゲー
トドライバ)が故障すると、ディスプレイとして機能し
なくなってしまうため、歩留りを考慮すると、当該ドラ
イバに冗長性をもたせることが必要となる。
【0008】点順次駆動におけるドライバは、一般に、
サンプリングトランジスタ群から成るアナログスイッチ
と、そのアナログスイッチをオンオフ制御するシフトレ
ジスタとから構成されている。アナログスイッチは、デ
ータ線(または走査線)に接続され、シフトレジスタの
シフト動作に従って各データ線(または走査線)を順番
に選択するようになっている。そのため、シフトレジス
タに欠陥が生じてデータの移動が停止すると、停止した
データ以降の残りのビットに対応する各データ線(また
は各走査線)が全滅してしまうことになる。例えば、残
りのビットに対応する各データ線(または各走査線)が
選択されなくなったり、残りのビットに対応する各デー
タ線(または各走査線)が同時に全て選択されたりす
る。従って、シフトレジスタに冗長性を持たせることは
特に重要となる。
サンプリングトランジスタ群から成るアナログスイッチ
と、そのアナログスイッチをオンオフ制御するシフトレ
ジスタとから構成されている。アナログスイッチは、デ
ータ線(または走査線)に接続され、シフトレジスタの
シフト動作に従って各データ線(または走査線)を順番
に選択するようになっている。そのため、シフトレジス
タに欠陥が生じてデータの移動が停止すると、停止した
データ以降の残りのビットに対応する各データ線(また
は各走査線)が全滅してしまうことになる。例えば、残
りのビットに対応する各データ線(または各走査線)が
選択されなくなったり、残りのビットに対応する各デー
タ線(または各走査線)が同時に全て選択されたりす
る。従って、シフトレジスタに冗長性を持たせることは
特に重要となる。
【0009】そこで、従来、シフトレジスタを分割し、
分割した各シフトレジスタにそれぞれスペアを用意して
おき、正規のシフトレジスタに欠陥が生じたときにはス
ペアを用いるようにリペア(具体的にはレーザリペア
等)することにより冗長性をもたせる方法が提案されて
いる(ISSCC 92/SESSION 7/CIRCUITS FOR TRANSDUCERSA
ND ACTIVE-MARTIX LCD DRIVERS/ PAPER 7.1,1992 IEEE
International Solid-State Circuits Conference Dige
st of Technical Papers,pp.118-119. 参照)。
分割した各シフトレジスタにそれぞれスペアを用意して
おき、正規のシフトレジスタに欠陥が生じたときにはス
ペアを用いるようにリペア(具体的にはレーザリペア
等)することにより冗長性をもたせる方法が提案されて
いる(ISSCC 92/SESSION 7/CIRCUITS FOR TRANSDUCERSA
ND ACTIVE-MARTIX LCD DRIVERS/ PAPER 7.1,1992 IEEE
International Solid-State Circuits Conference Dige
st of Technical Papers,pp.118-119. 参照)。
【0010】しかし、この方法では、シフトレジスタの
欠陥場所の特定が容易ではないことや、リペアをするた
めの検査工程が必要となるため、手間がかかってコスト
が増大するといった問題がある。
欠陥場所の特定が容易ではないことや、リペアをするた
めの検査工程が必要となるため、手間がかかってコスト
が増大するといった問題がある。
【0011】そのため、オンチップで欠陥検査及び冗長
切替を行うことが可能なシフトレジスタが要求されてい
る。そして、そのようなシフトレジスタを用いることに
より、上記問題点を解決することができるアクティブマ
トリクス方式TFT−LCDを簡単な構成によって実現
することが要求されている。
切替を行うことが可能なシフトレジスタが要求されてい
る。そして、そのようなシフトレジスタを用いることに
より、上記問題点を解決することができるアクティブマ
トリクス方式TFT−LCDを簡単な構成によって実現
することが要求されている。
【0012】本発明の目的は、オンチップで欠陥検査及
び冗長切替を行うことが可能なシリアル入力シリアルパ
ラレル型シフトレジスタを簡単な構成によって提供する
ことである。
び冗長切替を行うことが可能なシリアル入力シリアルパ
ラレル型シフトレジスタを簡単な構成によって提供する
ことである。
【0013】また、本発明の他の目的は、オンチップで
欠陥検査及び冗長切替を行うことが可能なドライバを備
えたアクティブマトリクス方式TFT−LCDを簡単な
構成によって提供することである。
欠陥検査及び冗長切替を行うことが可能なドライバを備
えたアクティブマトリクス方式TFT−LCDを簡単な
構成によって提供することである。
【0014】さらに、本発明の他の目的は、使用時にお
いて駆動回路のシフトレジスタ中に異常が生じた場合で
も正常な動作を継続することが可能な駆動回路の駆動方
法を提供することである。
いて駆動回路のシフトレジスタ中に異常が生じた場合で
も正常な動作を継続することが可能な駆動回路の駆動方
法を提供することである。
【0015】
【課題を解決するための手段及びその作用】本発明のシ
フトレジスタは、シリーズに接続された複数の正規シフ
トレジスタと、その正規シフトレジスタに対応してシリ
ーズに接続された複数のスペアシフトレジスタと、各正
規シフトレジスタが正常なシフト動作を行うかどうかを
検知する検知手段と、その検知手段の検知結果に基づい
て、正規シフトレジスタまたはスペアシフトレジスタの
いずれか一方を選択し、そのシリアル出力を次段の正規
シフトレジスタ及びスペアシフトレジスタへ出力するシ
リアル出力選択手段と、検知手段の検知結果に基づい
て、正規シフトレジスタまたはスペアシフトレジスタの
いずれか一方を選択し、そのパラレル出力を外部へ出力
するパラレル出力選択手段とを備えたものである。
フトレジスタは、シリーズに接続された複数の正規シフ
トレジスタと、その正規シフトレジスタに対応してシリ
ーズに接続された複数のスペアシフトレジスタと、各正
規シフトレジスタが正常なシフト動作を行うかどうかを
検知する検知手段と、その検知手段の検知結果に基づい
て、正規シフトレジスタまたはスペアシフトレジスタの
いずれか一方を選択し、そのシリアル出力を次段の正規
シフトレジスタ及びスペアシフトレジスタへ出力するシ
リアル出力選択手段と、検知手段の検知結果に基づい
て、正規シフトレジスタまたはスペアシフトレジスタの
いずれか一方を選択し、そのパラレル出力を外部へ出力
するパラレル出力選択手段とを備えたものである。
【0016】このような構成において、検知手段は、各
正規シフトレジスタが正常なシフト動作を行うか否かを
検知する。そして、シリアル出力選択手段は、検知手段
の検知結果に基づいて、正規シフトレジスタまたはスペ
アシフトレジスタのいずれか一方を選択し、そのシリア
ル出力を次段の正規シフトレジスタ及びスペアシフトレ
ジスタへ出力する。一方、パラレル出力選択手段は、検
知手段の検知結果に基づいて、正規シフトレジスタまた
はスペアシフトレジスタのいずれか一方を選択し、その
パラレル出力を外部へ出力する。
正規シフトレジスタが正常なシフト動作を行うか否かを
検知する。そして、シリアル出力選択手段は、検知手段
の検知結果に基づいて、正規シフトレジスタまたはスペ
アシフトレジスタのいずれか一方を選択し、そのシリア
ル出力を次段の正規シフトレジスタ及びスペアシフトレ
ジスタへ出力する。一方、パラレル出力選択手段は、検
知手段の検知結果に基づいて、正規シフトレジスタまた
はスペアシフトレジスタのいずれか一方を選択し、その
パラレル出力を外部へ出力する。
【0017】本発明のより限定された局面に従うシフト
レジスタは、正規シフトレジスタとスペアシフトレジス
タとシリアル出力選択手段とパラレル出力選択手段とを
ワンチップ上に形成し、検知手段のみをワンチップの外
部に設けている。このため、オンチップで欠陥検査及び
冗長切替を行うことが可能なシリアル入力シリアルパラ
レル出力型シフトレジスタを構成することができる。
レジスタは、正規シフトレジスタとスペアシフトレジス
タとシリアル出力選択手段とパラレル出力選択手段とを
ワンチップ上に形成し、検知手段のみをワンチップの外
部に設けている。このため、オンチップで欠陥検査及び
冗長切替を行うことが可能なシリアル入力シリアルパラ
レル出力型シフトレジスタを構成することができる。
【0018】本発明のさらに限定された局面に従うTF
T−LCDは、スイッチ素子としてTFTを用いた画素
セルに接続された複数のデータ線と、請求項1または請
求項2に記載のシフトレジスタと、請求項1または請求
項2に記載のシフトレジスタのパラレル出力によってオ
ンオフ制御されてビデオラインからのビデオ信号を各デ
ータ線に転送するサンプリングトランジスタ群からなる
アナログスイッチとから構成される。
T−LCDは、スイッチ素子としてTFTを用いた画素
セルに接続された複数のデータ線と、請求項1または請
求項2に記載のシフトレジスタと、請求項1または請求
項2に記載のシフトレジスタのパラレル出力によってオ
ンオフ制御されてビデオラインからのビデオ信号を各デ
ータ線に転送するサンプリングトランジスタ群からなる
アナログスイッチとから構成される。
【0019】さらに、本発明のより限定された局面に従
うTFT−LCDは、スイッチ素子としてTFTを用い
て画素セルに接続された複数の走査線と、請求項1また
は請求項2に記載のシフトレジスタを備えたゲートドラ
イバとを備えている。
うTFT−LCDは、スイッチ素子としてTFTを用い
て画素セルに接続された複数の走査線と、請求項1また
は請求項2に記載のシフトレジスタを備えたゲートドラ
イバとを備えている。
【0020】さらに、本発明のより限定された局面に従
うTFT−LCDは、スイッチ素子としてTFTを用い
た画素セルに接続された複数のデータ線及び走査線と、
請求項1または請求項2に記載のシフトレジスタと、請
求項1または請求項2に記載のシフトレジスタなパラレ
ル出力によってオンオフ制御されてビデオラインからの
ビデオ信号を各データ線に転送するサンプリングトラン
ジスタ群からなるアナログスイッチとから構成されるデ
ータドライバと、請求項1または請求項2に記載のシフ
トレジスタを備えたゲートドライバとを備えている。
うTFT−LCDは、スイッチ素子としてTFTを用い
た画素セルに接続された複数のデータ線及び走査線と、
請求項1または請求項2に記載のシフトレジスタと、請
求項1または請求項2に記載のシフトレジスタなパラレ
ル出力によってオンオフ制御されてビデオラインからの
ビデオ信号を各データ線に転送するサンプリングトラン
ジスタ群からなるアナログスイッチとから構成されるデ
ータドライバと、請求項1または請求項2に記載のシフ
トレジスタを備えたゲートドライバとを備えている。
【0021】本発明の他の局面に従う表示装置の駆動回
路は、シリーズに接続された複数の正規シフトレジスタ
と、その正規シフトレジスタに対応してシリーズに接続
された複数のスペアシフトレジスタと、各正規シフトレ
ジスタが正常なシフト動作を行うかどうかを検知する検
知手段と、その検知手段の検知結果に基づいて、正規シ
フトレジスタまたはスペアシフトレジスタのいずれか一
方を選択し、そのシリアル出力を次段の正規シフトレジ
スタ及びスペアシフトレジスタへ出力するシリアル出力
選択手段と、検知手段の検知結果に基づいて正規シフト
レジスタまたはスペアシフトレジスタのいずれか一方を
選択し、そのパラレル出力を表示装置の各画素に接続さ
れる複数のデータ線または走査線に出力するパラレル出
力選択手段とを備えたシフトレジスタを有している。そ
して、本発明による駆動回路の駆動方法は、表示装置の
各画素の走査時における垂直帰線期間内に、検知手段に
よる異常検出動作を行い、検知結果に基づいて正常なシ
フトレジスタの選択動作を行うものである。
路は、シリーズに接続された複数の正規シフトレジスタ
と、その正規シフトレジスタに対応してシリーズに接続
された複数のスペアシフトレジスタと、各正規シフトレ
ジスタが正常なシフト動作を行うかどうかを検知する検
知手段と、その検知手段の検知結果に基づいて、正規シ
フトレジスタまたはスペアシフトレジスタのいずれか一
方を選択し、そのシリアル出力を次段の正規シフトレジ
スタ及びスペアシフトレジスタへ出力するシリアル出力
選択手段と、検知手段の検知結果に基づいて正規シフト
レジスタまたはスペアシフトレジスタのいずれか一方を
選択し、そのパラレル出力を表示装置の各画素に接続さ
れる複数のデータ線または走査線に出力するパラレル出
力選択手段とを備えたシフトレジスタを有している。そ
して、本発明による駆動回路の駆動方法は、表示装置の
各画素の走査時における垂直帰線期間内に、検知手段に
よる異常検出動作を行い、検知結果に基づいて正常なシ
フトレジスタの選択動作を行うものである。
【0022】走査時の垂直帰線期間内は映像表示に無関
係な期間であるため、この期間を利用して各シフトレジ
スタの動作の異常検出を行うことが可能である。異常が
検出されたシフトレジスタはシリアル出力選択手段によ
って非選択となるとともに、正常な残りのシフトレジス
タが選択され、次の垂直帰線期間内における異常検出動
作まで動作する。
係な期間であるため、この期間を利用して各シフトレジ
スタの動作の異常検出を行うことが可能である。異常が
検出されたシフトレジスタはシリアル出力選択手段によ
って非選択となるとともに、正常な残りのシフトレジス
タが選択され、次の垂直帰線期間内における異常検出動
作まで動作する。
【0023】本発明のより限定された局面に従う駆動回
路の駆動方法においては、シフトレジスタの異常検出動
作及び選択動作は、各垂直帰線期間毎に行われる。例え
ば、インターレース方式の表示装置においては、1フィ
ールドの走査終了毎にシフトレジスタの異常検出動作及
び選択動作が行われる。
路の駆動方法においては、シフトレジスタの異常検出動
作及び選択動作は、各垂直帰線期間毎に行われる。例え
ば、インターレース方式の表示装置においては、1フィ
ールドの走査終了毎にシフトレジスタの異常検出動作及
び選択動作が行われる。
【0024】本発明の他の限定された局面に従う駆動回
路の駆動方法においては、シフトレジスタの異常検出動
作及び選択動作は、1つおきの垂直帰線期間内に行われ
る。例えば、インターレース方式の表示装置において
は、1フレーム毎に異常検出動作及び選択動作が行われ
る。このため、表示動作中にシフトレジスタ中に異常が
発生した場合、最大1フレーム期間内で不良表示が行わ
れることになる。しかしながら、NTSC(National T
elevision System Committee)方式の表示装置において
は、1フレーム期間は約33.3msec以下となり、
視聴者にとってほとんど観測できないレベルのものであ
る。
路の駆動方法においては、シフトレジスタの異常検出動
作及び選択動作は、1つおきの垂直帰線期間内に行われ
る。例えば、インターレース方式の表示装置において
は、1フレーム毎に異常検出動作及び選択動作が行われ
る。このため、表示動作中にシフトレジスタ中に異常が
発生した場合、最大1フレーム期間内で不良表示が行わ
れることになる。しかしながら、NTSC(National T
elevision System Committee)方式の表示装置において
は、1フレーム期間は約33.3msec以下となり、
視聴者にとってほとんど観測できないレベルのものであ
る。
【0025】さらに、本発明のより限定された局面にお
いて、駆動回路のシリアル出力選択手段及びパラレル出
力選択手段は、2系統の正規またはスペアシフトレジス
タの何れか一方の選択信号をホールドするフリップフロ
ップ回路を有している。そして、本発明の駆動方法は、
垂直帰線期間内において、まずフリップフロップ回路の
ホールド状態をリセットした後、シフトレジスタの異常
検出動作及び再選択動作を行うものである。
いて、駆動回路のシリアル出力選択手段及びパラレル出
力選択手段は、2系統の正規またはスペアシフトレジス
タの何れか一方の選択信号をホールドするフリップフロ
ップ回路を有している。そして、本発明の駆動方法は、
垂直帰線期間内において、まずフリップフロップ回路の
ホールド状態をリセットした後、シフトレジスタの異常
検出動作及び再選択動作を行うものである。
【0026】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図1に、本実施例のドライバ内蔵型T
FT−LCDのブロック構成を示す。
従って説明する。図1に、本実施例のドライバ内蔵型T
FT−LCDのブロック構成を示す。
【0027】TFT−LCD画素部(画素セルアレイ)
1には、それぞれ直交する各走査線(ゲート配線)G1
〜Gnと各データ線(ドレイン配線)D1〜Dn(D1
…Di,Di+1…Dn)とが備えられている。
1には、それぞれ直交する各走査線(ゲート配線)G1
〜Gnと各データ線(ドレイン配線)D1〜Dn(D1
…Di,Di+1…Dn)とが備えられている。
【0028】各走査線G1〜Gnと各データ線D1〜D
nとの交点にはTFTを用いた画素セルGCが設けられて
いる。各画素セルGCは、信号蓄積素子としての補助(蓄
積)容量CSと、TFTと、液晶セルLCとから構成されて
いる。各走査線G1〜Gnには各TFTのゲート電極が
接続され、各データ線D1〜Dnには各TFTのドレイ
ン電極が接続されている。各TFTのソース電極には、
液晶セルLCと補助容量CSとが接続されている。そして、
補助容量CSの一方の電極には定電圧VR が印加されてい
る。また、液晶セルLCにおいて、TFTと接続された側
の電極は表示電極と呼ばれ、反対側の電極は共通電極と
呼ばれる。共通電極には全画素セルGCに共通な電圧Vco
m が印加されている。このような構造の各画素セルGCが
集合してTFT−LCD画素部1が構成されている。な
お、図1においては、図が煩雑になって見にくくなるの
を防ぐために、走査線G1とデータ線D1との交点に設
けられた画素セルGCについてのみ図示している。
nとの交点にはTFTを用いた画素セルGCが設けられて
いる。各画素セルGCは、信号蓄積素子としての補助(蓄
積)容量CSと、TFTと、液晶セルLCとから構成されて
いる。各走査線G1〜Gnには各TFTのゲート電極が
接続され、各データ線D1〜Dnには各TFTのドレイ
ン電極が接続されている。各TFTのソース電極には、
液晶セルLCと補助容量CSとが接続されている。そして、
補助容量CSの一方の電極には定電圧VR が印加されてい
る。また、液晶セルLCにおいて、TFTと接続された側
の電極は表示電極と呼ばれ、反対側の電極は共通電極と
呼ばれる。共通電極には全画素セルGCに共通な電圧Vco
m が印加されている。このような構造の各画素セルGCが
集合してTFT−LCD画素部1が構成されている。な
お、図1においては、図が煩雑になって見にくくなるの
を防ぐために、走査線G1とデータ線D1との交点に設
けられた画素セルGCについてのみ図示している。
【0029】各走査線G1〜Gnはゲートドライバ2に
接続され、走査信号(ゲート信号)が印加されるように
なっている。一方、各データ線D1〜Dnはデータドラ
イバ(ドレインドライバ)3に接続されている。
接続され、走査信号(ゲート信号)が印加されるように
なっている。一方、各データ線D1〜Dnはデータドラ
イバ(ドレインドライバ)3に接続されている。
【0030】データドライバ3は、Nチャネル・サンプ
リングトランジスタ群からなるアナログスイッチ4と、
そのアナログスイッチ4をオンオフ制御するシフトレジ
スタ5から構成されている。シフトレジスタ5は、クロ
ックラインCKからのシフトクロックCKに同期して動作す
るようになっている。そして、外部からビデオラインVL
を介して送られてくるビデオ信号は、シフトレジスタ5
によってオン制御されたアナログスイッチ4を介して各
データ線D1〜Dnに印加される。
リングトランジスタ群からなるアナログスイッチ4と、
そのアナログスイッチ4をオンオフ制御するシフトレジ
スタ5から構成されている。シフトレジスタ5は、クロ
ックラインCKからのシフトクロックCKに同期して動作す
るようになっている。そして、外部からビデオラインVL
を介して送られてくるビデオ信号は、シフトレジスタ5
によってオン制御されたアナログスイッチ4を介して各
データ線D1〜Dnに印加される。
【0031】このように構成されたドライバ内蔵型TF
T−LCDの点順次駆動は以下のように行われる。ま
ず、ゲートドライバ2により、各走査線G1〜Gnの内
の1本だけが選択され、走査信号が印加されて立ち上げ
られる。この1本の走査線G1〜Gnが立ち上げられて
いる期間が、1水平期間である。
T−LCDの点順次駆動は以下のように行われる。ま
ず、ゲートドライバ2により、各走査線G1〜Gnの内
の1本だけが選択され、走査信号が印加されて立ち上げ
られる。この1本の走査線G1〜Gnが立ち上げられて
いる期間が、1水平期間である。
【0032】1水平期間において、シフトレジスタ5は
シフトクロックCKに同期したシフト動作を行う。そのシ
フト動作に伴って出力されるシフトレジスタ5のパラレ
ル出力に従って、アナログスイッチ4内のサンプリング
トランジスタ(図示省略)が順番にオンしていき、各デ
ータ線D1〜Dnが1本ずつ順番に選択される。
シフトクロックCKに同期したシフト動作を行う。そのシ
フト動作に伴って出力されるシフトレジスタ5のパラレ
ル出力に従って、アナログスイッチ4内のサンプリング
トランジスタ(図示省略)が順番にオンしていき、各デ
ータ線D1〜Dnが1本ずつ順番に選択される。
【0033】すると、ビデオラインVLからのビデオ信号
は、オンしたサンプリングトランジスタを介して選択さ
れたデータ線D1〜Dnへ送られる。そのため、選択さ
れた走査線G1〜Gn及びデータ線D1〜Dnの交点の
画素セルGCに対して、ビデオ信号が書き込まれる。その
結果、1水平期間において、選択された1本の走査線G
1〜Gnに接続される各画素セルGCに対して順番にビデ
オ信号が書き込まれる。
は、オンしたサンプリングトランジスタを介して選択さ
れたデータ線D1〜Dnへ送られる。そのため、選択さ
れた走査線G1〜Gn及びデータ線D1〜Dnの交点の
画素セルGCに対して、ビデオ信号が書き込まれる。その
結果、1水平期間において、選択された1本の走査線G
1〜Gnに接続される各画素セルGCに対して順番にビデ
オ信号が書き込まれる。
【0034】なお、各画素セルGCに対してビデオ信号が
書き込まれる仕組みは公知であるため、ここでの説明を
省略する。本実施例では、データドライバ3に冗長性を
もたせてある。そのため、シフトレジスタ5はシリーズ
に接続された複数の正規シフトレジスタRSR1〜RSRm(RS
R1…RSRn-1, RSRn…RSRm)に分割され、各正規シフトレ
ジスタRSR1〜RSRmに対応して各スペアシフトレジスタSS
R1〜SSRm(SSR …SSRn-1, SSRn…SSRm)が用意されてい
る。
書き込まれる仕組みは公知であるため、ここでの説明を
省略する。本実施例では、データドライバ3に冗長性を
もたせてある。そのため、シフトレジスタ5はシリーズ
に接続された複数の正規シフトレジスタRSR1〜RSRm(RS
R1…RSRn-1, RSRn…RSRm)に分割され、各正規シフトレ
ジスタRSR1〜RSRmに対応して各スペアシフトレジスタSS
R1〜SSRm(SSR …SSRn-1, SSRn…SSRm)が用意されてい
る。
【0035】図2に、本実施例のドライバ内蔵型TFT
−LCDの要部回路を示す。各正規シフトレジスタRSRn
-1, RSRnは、トランスミッションゲート11を介してシ
リーズに接続されている。また、各スペアシフトレジス
タSSRn-1, SSRnは、トランスミッションゲート12を介
してシリーズに接続されている。さらに、各トランスミ
ッションゲート11,12の出力側は互いに接続されて
いる。
−LCDの要部回路を示す。各正規シフトレジスタRSRn
-1, RSRnは、トランスミッションゲート11を介してシ
リーズに接続されている。また、各スペアシフトレジス
タSSRn-1, SSRnは、トランスミッションゲート12を介
してシリーズに接続されている。さらに、各トランスミ
ッションゲート11,12の出力側は互いに接続されて
いる。
【0036】正規シフトレジスタRSRn-1及びスペアシフ
トレジスタSSRn-1(正規シフトレジスタRSRn及びスペア
シフトレジスタSSRn)のパラレル出力である各ビット
は、それぞれ出力セレクタ13へ出力される。
トレジスタSSRn-1(正規シフトレジスタRSRn及びスペア
シフトレジスタSSRn)のパラレル出力である各ビット
は、それぞれ出力セレクタ13へ出力される。
【0037】ディテクタ14は、正規シフトレジスタRS
Rn-1のデータSR OUTに基づいて、正規シフトレジスタRS
Rn-1が正常なシフト動作を行うかどうかを判定するため
の判定信号DE OUTを生成する。
Rn-1のデータSR OUTに基づいて、正規シフトレジスタRS
Rn-1が正常なシフト動作を行うかどうかを判定するため
の判定信号DE OUTを生成する。
【0038】図3に、ディテクタ14の具体例を示す。
ディテクタ14は、ディレイ回路21とインバータ22
とNAND23とから構成されている。そして、正規シ
フトレジスタRSRn-1の最上位ビットのデータSROUT(N)
(図6参照)から、判定信号DE OUTを生成する。
ディテクタ14は、ディレイ回路21とインバータ22
とNAND23とから構成されている。そして、正規シ
フトレジスタRSRn-1の最上位ビットのデータSROUT(N)
(図6参照)から、判定信号DE OUTを生成する。
【0039】また、図4には、ディテクタ14の他の具
体例が示されている。この例によるディテクタ14は、
インバータ24と、低電位側電源としてのアースと高電
位側電源VDDとの間にシリーズに接続された抵抗25
と、各NMOSトランジスタ26,27とから構成され
ている。そして、正規シフトレジスタRSRn-1の上位2ビ
ットのデータSR OUT(N),SR OUT(N-1) (図6参照)か
ら、判定信号DE OUTを生成する。
体例が示されている。この例によるディテクタ14は、
インバータ24と、低電位側電源としてのアースと高電
位側電源VDDとの間にシリーズに接続された抵抗25
と、各NMOSトランジスタ26,27とから構成され
ている。そして、正規シフトレジスタRSRn-1の上位2ビ
ットのデータSR OUT(N),SR OUT(N-1) (図6参照)か
ら、判定信号DE OUTを生成する。
【0040】選択回路15は、判定信号DE OUTとリセッ
ト信号RESET 及びテスト信号TESTに基づいて、正規シフ
トレジスタRSRn-1が正常なシフト動作を行うかどうかを
判定し、その判定結果に従った各制御信号SW A, SW Bを
生成して保持する。
ト信号RESET 及びテスト信号TESTに基づいて、正規シフ
トレジスタRSRn-1が正常なシフト動作を行うかどうかを
判定し、その判定結果に従った各制御信号SW A, SW Bを
生成して保持する。
【0041】図5は、選択回路15の具体例を示してい
る。選択回路15は、バーRバーSフリップフロップ3
1と、各NOR32,33と、各インバータ34,35
とから構成されている。ここで、フリップフロップ31
の各出力をQ、バーQと表記する。
る。選択回路15は、バーRバーSフリップフロップ3
1と、各NOR32,33と、各インバータ34,35
とから構成されている。ここで、フリップフロップ31
の各出力をQ、バーQと表記する。
【0042】各トランスミッションゲート11,12
は、それぞれ各制御信号SW A, SW Bに従ってオンオフ制
御される。図6は、アナログスイッチ4、出力セレクタ
13、正規シフトレジスタRSRn-1、スペアシフトレジス
タSSRn-1の内部回路の一部を示す。
は、それぞれ各制御信号SW A, SW Bに従ってオンオフ制
御される。図6は、アナログスイッチ4、出力セレクタ
13、正規シフトレジスタRSRn-1、スペアシフトレジス
タSSRn-1の内部回路の一部を示す。
【0043】アナログスイッチ4は、各データ線Di,
Di+1とビデオラインVLとの間に接続された各サンプ
リングトランジスタ41から構成されている。出力セレ
クタ13は、各クロックインバータ51から構成されて
いる。出力セレクタ13は、制御信号SW A及びその反転
信号バーSW Aに従って、正規シフトレジスタRSRn-1また
はスペアシフトレジスタSSRn-1(正規シフトレジスタRS
RnまたはスペアシフトレジスタSSRn)の何れか一方を選
択する。そして、出力セレクタ13は、選択した正規シ
フトレジスタRSRn-1またはスペアシフトレジスタSSRn-1
(正規シフトレジスタRSRnまたはスペアシフトレジスタ
SSRn)のパラレル出力である各ビットを、アナログスイ
ッチ4内の対応するサンプリングトランジスタ(図示省
略)へ出力する。
Di+1とビデオラインVLとの間に接続された各サンプ
リングトランジスタ41から構成されている。出力セレ
クタ13は、各クロックインバータ51から構成されて
いる。出力セレクタ13は、制御信号SW A及びその反転
信号バーSW Aに従って、正規シフトレジスタRSRn-1また
はスペアシフトレジスタSSRn-1(正規シフトレジスタRS
RnまたはスペアシフトレジスタSSRn)の何れか一方を選
択する。そして、出力セレクタ13は、選択した正規シ
フトレジスタRSRn-1またはスペアシフトレジスタSSRn-1
(正規シフトレジスタRSRnまたはスペアシフトレジスタ
SSRn)のパラレル出力である各ビットを、アナログスイ
ッチ4内の対応するサンプリングトランジスタ(図示省
略)へ出力する。
【0044】正規シフトレジスタRSRn-1及びスペアシフ
トレジスタSSRn-1は、クロックインバータ51とインバ
ータ56とからなるラッチ回路と、クロックインバータ
51とがシリーズに接続されて構成されている。
トレジスタSSRn-1は、クロックインバータ51とインバ
ータ56とからなるラッチ回路と、クロックインバータ
51とがシリーズに接続されて構成されている。
【0045】図7は、クロックインバータ51の内部回
路を示している。クロックインバータ51は、アースと
高電位側電源VDDとの間にシリーズに接続された各PM
OSトランジスタ52,53と各NMOSトランジスタ
54,55とから構成されている。なお、図6に示す各
シフトレジスタRSRn-1, SSRn-1内の各クロックインバー
タ51には、図7における「A」「B」に相補的なシフ
トクロックCK、バーCK(図示省略)が入力されている。
路を示している。クロックインバータ51は、アースと
高電位側電源VDDとの間にシリーズに接続された各PM
OSトランジスタ52,53と各NMOSトランジスタ
54,55とから構成されている。なお、図6に示す各
シフトレジスタRSRn-1, SSRn-1内の各クロックインバー
タ51には、図7における「A」「B」に相補的なシフ
トクロックCK、バーCK(図示省略)が入力されている。
【0046】次に、このように構成された本実施例の動
作を説明する。図8に正規シフトレジスタRSRn-1が正常
なシフト動作を行う場合の各部のタイムチャートを示
す。また、図9に、正規シフトレジスタRSRn-1が正常な
シフト動作を行わない場合の各部のタイムチャートを示
す。
作を説明する。図8に正規シフトレジスタRSRn-1が正常
なシフト動作を行う場合の各部のタイムチャートを示
す。また、図9に、正規シフトレジスタRSRn-1が正常な
シフト動作を行わない場合の各部のタイムチャートを示
す。
【0047】本実施例のシフトレジスタ5における異常
検出動作は、次のような動作によって行われる。すなわ
ち、図8及び図9に示すように、まず選択回路15に対
しHレベルのテスト信号TESTが与えられ、Lレベルのリ
セット信号RESET が与えられる。そして、シフトレジス
タ5内を最初に移動するシリアルデータである起動パル
ス信号STH が入力されると、これに応じて各正規シフト
レジスタRSR1〜RSRmの欠陥検査が開始される。そして、
正規シフトレジスタRSRn-1が正常なシフト動作を行う場
合には、図8に示すように、制御信号SW AがHレベル
で、また制御信号SW BがLレベルに設定される。一方、
正規シフトレジスタRSRn-1が正常なシフト動作を行わな
い場合には、図9に示すように、制御信号SW AがLレベ
ル、また制御信号SW BがHレベルに設定される。そし
て、このように設定された制御信号に従って、シフトレ
ジスタ5が正常なシフト動作を続行する。
検出動作は、次のような動作によって行われる。すなわ
ち、図8及び図9に示すように、まず選択回路15に対
しHレベルのテスト信号TESTが与えられ、Lレベルのリ
セット信号RESET が与えられる。そして、シフトレジス
タ5内を最初に移動するシリアルデータである起動パル
ス信号STH が入力されると、これに応じて各正規シフト
レジスタRSR1〜RSRmの欠陥検査が開始される。そして、
正規シフトレジスタRSRn-1が正常なシフト動作を行う場
合には、図8に示すように、制御信号SW AがHレベル
で、また制御信号SW BがLレベルに設定される。一方、
正規シフトレジスタRSRn-1が正常なシフト動作を行わな
い場合には、図9に示すように、制御信号SW AがLレベ
ル、また制御信号SW BがHレベルに設定される。そし
て、このように設定された制御信号に従って、シフトレ
ジスタ5が正常なシフト動作を続行する。
【0048】以下では、シフトレジスタの異常検知動作
及び正常な系統のシフトレジスタ選択動作について説明
する。まず、正規シフトレジスタRSRn-1が正常なシフト
動作を行わない場合について説明する。
及び正常な系統のシフトレジスタ選択動作について説明
する。まず、正規シフトレジスタRSRn-1が正常なシフト
動作を行わない場合について説明する。
【0049】この場合、選択回路15は、ディテクタ1
4からの判定信号DE OUTとリセット信号RESET 及びテス
ト信号TESTに基づいて、正規シフトレジスタRSRn-1が正
常なシフト動作を行わないことを判定する。そして、選
択回路15は、Lレベルの制御信号SW A及びHレベルの
制御信号SW Bを生成して保持する。
4からの判定信号DE OUTとリセット信号RESET 及びテス
ト信号TESTに基づいて、正規シフトレジスタRSRn-1が正
常なシフト動作を行わないことを判定する。そして、選
択回路15は、Lレベルの制御信号SW A及びHレベルの
制御信号SW Bを生成して保持する。
【0050】すると、トランスミッションゲート11は
オフし、トランスミッションゲート12はオンする。こ
こで、正規シフトレジスタRSRn-2(図示略)を移動して
きたシリアルデータは、正規シフトレジスタRSRn-1及び
スペアシフトレジスタSSRn-1へ同時に送られる。そのた
め、正規シフトレジスタRSRn-1及びスペアシフトレジス
タSSRn-1が共に正常なシフト動作を行うならば、両シフ
トレジスタRSRn-1,SSRn-1 からは同時にシリアルデータ
が出力される。しかし、正規シフトレジスタRSRn-1は正
常なシフト動作を行わないため、正規シフトレジスタRS
Rn-1からは、シリアルデータが出力されなかったり、シ
フトクロックCK(図示略)に関係なくデータが出力され
続けたりする。
オフし、トランスミッションゲート12はオンする。こ
こで、正規シフトレジスタRSRn-2(図示略)を移動して
きたシリアルデータは、正規シフトレジスタRSRn-1及び
スペアシフトレジスタSSRn-1へ同時に送られる。そのた
め、正規シフトレジスタRSRn-1及びスペアシフトレジス
タSSRn-1が共に正常なシフト動作を行うならば、両シフ
トレジスタRSRn-1,SSRn-1 からは同時にシリアルデータ
が出力される。しかし、正規シフトレジスタRSRn-1は正
常なシフト動作を行わないため、正規シフトレジスタRS
Rn-1からは、シリアルデータが出力されなかったり、シ
フトクロックCK(図示略)に関係なくデータが出力され
続けたりする。
【0051】このとき、トランスミッションゲート11
がオフしているため、正規シフトレジスタRSRn-1から何
らかのデータが出力されたとしても、そのデータはトラ
ンスミッションゲート11で止められる。一方、トラン
スミッションゲート12はオンしているため、スペアシ
フトレジスタSSRn-1から出力されたシリアルデータは、
トランスミッションゲート12を介して、正規シフトレ
ジスタRSRn及びスペアシフトレジスタSSRnへ同時に送ら
れる。
がオフしているため、正規シフトレジスタRSRn-1から何
らかのデータが出力されたとしても、そのデータはトラ
ンスミッションゲート11で止められる。一方、トラン
スミッションゲート12はオンしているため、スペアシ
フトレジスタSSRn-1から出力されたシリアルデータは、
トランスミッションゲート12を介して、正規シフトレ
ジスタRSRn及びスペアシフトレジスタSSRnへ同時に送ら
れる。
【0052】つまり、正規シフトレジスタRSRn-1が正常
なシフト動作を行わない場合、正規シフトレジスタRSRn
-2から移動してきたシリアルデータは、スペアシフトレ
ジスタSSRn-1からトランスミッションゲート12を介し
て次段の両シフトレジスタRSRn, SSRnへ送られる。従っ
て、正規シフトレジスタRSRn-1が正常なシフト動作を行
なわない場合でも、シフトレジスタ5内のデータの移動
が停止することはない。
なシフト動作を行わない場合、正規シフトレジスタRSRn
-2から移動してきたシリアルデータは、スペアシフトレ
ジスタSSRn-1からトランスミッションゲート12を介し
て次段の両シフトレジスタRSRn, SSRnへ送られる。従っ
て、正規シフトレジスタRSRn-1が正常なシフト動作を行
なわない場合でも、シフトレジスタ5内のデータの移動
が停止することはない。
【0053】また、出力セレクタ13は、Lレベルの制
御信号SW A及びHレベルの判定信号バーSW Aに従って、
スペアシフトレジスタSSRn-1を選択する。そして、出力
セレクタ13は、選択したスペアシフトレジスタSSRn-1
のパラレル出力である各ビットを、アナログスイッチ4
内の対応するサンプリングトランジスタへ出力させる。
御信号SW A及びHレベルの判定信号バーSW Aに従って、
スペアシフトレジスタSSRn-1を選択する。そして、出力
セレクタ13は、選択したスペアシフトレジスタSSRn-1
のパラレル出力である各ビットを、アナログスイッチ4
内の対応するサンプリングトランジスタへ出力させる。
【0054】つまり、正規シフトレジスタRSRn-1が正常
なシフト動作を行わない場合、出力セレクタ13はスペ
アシフトレジスタSSRn-1を選択し、そのパラレル出力で
ある各ビットをアナログスイッチ4へ出力させる。従っ
て、正規シフトレジスタRSRn-1が正常なシフト動作を行
わない場合でも、前記したように、アナログスイッチ4
を介して各データ線D1 〜Dn が1本ずつ順番に選択さ
れ、所望の画素セルGCに対してビデオ信号が正常に書き
込まれる。
なシフト動作を行わない場合、出力セレクタ13はスペ
アシフトレジスタSSRn-1を選択し、そのパラレル出力で
ある各ビットをアナログスイッチ4へ出力させる。従っ
て、正規シフトレジスタRSRn-1が正常なシフト動作を行
わない場合でも、前記したように、アナログスイッチ4
を介して各データ線D1 〜Dn が1本ずつ順番に選択さ
れ、所望の画素セルGCに対してビデオ信号が正常に書き
込まれる。
【0055】一方、正規シフトレジスタRSRn-1が正常な
シフト動作を行う場合、選択回路15は、Hレベルの制
御信号SW A及びLレベルの制御信号SW Bを生成して保持
する。そのため、トランスミッションゲート11はオン
し、トランスミッションゲート12はオフする。
シフト動作を行う場合、選択回路15は、Hレベルの制
御信号SW A及びLレベルの制御信号SW Bを生成して保持
する。そのため、トランスミッションゲート11はオン
し、トランスミッションゲート12はオフする。
【0056】すると、正規シフトレジスタRSRn-2から移
動してきたシリアルデータは、戦記シフトレジスタRSRn
-1からトランスミッションゲート11を介して、次段の
両シフトレジスタRSRn, SSRnへ送られる。
動してきたシリアルデータは、戦記シフトレジスタRSRn
-1からトランスミッションゲート11を介して、次段の
両シフトレジスタRSRn, SSRnへ送られる。
【0057】また、出力セレクタ13は、Hレベルの制
御信号SW A及びLレベルの反転信号バーSW Aに従って、
正規シフトレジスタRSRn-1を選択する。そして、出力セ
レクタ13は、選択した正規シフトレジスタRSRn-1のパ
ラレル出力である各ビットを、アナログスイッチ4内の
対応するサンプリングトランジスタへ出力させる。
御信号SW A及びLレベルの反転信号バーSW Aに従って、
正規シフトレジスタRSRn-1を選択する。そして、出力セ
レクタ13は、選択した正規シフトレジスタRSRn-1のパ
ラレル出力である各ビットを、アナログスイッチ4内の
対応するサンプリングトランジスタへ出力させる。
【0058】このように本実施例においては、各正規シ
フトレジスタRSR1〜RSRmの欠陥検査が、シフトレジスタ
5の内蔵回路(ディテクタ14,選択回路15)によっ
て、オンチップで行われる。そして、欠陥検査の結果に
従って、シフトレジスタ5のデータ移動及びパラレル出
力が制御され、自動的に冗長切替が行われる。具体的に
は、各トランスミッションゲート11,12がオンオフ
制御されて、正規シフトレジスタが正常なシフト動作を
行わない場合には、対応するスペアシフトレジスタのシ
リアル出力が次段の正規シフトレジスタ及びスペアシフ
トレジスタへ送られる。また、正規シフトレジスタが正
常なシフト動作を行わない場合は、出力セレクタ13に
よって当該正規シフトレジスタに対応するスペアシフト
レジスタが選択され、そのパラレル出力がアナログスイ
ッチ4へ送られる。
フトレジスタRSR1〜RSRmの欠陥検査が、シフトレジスタ
5の内蔵回路(ディテクタ14,選択回路15)によっ
て、オンチップで行われる。そして、欠陥検査の結果に
従って、シフトレジスタ5のデータ移動及びパラレル出
力が制御され、自動的に冗長切替が行われる。具体的に
は、各トランスミッションゲート11,12がオンオフ
制御されて、正規シフトレジスタが正常なシフト動作を
行わない場合には、対応するスペアシフトレジスタのシ
リアル出力が次段の正規シフトレジスタ及びスペアシフ
トレジスタへ送られる。また、正規シフトレジスタが正
常なシフト動作を行わない場合は、出力セレクタ13に
よって当該正規シフトレジスタに対応するスペアシフト
レジスタが選択され、そのパラレル出力がアナログスイ
ッチ4へ送られる。
【0059】従って、本実施例によれば、各正規シフト
レジスタRSR1〜RSRmの欠陥検査のために、特別な検査工
程を設ける必要はなくなる。また、どの正規シフトレジ
スタRSR1〜RSRmに欠陥があるのかを外部から特定する必
要もなくなる。その結果、冗長性を持たせたシフトレジ
スタ5を低コストで実現することができる。
レジスタRSR1〜RSRmの欠陥検査のために、特別な検査工
程を設ける必要はなくなる。また、どの正規シフトレジ
スタRSR1〜RSRmに欠陥があるのかを外部から特定する必
要もなくなる。その結果、冗長性を持たせたシフトレジ
スタ5を低コストで実現することができる。
【0060】また、このようなシフトレジスタ5を用い
ることにおいて、オンチップで欠陥検査及び冗長切替を
行うことが可能なデータドライバ3を備えたアクティブ
マトリクス方式TFT−LCDを簡単な構成によって提
供することができる。
ることにおいて、オンチップで欠陥検査及び冗長切替を
行うことが可能なデータドライバ3を備えたアクティブ
マトリクス方式TFT−LCDを簡単な構成によって提
供することができる。
【0061】次に、上記のような構成を有するTFT−
LCDのデータドライバの欠陥検知動作のより具体的な
動作方法について説明する。図10は、主に図2に示さ
れるデータドライバの各部の動作のタイムチャートを示
している。本実施例によるTFT−LCDは、いわゆる
インターレース走査方式を用いており、525本の走査
線に対し毎秒60フィールド(毎秒30フレーム)のイ
ンターレース走査が行われる。図10に示すタイムチャ
ートは、1フレーム分の各部のタイムチャートを示して
おり、さらに奇数フィールドの走査時において正常に動
作していたデータドライバの正規シフトレジスタが、次
の偶数フィールドの走査時に異常を生じた場合を例に示
している。
LCDのデータドライバの欠陥検知動作のより具体的な
動作方法について説明する。図10は、主に図2に示さ
れるデータドライバの各部の動作のタイムチャートを示
している。本実施例によるTFT−LCDは、いわゆる
インターレース走査方式を用いており、525本の走査
線に対し毎秒60フィールド(毎秒30フレーム)のイ
ンターレース走査が行われる。図10に示すタイムチャ
ートは、1フレーム分の各部のタイムチャートを示して
おり、さらに奇数フィールドの走査時において正常に動
作していたデータドライバの正規シフトレジスタが、次
の偶数フィールドの走査時に異常を生じた場合を例に示
している。
【0062】まず、奇数フィールドの走査期間におい
て、最初の垂直帰線期間内で、シフトレジスタの異常検
出動作が行われる。すなわち、図2、図5及び図10を
参照して、選択回路15に対して、外部からHレベルの
テスト信号TESTと、Lレベルのリセット信号RESET が与
えられ、さらにシフトレジスタ5内を移動するシリアル
データである起動パルス信号STH が入力されると、ディ
テクタ14は正規シフトレジスタRSR1〜RSRn-1の欠陥検
査を行う。図10に示す例では、正規シフトレジスタが
正常動作を行っているために、ディテクタ14は、選択
回路15に対し正常状態を示す信号DE OUTを出力する。
この出力信号DE OUTを受けて選択回路15はHレベルの
制御信号SW Aと、Lレベルの制御信号SW Bとを出力す
る。
て、最初の垂直帰線期間内で、シフトレジスタの異常検
出動作が行われる。すなわち、図2、図5及び図10を
参照して、選択回路15に対して、外部からHレベルの
テスト信号TESTと、Lレベルのリセット信号RESET が与
えられ、さらにシフトレジスタ5内を移動するシリアル
データである起動パルス信号STH が入力されると、ディ
テクタ14は正規シフトレジスタRSR1〜RSRn-1の欠陥検
査を行う。図10に示す例では、正規シフトレジスタが
正常動作を行っているために、ディテクタ14は、選択
回路15に対し正常状態を示す信号DE OUTを出力する。
この出力信号DE OUTを受けて選択回路15はHレベルの
制御信号SW Aと、Lレベルの制御信号SW Bとを出力す
る。
【0063】トランスミッションゲート11は、制御信
号SW Aに従ってオンし、正規シフトレジスタRSRn-1と次
段の正規シフトレジスタRSRnとを導通させ、一方、トラ
ンスミッションゲート12は、制御信号SW Bに従ってス
ペアシフトレジスタSSRn-1と次段のスペアシフトレジス
タSSRnとの間をオフする。これにより、前段の正規シフ
トレジスタRSRn-1からのシリアル出力が次段の正規シフ
トレジスタRSRn及びスペアシフトレジスタSSRnに与えら
れる。
号SW Aに従ってオンし、正規シフトレジスタRSRn-1と次
段の正規シフトレジスタRSRnとを導通させ、一方、トラ
ンスミッションゲート12は、制御信号SW Bに従ってス
ペアシフトレジスタSSRn-1と次段のスペアシフトレジス
タSSRnとの間をオフする。これにより、前段の正規シフ
トレジスタRSRn-1からのシリアル出力が次段の正規シフ
トレジスタRSRn及びスペアシフトレジスタSSRnに与えら
れる。
【0064】また映像信号期間において、出力セレクタ
13は、Hレベルの制御信号SW A及びLレベルの制御信
号SW Bに従って正規シフトレジスタからのパラレル出力
を選択し、これを用いて各サンプリングトランジスタを
オン制御し、ビデオ信号を各データ線D1〜Dnに供給す
る。
13は、Hレベルの制御信号SW A及びLレベルの制御信
号SW Bに従って正規シフトレジスタからのパラレル出力
を選択し、これを用いて各サンプリングトランジスタを
オン制御し、ビデオ信号を各データ線D1〜Dnに供給す
る。
【0065】奇数フィールドの走査が終了すると、偶数
フィールドの垂直帰線期間において、再びシフトレジス
タの欠陥検査が行われる。すなわち、上記と同様に、外
部から選択回路15に対してHレベルのテスト信号TEST
とLレベルのリセット信号RESET が与えられ、さらに起
動パルスSTH が入力されると、ディテクタ14は正規シ
フトレジスタRSRn-1からの出力信号SR OUTを検出する。
図10に示す例では、このとき正規シフトレジスタ内に
何らかの原因で異常が生じ、出力信号SR OUTがLレベル
(またはHレベル)に固定されたとする。このため、デ
ィテクタ14は異常を示す出力信号DE OUTを選択回路1
5に出力する。この信号に従って、選択回路15は、上
記の正常時と反対に、Lレベルの制御信号SW AとHレベ
ルの制御信号SW Bを出力する。
フィールドの垂直帰線期間において、再びシフトレジス
タの欠陥検査が行われる。すなわち、上記と同様に、外
部から選択回路15に対してHレベルのテスト信号TEST
とLレベルのリセット信号RESET が与えられ、さらに起
動パルスSTH が入力されると、ディテクタ14は正規シ
フトレジスタRSRn-1からの出力信号SR OUTを検出する。
図10に示す例では、このとき正規シフトレジスタ内に
何らかの原因で異常が生じ、出力信号SR OUTがLレベル
(またはHレベル)に固定されたとする。このため、デ
ィテクタ14は異常を示す出力信号DE OUTを選択回路1
5に出力する。この信号に従って、選択回路15は、上
記の正常時と反対に、Lレベルの制御信号SW AとHレベ
ルの制御信号SW Bを出力する。
【0066】そして、次の映像信号期間において、出力
セレクタ13は制御信号SW A,SW Bに従って、正常なス
ペアシフトレジスタSSRn-1からのパラレル出力を選択し
てサンプリングトランジスタに供給し、ビデオ信号を各
データ線D1〜Dnに供給する。また、トランスミッション
ゲート11,12は、スペアシフトレジスタSSRn-1側の
ゲート12がオンし、正規シフトレジスタRSRn-1側のゲ
ート11がオフすることにより、正常なスペアシフトレ
ジスタSSRn-1からのシリアル出力が次段のスペアシフト
レジスタSSRn及び正規シフトレジスタRSRnに出力され
る。
セレクタ13は制御信号SW A,SW Bに従って、正常なス
ペアシフトレジスタSSRn-1からのパラレル出力を選択し
てサンプリングトランジスタに供給し、ビデオ信号を各
データ線D1〜Dnに供給する。また、トランスミッション
ゲート11,12は、スペアシフトレジスタSSRn-1側の
ゲート12がオンし、正規シフトレジスタRSRn-1側のゲ
ート11がオフすることにより、正常なスペアシフトレ
ジスタSSRn-1からのシリアル出力が次段のスペアシフト
レジスタSSRn及び正規シフトレジスタRSRnに出力され
る。
【0067】このように、上記の動作では、表示装置の
各フィールド走査時の垂直帰線期間内に、各正規シフト
レジスタRSRnの異常検出動作と、異常発生時のスペアシ
フトレジスタへの切り替え動作とを行うために、正規シ
フトレジスタ内における異常の発生が映像表示に及ぼす
影響は1フィールド走査期間以下に限定される。
各フィールド走査時の垂直帰線期間内に、各正規シフト
レジスタRSRnの異常検出動作と、異常発生時のスペアシ
フトレジスタへの切り替え動作とを行うために、正規シ
フトレジスタ内における異常の発生が映像表示に及ぼす
影響は1フィールド走査期間以下に限定される。
【0068】さらに、図11は、正規シフトレジスタの
欠陥検査の動作タイミングの他の例を示している。すな
わち、図示の場合では正規シフトレジスタの欠陥検査は
1フレーム内の1つの垂直帰線期間内において、言い換
えれば1フレーム毎に行われる。各選択回路15のリセ
ット動作やディテクタ14における欠陥検出動作等は図
10に示す場合と同様である。この図11に示す例で
は、正規シフトレジスタ内に何らかの異常が生じた場合
には、その異常に起因するビデオ信号の異常表示は1フ
レーム期間内、すなわち2フィールド走査期間以下に限
定される。これは、上記の例に比べて長くなる可能性が
ある。しかしながら、NTSC方式のインターレース走
査においては、1フレーム期間は33.3msecであ
り、実際上問題とならない程度のものである。
欠陥検査の動作タイミングの他の例を示している。すな
わち、図示の場合では正規シフトレジスタの欠陥検査は
1フレーム内の1つの垂直帰線期間内において、言い換
えれば1フレーム毎に行われる。各選択回路15のリセ
ット動作やディテクタ14における欠陥検出動作等は図
10に示す場合と同様である。この図11に示す例で
は、正規シフトレジスタ内に何らかの異常が生じた場合
には、その異常に起因するビデオ信号の異常表示は1フ
レーム期間内、すなわち2フィールド走査期間以下に限
定される。これは、上記の例に比べて長くなる可能性が
ある。しかしながら、NTSC方式のインターレース走
査においては、1フレーム期間は33.3msecであ
り、実際上問題とならない程度のものである。
【0069】ところで、本発明は上記実施例に限定され
るものではなく、以下のように実施してもよい。 (1)図12に示すように、正規シフトレジスタRSRn-
1,RSRn及びスペアシフトレジスタSSRn-1,SSRnの入力
側にそれぞれトランスミッションゲート61,62を設
ける。そして、制御信号SW Aを停止制御信号KS1 として
流用し、トランスミッションゲート61のオンオフ制御
を行わせる。また、制御信号SW Bの反転信号を停止制御
信号KS2 として用い、トランスミッションゲート62の
オンオフ制御を行わせる。これにより、前記シフトレジ
スタRSRn-2から移動してきたシリアルデータは、不要な
シフトレジスタRSRn-1, RSRn(またはスペアシフトレジ
スタSSRn-1, SSRn)へ送られなくなる。この結果、不要
なシフトレジスタのシフト動作を省略でき、電力消費の
低減に起用することができる。
るものではなく、以下のように実施してもよい。 (1)図12に示すように、正規シフトレジスタRSRn-
1,RSRn及びスペアシフトレジスタSSRn-1,SSRnの入力
側にそれぞれトランスミッションゲート61,62を設
ける。そして、制御信号SW Aを停止制御信号KS1 として
流用し、トランスミッションゲート61のオンオフ制御
を行わせる。また、制御信号SW Bの反転信号を停止制御
信号KS2 として用い、トランスミッションゲート62の
オンオフ制御を行わせる。これにより、前記シフトレジ
スタRSRn-2から移動してきたシリアルデータは、不要な
シフトレジスタRSRn-1, RSRn(またはスペアシフトレジ
スタSSRn-1, SSRn)へ送られなくなる。この結果、不要
なシフトレジスタのシフト動作を省略でき、電力消費の
低減に起用することができる。
【0070】(2)正規シフトレジスタRSR1〜RSRmに対
して、2組以上のスペアシフトレジスタを設けた構成で
もよい。図13に、正規シフトレジスタRSR1〜RSRmに対
して、2組のスペアシフトレジスタ(SSRa1 〜SSRam と
SSRn1 〜SSRbm )を設けた実施例を示す。
して、2組以上のスペアシフトレジスタを設けた構成で
もよい。図13に、正規シフトレジスタRSR1〜RSRmに対
して、2組のスペアシフトレジスタ(SSRa1 〜SSRam と
SSRn1 〜SSRbm )を設けた実施例を示す。
【0071】正規シフトレジスタRSRn-1にはディテクタ
14aが設けられ(判定信号DE OUTa )、スペアシフト
レジスタRSRan-1 にはディテクタ14bが設けられてい
る。選択回路・トランスミッションゲート71内には、
図2におけるトランスミッションゲート11,12に対
応する3つのトランスミッションゲート(図示省略)
と、図14に示す選択回路15とが設けられている。
14aが設けられ(判定信号DE OUTa )、スペアシフト
レジスタRSRan-1 にはディテクタ14bが設けられてい
る。選択回路・トランスミッションゲート71内には、
図2におけるトランスミッションゲート11,12に対
応する3つのトランスミッションゲート(図示省略)
と、図14に示す選択回路15とが設けられている。
【0072】図14に示す選択回路15は、2つのバー
RバーSフリップフロップ71,72と各NOR73〜
77と各インバータ78〜81とから構成されている。 (3)ドライバ内蔵型ではないTFT−LCDに適用す
ることもできる。
RバーSフリップフロップ71,72と各NOR73〜
77と各インバータ78〜81とから構成されている。 (3)ドライバ内蔵型ではないTFT−LCDに適用す
ることもできる。
【0073】(4)データドライバ3のみならずゲート
ドライバ2に適用することもできる。すなわち、シフト
レジスタ5と同様の構成のシフトレジスタをゲートドラ
イバ2に設けるようにしてもよい。
ドライバ2に適用することもできる。すなわち、シフト
レジスタ5と同様の構成のシフトレジスタをゲートドラ
イバ2に設けるようにしてもよい。
【0074】(5)ディテクタ14及び選択回路15を
シフトレジスタ5に内蔵せず、チップ外に設けるように
してもよい。 (6)デビオラインVLを複数本設けて負荷が少なくなる
ようにしてもよい。
シフトレジスタ5に内蔵せず、チップ外に設けるように
してもよい。 (6)デビオラインVLを複数本設けて負荷が少なくなる
ようにしてもよい。
【0075】(7)シフトレジスタ5だけを単独で使用
してもよい。この場合、オンチップで欠陥検査及び冗長
切替を行うことが可能なシリアル入力シリアルパラレル
出力型シフトレジスタを簡単な構成によって実現するこ
とができる。
してもよい。この場合、オンチップで欠陥検査及び冗長
切替を行うことが可能なシリアル入力シリアルパラレル
出力型シフトレジスタを簡単な構成によって実現するこ
とができる。
【0076】
【発明の効果】以上のように、正規及びシフトシフトレ
ジスタを有するシフトレジスタおいて、各系列のシフト
レジスタのシフト動作の異常を検知する検知手段を設
け、その検知結果に基づいて正常な正規シフトレジスタ
を選択して出力するように構成したことにより、オンチ
ップで欠陥検査及び冗長切替を行うことが可能なシリア
ル入力シリアルパラレル出力データ出力型シフトレジス
タを実現することができる。これにより、事前の欠陥検
査工程を省略でき、製造コストの低減が図られ、さら
に、製造歩留りの低下を抑制することができる。
ジスタを有するシフトレジスタおいて、各系列のシフト
レジスタのシフト動作の異常を検知する検知手段を設
け、その検知結果に基づいて正常な正規シフトレジスタ
を選択して出力するように構成したことにより、オンチ
ップで欠陥検査及び冗長切替を行うことが可能なシリア
ル入力シリアルパラレル出力データ出力型シフトレジス
タを実現することができる。これにより、事前の欠陥検
査工程を省略でき、製造コストの低減が図られ、さら
に、製造歩留りの低下を抑制することができる。
【0077】また、本発明における駆動回路の駆動方法
においては、表示装置の表示動作中にシフトレジスタ内
で生じた異常を垂直帰線期間内に検出し、正常なシフト
レジスタを自動的に選択するように制御されるため、使
用状態における欠陥や異常状態の発生によっても正常な
駆動動作が損なわれることのない信頼性の高い駆動回路
の駆動方法を実現することができる。
においては、表示装置の表示動作中にシフトレジスタ内
で生じた異常を垂直帰線期間内に検出し、正常なシフト
レジスタを自動的に選択するように制御されるため、使
用状態における欠陥や異常状態の発生によっても正常な
駆動動作が損なわれることのない信頼性の高い駆動回路
の駆動方法を実現することができる。
【図1】本発明の駆動方法が実現されるドライバ内蔵型
TFT−LCDの具体例を示すブロック図。
TFT−LCDの具体例を示すブロック図。
【図2】図1に示すドライバ内蔵型TFT−LCDの要
部回路図。
部回路図。
【図3】図1に示すディテクタ14の具体例を示す回路
図。
図。
【図4】図1に示すディテクタ14の別の具体例を示す
回路図。
回路図。
【図5】図1に示す選択回路15の具体例を示す回路
図。
図。
【図6】図1に示すアナログスイッチ4、出力セレクタ
13、正規シフトレジスタRSRn-1、スペアシフトレジス
タSSRn-1の内部回路を示す回路図。
13、正規シフトレジスタRSRn-1、スペアシフトレジス
タSSRn-1の内部回路を示す回路図。
【図7】図1に示すクロックインバータ51の内部回路
を示す回路図。
を示す回路図。
【図8】図1に示す駆動回路の動作を説明するためのタ
イムチャート。
イムチャート。
【図9】図1に示す駆動回路の他の動作を説明するため
のタイムチャート。
のタイムチャート。
【図10】一実施例の動作を説明するためのタイムチャ
ートである。
ートである。
【図11】一実施例の動作を説明するためのタイムチャ
ートである。
ートである。
【図12】本発明の駆動方法が適用される他の実施例の
ドライバ内蔵型TFT−LCDの要部回路図。
ドライバ内蔵型TFT−LCDの要部回路図。
【図13】本発明の駆動方法が適用される他のドライバ
内蔵型TFT−LCDの要部回路図。
内蔵型TFT−LCDの要部回路図。
【図14】図11に示す選択回路15の具体例を示す回
路図。
路図。
2…ゲートドライバ 3…データドライバ 4…アナログスイッチ 11,12…トランスミッションゲート 13…出力セレクタ 14…ディテクタ 15…選択回路 RSR1〜RSRm…正規シフトレジスタ SSR1〜SSRm…スペアシフトレジスタ D1〜Dn…データ線 G1〜Gn…走査線 VL…ビデオライン GC…画素セル
Claims (9)
- 【請求項1】 シリーズに接続された複数の正規シフト
レジスタ(RSR1…RSRn-1,RSRn…RSRm)と、 その正規シフトレジスタに対応してシリーズに接続され
た複数のスペアシフトレジスタ(SSR1…SSRn-1, SSRn…
SSRm)と、 各正規シフトレジスタが正常なシフト動作を行うかどう
かを検知する検知手段(14,15)と、 その検知手段の検知結果に基づいて、正規シフトレジス
タまたはスペアシフトレジスタのいずれか一方を選択
し、そのシリアル出力を次段の正規シフトレジスタ及び
スペアシフトレジスタへ出力するシリアル出力選択手段
(15,11,12)と、 前記検知手段の検知結果に基づいて、正規シフトレジス
タまたはスペアシフトレジスタのいずれか一方を選択
し、そのパラレル出力を外部へ出力するパラレル出力選
択手段(13)と、を備えたことを特徴とするシフトレ
ジスタ。 - 【請求項2】 請求項1に記載のシフトレジスタにおい
て、前記正規シフトレジスタとスペアシフトレジスタと
シリアル出力選択手段とパラレル出力選択手段とをワン
チップ上に形成し、検知手段だけを当該ワンチップの外
部に設けたことを特徴とするシフトレジスタ。 - 【請求項3】 スイッチ素子としてTFTを用いた画素
セル(GC) に接続された複数のデータ線(Dl 〜Dn )
と、 請求項1または請求項2に記載のシフトレジスタと、請
求項1または請求項2に記載のシフトレジスタのパラレ
ル出力によってオンオフ制御されてビデオライン(VL)
からのビデオ信号を各データ線(Dl 〜Dn )に転送す
るサンプリングトランジスタ群から成るアナログスイッ
チ(4)とから構成されるデータドライバ(3)とを備
えたことを特徴とするアクティブマトリクス方式TFT
−LCD。 - 【請求項4】 スイッチ素子としてTFTを用いた画素
セル(GC)に接続された複数の走査線(Gl 〜Gn )
と、 請求項1または請求項2に記載のシフトレジスタを備え
たゲートドライバ(2)とを備えたことを特徴とするア
クティブマトリクス方式TFT−LCD。 - 【請求項5】 スイッチ素子としてTFTを用いた画素
セル(GC)に接続された複数のデータ線(D1 〜Dn )
及び走査線(G1 〜Gn )と、 請求項1または請求項2に記載のシフトレジスタと、請
求項1または請求項2に記載のシフトレジスタのパラレ
ル出力によってオンオフ制御されたビデオライン(VL)
からのビデオ信号を各データ線(D1 〜Dn )に転送す
るサンプリングトランジスタ群から成るアナログスイッ
チ(4)とから構成されるデータドライバ(3)と、 請求項1または請求項2に記載のシフトレジスタを備え
たゲートドライバ(2)とを備えたことを特徴とするア
クティブマトリクス方式TFT−LCD。 - 【請求項6】 シリーズに接続された複数の正規シフト
レジスタ(RSR1…RSRn-1, RSRn…RSRm)とその正規シフ
トレジスタに対応してシリーズに接続された複数のスペ
アシフトレジスタ(SSR1…SSRn-1, SSRn…SSRm) と、 各正規シフトレジスタが正常なシフト動作を行うかどう
かを検知する検知手段(14,15)と、 その検知手段の検知結果に基づいて、正規シフトレジス
タまたはスペアシフトレジスタのいずれか一方を選択
し、そのシリアル出力を次段の正規シフトレジスタ及び
スペアシフトレジスタへ出力するシリアル出力選択手段
(15,11,12)と、 前記検知手段の検知結果に基づいて、正規シフトレジス
タまたはスペアシフトレジスタのいずれか一方を選択
し、そのパラレル出力を表示装置の各画素に接続された
複数のデータ線または走査線に出力するパラレル出力選
択手段(13)とを備えたシフトレジスタを有する駆動
回路の駆動方法であって、 前記表示装置の各画素の走査時における垂直帰線期間内
に、前記検知手段による異常検知動作を行い、検知結果
に基づいて正常な前記シフトレジスタの選択動作を行う
ことを特徴とする、駆動回路の駆動方法。 - 【請求項7】 前記シフトレジスタの異常検知動作及び
選択動作は、各垂直帰線期間毎に行われることを特徴と
する、請求項6に記載の駆動回路の駆動方法。 - 【請求項8】 前記シフトレジスタの異常検出動作及び
選択動作は、1つおきの垂直帰線期間内に行われること
を特徴とする、請求項6に記載の駆動回路の駆動方法。 - 【請求項9】 前記シリアル出力選択手段及び前記パラ
レル出力選択手段は、前記正規シフトレジスタまたは前
記スペアシフトレジスタの何れか一方を選択する選択信
号をホールドするフリップフロップ回路を有しており、 前記垂直帰線期間内において前記フリップフロップ回路
のホールド状態をリセットした後、前記シフトレジスタ
の異常検出動作及び再選択動作を行うことを特徴とす
る、請求項6に記載の駆動回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6266602A JPH07199876A (ja) | 1993-11-29 | 1994-10-31 | シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-298512 | 1993-11-29 | ||
JP29851293 | 1993-11-29 | ||
JP6266602A JPH07199876A (ja) | 1993-11-29 | 1994-10-31 | シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07199876A true JPH07199876A (ja) | 1995-08-04 |
Family
ID=26547504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6266602A Pending JPH07199876A (ja) | 1993-11-29 | 1994-10-31 | シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07199876A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100581213B1 (ko) * | 1999-04-27 | 2006-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 쉬프트레지스터 |
JP2006343746A (ja) * | 2005-06-07 | 2006-12-21 | Samsung Electronics Co Ltd | 表示装置 |
JP2007057637A (ja) * | 2005-08-23 | 2007-03-08 | Tohoku Pioneer Corp | 表示パネルの駆動装置および駆動方法 |
JP2020160026A (ja) * | 2019-03-28 | 2020-10-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN113870749A (zh) * | 2021-09-27 | 2021-12-31 | 厦门天马显示科技有限公司 | 显示面板及其驱动方法、显示装置 |
-
1994
- 1994-10-31 JP JP6266602A patent/JPH07199876A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100581213B1 (ko) * | 1999-04-27 | 2006-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 쉬프트레지스터 |
JP2006343746A (ja) * | 2005-06-07 | 2006-12-21 | Samsung Electronics Co Ltd | 表示装置 |
JP2007057637A (ja) * | 2005-08-23 | 2007-03-08 | Tohoku Pioneer Corp | 表示パネルの駆動装置および駆動方法 |
JP2020160026A (ja) * | 2019-03-28 | 2020-10-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
CN113870749A (zh) * | 2021-09-27 | 2021-12-31 | 厦门天马显示科技有限公司 | 显示面板及其驱动方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6362643B1 (en) | Apparatus and method for testing driving circuit in liquid crystal display | |
JP3385301B2 (ja) | データ信号線駆動回路および画像表示装置 | |
KR100516238B1 (ko) | 표시 장치 | |
JP3989756B2 (ja) | 表示装置およびその走査回路検査方法 | |
US7019726B2 (en) | Power consumption of display apparatus during still image display mode | |
JPH08101669A (ja) | 表示装置駆動回路 | |
WO2010041649A1 (ja) | 表示装置及びその駆動方法 | |
EP1421433B1 (en) | Liquid crystal display with redundant column drive circuitry | |
JP2002032053A (ja) | データドライバ及びそれを用いた表示装置 | |
US8077132B2 (en) | Flat display device and method of driving the same | |
US7675499B2 (en) | Display device | |
JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式tft−lcd並びに駆動回路の駆動方法 | |
JPH0850796A (ja) | シフトレジスタおよび表示装置 | |
JP2002082659A (ja) | 液晶表示装置 | |
JPH07199872A (ja) | 液晶表示装置 | |
JP4605199B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2000276110A (ja) | 液晶表示装置 | |
JP2003108031A (ja) | 表示装置 | |
JP2000089191A (ja) | 液晶表示装置 | |
JP4610440B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
JPH07152346A (ja) | アクティブマトリックス方式tft−lcd | |
JP2006154496A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2007052088A (ja) | 表示装置 | |
JP4080057B2 (ja) | 液晶表示装置の検査方法 | |
JP2002091388A (ja) | 液晶表示装置 |