JP2003060151A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003060151A JP2003060151A JP2001244840A JP2001244840A JP2003060151A JP 2003060151 A JP2003060151 A JP 2003060151A JP 2001244840 A JP2001244840 A JP 2001244840A JP 2001244840 A JP2001244840 A JP 2001244840A JP 2003060151 A JP2003060151 A JP 2003060151A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- capacitor
- semiconductor chip
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4801—Structure
- H01L2224/48011—Length
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップの平面サイズを増大することな
く放射ノイズを効果的に低減することのできる半導体装
置を提供することを課題とする。 【解決手段】 回路ブロックと電源ラインと接地ライン
とを有する半導体チップ1の上に、回路ブロックに接続
されるノイズ低減用コンデンサが形成されたコンデンサ
チップ10を積層して搭載する。また、コンデンサチッ
プ10と半導体チップ1との間にボンディングワイヤ1
2を往復して設けることにより、電源ライン又は接地ラ
インに接続したインダクタ16を形成する。
く放射ノイズを効果的に低減することのできる半導体装
置を提供することを課題とする。 【解決手段】 回路ブロックと電源ラインと接地ライン
とを有する半導体チップ1の上に、回路ブロックに接続
されるノイズ低減用コンデンサが形成されたコンデンサ
チップ10を積層して搭載する。また、コンデンサチッ
プ10と半導体チップ1との間にボンディングワイヤ1
2を往復して設けることにより、電源ライン又は接地ラ
インに接続したインダクタ16を形成する。
Description
【0001】
【発明の属する技術分野】本発明は一般的に半導体装置
に係り、特に不要輻射が低減された半導体装置に関す
る。
に係り、特に不要輻射が低減された半導体装置に関す
る。
【0002】車載用IC等の半導体装置は、半導体装置
から放射されるノイズである不要輻射が特に問題視され
るため、不要輻射を低減する対策が求められている。
から放射されるノイズである不要輻射が特に問題視され
るため、不要輻射を低減する対策が求められている。
【0003】
【従来の技術】ICから放射されるノイズを低減する手
法として、従来はIC内の電源−GND(接地)間にバ
イパスコンデンサ(パスコン)を挿入していた。パスコ
ンを挿入した構成としては、図1に示す構成と図2に示
す構成とがある。
法として、従来はIC内の電源−GND(接地)間にバ
イパスコンデンサ(パスコン)を挿入していた。パスコ
ンを挿入した構成としては、図1に示す構成と図2に示
す構成とがある。
【0004】図1に示す構成では、半導体チップ1と基
板2上のボンディングパッド(電極端子)3との間にパ
スコン4が取り付けられている。パスコン4は、電源端
子(Vcc)に相当するボンディングパッド3と接地端
子(Vss)に相当するボンディングパッド3との間を
バイパスすることによりノイズを除去している。なお、
図1において、半導体チップ1の中央部分に正方形にて
示された領域は、半導体チップ1に形成された回路ブロ
ックを示しており、図1に示す例では4つの回路ブロッ
クA,B,C,Dが形成されている。パスコン4は、例
えば実装基板2の表面に形成された溝内に挿入されて取
り付けられる。なお、図1において、半導体チップ1の
電極パッド1aと基板2のボンディングパッド3とはボ
ンディングワイヤ5により接続されている。
板2上のボンディングパッド(電極端子)3との間にパ
スコン4が取り付けられている。パスコン4は、電源端
子(Vcc)に相当するボンディングパッド3と接地端
子(Vss)に相当するボンディングパッド3との間を
バイパスすることによりノイズを除去している。なお、
図1において、半導体チップ1の中央部分に正方形にて
示された領域は、半導体チップ1に形成された回路ブロ
ックを示しており、図1に示す例では4つの回路ブロッ
クA,B,C,Dが形成されている。パスコン4は、例
えば実装基板2の表面に形成された溝内に挿入されて取
り付けられる。なお、図1において、半導体チップ1の
電極パッド1aと基板2のボンディングパッド3とはボ
ンディングワイヤ5により接続されている。
【0005】一方、図2に示す構成では、半導体チップ
1内にパスコン6が形成されている。パスコン6は、半
導体チップ1の製造工程において形成可能な金属酸化膜
によるコンデンサ(MOS容量)である。パスコン6
は、半導体チップ1内に形成された回路に接続される電
源ライン(Vcc配線)8と接地ライン(Vss配線)
9との間をバイパスすることによりノイズを除去してい
る。
1内にパスコン6が形成されている。パスコン6は、半
導体チップ1の製造工程において形成可能な金属酸化膜
によるコンデンサ(MOS容量)である。パスコン6
は、半導体チップ1内に形成された回路に接続される電
源ライン(Vcc配線)8と接地ライン(Vss配線)
9との間をバイパスすることによりノイズを除去してい
る。
【0006】
【発明が解決しようとする課題】半導体装置から放射さ
れる放射ノイズは、パスコンによりバイパスされる回路
により形成される電流ループの面積に比例して大きくな
る。図1に示す従来の構成では、電流ループの面積が比
較的大きいため、ノイズ低減効果が低いという問題があ
る。すなわち、図1に示す構成では、パスコン4が基板
2の電源端子と接地端子との間に接続されているため、
図中矢印で示すように電流ループは電源端子から接地端
子までの間の回路を含むループとなり、電流ループの面
積が大きくなる。また、パスコン4として単体のコンデ
ンサを基板2に取り付けるため、部品点数が増えて製造
コストが増大するという問題もある。
れる放射ノイズは、パスコンによりバイパスされる回路
により形成される電流ループの面積に比例して大きくな
る。図1に示す従来の構成では、電流ループの面積が比
較的大きいため、ノイズ低減効果が低いという問題があ
る。すなわち、図1に示す構成では、パスコン4が基板
2の電源端子と接地端子との間に接続されているため、
図中矢印で示すように電流ループは電源端子から接地端
子までの間の回路を含むループとなり、電流ループの面
積が大きくなる。また、パスコン4として単体のコンデ
ンサを基板2に取り付けるため、部品点数が増えて製造
コストが増大するという問題もある。
【0007】図2に示す構成では、半導体チップ1内に
コンデンサを形成してパスコンとしたものであり、電流
ループの面積は図1に示す構成における電流ループより
小さい。ここで、半導体チップ1内に形成されるパスコ
ン6は、トランジスタ構造を有するMOS容量として形
成されるが、MOS容量はトランジスタ領域には形成す
ることが出来ない。そこで、パスコン6は、半導体チッ
プ1内の配線領域や空き領域に配置する必要がある。
コンデンサを形成してパスコンとしたものであり、電流
ループの面積は図1に示す構成における電流ループより
小さい。ここで、半導体チップ1内に形成されるパスコ
ン6は、トランジスタ構造を有するMOS容量として形
成されるが、MOS容量はトランジスタ領域には形成す
ることが出来ない。そこで、パスコン6は、半導体チッ
プ1内の配線領域や空き領域に配置する必要がある。
【0008】したがって、ある程度の大きさの容量を有
するパスコンを半導体チップ1内に形成する場合、パス
コン6を形成するための領域を設けなければならず、チ
ップサイズが大きくなるという問題がある。また、配線
容量増大によるスピード性能の劣化や、歩留まり低下に
よるコスト増大という問題も発生する。
するパスコンを半導体チップ1内に形成する場合、パス
コン6を形成するための領域を設けなければならず、チ
ップサイズが大きくなるという問題がある。また、配線
容量増大によるスピード性能の劣化や、歩留まり低下に
よるコスト増大という問題も発生する。
【0009】更に、半導体チップ内にパスコンを形成す
る場合、どの程度の容量のパスコンをどの回路ブロック
に対して設けたら効果的であるかということを設計の段
階で正確に知ることがない。すなわち、半導体チップを
試作後で、実際にどの回路ブロックからノイズが多く放
射されているかを測定したうえで、挿入するパスコンの
容量を正確に決定する。このため、パスコンを配置する
箇所の変更や容量値の変更等のリメイクが必要となり、
結果として半導体装置の開発期間が長くなるという問題
がある。
る場合、どの程度の容量のパスコンをどの回路ブロック
に対して設けたら効果的であるかということを設計の段
階で正確に知ることがない。すなわち、半導体チップを
試作後で、実際にどの回路ブロックからノイズが多く放
射されているかを測定したうえで、挿入するパスコンの
容量を正確に決定する。このため、パスコンを配置する
箇所の変更や容量値の変更等のリメイクが必要となり、
結果として半導体装置の開発期間が長くなるという問題
がある。
【0010】本発明は上記の点に鑑みてなされたもので
あり、半導体チップの平面サイズを増大することなく放
射ノイズを効果的に低減することのできる半導体装置を
提供することを目的とする。
あり、半導体チップの平面サイズを増大することなく放
射ノイズを効果的に低減することのできる半導体装置を
提供することを目的とする。
【0011】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【0012】請求項1記載の発明は、半導体装置であっ
て、回路ブロックと電源ラインと接地ラインとを有する
半導体チップと、前記回路ブロックに接続されるノイズ
低減用コンデンサが形成されたコンデンサチップとを有
し、前記コンデンサチップは前記半導体チップに積層さ
れたことを特徴とするものである。
て、回路ブロックと電源ラインと接地ラインとを有する
半導体チップと、前記回路ブロックに接続されるノイズ
低減用コンデンサが形成されたコンデンサチップとを有
し、前記コンデンサチップは前記半導体チップに積層さ
れたことを特徴とするものである。
【0013】請求項1記載の発明によれば、半導体チッ
プに別部品としてコンデンサチップを積層するので、半
導体チップにノイズ低減用のコンデンサを設ける必要は
なく、また、半導体チップが搭載される基板にノイズ低
減用のコンデンサを設ける必要もない。したがって、半
導体装置の水平面積を増大することなく所望の容量のコ
ンデンサを半導体チップに接続することができ、半導体
チップの回路から放射されるノイズを低減することがで
きる。
プに別部品としてコンデンサチップを積層するので、半
導体チップにノイズ低減用のコンデンサを設ける必要は
なく、また、半導体チップが搭載される基板にノイズ低
減用のコンデンサを設ける必要もない。したがって、半
導体装置の水平面積を増大することなく所望の容量のコ
ンデンサを半導体チップに接続することができ、半導体
チップの回路から放射されるノイズを低減することがで
きる。
【0014】請求項2記載の発明は、請求項1記載の半
導体装置であって、前記半導体チップには複数の回路ブ
ロックが形成され、前記コンデンサチップは前記回路ブ
ロックに対応して複数のコンデンサを有することを特徴
とするものである。
導体装置であって、前記半導体チップには複数の回路ブ
ロックが形成され、前記コンデンサチップは前記回路ブ
ロックに対応して複数のコンデンサを有することを特徴
とするものである。
【0015】請求項2記載の発明によれば、コンデンサ
チップに複数のコンデンサが形成されるため、複数の回
路ブロックに対して別個にコンデンサを接続することが
できる。
チップに複数のコンデンサが形成されるため、複数の回
路ブロックに対して別個にコンデンサを接続することが
できる。
【0016】請求項3記載の発明は、請求項1記載の半
導体装置であって、前記半導体チップには複数の回路ブ
ロックが形成され、前記コンデンサチップは前記回路ブ
ロックに対応して複数個設けられることを特徴とするも
のである。
導体装置であって、前記半導体チップには複数の回路ブ
ロックが形成され、前記コンデンサチップは前記回路ブ
ロックに対応して複数個設けられることを特徴とするも
のである。
【0017】請求項3記載の発明によれば、複数のコン
デンサチップを半導体チップに積層して設けるため、複
数の回路ブロックに対して別個にコンデンサを接続する
ことができる。
デンサチップを半導体チップに積層して設けるため、複
数の回路ブロックに対して別個にコンデンサを接続する
ことができる。
【0018】請求項4記載の発明は、請求項1乃至3の
うちいずれか一項記載の半導体装置であって、前記半導
体チップは、前記電源ライン又は前記接地ラインから前
記回路ブロックへの接続ライン上に設けられた第1の電
源パッドを有し、前記コンデンサチップはコンデンサに
接続された第2の電極パッドを有し、前記コンデンサチ
ップの第2の電極パッドはボンディングワイヤにより前
記半導体チップの第1の電極パッドに電気的に接続され
たことを特徴とするものである。
うちいずれか一項記載の半導体装置であって、前記半導
体チップは、前記電源ライン又は前記接地ラインから前
記回路ブロックへの接続ライン上に設けられた第1の電
源パッドを有し、前記コンデンサチップはコンデンサに
接続された第2の電極パッドを有し、前記コンデンサチ
ップの第2の電極パッドはボンディングワイヤにより前
記半導体チップの第1の電極パッドに電気的に接続され
たことを特徴とするものである。
【0019】請求項4記載の発明によれば、既存のワイ
ヤボンディングを用いて容易にコンデンサチップを半導
体チップ上に積層して搭載することができる。
ヤボンディングを用いて容易にコンデンサチップを半導
体チップ上に積層して搭載することができる。
【0020】請求項5記載の発明は、請求項1乃至3の
うちいずれか一項記載の半導体装置であって、前記半導
体チップは、前記電源ライン又は前記接地ラインから前
記回路ブロックへの接続ライン上に設けられた第1の電
源パッドを有し、前記コンデンサチップはコンデンサに
接続された第2の電極パッドを有し、前記コンデンサチ
ップはフリップチップボンディングにより前記半導体チ
ップの第1の電極パッドに接続されたことを特徴とする
ものである。
うちいずれか一項記載の半導体装置であって、前記半導
体チップは、前記電源ライン又は前記接地ラインから前
記回路ブロックへの接続ライン上に設けられた第1の電
源パッドを有し、前記コンデンサチップはコンデンサに
接続された第2の電極パッドを有し、前記コンデンサチ
ップはフリップチップボンディングにより前記半導体チ
ップの第1の電極パッドに接続されたことを特徴とする
ものである。
【0021】請求項5記載の発明によれば、既存のフリ
ップチップボンディングにより容易にコンデンサチップ
を半導体チップに積層して固定することができる。ま
た、半導体装置の垂直方向の厚みの増大を抑制すること
ができる。
ップチップボンディングにより容易にコンデンサチップ
を半導体チップに積層して固定することができる。ま
た、半導体装置の垂直方向の厚みの増大を抑制すること
ができる。
【0022】請求項6記載の発明は、請求項1乃至5の
うちいずれか一項記載の半導体装置であって、前記コン
デンサチップのノイズ低減用コンデンサは、MOS容量
により形成されたことを特徴とするものである。
うちいずれか一項記載の半導体装置であって、前記コン
デンサチップのノイズ低減用コンデンサは、MOS容量
により形成されたことを特徴とするものである。
【0023】請求項6記載の発明によれば、既存の半導
体製造技術により容易にコンデンサチップを製造するこ
とができる。
体製造技術により容易にコンデンサチップを製造するこ
とができる。
【0024】請求項7記載の発明は、請求項1乃至6の
うちいずれか一項記載の半導体装置であって、前記半導
体チップは、前記回路ブロックに接続された前記第1の
電極パッド以外の第3の電極パッドを有し、前記コンデ
ンサチップは、コンデンサに接続された前記第2の電極
パッド以外の第4の電極パッドを有し、前記コンデンサ
チップの前記第4の電極パッドと前記半導体チップの前
記第3の電極パッドとをボンディングワイヤにより接続
することにより、前記電源ラインと前記接地ラインとの
少なくとも一方に接続されたインダクタを形成すること
を特徴とするものである。
うちいずれか一項記載の半導体装置であって、前記半導
体チップは、前記回路ブロックに接続された前記第1の
電極パッド以外の第3の電極パッドを有し、前記コンデ
ンサチップは、コンデンサに接続された前記第2の電極
パッド以外の第4の電極パッドを有し、前記コンデンサ
チップの前記第4の電極パッドと前記半導体チップの前
記第3の電極パッドとをボンディングワイヤにより接続
することにより、前記電源ラインと前記接地ラインとの
少なくとも一方に接続されたインダクタを形成すること
を特徴とするものである。
【0025】請求項7記載の発明によれば、電源ライン
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、半導体チップの内部で発生したノイズの高周波成分
を効果的にカットすることができる。その結果、電源ラ
イン又は接地ラインに流出するノイズを減衰させること
ができる。
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、半導体チップの内部で発生したノイズの高周波成分
を効果的にカットすることができる。その結果、電源ラ
イン又は接地ラインに流出するノイズを減衰させること
ができる。
【0026】請求項8記載の発明は、請求項7記載の半
導体装置であって、前記コンデンサチップの前記第4の
電極パッドは複数個設けられ、且つ前記半導体チップの
前記第3の電極パッドは複数個設けられ、前記コンデン
サチップの前記第4の電極パッドと前記半導体チップの
前記第3の電源パッドとをボンディングワイヤにより交
互に順番に接続することにより前記インダクタを形成す
ることを特徴とするものである。
導体装置であって、前記コンデンサチップの前記第4の
電極パッドは複数個設けられ、且つ前記半導体チップの
前記第3の電極パッドは複数個設けられ、前記コンデン
サチップの前記第4の電極パッドと前記半導体チップの
前記第3の電源パッドとをボンディングワイヤにより交
互に順番に接続することにより前記インダクタを形成す
ることを特徴とするものである。
【0027】請求項8記載の発明によれば、インダクタ
を形成するためのボンディングワイヤを直列に複数本設
けることができるため、インダクタンスを増大すること
ができ、より効果的にノイズを減衰させることができ
る。
を形成するためのボンディングワイヤを直列に複数本設
けることができるため、インダクタンスを増大すること
ができ、より効果的にノイズを減衰させることができ
る。
【0028】請求項9記載の発明は、回路ブロックと電
源ラインと接地ラインとを有する第1の半導体チップ
と、該第1の半導体チップの上に積層して搭載された第
2の半導体チップとを有する半導体装置であって、前記
第1の半導体チップは、前記第1の半導体チップ内に形
成された回路から分離された電極パッドを有し、前記第
2の半導体チップは、前記第2の半導体チップ内に形成
された回路から分離された電極パッドを有し、前記第1
の半導体チップの前記電極パッドと前記第2の半導体チ
ップの前記電極とをボンディングワイヤにより接続する
ことにより、前記電源ラインと前記接地ラインとの少な
くとも一方に接続されたインダクタを形成することを特
徴とするものである。
源ラインと接地ラインとを有する第1の半導体チップ
と、該第1の半導体チップの上に積層して搭載された第
2の半導体チップとを有する半導体装置であって、前記
第1の半導体チップは、前記第1の半導体チップ内に形
成された回路から分離された電極パッドを有し、前記第
2の半導体チップは、前記第2の半導体チップ内に形成
された回路から分離された電極パッドを有し、前記第1
の半導体チップの前記電極パッドと前記第2の半導体チ
ップの前記電極とをボンディングワイヤにより接続する
ことにより、前記電源ラインと前記接地ラインとの少な
くとも一方に接続されたインダクタを形成することを特
徴とするものである。
【0029】請求項9記載の発明によれば、電源ライン
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、第1の半導体チップの内部で発生したノイズの高周
波成分を効果的にカットすることができる。その結果、
電源ライン又は接地ラインに流出するノイズを減衰させ
ることができる。
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、第1の半導体チップの内部で発生したノイズの高周
波成分を効果的にカットすることができる。その結果、
電源ライン又は接地ラインに流出するノイズを減衰させ
ることができる。
【0030】請求項10記載の発明は、請求項9記載の
半導体装置であって、前記第1の半導体チップの前記電
極パッドは複数個設けられ、且つ前記第2の半導体チッ
プの前記電極パッドは複数個設けられ、前記第1の半導
体チップの前記電極パッドと前記第2の半導体チップの
前記電極パッドとをボンディングワイヤにより交互に順
番に接続することにより前記インダクタを形成すること
を特徴とするものである。
半導体装置であって、前記第1の半導体チップの前記電
極パッドは複数個設けられ、且つ前記第2の半導体チッ
プの前記電極パッドは複数個設けられ、前記第1の半導
体チップの前記電極パッドと前記第2の半導体チップの
前記電極パッドとをボンディングワイヤにより交互に順
番に接続することにより前記インダクタを形成すること
を特徴とするものである。
【0031】請求項10記載の発明によれば、インダク
タを形成するためのボンディングワイヤを直列に複数本
設けることができるため、インダクタンスを増大するこ
とができ、より効果的にノイズを減衰させることができ
る。
タを形成するためのボンディングワイヤを直列に複数本
設けることができるため、インダクタンスを増大するこ
とができ、より効果的にノイズを減衰させることができ
る。
【発明の実施の形態】次に、本発明の実施例について図
面と共に説明する。
面と共に説明する。
【0032】図3は本発明の第1実施例による半導体装
置の構成を示す図である。図3(a)は半導体装置に組
み込まれた半導体チップの構成を示す平面図であり、図
3(b)は半導体チップの側面図である。なお、図3に
おいて、図1及び図2に示す構成部品と同等な部品には
同じ符号を付し、その説明は省略する。
置の構成を示す図である。図3(a)は半導体装置に組
み込まれた半導体チップの構成を示す平面図であり、図
3(b)は半導体チップの側面図である。なお、図3に
おいて、図1及び図2に示す構成部品と同等な部品には
同じ符号を付し、その説明は省略する。
【0033】本発明の第1実施例による半導体装置は、
半導体チップ1の上にコンデンサチップ10を積層して
設けたものである。コンデンサチップ10は、パスコン
として機能するコンデンサが半導体製造技術を用いて形
成されている。コンデンサチップ10は、半導体チップ
1に比較して小さなサイズであり、半導体チップ1の中
央部分に積層することができる。すなわち、コンデンサ
チップ10は、半導体チップの周辺部分に配列された電
極パッド1aの内側の領域に積層することができる。こ
の領域は半導体チップ1の回路ブロックA,B,C,D
が形成された領域に相当する。
半導体チップ1の上にコンデンサチップ10を積層して
設けたものである。コンデンサチップ10は、パスコン
として機能するコンデンサが半導体製造技術を用いて形
成されている。コンデンサチップ10は、半導体チップ
1に比較して小さなサイズであり、半導体チップ1の中
央部分に積層することができる。すなわち、コンデンサ
チップ10は、半導体チップの周辺部分に配列された電
極パッド1aの内側の領域に積層することができる。こ
の領域は半導体チップ1の回路ブロックA,B,C,D
が形成された領域に相当する。
【0034】コンデンサチップ10には、半導体チップ
1の回路ブロックの数に応じて必要な数のコンデンサが
形成される。図3に示す例では、半導体チップ1の回路
ブロックAと回路ブロックDがパスコンを必要するた
め、これに対応して2つのコンデンサがコンデンサチッ
プ10に形成されている。
1の回路ブロックの数に応じて必要な数のコンデンサが
形成される。図3に示す例では、半導体チップ1の回路
ブロックAと回路ブロックDがパスコンを必要するた
め、これに対応して2つのコンデンサがコンデンサチッ
プ10に形成されている。
【0035】図3(b)に示すように、コンデンサチッ
プ10は、その回路形成面10aを上に向けた状態(フ
ェイスアップ)で、絶縁性接着材等により半導体チップ
1上に固定される。そして、回路形成面に形成された電
極10bは、半導体チップ1の電流路に形成された電極
パッド1bにボンディングワイヤ12により接続され
る。コンデンサチップ10に接続される電極パッド1b
は電極パッド1aの配列とは異なる位置に形成される。
プ10は、その回路形成面10aを上に向けた状態(フ
ェイスアップ)で、絶縁性接着材等により半導体チップ
1上に固定される。そして、回路形成面に形成された電
極10bは、半導体チップ1の電流路に形成された電極
パッド1bにボンディングワイヤ12により接続され
る。コンデンサチップ10に接続される電極パッド1b
は電極パッド1aの配列とは異なる位置に形成される。
【0036】すなわち、電極パッド1bは、電源ライン
8から回路部ブロックA(回路ブロックC)への接続ラ
イン上と、接地ライン9から回路部ブロックA(回路ブ
ロックC)への接続ライン上とに設けられる。電極パッ
ド1bの位置は、電流ループの大きさに影響するため、
なるべく回路ブロックに近い位置が好ましい。
8から回路部ブロックA(回路ブロックC)への接続ラ
イン上と、接地ライン9から回路部ブロックA(回路ブ
ロックC)への接続ライン上とに設けられる。電極パッ
ド1bの位置は、電流ループの大きさに影響するため、
なるべく回路ブロックに近い位置が好ましい。
【0037】以上のように積層された半導体チップ1と
コンデンサチップ10は、基板2上で封止樹脂等により
封止され、基板2の下面に外部接続用端子が設けられて
半導体装置として形成される。
コンデンサチップ10は、基板2上で封止樹脂等により
封止され、基板2の下面に外部接続用端子が設けられて
半導体装置として形成される。
【0038】以上のような構成の半導体装置では、パス
コンを必要とする回路ブロックA及び回路ブロックDに
対してコンデンサチップ10に形成されたコンデンサを
接続することができる。コンデンサチップ10に形成さ
れたコンデンサは、パスコンとして機能して、回路ブロ
ックA及び回路ブロックDからの放射ノイズを低減す
る。
コンを必要とする回路ブロックA及び回路ブロックDに
対してコンデンサチップ10に形成されたコンデンサを
接続することができる。コンデンサチップ10に形成さ
れたコンデンサは、パスコンとして機能して、回路ブロ
ックA及び回路ブロックDからの放射ノイズを低減す
る。
【0039】コンデンサチップ10は半導体チップ10
の中央部分に積層されるため、半導体装置の面積を増大
することはない。また、コンデンサチップ10は半導体
チップとは別個に製造することができるため、コンデン
サの容量を自由に設定することができ、各回路ブロック
に対して最適な容量のパスコンを接続することができ
る。
の中央部分に積層されるため、半導体装置の面積を増大
することはない。また、コンデンサチップ10は半導体
チップとは別個に製造することができるため、コンデン
サの容量を自由に設定することができ、各回路ブロック
に対して最適な容量のパスコンを接続することができ
る。
【0040】さらに、半導体チップ1には電極パッド1
bを設けておくだけでよく、コンデンサチップ10の変
更により、容易にパスコンの容量を変更することができ
る。また、コンデンサチップ1を標準の容量として予め
作製しておき、異なる半導体チップに対して共通に使用
することとしてもよい。
bを設けておくだけでよく、コンデンサチップ10の変
更により、容易にパスコンの容量を変更することができ
る。また、コンデンサチップ1を標準の容量として予め
作製しておき、異なる半導体チップに対して共通に使用
することとしてもよい。
【0041】ここで、コンデンサチップ10の構成につ
いて説明する。コンデンサチップ10は、パスコンとし
て機能するコンデンサが形成されたチップであり、半導
体製造技術により形成される。
いて説明する。コンデンサチップ10は、パスコンとし
て機能するコンデンサが形成されたチップであり、半導
体製造技術により形成される。
【0042】図4はコンデンサチップ10に形成される
コンデンサの一例を電気回路として模式的に表した図で
あり、図5は図4に示すコンデンサの構造を示す図であ
る。図4及び図5に示すように、コンデンサチップ10
に形成されるコンデンサは、トランジスタ構造を有する
MOS容量として構成される。すなわち、P型シリコン
基板上にトランジスタを形成し、そのゲート酸化膜によ
りコンデンサを構成している。したがって、コンデンサ
チップ10は、従来の半導体製造技術により容易に製造
することができる。
コンデンサの一例を電気回路として模式的に表した図で
あり、図5は図4に示すコンデンサの構造を示す図であ
る。図4及び図5に示すように、コンデンサチップ10
に形成されるコンデンサは、トランジスタ構造を有する
MOS容量として構成される。すなわち、P型シリコン
基板上にトランジスタを形成し、そのゲート酸化膜によ
りコンデンサを構成している。したがって、コンデンサ
チップ10は、従来の半導体製造技術により容易に製造
することができる。
【0043】次に、本発明の第2実施例について、図6
を参照しながら説明する。図6は本発明の第2実施例に
よる半導体装置の構成を示す図である。図6(a)は半
導体装置に組み込まれた半導体チップの構成を示す平面
図であり、図6(b)は半導体チップの側面図である。
なお、図6において、図3に示す構成部品と同等な部品
には同じ符号を付し、その説明は省略する。
を参照しながら説明する。図6は本発明の第2実施例に
よる半導体装置の構成を示す図である。図6(a)は半
導体装置に組み込まれた半導体チップの構成を示す平面
図であり、図6(b)は半導体チップの側面図である。
なお、図6において、図3に示す構成部品と同等な部品
には同じ符号を付し、その説明は省略する。
【0044】本実施例では、半導体チップ1は図3に示
す半導体チップ1と同じ構成であるが、コンデンサチッ
プの構成が異なる。本実施例では、コンデンサチップ1
0Aは、各回路ブロックに対して個別に設けられてい
る。また、各コンデンサチップ10Aは、回路形成面1
0Aaを下に向けた状態(フェイスダウン)で、半導体
チップ1に対しフリップチップ実装されている。
す半導体チップ1と同じ構成であるが、コンデンサチッ
プの構成が異なる。本実施例では、コンデンサチップ1
0Aは、各回路ブロックに対して個別に設けられてい
る。また、各コンデンサチップ10Aは、回路形成面1
0Aaを下に向けた状態(フェイスダウン)で、半導体
チップ1に対しフリップチップ実装されている。
【0045】すなわち、各コンデンサチップ10Aは、
電極パッド10Ab上にハンダボール等の突起電極14
を有しており、突起電極14を半導体チップ1の電極パ
ッド1bに接合する。したがって、本実施例では、コン
デンサチップ10Aを半導体チップ1に接続するためボ
ンディングワイヤを必要とせず、図3に示す半導体装置
に比較して、半導体装置の垂直方向の厚みを減少するこ
とができる。
電極パッド10Ab上にハンダボール等の突起電極14
を有しており、突起電極14を半導体チップ1の電極パ
ッド1bに接合する。したがって、本実施例では、コン
デンサチップ10Aを半導体チップ1に接続するためボ
ンディングワイヤを必要とせず、図3に示す半導体装置
に比較して、半導体装置の垂直方向の厚みを減少するこ
とができる。
【0046】なお、本実施例では、コンデンサチップ1
0Aを回路ブロックに対して個別に設けているが、図3
に示すように複数のコンデンサが形成されたコンデンサ
チップとして、これを半導体チップ1に対してフリップ
チップ実装してもよい。
0Aを回路ブロックに対して個別に設けているが、図3
に示すように複数のコンデンサが形成されたコンデンサ
チップとして、これを半導体チップ1に対してフリップ
チップ実装してもよい。
【0047】次に本発明の第3実施例について、図7及
び図8を参照しながら説明する。図7は本発明の第3実
施例による半導体装置の構成を示す図である。図7
(a)は半導体装置に組み込まれた半導体チップの構成
を示す平面図であり、図7(b)は半導体チップの側面
図である。なお、図7において、図3に示す構成部品と
同等な部品には同じ符号を付し、その説明は省略する。
また、図8は図7に示す半導体チップの回路構成を示す
回路図である。
び図8を参照しながら説明する。図7は本発明の第3実
施例による半導体装置の構成を示す図である。図7
(a)は半導体装置に組み込まれた半導体チップの構成
を示す平面図であり、図7(b)は半導体チップの側面
図である。なお、図7において、図3に示す構成部品と
同等な部品には同じ符号を付し、その説明は省略する。
また、図8は図7に示す半導体チップの回路構成を示す
回路図である。
【0048】本実施例では、図3に示すコンデンサチッ
プ10に代えて、コンデンサチップ10Bを使用する。
コンデンサチップ10Bには、コンデンサチップ10と
同様に、複数のコンデンサが形成される。そして、回路
形成面10Baにはコンデンサに接続された電極パッド
10Bbが設けられる。ただし、回路形成面10Baに
は、電極パッド10Bbのほかに電極パッド10Bcが
設けられる。電極パッド10Bcはコンデンサチップ1
0B内の回路には接続されておらず、互いに独立した電
極パッドである。
プ10に代えて、コンデンサチップ10Bを使用する。
コンデンサチップ10Bには、コンデンサチップ10と
同様に、複数のコンデンサが形成される。そして、回路
形成面10Baにはコンデンサに接続された電極パッド
10Bbが設けられる。ただし、回路形成面10Baに
は、電極パッド10Bbのほかに電極パッド10Bcが
設けられる。電極パッド10Bcはコンデンサチップ1
0B内の回路には接続されておらず、互いに独立した電
極パッドである。
【0049】また、本実施例では、図3に示す半導体チ
ップ1に代えて、半導体チップ1Aを使用する。半導体
チップ1Aは基本的に半導体チップ1と構造は同じであ
るが、周囲部分に配列された電極パッド1Aaに加えて
電極パッド1Acが設けられている点が異なる。電極パ
ッド1Acのうち、一つは電源ライン8に接続されてい
るが、他の電極パッド1Acは半導体チップ1A内では
何にも接続されおらず、互いに独立した電極パッドであ
る。
ップ1に代えて、半導体チップ1Aを使用する。半導体
チップ1Aは基本的に半導体チップ1と構造は同じであ
るが、周囲部分に配列された電極パッド1Aaに加えて
電極パッド1Acが設けられている点が異なる。電極パ
ッド1Acのうち、一つは電源ライン8に接続されてい
るが、他の電極パッド1Acは半導体チップ1A内では
何にも接続されおらず、互いに独立した電極パッドであ
る。
【0050】コンデンサチップ10Bは、図3に示す構
成と同様に、半導体チップ1Aに積層される。そして、
コンデンサに接続された電極パッド10Bbは、半導体
チップ1Aの電極1Abにボンディングワイヤ12によ
り接続される。これにより、半導体チップ1Aの回路ブ
ロックに必要なパスコンが接続され、放射ノイズが低減
される。
成と同様に、半導体チップ1Aに積層される。そして、
コンデンサに接続された電極パッド10Bbは、半導体
チップ1Aの電極1Abにボンディングワイヤ12によ
り接続される。これにより、半導体チップ1Aの回路ブ
ロックに必要なパスコンが接続され、放射ノイズが低減
される。
【0051】コンデンサチップによるパスコンの接続
は、図3に示す構成と同様であるが、本実施例では、コ
ンデンサチップ10Bに設けられた電極パッド10Bc
と半導体チップ1Aに設けられた電極パッド1Acとが
ボンディングワイヤ14により接続されている。
は、図3に示す構成と同様であるが、本実施例では、コ
ンデンサチップ10Bに設けられた電極パッド10Bc
と半導体チップ1Aに設けられた電極パッド1Acとが
ボンディングワイヤ14により接続されている。
【0052】図7に示す例では、コンデンサチップ10
Bに4つの電極パッド10Bcが設けられ、これに対応
して半導体チップ1Aに4つの電極パッド1Acが設け
られている。半導体チップ1Aの電極パッド1Acは、
電源端子(Vcc)としての電極パッド1aに対して整
列して配置されている。そして、電源端子(Vcc)と
しての電極パッド1Aaと、コンデンサチップ10Bに
4つの電極パッド10Bcのうち図中一番上側の電極パ
ッド10Bcとがボンディングワイヤ14により接続さ
れる。
Bに4つの電極パッド10Bcが設けられ、これに対応
して半導体チップ1Aに4つの電極パッド1Acが設け
られている。半導体チップ1Aの電極パッド1Acは、
電源端子(Vcc)としての電極パッド1aに対して整
列して配置されている。そして、電源端子(Vcc)と
しての電極パッド1Aaと、コンデンサチップ10Bに
4つの電極パッド10Bcのうち図中一番上側の電極パ
ッド10Bcとがボンディングワイヤ14により接続さ
れる。
【0053】また、一番上側の電極パッド10Bcと、
電源端子(Vcc)としての電極パッド1Aaに最も近
い電極パッド1Acとがボンディングワイヤ14により
接続される。さらに、電源端子(Vcc)としての電極
パッド1Aaに最も近い電極パッド1Acと、コンデン
サチップ10Bの一番上側の電極パッド10Bcの一つ
下の電極パッド10Bcとがボンディングワイヤ14に
より接続される。
電源端子(Vcc)としての電極パッド1Aaに最も近
い電極パッド1Acとがボンディングワイヤ14により
接続される。さらに、電源端子(Vcc)としての電極
パッド1Aaに最も近い電極パッド1Acと、コンデン
サチップ10Bの一番上側の電極パッド10Bcの一つ
下の電極パッド10Bcとがボンディングワイヤ14に
より接続される。
【0054】以上のような接続方法で、半導体チップ1
Aの4つの電極パッド1Acとコンデンサチップ10B
の4つ電極パッド10Bcとがボンディングワイヤで接
続される。ここで、図7の4つの電極パッド10Bcの
一番下側の電極パッド10Bcは、半導体チップ1A内
で電源ライン(Vcc配線)8に接続されている。した
がって、電源端子(Vcc)に相当する電極パッド10
Aaは、8本のボンディングワイヤ14を介して電源ラ
イン8に接続されることとなる。上述の8本のボンディ
ングワイヤ14は、電源ラインに接続されたインダクタ
として作用し、電源ライン上の高周波成分を減衰させて
ノイズを低減する。
Aの4つの電極パッド1Acとコンデンサチップ10B
の4つ電極パッド10Bcとがボンディングワイヤで接
続される。ここで、図7の4つの電極パッド10Bcの
一番下側の電極パッド10Bcは、半導体チップ1A内
で電源ライン(Vcc配線)8に接続されている。した
がって、電源端子(Vcc)に相当する電極パッド10
Aaは、8本のボンディングワイヤ14を介して電源ラ
イン8に接続されることとなる。上述の8本のボンディ
ングワイヤ14は、電源ラインに接続されたインダクタ
として作用し、電源ライン上の高周波成分を減衰させて
ノイズを低減する。
【0055】図8は半導体チップ1A内に形成された回
路を示す。電源端子(Vcc)は、ボンディングワイヤ
14よりなるインダクタ16を介して電源ライン8に接
続される。ボンディングワイヤとして一般的な数十μm
幅の金線を用いた場合、そのインダクタンスは、1mm
当たり1nHである。したがって、10mmのボンディ
ングワイヤでは10nHのインダクタンスしか得られな
い。
路を示す。電源端子(Vcc)は、ボンディングワイヤ
14よりなるインダクタ16を介して電源ライン8に接
続される。ボンディングワイヤとして一般的な数十μm
幅の金線を用いた場合、そのインダクタンスは、1mm
当たり1nHである。したがって、10mmのボンディ
ングワイヤでは10nHのインダクタンスしか得られな
い。
【0056】しかし、本実施例のように、ボンディング
ワイヤ14を、コンデンサチップ上の電極パッド10B
cと半導体チップ1A上の電極パッド1Acとの間を何
回も往復して設けることにより、大きなインダクタンス
を設けることができ、ノイズ低減効果を高めることがで
きる。図7に示す構成では、ボンディングワイヤ4が4
往復してから電源ライン8に接続されるため、8倍の大
きさのインダクタンスを設けることができる。
ワイヤ14を、コンデンサチップ上の電極パッド10B
cと半導体チップ1A上の電極パッド1Acとの間を何
回も往復して設けることにより、大きなインダクタンス
を設けることができ、ノイズ低減効果を高めることがで
きる。図7に示す構成では、ボンディングワイヤ4が4
往復してから電源ライン8に接続されるため、8倍の大
きさのインダクタンスを設けることができる。
【0057】なお、本実施例では、ボンディングワイヤ
14により形成さるインダクタンスを電源ライン側に設
けたが、接地ライン側に設けることとしてもよく、ま
た、電源ライン側と接地ライン側の両方に設けることと
してもよい。
14により形成さるインダクタンスを電源ライン側に設
けたが、接地ライン側に設けることとしてもよく、ま
た、電源ライン側と接地ライン側の両方に設けることと
してもよい。
【0058】また、本実施例では、コンデンサチップ1
0Bに電極パッド10Bcを設けた構成であるが、電極
パッド10Bcを設けるチップはコンデンサチップに限
るものではなく、コンデンサチップ以外の半導体チップ
であってもよい。すなわち、インダクタを設けることに
よるノイズ低減にはパスコンが設けられている必要があ
るが、必ずしも上述の第1及び第2実施例のようにコン
デンサチップを積層してパスコンを設ける構成とする必
要はない。例えば、第1の半導体チップ上の第2の半導
体チップを積層した構成の半導体チップにおいて、第1
の半導体チップと第2の半導体チップとにインダクタ形
成用に電極を形成し、ボンディングワイヤで接続するこ
とでも、上述の実施例のようにインダクタを形成するこ
とができ、ノイズ低減の効果を得ることができる。
0Bに電極パッド10Bcを設けた構成であるが、電極
パッド10Bcを設けるチップはコンデンサチップに限
るものではなく、コンデンサチップ以外の半導体チップ
であってもよい。すなわち、インダクタを設けることに
よるノイズ低減にはパスコンが設けられている必要があ
るが、必ずしも上述の第1及び第2実施例のようにコン
デンサチップを積層してパスコンを設ける構成とする必
要はない。例えば、第1の半導体チップ上の第2の半導
体チップを積層した構成の半導体チップにおいて、第1
の半導体チップと第2の半導体チップとにインダクタ形
成用に電極を形成し、ボンディングワイヤで接続するこ
とでも、上述の実施例のようにインダクタを形成するこ
とができ、ノイズ低減の効果を得ることができる。
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
種々の効果を実現することができる。
【0059】請求項1記載の発明によれば、半導体チッ
プに別部品としてコンデンサチップを積層するので、半
導体チップにノイズ低減用のコンデンサを設ける必要は
なく、また、半導体チップが搭載される基板にノイズ低
減用のコンデンサを設ける必要もない。したがって、半
導体装置の水平面積を増大することなく所望の容量のコ
ンデンサを半導体チップに接続することができ、半導体
チップの回路から放射されるノイズを低減することがで
きる。
プに別部品としてコンデンサチップを積層するので、半
導体チップにノイズ低減用のコンデンサを設ける必要は
なく、また、半導体チップが搭載される基板にノイズ低
減用のコンデンサを設ける必要もない。したがって、半
導体装置の水平面積を増大することなく所望の容量のコ
ンデンサを半導体チップに接続することができ、半導体
チップの回路から放射されるノイズを低減することがで
きる。
【0060】請求項2記載の発明によれば、コンデンサ
チップに複数のコンデンサが形成されるため、複数の回
路ブロックに対して別個にコンデンサを接続することが
できる。
チップに複数のコンデンサが形成されるため、複数の回
路ブロックに対して別個にコンデンサを接続することが
できる。
【0061】請求項3記載の発明によれば、複数のコン
デンサチップを半導体チップに積層して設けるため、複
数の回路ブロックに対して別個にコンデンサを接続する
ことができる。
デンサチップを半導体チップに積層して設けるため、複
数の回路ブロックに対して別個にコンデンサを接続する
ことができる。
【0062】請求項4記載の発明によれば、既存のワイ
ヤボンディングを用いて容易にコンデンサチップを半導
体チップ上に積層して搭載することができる。
ヤボンディングを用いて容易にコンデンサチップを半導
体チップ上に積層して搭載することができる。
【0063】請求項5記載の発明によれば、既存のフリ
ップチップボンディングにより容易にコンデンサチップ
を半導体チップに積層して固定することができる。ま
た、半導体装置の垂直方向の厚みの増大を抑制すること
ができる。
ップチップボンディングにより容易にコンデンサチップ
を半導体チップに積層して固定することができる。ま
た、半導体装置の垂直方向の厚みの増大を抑制すること
ができる。
【0064】請求項6記載の発明によれば、既存の半導
体製造技術により容易にコンデンサチップを製造するこ
とができる。
体製造技術により容易にコンデンサチップを製造するこ
とができる。
【0065】請求項7記載の発明によれば、電源ライン
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、半導体チップの内部で発生したノイズの高周波成分
を効果的にカットすることができる。その結果、電源ラ
イン又は接地ラインに流出するノイズを減衰させること
ができる。
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、半導体チップの内部で発生したノイズの高周波成分
を効果的にカットすることができる。その結果、電源ラ
イン又は接地ラインに流出するノイズを減衰させること
ができる。
【0066】請求項8記載の発明によれば、インダクタ
を形成するためのボンディングワイヤを直列に複数本設
けることができるため、インダクタンスを増大すること
ができ、より効果的にノイズを減衰させることができ
る。
を形成するためのボンディングワイヤを直列に複数本設
けることができるため、インダクタンスを増大すること
ができ、より効果的にノイズを減衰させることができ
る。
【0067】請求項9記載の発明によれば、電源ライン
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、第1の半導体チップの内部で発生したノイズの高周
波成分を効果的にカットすることができる。その結果、
電源ライン又は接地ラインに流出するノイズを減衰させ
ることができる。
と接地ラインとの少なくとも一方に接続されたインダク
タをボンディングワイヤにより容易に形成することがで
き、第1の半導体チップの内部で発生したノイズの高周
波成分を効果的にカットすることができる。その結果、
電源ライン又は接地ラインに流出するノイズを減衰させ
ることができる。
【0068】請求項10記載の発明によれば、インダク
タを形成するためのボンディングワイヤを直列に複数本
設けることができるため、インダクタンスを増大するこ
とができ、より効果的にノイズを減衰させることができ
る。
タを形成するためのボンディングワイヤを直列に複数本
設けることができるため、インダクタンスを増大するこ
とができ、より効果的にノイズを減衰させることができ
る。
【図1】パスコンが組み込まれた従来の半導体装置の一
例の構成を示す平面図である。
例の構成を示す平面図である。
【図2】パスコンが組み込まれた従来の半導体装置の他
の例の構成を示す平面図である。
の例の構成を示す平面図である。
【図3】本発明の第1実施例による半導体装置の構成を
示す図である。
示す図である。
【図4】コンデンサチップに形成されるコンデンサを電
気回路として模式的に表した図である。
気回路として模式的に表した図である。
【図5】図4に示すコンデンサの構造を示す図である。
【図6】本発明の第2実施例による半導体装置の構成を
示す図である。
示す図である。
【図7】本発明の第3実施例による半導体装置の構成を
示す図である。
示す図である。
【図8】図7に示す半導体チップの回路構成を示す回路
図である。
図である。
1 半導体チップ
1a,1b,10b 電極パッド
2 基板
3 ボンディングパッド
5,12, ボンディングワイヤ
8 電源ライン(Vcc配線)
9 接地ライン(Vss配線)
10 コンデンサチップ
10a 回路形成面
14 突起電極
16 インダクタ
Claims (10)
- 【請求項1】 回路ブロックと電源ラインと接地ライン
とを有する半導体チップと、前記回路ブロックに接続さ
れるノイズ低減用コンデンサが形成されたコンデンサチ
ップとを有し、 前記コンデンサチップは前記半導体チップに積層された
ことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置であって、 前記半導体チップには複数の回路ブロックが形成され、
前記コンデンサチップは前記回路ブロックに対応して複
数のコンデンサを有することを特徴とする半導体装置。 - 【請求項3】 請求項1記載の半導体装置であって、 前記半導体チップには複数の回路ブロックが形成され、
前記コンデンサチップは前記回路ブロックに対応して複
数個設けられることを特徴とする半導体装置。 - 【請求項4】 請求項1乃至3のうちいずれか一項記載
の半導体装置であって、 前記半導体チップは、前記電源ライン又は前記接地ライ
ンから前記回路ブロックへの接続ライン上に設けられた
第1の電源パッドを有し、 前記コンデンサチップはコンデンサに接続された第2の
電極パッドを有し、前記コンデンサチップの第2の電極
パッドはボンディングワイヤにより前記半導体チップの
第1の電極パッドに電気的に接続されたことを特徴とす
る半導体装置。 - 【請求項5】 請求項1乃至3のうちいずれか一項記載
の半導体装置であって、 前記半導体チップは、前記電源ライン又は前記接地ライ
ンから前記回路ブロックへの接続ライン上に設けられた
第1の電源パッドを有し、 前記コンデンサチップはコンデンサに接続された第2の
電極パッドを有し、前記コンデンサチップはフリップチ
ップボンディングにより前記半導体チップの第1の電極
パッドに接続されたことを特徴とする半導体装置。 - 【請求項6】 請求項1乃至5のうちいずれか一項記載
の半導体装置であって、 前記コンデンサチップのノイズ低減用コンデンサは、M
OS容量により形成されたことを特徴とする半導体装
置。 - 【請求項7】 請求項1乃至6のうちいずれか一項記載
の半導体装置であって、 前記半導体チップは、前記回路ブロックに接続された前
記第1の電極パッド以外の第3の電極パッドを有し、 前記コンデンサチップは、コンデンサに接続された前記
第2の電極パッド以外の第4の電極パッドを有し、 前記コンデンサチップの前記第4の電極パッドと前記半
導体チップの前記第3の電極パッドとをボンディングワ
イヤにより接続することにより、前記電源ラインと前記
接地ラインとの少なくとも一方に接続されたインダクタ
を形成することを特徴とする半導体装置。 - 【請求項8】 請求項7記載の半導体装置であって、 前記コンデンサチップの前記第4の電極パッドは複数個
設けられ、且つ前記半導体チップの前記第3の電極パッ
ドは複数個設けられ、 前記コンデンサチップの前記第4の電極パッドと前記半
導体チップの前記第3の電源パッドとをボンディングワ
イヤにより交互に順番に接続することにより前記インダ
クタを形成することを特徴とする半導体装置。 - 【請求項9】 回路ブロックと電源ラインと接地ライン
とを有する第1の半導体チップと、該第1の半導体チッ
プの上に積層して搭載された第2の半導体チップとを有
する半導体装置であって、 前記第1の半導体チップは、前記第1の半導体チップ内
に形成された回路から分離された電極パッドを有し、 前記第2の半導体チップは、前記第2の半導体チップ内
に形成された回路から分離された電極パッドを有し、 前記第1の半導体チップの前記電極パッドと前記第2の
半導体チップの前記電極とをボンディングワイヤにより
接続することにより、前記電源ラインと前記接地ライン
との少なくとも一方に接続されたインダクタを形成する
ことを特徴とする半導体装置。 - 【請求項10】 請求項9記載の半導体装置であって、 前記第1の半導体チップの前記電極パッドは複数個設け
られ、且つ前記第2の半導体チップの前記電極パッドは
複数個設けられ、 前記第1の半導体チップの前記電極パッドと前記第2の
半導体チップの前記電極パッドとをボンディングワイヤ
により交互に順番に接続することにより前記インダクタ
を形成することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001244840A JP2003060151A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置 |
US10/073,316 US6791127B2 (en) | 2001-08-10 | 2002-02-13 | Semiconductor device having a condenser chip for reducing a noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001244840A JP2003060151A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003060151A true JP2003060151A (ja) | 2003-02-28 |
Family
ID=19074704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001244840A Withdrawn JP2003060151A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6791127B2 (ja) |
JP (1) | JP2003060151A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203775A (ja) * | 2004-01-13 | 2005-07-28 | Samsung Electronics Co Ltd | マルチチップパッケージ |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4108633B2 (ja) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
TWI228245B (en) * | 2003-10-17 | 2005-02-21 | Au Optronics Corp | System for integrating a circuit on an isolation layer and method thereof |
JP4366472B2 (ja) * | 2003-11-19 | 2009-11-18 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2005277355A (ja) * | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置 |
JP4587746B2 (ja) * | 2004-08-30 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置 |
US20070145607A1 (en) * | 2005-12-28 | 2007-06-28 | Mathew Ranjan J | System to wirebond power signals to flip-chip core |
US7728362B2 (en) | 2006-01-20 | 2010-06-01 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
US8102062B1 (en) * | 2007-12-28 | 2012-01-24 | Sandisk Technologies Inc. | Optionally bonding either two sides or more sides of integrated circuits |
IN2013CH05121A (ja) | 2013-11-12 | 2015-05-29 | Sandisk Technologies Inc | |
JP6434274B2 (ja) * | 2014-10-27 | 2018-12-05 | ローム株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833952A (ja) * | 1981-08-25 | 1983-02-28 | Toshiba Corp | 回転電機 |
JPH02250038A (ja) * | 1989-03-23 | 1990-10-05 | Seiko Instr Inc | 薄膜トランジスタアレイ |
JPH07307412A (ja) | 1994-05-10 | 1995-11-21 | Sumitomo Metal Ind Ltd | バイパス用コンデンサ搭載積層パッケージ |
JPH08222657A (ja) * | 1995-02-17 | 1996-08-30 | Hitachi Ltd | 半導体集積回路装置 |
JP3432963B2 (ja) * | 1995-06-15 | 2003-08-04 | 沖電気工業株式会社 | 半導体集積回路 |
JPH09293824A (ja) | 1996-04-26 | 1997-11-11 | Shinko Electric Ind Co Ltd | マルチチップモジュール |
SI9600330A (sl) * | 1996-11-11 | 1998-06-30 | KEKO VARICON d.o.o. | Zaščitna komponenta z več funkcijami |
JP3236583B2 (ja) * | 1999-06-24 | 2001-12-10 | ローム株式会社 | 半導体集積回路装置 |
JP3679687B2 (ja) * | 2000-06-08 | 2005-08-03 | 三洋電機株式会社 | 混成集積回路装置 |
-
2001
- 2001-08-10 JP JP2001244840A patent/JP2003060151A/ja not_active Withdrawn
-
2002
- 2002-02-13 US US10/073,316 patent/US6791127B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203775A (ja) * | 2004-01-13 | 2005-07-28 | Samsung Electronics Co Ltd | マルチチップパッケージ |
Also Published As
Publication number | Publication date |
---|---|
US20030047758A1 (en) | 2003-03-13 |
US6791127B2 (en) | 2004-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806017B2 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
US8053278B2 (en) | Multi-chip package type semiconductor device | |
US6232148B1 (en) | Method and apparatus leads-between-chips | |
US6706557B2 (en) | Method of fabricating stacked die configurations utilizing redistribution bond pads | |
US8143727B2 (en) | Adhesive on wire stacked semiconductor package | |
US8350380B2 (en) | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product | |
US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
US20070007643A1 (en) | Semiconductor multi-chip package | |
US8097954B2 (en) | Adhesive layer forming a capacitor dielectric between semiconductor chips | |
US20020096785A1 (en) | Semiconductor device having stacked multi chip module structure | |
US6611434B1 (en) | Stacked multi-chip package structure with on-chip integration of passive component | |
KR100963471B1 (ko) | 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템 | |
JP2013546199A (ja) | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ | |
JP2001223326A (ja) | 半導体装置 | |
US20100102430A1 (en) | Semiconductor multi-chip package | |
US8680686B2 (en) | Method and system for thin multi chip stack package with film on wire and copper wire | |
JP2001250836A (ja) | 半導体装置およびその製造方法 | |
JP2003060151A (ja) | 半導体装置 | |
KR100621547B1 (ko) | 멀티칩 패키지 | |
JP2003188263A (ja) | 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ | |
JP2001156251A (ja) | 半導体装置 | |
JP2001102515A (ja) | 半導体装置 | |
US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
EP1944802A2 (en) | Method for manufacturing a leadframe, packaging method for using the leadframe and semiconductor package product | |
KR20030041528A (ko) | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100205 |