JP4366472B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4366472B2 JP4366472B2 JP2003389483A JP2003389483A JP4366472B2 JP 4366472 B2 JP4366472 B2 JP 4366472B2 JP 2003389483 A JP2003389483 A JP 2003389483A JP 2003389483 A JP2003389483 A JP 2003389483A JP 4366472 B2 JP4366472 B2 JP 4366472B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode group
- semiconductor
- region
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
第1の電極は、第1の半導体素子の外周に沿って複数設けられ、第2の電極は、第1の半導体素子の外周と第1の電極との間に配置され、かつ、前記第1の半導体素子の外周に沿って複数設けられている。
さらに、第1の電極と第3の電極とはワイヤにより電気的に接続され、第2の電極は外部基板等と電気的に接続されるリードにワイヤにより電気的に接続されている。
さらに、第1の半導体素子と第2の半導体素子とは、樹脂により封止されている。
特に、ノイズの影響を大きく受けてしまう可能性のあるワイヤの直下に位置する第1の半導体素子に形成された回路素子に、アナログ回路素子等のノイズの影響を受けやすい回路素子が配置されている場合、このノイズによる影響を、第1の半導体素子の回路素子が大きく受けてしまう可能性があった。
これにより、第1の半導体素子と第2の半導体素子とが搭載された半導体装置の信頼性を大幅に向上させることが可能となる。
図1、および、図2に示すように、本実施例の半導体装置は、第1の半導体素子100と、第1の半導体素子100上に搭載された第2の半導体素子200とを有する。
本実施例では、第1の半導体素子100は、支持体110上に接着剤等により接着されて固定されている。第1の半導体素子100、及び、第2の半導体素子200は、シリコン等を材料とする基板を有し、この基板上に回路素子が形成されている。
第2の半導体素子200は第1の半導体素子100上に搭載されるので、第1の半導体素子100と第2の半導体素子200が搭載された半導体装置を外部基板等に実装する場合、実装面積を大幅に小さくすることが可能となる。
さらに、本実施例では、第2の半導体素子200の大きさは第1の半導体素子100の大きさよりも小さく、第1の半導体素子100の外周103よりも中央側に第2の半導体素子200の外周が位置している。
これにより、第2の半導体素子200の裏面と、第1の半導体素子100の上面とを全面に渡って接着させることが可能となるので、第2の半導体素子200を安定した状態で第1の半導体素子100上に搭載させることが可能となる。
さらに、第1の半導体素子100上には、第2の半導体素子200を包囲するように第1の半導体素子100の外周103に沿って第1の電極群120が配置され、第1の電極群120を包囲するように第1の半導体素子100の外周103に沿って第2の電極群130が配置されている。
本実施例では、第1の電極群120、および、第2の電極群130は、それぞれ第1の半導体素子100の外周103の各辺に沿って形成されている。
さらに、第2の半導体素子200上には、第3の電極群210が形成されている。
第3の電極群210は、第2の半導体素子200に形成された回路素子と電気的に接続されている。
本実施例では、第3の電極群210は半導体素子200の外周の各辺に沿って形成されている。
さらに、第1の電極群120と第3の電極群210とは複数の導電性のワイヤ310により電気的に接続されている。
これにより、第1の半導体素子100に形成された回路素子と、第2の半導体素子200に形成された回路素子とが電気的に接続される。
さらに、第2の電極群130は、外部基板等と電気的に接続されている外部接続用端子400と電気的に接続されている。
これにより、第1の半導体素子100に形成された回路素子とリード400とを電気的に接続させることが可能となる。
本実施例では、リード400は半導体素子100の外周103を包囲するように設けられている。
さらに、第1の半導体素子100は、第1の電極群120に包囲された第1の回路素子領域101と、第1の電極群120を包囲し、かつ、第2の電極群130に包囲された第2の回路素子領域とを備える。
つまり、第1の半導体素子100は、第1の回路素子領域101と、第1の回路素子領域101と外周103との間に位置する第2の回路素子領域102とを備え、第1の回路素子領域101と第2の回路素子領域102との間に第1の電極群120が位置し、第2の回路素子領域102と外周103との間に第2の電極群130が位置している。
さらに、第1の半導体素子100と第2の半導体素子200とは、樹脂500により封止されている。ここで、樹脂500は、ワイヤ310、ワイヤ320、第1の電極群120、第2の電極群130、第3の電極群210の表面を封止している。
これにより、外部からの衝撃等により、それぞれのワイヤが曲がってしまい隣接する他のワイヤと接触する可能性や、湿気の影響をそれぞれのワイヤや電極が受けてしまう可能性を低減させることが可能となる。
ここで、ワイヤ320と接続される部位において、リード400は樹脂500によって封止され、かつ、リード400の一端は樹脂500から露出する。樹脂500から露出した部位において、リード400は外部基板等と接続される。
これにより、第1の半導体素子100と第2の半導体素子200とが搭載された半導体装置の信頼性を大幅に向上させることが可能となる。
さらに、第1の電極群120と第2の電極群130との間に第2の回路素子領域102を設けたことにより、従来では、第2の電極群よりも中央側に配置されていた回路素子の一部を、本実施例の半導体装置では、第2の回路素子領域102に配置することが可能となる。
これにより、第1の電極群120よりも中央側に配置される回路素子の面積を小さくすることが可能となり、第1の電極群120を第2の半導体素子200に近づけることが可能となる。
すなわち、第1の電極群120と第2の半導体素子200との距離を短くすることが可能となる。
さらに、ワイヤ310の長さを短くすることにより、ワイヤ310の高さを低く抑えることも可能となり、樹脂封止された半導体装置の厚さを薄くすることが可能となる。
特に、第1の半導体素子100に比べて第2の半導体素子200が大幅に小さい場合、従来では、第1の半導体素子と第2の半導体素子とを電気的に接続するワイヤが長くなってしまい、樹脂封止の際、樹脂によりワイヤが流れてしまう可能性が高かった。
本実施例では、このような半導体装置、すなわち、第1の半導体素子100に比べて第2の半導体素子200が大幅に小さい半導体装置であっても、ワイヤ310の長さを短くすることが可能となるため、樹脂封止された半導体装置の信頼性を大幅に向上させることが可能となる。
101 第1の回路領域
102 第2の回路領域
110 支持体
120 第1の電極群
130 第2の電極群
200 第2の半導体素子
210 第3の電極群
310 第1のワイヤ
320 第2のワイヤ
400 外部接続用端子
500 樹脂
Claims (9)
- 第1の半導体素子と、
前記第1の半導体素子上に搭載された第2の半導体素子と、
前記第1の半導体素子上に形成され、前記第2の半導体素子を包囲するように前記第1の半導体素子の外周に沿って配置される第1の電極群と、
前記第1の半導体素子上に形成され、前記第1の電極群を包囲するように前記第1の半導体素子の前記外周に沿って配置される第2の電極群と、
前記第2の半導体素子上に形成された第3の電極群と、
前記第1の半導体素子の前記外周を包囲するように配置される複数の外部接続用端子と、
前記第1の電極群と前記第3の電極群とを電気的に接続する複数の第1のワイヤと、
前記第2の電極群と前記複数の外部接続用端子とを電気的に接続する複数の第2のワイヤとを有し、
前記第1の半導体素子は、前記第1の電極群に包囲された第1の回路素子領域と、前記第1の電極群を包囲し、かつ、前記第2の電極群に包囲されて前記第1の電極群と前記第2の電極群との間に配置された第2の回路素子領域とを備え、
前記第1の半導体素子にはアナログ回路素子が形成され、前記アナログ回路素子は前記第1の半導体素子の前記第2の回路素子領域に配置されていることを特徴とする半導体装置。 - 第1の回路素子領域と、前記第1の回路素子領域を包囲する第2の回路素子領域とを備えた第1の半導体素子と、
前記第1の半導体素子上に形成され、前記第1の回路素子領域と前記第2の回路素子領域との間の領域上に配置された複数の第1の電極と、
前記第1の半導体素子上に形成され、前記第2の回路素子領域と前記第1の半導体素子の外周との間の領域上に配置された複数の第2の電極と、
前記第1の半導体素子の前記第1の回路素子領域上に搭載された第2の半導体素子と、
前記第2の半導体素子上に形成された複数の第3の電極と、
前記第1の半導体素子の前記外周を包囲するように配置される複数の外部接続用端子と、
前記第1の電極と前記第3の電極とをそれぞれ電気的に接続する複数の第1のワイヤと、
前記第2の電極と前記外部接続用端子とをそれぞれ電気的に接続する複数の第2のワイヤとを有し、
前記第1の半導体素子にはアナログ回路素子が形成され、前記アナログ回路素子は前記第1の半導体素子の前記第2の回路素子領域に配置されることを特徴とする半導体装置。 - 前記外部接続用端子は導電性のリードであり、
前記リードは、前記第1の半導体素子の前記外周に沿って、前記第1の半導体素子と所定距離離れた位置に複数配置されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記第2の半導体素子の大きさは、前記第1の半導体素子の大きさよりも小さいことを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第1の半導体素子と前記第2の半導体素子とは樹脂により封止されていることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。
- 前記外部接続用端子は導電性のリードであり、
前記リードは、前記第1の半導体素子の前記外周に沿って、前記第1の半導体素子と所定距離離れた位置に複数配置され、
前記第1の半導体素子と前記第2の半導体素子とは樹脂により封止され、
前記第1のワイヤと前記第2のワイヤとは前記樹脂により封止されていることを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1の半導体素子は支持体上に形成されていることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置。
- 前記第1の電極群、および、前記第2の電極群は、前記第1の半導体素子の前記外周の各辺に沿って形成されていることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置。
- 前記第3の電極群は、前記第2の半導体素子の外周に沿って形成されていることを特徴とする請求項1〜8のいずれか1つに記載の半導体装置
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389483A JP4366472B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
US10/760,359 US7492038B2 (en) | 2003-11-19 | 2004-01-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389483A JP4366472B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150613A JP2005150613A (ja) | 2005-06-09 |
JP4366472B2 true JP4366472B2 (ja) | 2009-11-18 |
Family
ID=34649762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389483A Expired - Fee Related JP4366472B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7492038B2 (ja) |
JP (1) | JP4366472B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4958257B2 (ja) * | 2006-03-06 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | マルチチップパッケージ |
JPWO2008084841A1 (ja) * | 2007-01-11 | 2010-05-06 | 日本電気株式会社 | 半導体装置 |
JP4940064B2 (ja) * | 2007-08-28 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN104637911B (zh) * | 2013-11-08 | 2019-07-05 | 恩智浦美国有限公司 | 具有路由基板的基于引线框架的半导体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644167A (en) * | 1996-03-01 | 1997-07-01 | National Semiconductor Corporation | Integrated circuit package assemblies including an electrostatic discharge interposer |
US6222260B1 (en) * | 1998-05-07 | 2001-04-24 | Vlsi Technology, Inc. | Integrated circuit device with integral decoupling capacitor |
US6424034B1 (en) * | 1998-08-31 | 2002-07-23 | Micron Technology, Inc. | High performance packaging for microprocessors and DRAM chips which minimizes timing skews |
JP3886659B2 (ja) * | 1999-01-13 | 2007-02-28 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置 |
JP2000223655A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 半導体装置 |
JP3737333B2 (ja) | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
US6879023B1 (en) * | 2000-03-22 | 2005-04-12 | Broadcom Corporation | Seal ring for integrated circuits |
JP2002076248A (ja) * | 2000-08-29 | 2002-03-15 | Oki Micro Design Co Ltd | マルチチップパッケージ |
JP3502033B2 (ja) * | 2000-10-20 | 2004-03-02 | 沖電気工業株式会社 | テスト回路 |
CA2390627C (en) * | 2001-06-18 | 2007-01-30 | Research In Motion Limited | Ic chip packaging for reducing bond wire length |
JP2003023135A (ja) * | 2001-07-06 | 2003-01-24 | Sharp Corp | 半導体集積回路装置 |
JP2003060151A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | 半導体装置 |
JP2004028885A (ja) * | 2002-06-27 | 2004-01-29 | Fujitsu Ltd | 半導体装置、半導体パッケージ及び半導体装置の試験方法 |
-
2003
- 2003-11-19 JP JP2003389483A patent/JP4366472B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-21 US US10/760,359 patent/US7492038B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7492038B2 (en) | 2009-02-17 |
JP2005150613A (ja) | 2005-06-09 |
US20050127526A1 (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7812432B2 (en) | Chip package with a dam structure on a die pad | |
US6462404B1 (en) | Multilevel leadframe for a packaged integrated circuit | |
KR100242994B1 (ko) | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 | |
US10943870B2 (en) | Microphone package structure | |
EP0710982A2 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
KR100652106B1 (ko) | 회로 장치 | |
JP4366472B2 (ja) | 半導体装置 | |
JP4165460B2 (ja) | 半導体装置 | |
JP4866143B2 (ja) | 電力用半導体装置 | |
JP6909630B2 (ja) | 半導体装置 | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP2008113009A (ja) | 外部コンタクトを有する電気的構成エレメント | |
JP6909629B2 (ja) | 半導体装置 | |
JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
JP4965393B2 (ja) | 樹脂封止型半導体装置 | |
JP2005327967A (ja) | 半導体装置 | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
JPH02278857A (ja) | 樹脂封止型半導体装置 | |
JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2006019652A (ja) | 半導体装置 | |
KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
JP2005109007A (ja) | 半導体装置およびその製造方法 | |
JP3248117B2 (ja) | 半導体装置 | |
KR200211272Y1 (ko) | 칩 사이즈 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070507 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070622 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |