JP2001156251A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001156251A
JP2001156251A JP33419099A JP33419099A JP2001156251A JP 2001156251 A JP2001156251 A JP 2001156251A JP 33419099 A JP33419099 A JP 33419099A JP 33419099 A JP33419099 A JP 33419099A JP 2001156251 A JP2001156251 A JP 2001156251A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33419099A
Other languages
English (en)
Inventor
Tatsuto Nishihara
達人 西原
Masatoshi Yasunaga
雅敏 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33419099A priority Critical patent/JP2001156251A/ja
Priority to US09/567,009 priority patent/US6469395B1/en
Priority to KR1020000036344A priority patent/KR20010049663A/ko
Publication of JP2001156251A publication Critical patent/JP2001156251A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 外形寸法を小さくでき、かつ複数個の半導体
チップを内包できる半導体装置を得る。 【解決手段】 配線基板１上に、第１の半導体チップ２
ａとこの第１の半導体チップ２ａを囲む第１の引き回し
基板６ａを搭載し、またこの第１の引き回し基板６ａを
介して第２の半導体チップ２ｂを搭載した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置のパッ
ケージ構造で、外形寸法を小さくでき、かつ複数個の半
導体チップを内包する半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置のパッケージ構造は、
配線基板上に半導体チップをダイボンドし、半導体チッ
プと配線基板をワイヤボンド接続してから半導体チップ
とワイヤをモールド樹脂で覆う構造である。
【０００３】
【発明が解決しようとする課題】上記のような従来のパ
ッケージ構造では、複数個の半導体チップを内包させる
と、外形寸法が大きくなるという問題があった。
【０００４】この発明はかかる問題点を解決するために
なされたものであり、本発明の目的は、外形寸法を小さ
くでき、かつ複数個の半導体チップを内包できる半導体
装置を提供することである。
【０００５】
【課題を解決するための手段】第１の発明にかかる半導
体装置は、第１の半導体チップと、前記第１の半導体チ
ップと接続された配線基板と、前記第１の半導体チップ
を避けるように穴を設け、前記配線基板上にフリップチ
ップボンドされた第１の引き回し基板と、前記第１の引
き回し基板上にフリップチップボンドされた第２の半導
体チップとを備えたものである。
【０００６】また、第２の発明にかかる半導体装置は、
第１の半導体チップと、前記第１の半導体チップと接続
された配線基板と、前記第１の半導体チップの周囲に２
個以上配置され、前記配線基板上にフリップチップボン
ドされた第２の引き回し基板と、前記第２の引き回し基
板上にフリップチップボンドされた第２の半導体チップ
とを備えたものである。
【０００７】さらに、第３の発明にかかる半導体装置
は、第１の半導体チップがフリップチップボンドにより
配線基板と電気的に接続されているものである。
【０００８】また、第４の発明にかかる半導体装置は、
第１の半導体チップが配線基板にダイボンドされ、ワイ
ヤにより配線基板と電気的に接続されているものであ
る。
【０００９】さらに、第５の発明にかかる半導体装置
は、第１の半導体チップが配線基板にダイボンドされ、
ワイヤにより第１の引き回し基板と接続されているもの
である。
【００１０】また、第６の発明にかかる半導体装置は、
第１の半導体チップが配線基板にダイボンドされ、ワイ
ヤにより第２の引き回し基板と接続されているものであ
る。
【００１１】
【発明の実施の形態】以下、図１から図６を用いて、こ
の発明の実施の形態について説明する。
【００１２】実施の形態１．まず、図１を用いて、この
発明の実施の形態１について説明する。図１は、この発
明の実施の形態１における半導体装置を示す断面図であ
る。図１において、回路パターンを有する配線基板１
に、その表面にバンプ３を配置した半導体チップ２ａを
フリップチップボンディングし、配線基板１の回路パタ
ーンと接続する。また、中央に半導体チップ２ａより大
きな穴を有するとともに回路パターンを有し、その表面
にバンプ３を配置した第１の引き回し基板６ａを、配線
基板１に搭載した半導体チップ２ａが第１の引き回し基
板６ａに設けた穴の中に入るようにフリップチップボン
ディングし、配線基板１の回路パターンと電気的に接続
する。
【００１３】この後、第１の引き回し基板６ａに、その
表面にバンプ３を配置した第２の半導体チップ２ｂをフ
リップチップボンディングし、第１の引き回し基板６ａ
の回路パターンと接続する。この第２の半導体チップ２
ｂは、第１の引き回し基板６ａの回路パターンを介して
配線基板１の回路パターンと電気的な接続を行う構造と
なっている。この後、配線基板１の裏面に外部接続を行
う半田ボールなどの外部端子７を取り付ける。
【００１４】以上説明したように、この実施の形態１に
おける半導体装置によれば、配線基板１上に第１の半導
体チップ２ａとこの第１の半導体チップ２ａを囲む第１
の引き回し基板６ａを搭載し、またこの第１の引き回し
基板６ａを介して第２の半導体チップ２ｂを搭載するこ
とにより、例えば記憶容量の異なるメモリチップを同一
のパッケージに内包することができ、容易に様々な記憶
容量を持つ半導体装置を実現できる。これは、第１の引
き回し基板６ａを用いたことにより、それぞれの半導体
チップ２ａ、２ｂと配線基板１とを自由に接続できるか
らである。
【００１５】また、上記実施の形態１では、第２の半導
体チップ２ｂを、第１の引き回し基板６ａの回路パター
ンを介して配線基板１の回路パターンと電気的な接続を
行う場合について説明したが、第１の引き回し基板６ａ
の回路パターンを介して、半導体チップ２ａと半導体チ
ップ２ｂとを接続してもよく、上記実施の形態と同様な
効果を奏する。
【００１６】さらに、上記実施の形態１では、第１の引
き回し基板６ａの内側に搭載される半導体チップが１個
の場合について説明したが、第１の引き回し基板６ａの
内側に搭載される半導体チップは複数個であっても良
く、上記実施の形態と同様な効果を奏する。
【００１７】また、上記実施の形態１では、半導体チッ
プが２個の場合について説明したが、第１の引き回し基
板６ａを更に搭載することにより内包させる半導体チッ
プ数を増やしても良く、上記実施の形態と同様な効果を
奏する。
【００１８】実施の形態２．図２は、この発明の実施の
形態２における半導体装置を示す断面図である。図２に
おいて、回路パターンを有する配線基板１に、第１の半
導体チップ２ａを半田や樹脂などのダイボンド材４によ
りダイボンドし、第１の半導体チップ２ａの電極と、配
線基板１の回路パターンとをワイヤ５により接続する。
この後、上記実施の形態１と同様に、第１の引き回し基
板６ａを配線基板１にフリップチップボンディングし、
さらに第２の半導体チップ２ｂを引き回し基板６ａにフ
リップチップボンディングし、接続する。
【００１９】以上説明したように、この実施の形態２に
おける半導体装置によれば、配線基板１上に第１の半導
体チップ２ａとこの第１の半導体チップ２ａを囲む第１
の引き回し基板６ａを搭載し、またこの第１の引き回し
基板６ａを介して第２の半導体チップ２ｂを搭載するこ
とにより、例えば記憶容量の異なるメモリチップを同一
のパッケージに内包することができ、容易に様々な記憶
容量を持つ半導体装置を実現できる。これは、第１の引
き回し基板６ａを用いたことにより、それぞれの半導体
チップ２ａ、２ｂと配線基板１とを自由に接続できるか
らである。
【００２０】また、上記実施の形態２では、第２の半導
体チップ２ｂを、第１の引き回し基板６ａの回路パター
ンを介して配線基板１の回路パターンと電気的な接続を
行う場合について説明したが、第１の引き回し基板６ａ
の回路パターンを介して、半導体チップ２ａと半導体チ
ップ２ｂとを接続してもよく、上記実施の形態と同様な
効果を奏する。
【００２１】さらに、上記実施の形態２では、第１の引
き回し基板６ａの内側に搭載される半導体チップが１個
の場合について説明したが、第１の引き回し基板６ａの
内側に搭載される半導体チップは複数個であっても良
く、上記実施の形態と同様な効果を奏する。
【００２２】また、上記実施の形態２では、半導体チッ
プが２個の場合について説明したが、第１の引き回し基
板６ａを更に搭載することにより内包させる半導体チッ
プ数を増やしても良く、上記実施の形態と同様な効果を
奏する。
【００２３】実施の形態３．図３は、この発明の実施の
形態３における半導体装置を示す断面図である。図３に
おいて、回路パターンを有する配線基板１に、第１の半
導体チップ２ａを半田や樹脂などのダイボンド材４によ
りダイボンドする。また、中央に第１の半導体チップ２
ａより大きな穴を有するとともに回路パターンを有し、
その表面にバンプ３を配置した第１の引き回し基板６ａ
を、配線基板１に搭載した半導体チップ２ａが第１の引
き回し基板６ａに設けた穴の中に入るようにフリップチ
ップボンディングし、配線基板１の回路パターンと接続
する。この後、半導体チップ２ａの電極と、引き回し基
板６ａの回路パターンとをワイヤ５により接続し、上記
実施の形態１と同様に、第２の半導体チップ２ｂを引き
回し基板６ａにフリップチップボンディングし、接続す
る。
【００２４】以上説明したように、この実施の形態３に
おける半導体装置によれば、配線基板１上に第１の半導
体チップ２ａとこの第１の半導体チップ２ａを囲む第１
の引き回し基板６ａを搭載し、またこの第１の引き回し
基板６ａを介して第２の半導体チップ２ｂを搭載するこ
とにより、例えば記憶容量の異なるメモリチップを同一
のパッケージに内包することができ、容易に様々な記憶
容量を持つ半導体装置を実現できる。これは、第１の引
き回し基板６ａを用いたことにより、それぞれの半導体
チップ２ａ、２ｂと配線基板１とを自由に接続できるか
らである。
【００２５】また、上記実施の形態３では、第２の半導
体チップ２ｂを、第１の引き回し基板６ａの回路パター
ンを介して配線基板１の回路パターンと電気的な接続を
行う場合について説明したが、第１の引き回し基板６ａ
の回路パターンを介して、半導体チップ２ａと半導体チ
ップ２ｂとを接続してもよく、上記実施の形態と同様な
効果を奏する。
【００２６】さらに、上記実施の形態３では、第１の引
き回し基板６ａの内側に搭載される半導体チップが１個
の場合について説明したが、第１の引き回し基板６ａの
内側に搭載される半導体チップは複数個であっても良
く、上記実施の形態と同様な効果を奏する。
【００２７】また、上記実施の形態３では、半導体チッ
プが２個の場合について説明したが、第１の引き回し基
板６ａを更に搭載することにより内包させる半導体チッ
プ数を増やしても良く、上記実施の形態と同様な効果を
奏する。
【００２８】実施の形態４．図４は、この発明の実施の
形態４における半導体装置を示す断面図である。上記実
施の形態１では、中央に半導体チップ２ａより大きな穴
を有した第１の引き回し基板６ａを用いたが、この実施
の形態４では、それよりも寸法の小さい、長方形の第２
の引き回し基板６ｂとし、第１の半導体チップ２ａの周
囲に２個以上配置した。その他の構成は、上記実施の形
態１と同様である。この場合も、上記実施の形態１と同
様の効果と利点がある。
【００２９】実施の形態５．図５は、この発明の実施の
形態５における半導体装置を示す断面図である。上記実
施の形態２では、中央に半導体チップ２ａより大きな穴
を有した第１の引き回し基板６ａを用いたが、この実施
の形態５では、それよりも寸法の小さい、長方形の第２
の引き回し基板６ｂとし、第１の半導体チップ２ａの周
囲に２個以上配置した。その他の構成は、上記実施の形
態２と同様である。この場合も、上記実施の形態２と同
様の効果と利点がある。
【００３０】実施の形態６．図６は、この発明の実施の
形態６における半導体装置を示す断面図である。上記実
施の形態３では、中央に半導体チップ２ａより大きな穴
を有した第１の引き回し基板６ａを用いたが、この実施
の形態６では、それよりも寸法の小さい、長方形の第２
の引き回し基板６ｂとし、第１の半導体チップ２ａの周
囲に２個以上配置した。その他の構成は、上記実施の形
態３と同様である。この場合も、上記実施の形態３と同
様の効果と利点がある。
【００３１】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【００３２】第１、第２、第３、第４、第５および第６
の発明によれば、配線基板上に第１の半導体チップと、
この第１の半導体チップを囲む第１または第２の引き回
し基板を搭載し、またこの第１または第２の引き回し基
板を介して第２の半導体チップを搭載したので、例えば
記憶容量の異なるメモリチップを同一のパッケージに内
包することができ、容易に様々な記憶容量を持つ半導体
装置を実現できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を
示す断面図である。
【図２】この発明の実施の形態２における半導体装置を
示す断面図である。
【図３】この発明の実施の形態３における半導体装置を
示す断面図である。
【図４】この発明の実施の形態４における半導体装置を
示す断面図である。
【図５】この発明の実施の形態５における半導体装置を
示す断面図である。
【図６】この発明の実施の形態６における半導体装置を
示す断面図である。
【符号の説明】
１ 配線基板 ２ａ 第１の半導体チップ ２ｂ 第２の半導体チップ ６ａ 第１の引き回し基板 ６ｂ 第２の引き回し基板

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップと、 前記第１の半導体チップと接続された配線基板と、 前記第１の半導体チップを避けるように穴を設け、前記
    配線基板上にフリップチップボンドされた第１の引き回
    し基板と、 前記第１の引き回し基板上にフリップチップボンドされ
    た第２の半導体チップとを備えたことを特徴とする半導
    体装置。
  2. 【請求項２】 第１の半導体チップと、 前記第１の半導体チップと接続された配線基板と、 前記第１の半導体チップの周囲に２個以上配置され、前
    記配線基板上にフリップチップボンドされた第２の引き
    回し基板と、 前記第２の引き回し基板上にフリップチップボンドされ
    た第２の半導体チップとを備えたことを特徴とする半導
    体装置。
  3. 【請求項３】 第１の半導体チップがフリップチップボ
    ンドにより配線基板と電気的に接続されていることを特
    徴とする、請求項１または請求項２に記載の半導体装
    置。
  4. 【請求項４】 第１の半導体チップが配線基板にダイボ
    ンドされ、ワイヤにより配線基板と電気的に接続されて
    いることを特徴とする、請求項１または請求項２に記載
    の半導体装置。
  5. 【請求項５】 第１の半導体チップが配線基板にダイボ
    ンドされ、ワイヤにより第１の引き回し基板と接続され
    ていることを特徴とする、請求項１に記載の半導体装
    置。
  6. 【請求項６】 第１の半導体チップが配線基板にダイボ
    ンドされ、ワイヤにより第２の引き回し基板と接続され
    ていることを特徴とする、請求項２に記載の半導体装
    置。
JP33419099A 1999-11-25 1999-11-25 半導体装置 Withdrawn JP2001156251A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33419099A JP2001156251A (ja) 1999-11-25 1999-11-25 半導体装置
US09/567,009 US6469395B1 (en) 1999-11-25 2000-05-09 Semiconductor device
KR1020000036344A KR20010049663A (ko) 1999-11-25 2000-06-29 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33419099A JP2001156251A (ja) 1999-11-25 1999-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2001156251A true JP2001156251A (ja) 2001-06-08

Family

ID=18274558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33419099A Withdrawn JP2001156251A (ja) 1999-11-25 1999-11-25 半導体装置

Country Status (3)

Country Link
US (1) US6469395B1 (ja)
JP (1) JP2001156251A (ja)
KR (1) KR20010049663A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081108A (ja) * 2005-09-14 2007-03-29 Yaskawa Electric Corp 半導体チップの積層構造とそれを用いた半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
DE10142114C1 (de) * 2001-08-30 2003-02-13 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
TWI229434B (en) * 2003-08-25 2005-03-11 Advanced Semiconductor Eng Flip chip stacked package
CN100350608C (zh) * 2004-01-09 2007-11-21 日月光半导体制造股份有限公司 多芯片封装体
US7317250B2 (en) * 2004-09-30 2008-01-08 Kingston Technology Corporation High density memory card assembly
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
US20070216008A1 (en) * 2006-03-20 2007-09-20 Gerber Mark A Low profile semiconductor package-on-package
JP2008166527A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR101013617B1 (ko) * 2009-02-06 2011-02-10 송현석 버스 요금 자동 정산 시스템
US20120001339A1 (en) * 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US9087765B2 (en) 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2823029B2 (ja) 1992-03-30 1998-11-11 日本電気株式会社 マルチチップモジュール
JPH05326834A (ja) 1992-05-20 1993-12-10 Sumitomo Electric Ind Ltd 集積回路チップの高密度実装方法
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
US5739581A (en) * 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US5869894A (en) 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081108A (ja) * 2005-09-14 2007-03-29 Yaskawa Electric Corp 半導体チップの積層構造とそれを用いた半導体装置

Also Published As

Publication number Publication date
KR20010049663A (ko) 2001-06-15
US6469395B1 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US8703599B2 (en) Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US7829990B1 (en) Stackable semiconductor package including laminate interposer
KR20040062764A (ko) 칩 스케일 적층 패키지
JP2001156251A (ja) 半導体装置
US6340839B1 (en) Hybrid integrated circuit
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP2005286126A (ja) 半導体装置
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
JPH0582582A (ja) 半導体装置
JP3625714B2 (ja) 半導体装置
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR20020028474A (ko) 멀티 칩 패키지에서의 칩들과 기판간의 전기적 연결방법
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JP2002237567A (ja) 半導体装置
JP3850712B2 (ja) 積層型半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2913858B2 (ja) 混成集積回路
KR100708050B1 (ko) 반도체패키지
KR20020028473A (ko) 적층 패키지
KR20000076859A (ko) 반도체 장치
KR100788340B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060307

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206