KR20030041528A - 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 - Google Patents

활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 Download PDF

Info

Publication number
KR20030041528A
KR20030041528A KR1020010072348A KR20010072348A KR20030041528A KR 20030041528 A KR20030041528 A KR 20030041528A KR 1020010072348 A KR1020010072348 A KR 1020010072348A KR 20010072348 A KR20010072348 A KR 20010072348A KR 20030041528 A KR20030041528 A KR 20030041528A
Authority
KR
South Korea
Prior art keywords
chip
pad
jump
buffer layer
center
Prior art date
Application number
KR1020010072348A
Other languages
English (en)
Other versions
KR100426608B1 (ko
Inventor
김구성
장동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0072348A priority Critical patent/KR100426608B1/ko
Priority to US10/269,328 priority patent/US7224055B2/en
Publication of KR20030041528A publication Critical patent/KR20030041528A/ko
Application granted granted Critical
Publication of KR100426608B1 publication Critical patent/KR100426608B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 센터패드형 집적회로 칩과 그 제조 방법 및 그를 이용한 멀티 칩 패키지에 관한 것으로서, 센터패드형 집적회로 칩의 활성면에 버퍼층과 점프 메탈라인을 포함하는 점퍼링 수단이 형성되도록 하여 와이어본딩이 칩 패드와 그에 인접한 점퍼링 수단의 점프 메탈라인 부분에 이루어지고 칩 가장자리 부분의 점프 메탈라인 부분과 기판과의 와이어 본딩이 이루어지도록 함으로써 롱-루프의 본딩와이어가 발생되지 않도록 하는 것을 특징으로 한다. 이와 같은 센터패드형 집적회로 칩은 웨이퍼 상태의 센터패드형 집적회로 칩 위에 버퍼층을 형성시키고, 그 버퍼층 위에 마스크(mask)를 정렬한 후 스퍼터링에 의해 점프 메탈라인을 형성하여 제조되는 것을 특징으로 한다. 조밀한 점프 메탈라인을 얻기 위하여 버퍼층 형성 후에 메탈층을 형성하고 글라스 마스크를 정렬한 상태에서 레이저 밀링하여 제조될 수도 있다. 또한, 칩 상태에서 베이스 필름의 일면에 점프 메탈라인이 형성되어 있고 그 반대면에 접착층이 형성된 점퍼 테이프를 센터패드형 집적회로 칩의 칩 패드 외측에 부착시켜 제조될 수도 있다. 이에 의해, 본딩와이어의 단락이나 처짐 등과 같이 와이어 본딩 거리가 멀어짐으로 인한 전기적인 상태 불량이 방지된다.

Description

활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과 그 제조 방법 및 그를 이용한 멀티 칩 패키지{Center pad type integrated circuit chip that means for jumpering is mounted on the active layer and manufacturing method thereof and multi chip package}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 본딩와이어의 와이어루프의 안정성을 향상시킨 센터패드형 집적회로 칩과 그 제조 방법 및 복수의 집적회로 칩이 기판에 수직으로 적층되어 와이어 본딩에 의해 상호 전기적인 연결이 이루어지는 멀티 칩 패키지에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자 기기는 더욱 더 소형화와 경량화 및 다기능화되고 있다. 멀티 칩 패키징(multi chip packaging) 기술은 이러한 추세에 따라 개발된 패키지 조립 기술의 하나로서, 동종 또는 이종의 집적회로 칩 복수 개를 하나의 단위 패키지로 구현하는 기술이다. 하나의 집적회로 칩으로 구성되는 패키지를 복수 개 사용하는 것보다 크기나 무게 및 실장밀도 면에서 유리하기 때문에 많이 사용된다.
멀티 칩 패키징 기술에서 복수의 집적회로 칩을 하나의 패키지 내에 구성하는 방법에는 소형화와 경량화에 유리함 때문에 복수의 집적회로 칩을 적층시키는 방법이 많이 사용된다. 보통 동종 또는 이종의 두 개의 집적회로 칩을 상하로 부착하고 각각의 집적회로 칩과 기판과의 전기적인 연결에는 와이어 본딩(wire bonding)을 이용하는 형태가 잘 알려져 있다. 그 구조를 살펴보기로 한다.
도 1은 종래 기술에 따른 멀티 칩 패키지의 일 예로서, 봉지(encapsulation) 전의 상태를 나타낸 평면도이고, 도 2는 도 1의 2-2선에 따른 단면도이며, 도 3은 도 1의 3-3선에 따른 단면도이다.
도 1내지 도 3에 도시된 종래의 멀티 칩 패키지(110)는, 칩 패드(112)가 가장자리에 형성된 에지패드형(edge pad type chip) 집적회로 칩인 제 1칩(111)이 기판(121) 위에 접착제(151)로 부착되어 있고, 그 제 1칩(111) 위에 칩 패드(114)가 중앙에 형성된 센터패드형(center pad type) 집적회로 칩인 제 2칩(113)이 접착제(153)로 부착된 구조이다. 각 칩들(111,113)은 모두 집적회로가 형성된 활성면의 반대면이 부착에 이용되어 활성면이 모두 동일 방향을 향한다. 제 1칩(111)과제 2칩(113)은 각각의 칩 패드(112,114)가 그에 대응되는 기판 패드(123)와 본딩와이어(bonding wire; 141,143)로 와이어 본딩되어 기판(121)과 전기적인 연결을 이룬다.
이와 같은 종래 기술에 따른 멀티 칩 패키지(110)의 경우 상부에 위치한 제 2칩(113)의 칩 패드(114)와 기판 패드(123)와의 간격이 멀어 양자를 연결하는 본딩와이어(143)가 롱-루프(long-loop)를 갖게 됨으로써 본딩와이어(143)의 단선, 처짐, 단락 등등 상호 전기적인 연결 상태의 불량이 나타나는 문제점이 있다.
이와 같은 문제를 해결하기 위한 대안으로 칩 중앙에 형성된 칩 패드를 칩의 최외곽으로 배치하는 재배선(redistribution)이나 특수한 본딩와이어 등을 사용하여 롱-루프의 본딩와이어에 따른 문제점을 극복하는 방안이 제시될 수 있다. 그러나, 칩 패드를 칩의 최외곽으로 재배치하는 재배선을 위해서는 많은 추가적인 공정에 의해 칩 상에 여러 층들을 형성하여야 하기 때문에 제작비용의 상승과 소요시간의 증가를 초래한다. 더욱이, 재배선은 집적회로 칩과 웨이퍼의 크기에 따라 고유의 공정이 필요하여 범용성을 갖지 못한다. 한편, 특수한 본딩와이어를 사용하는 경우, 예컨대 금선에 폴리머 재질이 코팅된 본딩와이어를 사용하는 경우 본딩와이어의 가격이 상당히 높기 때문에 제조 비용의 상승을 초래하게 된다.
또 다른 대안으로서 세라믹 패키지에서 채택되고 있는 바와 같이 점퍼 칩(jumper chip)이라 불리는 별도의 집적회로 칩을 제 2칩의 주변의 기판에 부착하여 롱-루프를 갖지 않도록 본딩와이어를 점퍼 칩에 일차로 와이어 본딩한 후 다시 점퍼 칩에서 기판 패드로 와이어 본딩을 하는 기술이 제시될 수 있다. 그러나, 롱-루프를 갖는 본딩와이어의 개수가 증가하면 더욱 더 많은 점퍼 칩을 부착하여야 하기 때문에 크기나 무게 및 제조 비용 측면에서의 패키지 장점이 없어진다.
본 발명의 목적은 추가적인 많은 공정과 제조비용의 큰 증가 없이 칩 위에 점퍼 칩을 형성하여 롱-루프를 갖는 본딩와이어가 존재하지 않도록 하는 점퍼링 수단이 부착된 센터패드형 집적회로 칩과 그 제조 방법 및 그를 이용한 멀티 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 멀티 칩 패키지의 일 예로서, 봉지 공정 전의 상태를 나타낸 평면도,
도 2는 도 1의 2-2선에 따른 단면도,
도 3은 도 1의 3-3선에 따른 단면도,
도 4는 본 발명에 따른 멀티 칩 패키지의 실시예로서, 봉지 전의 상태를 나타낸 평면도,
도 5는 도 4의 5-5선에 따른 단면도,
도 6은 도 4의 6-6선에 따른 단면도,
도 7a 내지 도 7d는 스퍼터링에 의한 본 발명에 따른 센터패드형 칩의 제조 과정을 나타낸 공정도.
도 8a와 도 8b는 레이저 밀링에 의한 본 발명에 따른 센터패드형 칩의 제조 과정을 나타낸 공정도.
도 9는 본 발명에 적용되는 점퍼 테이프를 나타낸 단면도.
도 10은 본 발명에 따른 멀티 칩 패키지의 다른 실시예로서, 점퍼링 수단으로 점퍼 테이프가 적용된 상태를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 멀티 칩 패키지11; 제 1칩
12; 칩 패드13; 제 2칩
14; 칩 패드21; 기판
23; 기판 패드31; 점퍼링 수단
33; 버퍼층35; 점프 메탈라인
41; 제 1본딩와이어43; 제 2본딩와이어
45; 점프 본딩와이어51,53; 접착제
60; 점퍼 테이프61; 베이스 필름
63; 점프 메탈라인65; 접착제
67; 커버 필름
이와 같은 목적을 달성하기 위한 본 발명에 따른 본 발명에 따른 센터패드형 집적회로 칩은, 센터패드형 칩 위에 칩 패드 외측으로 형성되는 버퍼층(buffer layer)과 그 버퍼층에 소정 패턴으로 형성된 점프 메탈라인(jump metal line)을 포함하는 점퍼링 수단을 갖는 것을 특징으로 한다. 점프 메탈라인은 금(Au), 알루미늄(Al), 팔라듐(Pd)의 적어도 어느 하나의 재질로 구성될 수 있으나 이에 제한되지 않고 도전성이 우수한 금속이면 다른 재질의 채택도 가능하다. 점퍼링 수단으로 베이스 필름(base film)과 그 베이스 필름 위에 형성된 점프 메탈라인 및 접착층을 포함하는 점퍼 테이프가 채택될 수도 있다.
그리고, 본 발명에 따른 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩의 제조 방법은 웨이퍼 상태와 칩 상태에서 모두 가능하다. 먼저, 웨이퍼 상태에서의 제조 방법은, ⒜웨이퍼 상태의 센터패드형 집적회로 칩 위에 버퍼층을 형성시키는 단계와, ⒝버퍼층 위에 마스크(mask)를 정렬시키는 단계, 및⒞스퍼터링(sputtering)에 의해 점프 메탈라인을 형성하는 단계를 포함하는 것을 특징으로 한다. 또한, ⒜웨이퍼 상태의 센터패드형 칩 위에 버퍼층을 형성시키는 단계와, ⒝버퍼층 위에 마스크를 정렬시키는 단계와, ⒞스퍼터링에 의해 메탈층을 형성하는 단계, 및 ⒟글라스 마스크를 정렬시키고 레이저로 메탈층을 소정의 패턴으로 밀링(milling)하여 점프 메탈라인을 형성하는 단계를 포함하는 센터패드형 집적회로 칩 제조 방법은 점프 메탈라인의 패턴이 대단히 조밀할 경우에 바람직하다.
그리고, 칩 상태에서의 제조 방법은, ⒜집적회로 형성이 완료되어 칩 패드가 활성면의 중앙에 형성된 센터패드형 집적회로 칩을 제공하는 단계와, ⒝베이스 필름의 일면에 점프 메탈라인이 형성되어 있고 그 반대면에 접착층이 형성된 점퍼 테이프를 센터패드형 집적회로 칩의 칩 패드 외측에 부착시키는 단계를 포함하는 것을 특징으로 한다. 접착층은 접착제 또는 열경화성 수지로 형성할 수 있다.
전술한 목적을 달성하기 위한 본 발명에 따른 멀티 칩 패키지는, 칩 실장 영역의 외측 영역에 기판 패드가 형성된 기판과, 그 기판의 칩 실장 영역에 실장되며 칩 패드가 마주보는 양쪽 가장자리에 형성된 제 1칩과, 제 1칩 위에 부착되며 칩 패드가 중앙에 형성된 제 2칩과, 제 2칩 위에 칩 패드 양쪽에 위치하도록 버퍼층(buffer layer)이 형성되며 그 버퍼층 위에서 일측이 제 2칩의 칩 패드에 인접하며 타측이 제 2칩의 가장자리에 인접하는 소정 패턴의 점프 메탈라인이 형성된 점퍼링 수단과, 제 1칩의 칩 패드와 기판 패드를 연결시키는 제 1본딩와이어와, 제 2칩의 칩 패드와 그에 인접한 점프 메탈라인 부분을 연결시키는 제 2본딩와이어, 및 제 2칩의 가장자리 부분의 점프 메탈라인과 기판 패드를 연결시키는 점프 본딩와이어를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 멀티 칩 패키지의 실시예를 소개하기로 한다. 이 멀티 칩 패키지의 실시예에 의하여 본 발명에 따른 활성면에 버퍼링 수단이 형성된 센터패드형 칩에 대하여도 설명될 것이다. 한편, 도면을 통틀어 동일한 참조부호는 동일 구성요소를 지시한다.
도 4는 본 발명에 따른 멀티 칩 패키지의 실시예로서, 봉지 공정 전의 상태를 나타낸 평면도이고, 도 5는 도 4의 5-5선에 따른 단면도이며, 도 6은 도 4의 6-6선에 따른 단면도이다.
도 4내지 도 6을 참조하면, 본 발명에 따른 멀티 칩 패키지(10)는 칩 실장 수단으로서 기판(21)을 채택한다. 기판(21)으로는 테이프 배선 기판(tape circuit board)이나 인쇄회로기판(printed circuit board) 등이 사용될 수 있다. 기판(21)은 중앙 부분에 칩 실장 영역이 마련되어 있고 그 바깥쪽 영역의 기판 네 가장자리 부분에 기판 패드(23)가 형성되어 있다.
칩 실장 영역에는 제 1칩(11)이 접착제(51)로 부착되어 있다. 제 1칩(11)은 칩 패드(12)가 집적회로가 형성된 활성면의 마주보는 양쪽 가장자리에 형성된 에지패드형 칩이다. 제 1칩(11)은 집적회로가 형성된 활성면의 반대쪽 비활성면이 부착에 이용되고 있다.
제 1칩(11) 위에는 제 2칩(13)이 접착제(53)로 부착되어 있다. 제 2칩(13)은 칩 패드(14)가 집적회로가 형성된 활성면의 중앙 부분에 형성된 센터패드형 칩이다. 여기서, 제 2칩(13)은 제 1칩(11)의 크기보다는 작으며 제 1칩(11)의 칩패드(12)가 이루는 열 방향을 가로지르는 방향으로 칩 패드(14)가 열을 이루도록 부착되어 있다. 제 2칩(13)은 와이어본딩을 위해 제 1칩(11)의 칩 패드(12)가 개방되도록 하는 범위 내에서 다양한 크기와 형태를 가질 수 있다. 제 2칩(13) 역시 비활성면이 부착에 이용되고 있다.
제 2칩(13) 위에는 중앙 부분에 형성된 칩 패드(14)를 중심으로 양쪽에 점퍼링 수단(31)이 형성되어 있는데, 이 점퍼링 수단(31)은 활성면 위에 형성되는 버퍼층(33)과 그 버퍼층 위에 형성되는 점프 메탈라인(35)으로 구성되어 있다. 버퍼층(33)은 폴리이미드(polyimide)와 같은 절연성 재질로 이루어진다. 점프 메탈라인(33)은 일측이 제 2칩(13)의 칩 패드(14)에 인접하며 타측이 제 2칩(13)의 가장자리에 인접하도록 소정의 피치(pitch)와 패턴으로 형성되어 있다. 점프 메탈라인(35)은 금, 알루미늄, 팔라듐 등등 전기 전도성이 우수한 금속 재질의 것으로 이루어진다.
제 1칩(11)과 기판(21)은 직접 와이어본딩에 의해 연결되나 제 2칩(13)과 기판(21)은 점퍼링 수단(31)을 매개로 하여 와이어본딩에 의해 연결된다. 제 1칩(11)의 칩 패드(12)가 그에 대응되는 기판 패드(23)와 제 1본딩와이어(41)로 와이어 본딩되어 제 1칩(11)과 기판(21)은 상호 전기적으로 연결된다. 그리고, 제 2칩(13)의 칩 패드(14)가 제 2본딩와이어(43)로 인접한 점프 메탈라인(35) 부분에 1차로 와이어본딩되고 2차로 제 2칩(13)의 가장자리 부분의 점프 메탈라인(35) 부분과 기판 패드(23)가 점프 본딩와이어(45)로 와이어 본딩되어 제 2칩(13)과 기판(21)은 상호 전기적으로 연결된다.
위의 실시예로 소개한 본 발명에 따른 멀티 칩 패키지에서 알 수 있듯이 본 발명의 멀티 칩 패키는 롱-루프의 본딩와이어를 발생시키는 센터패드형 칩 위에 점퍼링 수단을 형성하고 그에 와이어본딩을 하여 롱-루프의 본딩와이어가 발생되지 않게 된다. 점프 메탈라인은 일정한 형태를 가지며 소정의 피치로 형성되도록 하는 것을 위의 실시예에서 소개하고 있으나, 필요에 따라 그 피치가 변화될 수 있으며 패턴도 변화될 수 있다. 그리고, 전술한 실시예의 소개에서 봉지가 이루어지지 않은 상태로 설명되고 있으나 본 발명의 멀티 칩 패키지는 봉지 과정을 거치고 기판에 외부 접속단자로서 솔더 볼 등이 부착되는 BGA(Ball Grid Array) 패키지 형태로 사용되거나 TCP(Tape Carrier Package) 형태 등 다양하게 변형 실시될 수 있다. 한편, 센터패드형 칩인 제 2칩 위에 형성되는 점퍼링 수단은 칩 상태나 웨이퍼 상태 모두에서 형성될 수 있다. 이에 대하여 소개하기로 한다.
도 7a 내지 도 7d는 스퍼터링에 의한 본 발명에 따른 센터패드형 칩의 제조 과정을 나타낸 공정도이고, 도 8a와 도 8b는 레이저 밀링에 의한 본 발명에 따른 센터패드형 칩의 제조 과정을 나타낸 공정도이며, 도 9는 본 발명에 적용되는 점퍼 테이프를 나타낸 단면도이고, 도 10은 본 발명에 따른 멀티 칩 패키지의 다른 실시예로서, 점퍼링 수단으로 점퍼 테이프가 적용된 상태를 나타낸 단면도이다.
먼저 웨이퍼 상태에서 본 발명에 따른 센터패드형 칩의 제조 공정을 살펴보면, 도 7a와 같이 웨이퍼 상태에서 일련의 제조 공정을 통하여 집적회로가 형성된 센터패드형 칩(13)의 제조가 완료되면 도 7b와 같이 활성면 위에 폴리이미드 재질의 버퍼층(33)을 형성한다. 이때 버퍼층(33)은 칩 패드(도 4의 14) 양쪽에 형성한다. 그리고, 도 7c와 같이 버퍼층(33) 위에 마스크(80)를 정렬시킨 후 스퍼터링 하여 도 7d와 같이 점프 메탈라인(35)을 형성한다. 이때, 마스크(80)로는 SUS나 Mo 등의 금속 재질이 마스크가 사용될 수 있다.
이와 같이 본 발명에 따른 센터패드형 칩 제조 방법은 일반적인 메탈라인을 형성하기 위한 여러 차례의 사진식각 공정 등이 사용되지 않고 마스크 정렬 후 스퍼터링을 하는 간단한 공정의 추가에 의해 점퍼링 수단이 형성된 센터패드형 집적회로 칩이 제조될 수 있다. 한편, 마스크를 사용하는 경우 센터패드형 칩 위에 정렬될 때 마스크와 칩의 활성면 사이의 미세한 틈으로 인하여 인접하는 메탈라인들에 연결된 브리지(bridge)가 발생될 수 있으나, 이는 이온(ion)을 이용한 에칭 공정을 추가로 진행하여 제거될 수 있다.
다른 방법으로 도 8a와 같이 버퍼층(33)을 형성한 후 그 버퍼층(33) 위에 메탈층(36)을 형성한 다음 글라스 마스크(glass mask; 85)를 정렬시키고 레이저 장치(86)로 밀링(milling)하면 도 8b와 같이 보다 조밀한 점프 메탈라인(35a)이 얻어질 수 있다.
그리고, 칩 상태에서 형성되는 점퍼링 수단이 형성된 센터패드형 칩에서 점퍼링 수단은 도 9와 같이 베이스 필름(61)에 애디티브(additive) 또는 세미 애디티브(semi additive) 방식의 전기 도금법이나 증착법으로 점프 메탈라인(65)이 형성된 점퍼 테이프(60) 형태를 가질 수 있다. 그리고, 칩 위에 용이한 부착을 위하여 접착층(63)이 형성되어 있도록 하며 용이한 취급을 위하여 베이스 필름(61)의 점프 메탈라인(65)이 형성된 면의 반대면에는 커버 필름(67)이 부착될 수 있다.접착층(63)으로는 접착제나 열경화성 수지 등이 이용될 수 있다. 보다 간단한 방법으로 먼저 메탈층을 형성한 후에 펀칭(punching) 또는 스탬핑(stamping) 하거나, 박막을 벌크 에칭(bulk etching)하는 방법을 실시하여 점프 메탈라인(65)을 형성시킬 수 있으며, 이에 의해 보다 저렴한 비용으로 대량 생산이 가능하다.
기존의 공정을 변화시키지 않고 점퍼 테이프 형태의 점퍼링 수단만 칩 상에 부착하여 간단하게 롱-루프 와이어에 대한 해결책을 제공할 수 있으며 웨이퍼 상태에서 별도의 작업이 필요하지 않다. 도 10에 도시된 멀티 칩 패키지(100)는 점퍼 테이프(60)가 적용된 예로서, 센터패드형 칩(13) 위에 베이스 필름(61)의 일면에 점프 메탈라인(65)이 형성되어 있고 그 반대면에 접착층(63)이 형성된 점퍼 테이프(60)가 부착된 구조를 가진다.
특히, 점퍼 테이프(60)는 롤(roll) 형태로 제작되어 생산성의 향상 및 원가 절감 등을 가져올 수 있다. 또한, 칩 패드 가장자리에 와이어 본딩이 가능한 점프 메탈라인이 위치하기만 하면 되므로 칩 종류와 무관하게 한 가지 종류의 점퍼 테이프만으로 여러 종류의 칩에 적용될 수 있다.
이상과 같은 본 발명에 따른 활성면 위에 점퍼링 수단이 부착된 센터패드형 집적회로 칩과 그 제조 방법 및 그를 이용한 멀티 칩 패키지에 따르면, 롱-루프의 본딩와이어가 발생되지 않는다. 따라서, 본딩와이어의 단락이나 처짐 등과 같이 와이어 본딩 거리가 멀어짐으로 인한 전기적인 상태 불량이 방지된다. 웨이퍼 상태에서 진행되는 복잡한 재배선 공정을 필요로 하지 않고 마스크 정렬과 스퍼터링의 간단한 공정으로 점퍼링 수단을 형성할 수 있으므로 비용이 절감될 수 있다. 또한, 레이저 밀링을 통하여 조밀한 점프 메탈라인을 손쉽게 형성시킬 수 있어 멀티 사진식각 공정이 생략될 수 있다. 더욱이, 점퍼링 수단을 테이프 형태로 제작하여 롤 형태로 취급함으로써 원가를 절감시킬 수 있고, 한 가지 종류의 테이프형 점퍼링 수단을 사용하여 다수의 칩에 적용시킬 수 있다.

Claims (8)

  1. 센터패드형 칩 위에 칩 패드 외측으로 형성되는 버퍼층과 그 버퍼층에 소정 패턴으로 형성된 점프 메탈라인을 포함하는 점퍼링 수단을 갖는 것을 특징으로 하는 센터패드형 집적회로 칩.
  2. 제 1항에 있어서, 상기 점퍼링 수단은 일면에 접착층이 형성된 베이스 필름의 버퍼층과 점프 메탈라인이 그 베이스 필름에 형성된 테이프인 것을 특징으로 하는 센터패드형 집적회로 칩.
  3. 제 1항에 있어서, 상기 점퍼링 수단은 열경화성 수지로 센터패드형 칩에 부착된 것을 특징으로 하는 센터패드형 집적회로 칩.
  4. 제 1항에 있어서, 상기 점프 메탈라인은 금, 알루미늄, 팔라듐 중의 어느 하나의 재질인 것을 특징으로 하는 센터패드형 집적회로 칩.
  5. ⒜웨이퍼 상태의 센터패드형 칩 위에 버퍼층을 형성시키는 단계와, ⒝상기 버퍼층 위에 마스크를 정렬시키는 단계, 및 ⒞스퍼터링에 의해 점프 메탈라인을 형성하는 단계를 포함하는 것을 특징으로 하는 센터패드형 집적회로 칩 제조 방법.
  6. 제 5항에 있어서, 상기 ⒞단계 후에 점프 메탈라인 사이의 브리지를 이온 밀링으로 제거시키는 단계를 더 포함하는 것을 특징으로 하는 센터패드형 집적회로 칩 제조 방법.
  7. ⒜웨이퍼 상태의 센터패드형 칩 위에 버퍼층을 형성시키는 단계와, ⒝상기 버퍼층 위에 마스크를 정렬시키는 단계와, ⒞스퍼터링에 의해 점프 메탈라인을 형성하는 단계, 및 ⒟글라스 마스크를 정렬시키고 레이저로 밀링하여 점프 메탈라인을 형성하는 단계를 포함하는 센터패드형 집적회로 칩 제조 방법.
  8. 칩 실장 영역의 외측 영역에 기판 패드가 형성된 기판과, 그 기판의 칩 실장 영역에 실장되며 칩 패드가 활성면의 마주보는 양쪽 가장자리에 형성된 제 1칩과, 제 1칩 위에 부착되며 칩 패드가 활성면의 중앙에 형성된 제 2칩과, 제 2칩 위에 칩 패드 양쪽에 위치하도록 버퍼층(buffer layer)이 형성되며 그 버퍼층 위에서 일측이 제 2칩의 칩 패드에 인접하며 타측이 제 2칩의 가장자리에 인접하는 소정 패턴의 점프 메탈라인이 형성된 점퍼링 수단과, 제 1칩의 칩 패드와 기판 패드를 연결시키는 제 1본딩와이어와, 제 2칩의 칩 패드와 그에 인접한 점프 메탈라인 부분을 연결시키는 제 2본딩와이어, 및 제 2칩의 가장자리 부분의 점프 메탈라인과 기판 패드를 연결시키는 점프 본딩와이어를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
KR10-2001-0072348A 2001-11-20 2001-11-20 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 KR100426608B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0072348A KR100426608B1 (ko) 2001-11-20 2001-11-20 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
US10/269,328 US7224055B2 (en) 2001-11-20 2002-10-10 Center pad type IC chip with jumpers, method of processing the same and multi chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0072348A KR100426608B1 (ko) 2001-11-20 2001-11-20 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지

Publications (2)

Publication Number Publication Date
KR20030041528A true KR20030041528A (ko) 2003-05-27
KR100426608B1 KR100426608B1 (ko) 2004-04-08

Family

ID=19716118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0072348A KR100426608B1 (ko) 2001-11-20 2001-11-20 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지

Country Status (2)

Country Link
US (1) US7224055B2 (ko)
KR (1) KR100426608B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728977B1 (ko) * 2006-02-24 2007-06-15 주식회사 하이닉스반도체 스택 패키지

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574954B1 (ko) * 2003-11-15 2006-04-28 삼성전자주식회사 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지
US7745944B2 (en) 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US7714450B2 (en) 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
US20090032972A1 (en) * 2007-03-30 2009-02-05 Kabushiki Kaisha Toshiba Semiconductor device
US8222726B2 (en) * 2010-03-29 2012-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a jumper chip and method of fabricating the same
CN108987246A (zh) * 2017-05-31 2018-12-11 上海新微技术研发中心有限公司 一种去除芯片封装结构的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513663A (ja) * 1991-07-09 1993-01-22 Fujitsu Ltd 半導体装置と半導体チツプの実装方法
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
JPH10256293A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 半導体素子を有する回路モジュールおよびその製造方法ならびに回路モジュールを搭載した電子機器
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
JP3495566B2 (ja) 1997-07-23 2004-02-09 三洋電機株式会社 半導体装置
JP3891678B2 (ja) * 1998-03-11 2007-03-14 松下電器産業株式会社 半導体装置
KR100340862B1 (ko) 1998-06-29 2002-09-25 주식회사 하이닉스반도체 스택패키지및그의제조방법
US6773965B2 (en) * 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
KR20010026512A (ko) 1999-09-07 2001-04-06 윤종용 멀티 칩 패키지
KR100390466B1 (ko) * 1999-12-30 2003-07-04 앰코 테크놀로지 코리아 주식회사 멀티칩 모듈 반도체패키지
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728977B1 (ko) * 2006-02-24 2007-06-15 주식회사 하이닉스반도체 스택 패키지

Also Published As

Publication number Publication date
US7224055B2 (en) 2007-05-29
KR100426608B1 (ko) 2004-04-08
US20030094684A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
KR100621991B1 (ko) 칩 스케일 적층 패키지
US8878361B2 (en) Leadless package system having external contacts
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US7626277B2 (en) Integrated circuit package with open substrate
US9230919B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US20090134507A1 (en) Adhesive on wire stacked semiconductor package
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20050051882A1 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
KR20030018204A (ko) 스페이서를 갖는 멀티 칩 패키지
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
KR20030059459A (ko) 칩 적층 패키지
US20070197030A1 (en) Center pad type ic chip with jumpers, method of processing the same and multi chip package
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR100631997B1 (ko) 스택 칩 패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR100501878B1 (ko) 반도체패키지
KR100355745B1 (ko) 반도체 패키지
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20010058584A (ko) 반도체패키지
JPH06260530A (ja) 半導体集積回路装置
KR20050104832A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 17