JPH07307412A - バイパス用コンデンサ搭載積層パッケージ - Google Patents
バイパス用コンデンサ搭載積層パッケージInfo
- Publication number
- JPH07307412A JPH07307412A JP6096414A JP9641494A JPH07307412A JP H07307412 A JPH07307412 A JP H07307412A JP 6096414 A JP6096414 A JP 6096414A JP 9641494 A JP9641494 A JP 9641494A JP H07307412 A JPH07307412 A JP H07307412A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- bypass
- cavity
- package
- bypass capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 キャビティ１３を有しＬＳＩチップ３３が搭
載された積層パッケージにおいて、バイパス用の平行平
板型コンデンサ１１がキャビティ１３の内部に載置さ
れ、平行平板型コンデンサ１１の直上にＬＳＩチップ３
３が配設されてるバイパス用コンデンサ搭載積層パッケ
ージ。 【効果】 ＬＳＩチップ３３と平行平板型コンデンサ１
１との間のインダクタンスを小さくするることができる
とともに、コンデンサ自身のインダクタンス（ＥＳＬ）
も小さくすることができるため、スイッチングノイズな
どを極めて小さくすることができ、ＬＳＩチップ３３の
誤動作が生じにくい積層パッケージを提供することがで
きる。また積層パッケージ１０自身の構造も簡単である
ため、バイパス用コンデンサ搭載積層パッケージを安価
に提供することができる。
載された積層パッケージにおいて、バイパス用の平行平
板型コンデンサ１１がキャビティ１３の内部に載置さ
れ、平行平板型コンデンサ１１の直上にＬＳＩチップ３
３が配設されてるバイパス用コンデンサ搭載積層パッケ
ージ。 【効果】 ＬＳＩチップ３３と平行平板型コンデンサ１
１との間のインダクタンスを小さくするることができる
とともに、コンデンサ自身のインダクタンス（ＥＳＬ）
も小さくすることができるため、スイッチングノイズな
どを極めて小さくすることができ、ＬＳＩチップ３３の
誤動作が生じにくい積層パッケージを提供することがで
きる。また積層パッケージ１０自身の構造も簡単である
ため、バイパス用コンデンサ搭載積層パッケージを安価
に提供することができる。
Description
【０００１】
【産業上の利用分野】本発明はバイパス用コンデンサ搭
載積層パッケージに関し、より詳細には高周波で動作す
るバイパス用コンデンサ搭載積層パッケージに関する。
載積層パッケージに関し、より詳細には高周波で動作す
るバイパス用コンデンサ搭載積層パッケージに関する。
【０００２】
【従来の技術】近年、ＩＣ、ＬＳＩなどの集積回路（以
下、これらをまとめてＬＳＩと記す）は高速、大容量化
の一途をたどり、そのために用いられる信号は高周波化
され、また内部回路は高集積化されてきている。そのた
め、これらに起因してＬＳＩが搭載されたパッケージで
発生するスイッチングノイズがＬＳＩを誤動作させる要
因として問題となっている。そこで、このようなスイッ
チングノイズを低減させるべく、バイパスコンデンサが
搭載されたパッケージが、最近多く使用されるようにな
ってきている。
下、これらをまとめてＬＳＩと記す）は高速、大容量化
の一途をたどり、そのために用いられる信号は高周波化
され、また内部回路は高集積化されてきている。そのた
め、これらに起因してＬＳＩが搭載されたパッケージで
発生するスイッチングノイズがＬＳＩを誤動作させる要
因として問題となっている。そこで、このようなスイッ
チングノイズを低減させるべく、バイパスコンデンサが
搭載されたパッケージが、最近多く使用されるようにな
ってきている。
【０００３】このバイパス用コンデンサが搭載されたパ
ッケージのスイッチングノイズの大きさは、搭載された
ＬＳＩと前記バイパス用コンデンサとの間のインダクタ
ンスの大きさに比例するため、コンデンサ自身がその構
造上有するインダクタンス（ＥＳＬ：Equivalent Serie
s Inductance）、及び前記ＬＳＩと前記バイパスコンデ
ンサとの間の配線部が有するインダクタンスをできるだ
け小さくすることがスイッチングノイズを低減するため
の重要な要素となる。従って、バイパス用コンデンサと
して、できるだけＥＳＬの小さいものを使用し、かつ通
常ＬＳＩ側に用意されている多数の電源パッド又は接地
パッドとバイパス用コンデンサとの接続を行うための電
流路をできるだけ短くすることが望ましい。
ッケージのスイッチングノイズの大きさは、搭載された
ＬＳＩと前記バイパス用コンデンサとの間のインダクタ
ンスの大きさに比例するため、コンデンサ自身がその構
造上有するインダクタンス（ＥＳＬ：Equivalent Serie
s Inductance）、及び前記ＬＳＩと前記バイパスコンデ
ンサとの間の配線部が有するインダクタンスをできるだ
け小さくすることがスイッチングノイズを低減するため
の重要な要素となる。従って、バイパス用コンデンサと
して、できるだけＥＳＬの小さいものを使用し、かつ通
常ＬＳＩ側に用意されている多数の電源パッド又は接地
パッドとバイパス用コンデンサとの接続を行うための電
流路をできるだけ短くすることが望ましい。
【０００４】従来から用いられている高速、大容量のＬ
ＳＩが搭載されるパッケージには、その電気特性を維持
するために、電源層及び接地層が前記パッケージ中に形
成された多層構造のものが使用されている。
ＳＩが搭載されるパッケージには、その電気特性を維持
するために、電源層及び接地層が前記パッケージ中に形
成された多層構造のものが使用されている。
【０００５】図５は、前記積層パッケージを模式的に示
した断面図であり、前記積層パッケージにはバイパス用
コンデンサとして大容量のチップコンデンサ３１が搭載
されている。
した断面図であり、前記積層パッケージにはバイパス用
コンデンサとして大容量のチップコンデンサ３１が搭載
されている。
【０００６】このバイパス用チップコンデンサ３１が搭
載された積層パッケージにおいては、パッケージ３０の
中央部分に２段構造のキャビティ４７が形成され、キャ
ビティ４７が形成されている面と反対側の面（以下、底
面と記す）の端部付近にはバイパス用のチップコンデン
サ３１が配設されている。また、パッケージ３０の内部
には接地層３４及び電源層３５が形成されており、接地
層３４はキャビティ４７底部の表面に露出している。一
方、ＬＳＩチップ３３は接着剤の役割も兼ねた導電性材
料３２によりキャビティ４７底部の表面に接着されてお
り、これにより接地層３４とＬＳＩチップ３３の裏面と
が接続されている。
載された積層パッケージにおいては、パッケージ３０の
中央部分に２段構造のキャビティ４７が形成され、キャ
ビティ４７が形成されている面と反対側の面（以下、底
面と記す）の端部付近にはバイパス用のチップコンデン
サ３１が配設されている。また、パッケージ３０の内部
には接地層３４及び電源層３５が形成されており、接地
層３４はキャビティ４７底部の表面に露出している。一
方、ＬＳＩチップ３３は接着剤の役割も兼ねた導電性材
料３２によりキャビティ４７底部の表面に接着されてお
り、これにより接地層３４とＬＳＩチップ３３の裏面と
が接続されている。
【０００７】また、パッケージ３０底面に配設されたバ
イパス用のチップコンデンサ３１にはパッケージ３０と
の接着部分の一部に接地パッド４５が形成されており、
この接地パッド４５はパッケージ３０の内部に形成され
た１本のビアホール３９を通じて接地層３４に接続され
ている。一方、この接地層３４はビアホール４８を介し
てパッケージ３０のピン４３に接続されるとともに、パ
ッケージ３０のキャビティ４７中段の表面に形成された
多数の接地パッド３７にも接続されており、この接地パ
ッド３７とＬＳＩチップ３３の接地パッド（図示せず）
とはワイヤ３６により接続されている。
イパス用のチップコンデンサ３１にはパッケージ３０と
の接着部分の一部に接地パッド４５が形成されており、
この接地パッド４５はパッケージ３０の内部に形成され
た１本のビアホール３９を通じて接地層３４に接続され
ている。一方、この接地層３４はビアホール４８を介し
てパッケージ３０のピン４３に接続されるとともに、パ
ッケージ３０のキャビティ４７中段の表面に形成された
多数の接地パッド３７にも接続されており、この接地パ
ッド３７とＬＳＩチップ３３の接地パッド（図示せず）
とはワイヤ３６により接続されている。
【０００８】ＬＳＩチップ３３とバイパス用のチップコ
ンデンサ３１との接地用配線の接続状態を整理してみる
と、まずＬＳＩチップ３３の多数の接地パッド（図示せ
ず）からワイヤ３６、キャビティ４７に形成された接地
パッド３７、ビアホール３８を介して導出された多数の
電流路は接地層３４に接続されて集約され、この接地層
３４から導出された１本のビアホール３９を介してチッ
プコンデンサ３１に接続されていることになる。
ンデンサ３１との接地用配線の接続状態を整理してみる
と、まずＬＳＩチップ３３の多数の接地パッド（図示せ
ず）からワイヤ３６、キャビティ４７に形成された接地
パッド３７、ビアホール３８を介して導出された多数の
電流路は接地層３４に接続されて集約され、この接地層
３４から導出された１本のビアホール３９を介してチッ
プコンデンサ３１に接続されていることになる。
【０００９】一方、電源用の配線についても、接地用の
配線と同様の状態で配線がなされており、ＬＳＩチップ
３３からワイア４０、パッケージ３０に形成された電源
パッド４１、ビアホール４２を介して導出された多数の
電流路は電源層３５に接続されて集約され、この電源層
３５はビアホール４９を介してパッケージのピン４３に
接続されるとともに、１本のビアホール４４を介し、チ
ップコンデンサ３１の電源パッド４６に接続されてい
る。
配線と同様の状態で配線がなされており、ＬＳＩチップ
３３からワイア４０、パッケージ３０に形成された電源
パッド４１、ビアホール４２を介して導出された多数の
電流路は電源層３５に接続されて集約され、この電源層
３５はビアホール４９を介してパッケージのピン４３に
接続されるとともに、１本のビアホール４４を介し、チ
ップコンデンサ３１の電源パッド４６に接続されてい
る。
【００１０】このように、チップコンデンサ３１と、接
地層３４又は電源層３５との接続がそれぞれ１本のビア
ホール３９、４４によりなされているのは、チップコン
デンサ３１自体の寸法が小さく、従ってチップコンデン
サ３１の外部電極端子の寸法も小さいため、多数の配線
（ビアホール）に接続することが難しいからである。
地層３４又は電源層３５との接続がそれぞれ１本のビア
ホール３９、４４によりなされているのは、チップコン
デンサ３１自体の寸法が小さく、従ってチップコンデン
サ３１の外部電極端子の寸法も小さいため、多数の配線
（ビアホール）に接続することが難しいからである。
【００１１】
【発明が解決しようとする課題】このように、従来のバ
イパス用コンデンサ搭載積層パッケージでは、チップコ
ンデンサ３１がパッケージ３０の底部表面など、ＬＳＩ
チップ３３から遠い位置に配置されているため、せっか
くＬＳＩチップ３３側に用意された図示しない多数の電
源パッド又は接地パッドからの配線が一旦電源層３５又
は接地層３４で集約され、集約された配線がバイパス用
のチップコンデンサ３１に接続されており、そのために
配線の長さが長くなり、結果としてインダクタンスが大
きくなってしまうという問題があった。また、チップコ
ンデンサ３１自身のＥＳＬも大きく、前記したＬＳＩチ
ップ３３とバイパス用のチップコンデンサ３１との間の
配線の長さの問題及びチップコンデンサ３１自身のイン
ダクタンスの問題に起因して、そのインダクダンスが大
きくなり、そのためにスイッチングノイズなどが大きく
なり、ＬＳＩの誤動作の原因になるという課題があっ
た。
イパス用コンデンサ搭載積層パッケージでは、チップコ
ンデンサ３１がパッケージ３０の底部表面など、ＬＳＩ
チップ３３から遠い位置に配置されているため、せっか
くＬＳＩチップ３３側に用意された図示しない多数の電
源パッド又は接地パッドからの配線が一旦電源層３５又
は接地層３４で集約され、集約された配線がバイパス用
のチップコンデンサ３１に接続されており、そのために
配線の長さが長くなり、結果としてインダクタンスが大
きくなってしまうという問題があった。また、チップコ
ンデンサ３１自身のＥＳＬも大きく、前記したＬＳＩチ
ップ３３とバイパス用のチップコンデンサ３１との間の
配線の長さの問題及びチップコンデンサ３１自身のイン
ダクタンスの問題に起因して、そのインダクダンスが大
きくなり、そのためにスイッチングノイズなどが大きく
なり、ＬＳＩの誤動作の原因になるという課題があっ
た。
【００１２】また、図５に示したような構成のパッケー
ジ３０を使用すると、電源層３５又は接地層３４と接続
するためのビアホール３９、４４が必要となり、内部配
線層の複雑化のために、パッケージ３０自体の製造コス
トも上昇するという課題もあった。
ジ３０を使用すると、電源層３５又は接地層３４と接続
するためのビアホール３９、４４が必要となり、内部配
線層の複雑化のために、パッケージ３０自体の製造コス
トも上昇するという課題もあった。
【００１３】本発明はこのような課題に鑑みなされたも
のであり、ＬＳＩとバイパス用コンデンサとの間のイン
ダクダンスが小さく、スイッチングノイズなどが極めて
小さくなり、ＬＳＩの誤動作が生じにくいバイパス用コ
ンデンサ搭載積層パッケージを安価に提供することを目
的としている。
のであり、ＬＳＩとバイパス用コンデンサとの間のイン
ダクダンスが小さく、スイッチングノイズなどが極めて
小さくなり、ＬＳＩの誤動作が生じにくいバイパス用コ
ンデンサ搭載積層パッケージを安価に提供することを目
的としている。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るバイパス用コンデンサ搭載積層パッケー
ジは、キャビティを有し、集積回路チップが搭載される
バイパス用コンデンサ搭載積層パッケージにおいて、バ
イパス用平行平板型コンデンサが前記キャビティの内部
に載置され、前記バイパス用平行平板型コンデンサの直
上あるいは支持部材を介して上方に前記集積回路チップ
が配設されることを特徴としている。
に本発明に係るバイパス用コンデンサ搭載積層パッケー
ジは、キャビティを有し、集積回路チップが搭載される
バイパス用コンデンサ搭載積層パッケージにおいて、バ
イパス用平行平板型コンデンサが前記キャビティの内部
に載置され、前記バイパス用平行平板型コンデンサの直
上あるいは支持部材を介して上方に前記集積回路チップ
が配設されることを特徴としている。
【００１５】
【作用】上記構成のバイパス用コンデンサ搭載積層パッ
ケージによれば、キャビティを有し、集積回路チップ
（以下、ＬＳＩチップと記す）が搭載されるバイパス用
コンデンサ搭載積層パッケージにおいて、バイパス用平
行平板型コンデンサが前記キャビティの内部に載置さ
れ、前記バイパス用平行平板型コンデンサの直上あるい
は支持部材を介して上方に前記集積回路チップが配設さ
れるので、前記バイパス用平行平板型コンデンサの外部
電極面積を大きくとることが可能になり、前記バイパス
用平行平板型コンデンサと前記ＬＳＩチップとの距離を
短くして、ＬＳＩチップ側に用意された多数の電源パッ
ド又は接地パッドとバイパス用コンデンサとの接続を行
うための電流路を短くすることが可能になる。
ケージによれば、キャビティを有し、集積回路チップ
（以下、ＬＳＩチップと記す）が搭載されるバイパス用
コンデンサ搭載積層パッケージにおいて、バイパス用平
行平板型コンデンサが前記キャビティの内部に載置さ
れ、前記バイパス用平行平板型コンデンサの直上あるい
は支持部材を介して上方に前記集積回路チップが配設さ
れるので、前記バイパス用平行平板型コンデンサの外部
電極面積を大きくとることが可能になり、前記バイパス
用平行平板型コンデンサと前記ＬＳＩチップとの距離を
短くして、ＬＳＩチップ側に用意された多数の電源パッ
ド又は接地パッドとバイパス用コンデンサとの接続を行
うための電流路を短くすることが可能になる。
【００１６】また、前記バイパス用コンデンサが平行平
板型であるので、前記バイパス用コンデンサを大きくす
ることができ、その内部の多層電極が多数のビアホール
で接続されることにより、内部層を流れる電流路が短く
なり、四方に分散され、その結果コンデンサ自身のイン
ダクタンスも小さくなり、また積層パッケージにおける
電源層又は接地層とコンデンサの外部電極端子との接続
を直接的全面接続とすることも可能となる。
板型であるので、前記バイパス用コンデンサを大きくす
ることができ、その内部の多層電極が多数のビアホール
で接続されることにより、内部層を流れる電流路が短く
なり、四方に分散され、その結果コンデンサ自身のイン
ダクタンスも小さくなり、また積層パッケージにおける
電源層又は接地層とコンデンサの外部電極端子との接続
を直接的全面接続とすることも可能となる。
【００１７】従って、前記ＬＳＩチップと前記バイパス
用コンデンサとの間のインダクタンスが小さくなるとと
もに、前記バイパス用コンデンサ自身のインダクタンス
も小さくなり、スイッチングノイズなどが極めて小さく
なり、ＬＳＩの誤動作が生じにくくなる。
用コンデンサとの間のインダクタンスが小さくなるとと
もに、前記バイパス用コンデンサ自身のインダクタンス
も小さくなり、スイッチングノイズなどが極めて小さく
なり、ＬＳＩの誤動作が生じにくくなる。
【００１８】さらに、前記バイパス用コンデンサ搭載積
層パッケージの構造が簡単であるため、バイパス用コン
デンサ搭載積層パッケージを安価に提供することが可能
となる。
層パッケージの構造が簡単であるため、バイパス用コン
デンサ搭載積層パッケージを安価に提供することが可能
となる。
【００１９】
【実施例】以下、本発明に係るバイパス用コンデンサ搭
載積層パッケージの実施例を図面に基づいて説明する。
載積層パッケージの実施例を図面に基づいて説明する。
【００２０】図１は実施例に係るバイパス用コンデンサ
搭載積層パッケージを模式的に示した断面図である。
搭載積層パッケージを模式的に示した断面図である。
【００２１】このバイパス用コンデンサ搭載積層パッケ
ージにおいては、パッケージ１０の中央部分に３段構造
のキャビティ１３が形成され、またパッケージ１０の内
部には接地層３４及び電源層３５が形成されており、電
源層３５の一部がキャビティ１３の底部１３ａ表面に露
出し、接地層３４の一部もキャビティ１３の底部１３ａ
より１段上の面１３ｂに露出している。
ージにおいては、パッケージ１０の中央部分に３段構造
のキャビティ１３が形成され、またパッケージ１０の内
部には接地層３４及び電源層３５が形成されており、電
源層３５の一部がキャビティ１３の底部１３ａ表面に露
出し、接地層３４の一部もキャビティ１３の底部１３ａ
より１段上の面１３ｂに露出している。
【００２２】そして、キャビティ１３の底部１３ａには
接着剤の役割も兼ねた導電性材料１２により平行平板型
コンデンサ１１がほぼ全面で接着され、この平行平板型
コンデンサ１１の直上に、同様に導電性材料１２を介し
てＬＳＩチップ３３が接着されている。
接着剤の役割も兼ねた導電性材料１２により平行平板型
コンデンサ１１がほぼ全面で接着され、この平行平板型
コンデンサ１１の直上に、同様に導電性材料１２を介し
てＬＳＩチップ３３が接着されている。
【００２３】平行平板型コンデンサ１１の両主面には外
部接続用電極１４、１５（図２）が形成されており、導
電性材料１２を介して電源層３５と平行平板型コンデン
サ１１下面の外部電極１５が電気的に接続され、一方、
平行平板型コンデンサ１１上面の外部電極１４とＬＳＩ
チップ３３の裏面とも電気的に接続されている。またＬ
ＳＩチップ３３と平行平板型コンデンサ１１を接着して
いる導電性材料１２は露出した接地層３４が存在する部
分にも塗布されており、これによりＬＳＩチップ３３、
平行平板型コンデンサ１１及び接地層３４の三者が互い
に接続されている。
部接続用電極１４、１５（図２）が形成されており、導
電性材料１２を介して電源層３５と平行平板型コンデン
サ１１下面の外部電極１５が電気的に接続され、一方、
平行平板型コンデンサ１１上面の外部電極１４とＬＳＩ
チップ３３の裏面とも電気的に接続されている。またＬ
ＳＩチップ３３と平行平板型コンデンサ１１を接着して
いる導電性材料１２は露出した接地層３４が存在する部
分にも塗布されており、これによりＬＳＩチップ３３、
平行平板型コンデンサ１１及び接地層３４の三者が互い
に接続されている。
【００２４】ＬＳＩチップ３３の接地パッド（図示せ
ず）は、ワイヤ３６、パッケージの接地パッド３７、ビ
アホール３８を介して接地層３４に接続され、接地層３
４より平行平板型コンデンサ１１の外部電極１４に接続
されるとともに、ビアホール４８を介してピン４３に接
続されている。ＬＳＩチップ３３の電源パッド（図示せ
ず）も同様に、ワイヤ４０、パッケージの電源パッド４
１、ビアホール４２を介して電源層３５に接続され、電
源層３５より平行平板型コンデンサ１１の外部電極１５
に接続されるとともに、ビアホール４９を介してピン４
３に接続されている。
ず）は、ワイヤ３６、パッケージの接地パッド３７、ビ
アホール３８を介して接地層３４に接続され、接地層３
４より平行平板型コンデンサ１１の外部電極１４に接続
されるとともに、ビアホール４８を介してピン４３に接
続されている。ＬＳＩチップ３３の電源パッド（図示せ
ず）も同様に、ワイヤ４０、パッケージの電源パッド４
１、ビアホール４２を介して電源層３５に接続され、電
源層３５より平行平板型コンデンサ１１の外部電極１５
に接続されるとともに、ビアホール４９を介してピン４
３に接続されている。
【００２５】本実施例によれば、図５に示した従来のバ
イパス用コンデンサ搭載積層パッケージのように、多数
の電流路を集約し、長い配線によりバイパス用のチップ
コンデンサ３１に接続する必要がなく、接地層３４又は
電源層３５を介して、短くかつ太い電流路により平行平
板型コンデンサ１１に接続することができるため、イン
ダクタンスを小さくすることができる。
イパス用コンデンサ搭載積層パッケージのように、多数
の電流路を集約し、長い配線によりバイパス用のチップ
コンデンサ３１に接続する必要がなく、接地層３４又は
電源層３５を介して、短くかつ太い電流路により平行平
板型コンデンサ１１に接続することができるため、イン
ダクタンスを小さくすることができる。
【００２６】次に、本実施例で使用している平行平板型
コンデンサ１１をさらに詳しく説明する。
コンデンサ１１をさらに詳しく説明する。
【００２７】図２は平行平板型コンデンサ１１を模式的
に示した断面図であり、図３はその分解斜視図であり、
図中、１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅは誘電
体層を示している。
に示した断面図であり、図３はその分解斜視図であり、
図中、１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅは誘電
体層を示している。
【００２８】なお、平行平板型コンデンサ１１は、焼成
により完全に一体化されており、各誘電体層１９ａ・・・
を実際に分離することはできないが、図３においては便
宜上各誘電体層１９ａ・・・ を分離させた状態で示してい
る。
により完全に一体化されており、各誘電体層１９ａ・・・
を実際に分離することはできないが、図３においては便
宜上各誘電体層１９ａ・・・ を分離させた状態で示してい
る。
【００２９】図２及び図３に示したように、平行平板型
コンデンサ１１の内部には内部電極１６ｂ、１６ｃ、１
６ｄ、１６ｅの層が形成されているが、内部電極１６ｂ
・・・には一部円形状に電極の形成されていない部分１８
ｂ、１８ｃ、１８ｄ、１８ｅが存在し、この電極の形成
されていない部分１８ｂ・・・ には、内部電極１６ｂ・・・
に接触しない状態でビアホール１７ａ、あるいはビアホ
ール１７ｂが形成されている。外部電極１４、１５と内
部電極１６ｂ・・・ との間の接続についてみると、上面の
外部電極１４は１層づつ隔てた２つの内部電極１６ｃ、
１６ｅにビアホール１７ａを介して接続されており、一
方下面の外部電極１５はやはり１層づつ隔てた内部電極
１６ｄ、１６ｂとビアホール１７ｂを介して接続されて
おり、互いに隣接する内部電極同士は接続されないよう
になっている。
コンデンサ１１の内部には内部電極１６ｂ、１６ｃ、１
６ｄ、１６ｅの層が形成されているが、内部電極１６ｂ
・・・には一部円形状に電極の形成されていない部分１８
ｂ、１８ｃ、１８ｄ、１８ｅが存在し、この電極の形成
されていない部分１８ｂ・・・ には、内部電極１６ｂ・・・
に接触しない状態でビアホール１７ａ、あるいはビアホ
ール１７ｂが形成されている。外部電極１４、１５と内
部電極１６ｂ・・・ との間の接続についてみると、上面の
外部電極１４は１層づつ隔てた２つの内部電極１６ｃ、
１６ｅにビアホール１７ａを介して接続されており、一
方下面の外部電極１５はやはり１層づつ隔てた内部電極
１６ｄ、１６ｂとビアホール１７ｂを介して接続されて
おり、互いに隣接する内部電極同士は接続されないよう
になっている。
【００３０】上記の構造の平行平板型コンデンサ１１で
は、内部電極１６ｂ・・・ を流れる電流の向きが一定方向
に偏らないように分散されるとともに、形成された多数
のビアホール１７ａ、１７ｂにより電流の流れる距離が
短くなり、その結果ＥＳＬが小さくなり、スイッチング
ノイズを小さくすることができる。この場合、平行平板
型コンデンサ１１のＥＳＬの大きさはビアホール１７
ａ、１７ｂの数にほぼ逆比例し、ビアホール１７ａ、１
７ｂの数が多いほどＥＳＬは小さくおさえられる。ま
た、内部電極１６ｂ・・・ の数と静電容量とは比例関係に
あるため、要求される静電容量に合わせて、誘電体材料
の種類を選び、内部電極１６ｂ・・・ の数を選択すればよ
い。
は、内部電極１６ｂ・・・ を流れる電流の向きが一定方向
に偏らないように分散されるとともに、形成された多数
のビアホール１７ａ、１７ｂにより電流の流れる距離が
短くなり、その結果ＥＳＬが小さくなり、スイッチング
ノイズを小さくすることができる。この場合、平行平板
型コンデンサ１１のＥＳＬの大きさはビアホール１７
ａ、１７ｂの数にほぼ逆比例し、ビアホール１７ａ、１
７ｂの数が多いほどＥＳＬは小さくおさえられる。ま
た、内部電極１６ｂ・・・ の数と静電容量とは比例関係に
あるため、要求される静電容量に合わせて、誘電体材料
の種類を選び、内部電極１６ｂ・・・ の数を選択すればよ
い。
【００３１】このような構成の上記実施例（実施例１と
する）に係るバイパス用コンデンサ搭載積層パッケージ
のインダクタンスを実際に測定した。なお、比較例１と
して図５に示した従来のバイパス用コンデンサ搭載積層
パッケージについても同様にインダクタンスを測定し
た。内部の各場所でのインダクタンス、及び合計のイン
ダクタンスを下記の表１に示している。
する）に係るバイパス用コンデンサ搭載積層パッケージ
のインダクタンスを実際に測定した。なお、比較例１と
して図５に示した従来のバイパス用コンデンサ搭載積層
パッケージについても同様にインダクタンスを測定し
た。内部の各場所でのインダクタンス、及び合計のイン
ダクタンスを下記の表１に示している。
【００３２】なお、実施例１及び比較例１のいずれの場
合においても、ワイヤ３６、ワイヤ４０、接地パッド３
７、及び電源パッド４１の数はそれぞれ４０であり、比
較例に係るバイパス用コンデンサ搭載積層パッケージに
用いられているチップコンデンサ３１は４個である。
合においても、ワイヤ３６、ワイヤ４０、接地パッド３
７、及び電源パッド４１の数はそれぞれ４０であり、比
較例に係るバイパス用コンデンサ搭載積層パッケージに
用いられているチップコンデンサ３１は４個である。
【００３３】
【表１】
【００３４】上記結果より明らかなように、実施例１に
係るバイパス用コンデンサ搭載積層パッケージのインダ
クタンスは、従来のもの（比較例１）と比べて１／３に
減少している。
係るバイパス用コンデンサ搭載積層パッケージのインダ
クタンスは、従来のもの（比較例１）と比べて１／３に
減少している。
【００３５】以上説明したように、上記実施例に係るバ
イパス用コンデンサ搭載積層パッケージでは、ＬＳＩチ
ップ３３が短い電流路でバイパス用コンデンサ１１に電
気的に接続されているためインダクタンスが小さくな
り、さらにバイパス用コンデンサ１１が図２及び図３に
示したような平行平板型コンデンサであるので、コンデ
ンサ自身のＥＳＬも小さくなり、この結果スイッチング
ノイズなどを極めて小さくすることができ、ＬＳＩにお
ける誤動作の発生を防止することができる。
イパス用コンデンサ搭載積層パッケージでは、ＬＳＩチ
ップ３３が短い電流路でバイパス用コンデンサ１１に電
気的に接続されているためインダクタンスが小さくな
り、さらにバイパス用コンデンサ１１が図２及び図３に
示したような平行平板型コンデンサであるので、コンデ
ンサ自身のＥＳＬも小さくなり、この結果スイッチング
ノイズなどを極めて小さくすることができ、ＬＳＩにお
ける誤動作の発生を防止することができる。
【００３６】さらに、前記バイパス用コンデンサ搭載積
層パッケージはその構造が簡単であるため、安価に提供
することができる。
層パッケージはその構造が簡単であるため、安価に提供
することができる。
【００３７】次に、別の実施例に係るバイパス用コンデ
ンサ搭載積層パッケージを説明する。図４は、実装方式
にフリップトＴＡＢ（Tape Automated Bonding）を用い
たバイパス用コンデンサ搭載積層パッケージを模式的に
示した断面図であり、この場合、ピン４３はＬＳＩチッ
プ３３が実装されたフリップトＴＡＢ２１が搭載されて
いる面と反対側の面に配設されている。
ンサ搭載積層パッケージを説明する。図４は、実装方式
にフリップトＴＡＢ（Tape Automated Bonding）を用い
たバイパス用コンデンサ搭載積層パッケージを模式的に
示した断面図であり、この場合、ピン４３はＬＳＩチッ
プ３３が実装されたフリップトＴＡＢ２１が搭載されて
いる面と反対側の面に配設されている。
【００３８】本実施例に係るバイパス用コンデンサ搭載
積層パッケージにおいても、キャビティ２３が中央部分
に形成され、その内部に形成された接地層３４、電源層
３５のうち、接地層３４の一部がキャビティ２３におい
て露出している。
積層パッケージにおいても、キャビティ２３が中央部分
に形成され、その内部に形成された接地層３４、電源層
３５のうち、接地層３４の一部がキャビティ２３におい
て露出している。
【００３９】一方、キャビティ２３の内部には平行平板
型コンデンサ１１が導電性材料１２を介してその底部に
接着されており、平行平板型コンデンサ１１の上面に形
成された外部電極１４は露出している。また、平行平板
型コンデンサ１１の上方には支持ゴム２４を介してフリ
ップトＴＡＢ２１が配設されており、このフリップトＴ
ＡＢ２１にはＬＳＩチップ３３が実装されている。
型コンデンサ１１が導電性材料１２を介してその底部に
接着されており、平行平板型コンデンサ１１の上面に形
成された外部電極１４は露出している。また、平行平板
型コンデンサ１１の上方には支持ゴム２４を介してフリ
ップトＴＡＢ２１が配設されており、このフリップトＴ
ＡＢ２１にはＬＳＩチップ３３が実装されている。
【００４０】配線の接続状態については、ＬＳＩチップ
３３の接地パッド（図示せず）はフリップトＴＡＢ２１
に形成された配線に接続され、このフリップトＴＡＢ２
１の配線は、パッケージ２２表面に形成された接地パッ
ド２５に接続され、さらにビアホール２６を介して接地
層３４に接続されている。
３３の接地パッド（図示せず）はフリップトＴＡＢ２１
に形成された配線に接続され、このフリップトＴＡＢ２
１の配線は、パッケージ２２表面に形成された接地パッ
ド２５に接続され、さらにビアホール２６を介して接地
層３４に接続されている。
【００４１】一方、ＬＳＩチップ３３の電源パッド（図
示せず）は、フリップトＴＡＢ２１に形成された配線を
介してパッケージ２２の電源パッド２７に接続されてお
り、この電源パッド２７はパッケージ２２の中心に向か
って伸びている多数のワイヤ４０を介して、平行平板型
コンデンサ１１の上面の外部電極１４と接続されてい
る。また、パッケージ２２の電源パッド２７はビアホー
ル２８を介して電源層３５にも接続されている。なお、
ピン４３への接続は、それぞれ接地層３４及び電源層３
５からビアホール２９を介して行われている。
示せず）は、フリップトＴＡＢ２１に形成された配線を
介してパッケージ２２の電源パッド２７に接続されてお
り、この電源パッド２７はパッケージ２２の中心に向か
って伸びている多数のワイヤ４０を介して、平行平板型
コンデンサ１１の上面の外部電極１４と接続されてい
る。また、パッケージ２２の電源パッド２７はビアホー
ル２８を介して電源層３５にも接続されている。なお、
ピン４３への接続は、それぞれ接地層３４及び電源層３
５からビアホール２９を介して行われている。
【００４２】図４に示したバイパス用コンデンサ搭載積
層パッケージにおいても、ＬＳＩチップ（図示せず）と
平行平板型コンデンサ１１間の配線は短く、１本のビア
ホールに電流が集約されないため、そのインダクタンス
は小さく、平行平板型コンデンサ１１自身のＥＳＬも小
さく、ＬＳＩの誤動作が生じにくい。
層パッケージにおいても、ＬＳＩチップ（図示せず）と
平行平板型コンデンサ１１間の配線は短く、１本のビア
ホールに電流が集約されないため、そのインダクタンス
は小さく、平行平板型コンデンサ１１自身のＥＳＬも小
さく、ＬＳＩの誤動作が生じにくい。
【００４３】本実施例に係るバイパス用コンデンサ搭載
積層パッケージ（実施例２とする）についても、上記実
施例１の場合と同様にインダクタンスを測定した。
積層パッケージ（実施例２とする）についても、上記実
施例１の場合と同様にインダクタンスを測定した。
【００４４】この場合、フリップトＴＡＢ２１から接地
パッド２５への配線、フリップトＴＡＢ２１から電源パ
ッド２７への配線、ワイヤ４０、接地パッド２５、及び
電源パッド２７の数もそれぞれ４０である。結果を下記
の表２に示している。
パッド２５への配線、フリップトＴＡＢ２１から電源パ
ッド２７への配線、ワイヤ４０、接地パッド２５、及び
電源パッド２７の数もそれぞれ４０である。結果を下記
の表２に示している。
【００４５】
【表２】
【００４６】上記結果より明らかなように、実施例２に
係るバイパス用コンデンサ搭載積層パッケージのインダ
クタンスはさらに減少し、従来のもの（比較例１）と比
べて約１／５になっている。
係るバイパス用コンデンサ搭載積層パッケージのインダ
クタンスはさらに減少し、従来のもの（比較例１）と比
べて約１／５になっている。
【００４７】以上説明したように実施例に係るバイパス
用コンデンサ搭載積層パッケージにあっては、ＬＳＩチ
ップ３３から短い電流路でバイパス用の平行平板型コン
デンサ１１に接続されているためインダクタンスが小さ
くなり、さらにバイパス用コンデンサが平行平板型コン
デンサ１１であるので、コンデンサ自身のＥＳＬも小さ
くなり、この結果スイッチングノイズなどを極めて小さ
くすることができ、ＬＳＩにおける誤動作の発生を防止
することができる。
用コンデンサ搭載積層パッケージにあっては、ＬＳＩチ
ップ３３から短い電流路でバイパス用の平行平板型コン
デンサ１１に接続されているためインダクタンスが小さ
くなり、さらにバイパス用コンデンサが平行平板型コン
デンサ１１であるので、コンデンサ自身のＥＳＬも小さ
くなり、この結果スイッチングノイズなどを極めて小さ
くすることができ、ＬＳＩにおける誤動作の発生を防止
することができる。
【００４８】さらに、前記バイパス用コンデンサ搭載積
層パッケージの構造が簡単であるため、バイパス用コン
デンサ搭載積層パッケージを安価に提供することができ
る。
層パッケージの構造が簡単であるため、バイパス用コン
デンサ搭載積層パッケージを安価に提供することができ
る。
【００４９】
【発明の効果】以上詳述したように本発明に係るバイパ
ス用コンデンサ搭載積層パッケージにあっては、キャビ
ティを有し、ＬＳＩチップが搭載されたバイパス用コン
デンサ搭載積層パッケージにおいて、バイパス用平行平
板型コンデンサが前記キャビティの内部に載置され、前
記バイパス用平行平板型コンデンサの直上あるいは支持
部材を介して上方に前記ＬＳＩチップが配設されている
ので、前記バイパス用平行平板型コンデンサと前記ＬＳ
Ｉチップとの距離を短くして、ＬＳＩチップ側に用意さ
れた多数の電源パッド又は接地パッドとバイパス用コン
デンサとの接続を行うための電流路を短くすることがで
きる。
ス用コンデンサ搭載積層パッケージにあっては、キャビ
ティを有し、ＬＳＩチップが搭載されたバイパス用コン
デンサ搭載積層パッケージにおいて、バイパス用平行平
板型コンデンサが前記キャビティの内部に載置され、前
記バイパス用平行平板型コンデンサの直上あるいは支持
部材を介して上方に前記ＬＳＩチップが配設されている
ので、前記バイパス用平行平板型コンデンサと前記ＬＳ
Ｉチップとの距離を短くして、ＬＳＩチップ側に用意さ
れた多数の電源パッド又は接地パッドとバイパス用コン
デンサとの接続を行うための電流路を短くすることがで
きる。
【００５０】また、前記バイパス用コンデンサが平行平
板型であるので、コンデンサ自身のインダクタンス（Ｅ
ＳＬ）も小さくなり、また積層パッケージにおける電源
層又は接地層とコンデンサの外部電極端子との接続を直
接的全面接続とすることができる。
板型であるので、コンデンサ自身のインダクタンス（Ｅ
ＳＬ）も小さくなり、また積層パッケージにおける電源
層又は接地層とコンデンサの外部電極端子との接続を直
接的全面接続とすることができる。
【００５１】すなわち、本発明に係るバイパス用コンデ
ンサ搭載積層パッケージにあっては、ＬＳＩチップとバ
イパス用コンデンサとの間のインダクタンスを小さくす
ることができるとともに、前記バイパス用コンデンサ自
身のインダクタンス（ＥＳＬ）も小さくすることができ
るため、スイッチングノイズなどを極めて小さくするこ
とができ、ＬＳＩの誤動作が生じにくいバイパス用コン
デンサ搭載積層パッケージを提供することができる。
ンサ搭載積層パッケージにあっては、ＬＳＩチップとバ
イパス用コンデンサとの間のインダクタンスを小さくす
ることができるとともに、前記バイパス用コンデンサ自
身のインダクタンス（ＥＳＬ）も小さくすることができ
るため、スイッチングノイズなどを極めて小さくするこ
とができ、ＬＳＩの誤動作が生じにくいバイパス用コン
デンサ搭載積層パッケージを提供することができる。
【００５２】さらに、前記バイパス用コンデンサ搭載積
層パッケージの構造が簡単であるため、バイパス用コン
デンサ搭載積層パッケージを安価に提供することができ
る。
層パッケージの構造が簡単であるため、バイパス用コン
デンサ搭載積層パッケージを安価に提供することができ
る。
【図１】本発明の実施例に係るバイパス用コンデンサ搭
載積層パッケージを模式的に示した断面図である。
載積層パッケージを模式的に示した断面図である。
【図２】実施例に係るバイパス用コンデンサ搭載積層パ
ッケージに用いられた平行平板型コンデンサを模式的に
示した断面図である。
ッケージに用いられた平行平板型コンデンサを模式的に
示した断面図である。
【図３】実施例に係るバイパス用コンデンサ搭載積層パ
ッケージに用いられた平行平板型コンデンサを模式的に
示した分解斜視図である。
ッケージに用いられた平行平板型コンデンサを模式的に
示した分解斜視図である。
【図４】別の実施例に係るバイパス用コンデンサ搭載積
層パッケージを模式的に示した断面図である。
層パッケージを模式的に示した断面図である。
【図５】従来のバイパス用コンデンサ搭載積層パッケー
ジを模式的に示した断面図である。
ジを模式的に示した断面図である。
１１ 平行平板型コンデンサ １３ キャビティ ２４ 支持ゴム ３３ ＬＳＩチップ
Claims (1)
- 【請求項１】 キャビティを有し、集積回路チップが搭
載されるバイパス用コンデンサ搭載積層パッケージにお
いて、バイパス用平行平板型コンデンサが前記キャビテ
ィの内部に載置され、前記バイパス用平行平板型コンデ
ンサの直上あるいは支持部材を介して上方に前記集積回
路チップが配設されることを特徴とするバイパス用コン
デンサ搭載積層パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096414A JPH07307412A (ja) | 1994-05-10 | 1994-05-10 | バイパス用コンデンサ搭載積層パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096414A JPH07307412A (ja) | 1994-05-10 | 1994-05-10 | バイパス用コンデンサ搭載積層パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307412A true JPH07307412A (ja) | 1995-11-21 |
Family
ID=14164318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6096414A Pending JPH07307412A (ja) | 1994-05-10 | 1994-05-10 | バイパス用コンデンサ搭載積層パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307412A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917165A2 (en) * | 1997-11-14 | 1999-05-19 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
| KR19990061323A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 반도체 패키지 |
| US6043987A (en) * | 1997-08-25 | 2000-03-28 | Compaq Computer Corporation | Printed circuit board having a well structure accommodating one or more capacitor components |
| JP2003506878A (ja) * | 1999-08-03 | 2003-02-18 | エクストゥーワイ、アテニュエイタズ、エル、エル、シー | 回路アーキテクチャーを備えたユニバーサルエネルギー調整インターポーザー |
| JP2003110049A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ten Ltd | 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 |
| KR100411811B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6791127B2 (en) | 2001-08-10 | 2004-09-14 | Fujitsu Limited | Semiconductor device having a condenser chip for reducing a noise |
| US7215531B2 (en) | 1999-12-27 | 2007-05-08 | Murata Manufacturing Co., Ltd. | Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board |
| DE10019838B4 (de) * | 1999-11-19 | 2009-06-04 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators |
| DE10019839B4 (de) * | 1999-11-19 | 2010-01-28 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit |
-
1994
- 1994-05-10 JP JP6096414A patent/JPH07307412A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043987A (en) * | 1997-08-25 | 2000-03-28 | Compaq Computer Corporation | Printed circuit board having a well structure accommodating one or more capacitor components |
| EP0917165A3 (en) * | 1997-11-14 | 2005-03-23 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
| EP0917165A2 (en) * | 1997-11-14 | 1999-05-19 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
| KR19990061323A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 반도체 패키지 |
| JP2003506878A (ja) * | 1999-08-03 | 2003-02-18 | エクストゥーワイ、アテニュエイタズ、エル、エル、シー | 回路アーキテクチャーを備えたユニバーサルエネルギー調整インターポーザー |
| DE10019839B4 (de) * | 1999-11-19 | 2010-01-28 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit |
| DE10019838B4 (de) * | 1999-11-19 | 2009-06-04 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators |
| US7215531B2 (en) | 1999-12-27 | 2007-05-08 | Murata Manufacturing Co., Ltd. | Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board |
| DE10027870B4 (de) * | 1999-12-27 | 2009-08-06 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Laminierter Kondensator und Montageanordnung |
| KR100411811B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6791127B2 (en) | 2001-08-10 | 2004-09-14 | Fujitsu Limited | Semiconductor device having a condenser chip for reducing a noise |
| US7339269B2 (en) | 2001-09-28 | 2008-03-04 | Fujitsu Ten Limited | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof |
| WO2003032385A1 (fr) * | 2001-09-28 | 2003-04-17 | Fujitsu Ten Limited | Boitier de microcircuit haute frequence, unite haute frequence l'utilisant et procede de fabrication |
| JP2003110049A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ten Ltd | 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304768B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5886406A (en) | Power-ground plane for a C4 flip-chip substrate | |
| US5049979A (en) | Combined flat capacitor and tab integrated circuit chip and method | |
| US5786630A (en) | Multi-layer C4 flip-chip substrate | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| US5834832A (en) | Packing structure of semiconductor packages | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| JP2003110084A (ja) | 半導体装置 | |
| JP2004128219A (ja) | 付加機能を有する半導体装置及びその製造方法 | |
| JP2003526946A (ja) | キャリアが設けられた集積回路パッケージの３次元アレイを備える電子モジュール | |
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| JPH07307412A (ja) | バイパス用コンデンサ搭載積層パッケージ | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JPH09508760A (ja) | 薄膜再分配域を備えた多層モジュール | |
| JPH09237854A (ja) | 半導体用パッケージ | |
| JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
| US20090085158A1 (en) | Package with improved connection of a decoupling capacitor | |
| US20090086453A1 (en) | Package with passive component support assembly | |
| JPS6256664B2 (ja) | ||
| US7262508B2 (en) | Integrated circuit incorporating flip chip and wire bonding | |
| JP2002170920A (ja) | フリップチップ装置 | |
| JPH08148595A (ja) | 半導体装置 | |
| JP4370993B2 (ja) | 半導体装置 | |
| JP3869220B2 (ja) | 半導体装置 |