JP2003046022A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2003046022A JP2003046022A JP2002143983A JP2002143983A JP2003046022A JP 2003046022 A JP2003046022 A JP 2003046022A JP 2002143983 A JP2002143983 A JP 2002143983A JP 2002143983 A JP2002143983 A JP 2002143983A JP 2003046022 A JP2003046022 A JP 2003046022A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic device
- heat dissipation
- via hole
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】放熱性の高い電子機器を提供する。
【解決手段】金属板と該金属板の表面に形成された絶縁
層と該絶縁層の上に形成された導体層とを有するメタル
コア基板と、電子部品とを有し、導体層と前記電子部品
の端子が接続されている電子装置であって、金属板と前
記電子部品の双方に接するように配置された高熱導伝性
部材を備える構造とする。
層と該絶縁層の上に形成された導体層とを有するメタル
コア基板と、電子部品とを有し、導体層と前記電子部品
の端子が接続されている電子装置であって、金属板と前
記電子部品の双方に接するように配置された高熱導伝性
部材を備える構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品を搭載し
たメタルコア基板を備えた電子装置の構造及びその製造
技術に関する。
たメタルコア基板を備えた電子装置の構造及びその製造
技術に関する。
【０００２】
【従来の技術】電子基板を備えた電子装置は、電子部品
による発熱に起因した不良が生じないようにする必要が
ある。そのため、出荷前には熱サイクル試験を行うこと
にしている。特に、ＥＣＵ等の車載用電子装置では、環
境等の変化による車体内の温度変化に加えてエンジンの
オンオフによるＬＳＩチップ発熱の有無が影響し、電子
部品等は広い温度領域での熱サイクル（例えば、−４０
度〜１２０度：自動車用電子機器の環境試験通則JASOD0
01）に耐える必要がある。今般、ＥＣＵをよりエンジン
近くに配置する傾向があり、さらに、この温度範囲の上
限がより高くなる傾向がある。このような熱サイクルに
さらされると、ＥＣＵ内の電子部品の性能が安定しなく
なったり、電子部品の搭載基板と電子部品との間の接続
不良が生じやすくなる。すなわち、電子装置には高い放
熱性が要求され、特にＥＣＵ等の車載用電子装置は一般
の電子部品よりも優れた放熱性が求められている。
による発熱に起因した不良が生じないようにする必要が
ある。そのため、出荷前には熱サイクル試験を行うこと
にしている。特に、ＥＣＵ等の車載用電子装置では、環
境等の変化による車体内の温度変化に加えてエンジンの
オンオフによるＬＳＩチップ発熱の有無が影響し、電子
部品等は広い温度領域での熱サイクル（例えば、−４０
度〜１２０度：自動車用電子機器の環境試験通則JASOD0
01）に耐える必要がある。今般、ＥＣＵをよりエンジン
近くに配置する傾向があり、さらに、この温度範囲の上
限がより高くなる傾向がある。このような熱サイクルに
さらされると、ＥＣＵ内の電子部品の性能が安定しなく
なったり、電子部品の搭載基板と電子部品との間の接続
不良が生じやすくなる。すなわち、電子装置には高い放
熱性が要求され、特にＥＣＵ等の車載用電子装置は一般
の電子部品よりも優れた放熱性が求められている。
【０００３】基板に搭載される電子部品の発熱を考慮し
た一般的な電子装置の構造に関する従来技術に、特開平
６−１６９１８９号公報がある。
た一般的な電子装置の構造に関する従来技術に、特開平
６−１６９１８９号公報がある。
【０００４】この公報には、内層にグランドを有するプ
リント基板上にスルーホールを介してこのグランドと接
続されている放熱電極用パッドが形成され、さらにその
放熱電極用パッドとチップ形発熱部品に設けられた放熱
用電極とが整合するよう搭載されている電子回路基板が
記載されている。この電子回路基板の構造は、チップ形
発熱部品が発生する熱を、放熱用電極、放熱電極用パッ
ド、スルーホールを介してグランドへ逃がすことでプリ
ント基板の放熱性を確保している。
リント基板上にスルーホールを介してこのグランドと接
続されている放熱電極用パッドが形成され、さらにその
放熱電極用パッドとチップ形発熱部品に設けられた放熱
用電極とが整合するよう搭載されている電子回路基板が
記載されている。この電子回路基板の構造は、チップ形
発熱部品が発生する熱を、放熱用電極、放熱電極用パッ
ド、スルーホールを介してグランドへ逃がすことでプリ
ント基板の放熱性を確保している。
【０００５】また、一般的な電子部品の基板としてメタ
ルコア基板があり、そのメタルコア基板の放熱性を考慮
した従来技術として特開平７−３２６６９０号公報があ
る。
ルコア基板があり、そのメタルコア基板の放熱性を考慮
した従来技術として特開平７−３２６６９０号公報があ
る。
【０００６】この公報には、内部配線パターンがメタル
コア基板に形成され、アウターリードがその内部配線パ
ターンに接続され、その内部配線パターンを、例えば銅
箔をエッチング加工するなど薄膜を加工して形成するこ
と、および内部配線パターンが形成されたメタルコア基
板のチップ部品が搭載される部分を凹部に形成すること
が記載されている。
コア基板に形成され、アウターリードがその内部配線パ
ターンに接続され、その内部配線パターンを、例えば銅
箔をエッチング加工するなど薄膜を加工して形成するこ
と、および内部配線パターンが形成されたメタルコア基
板のチップ部品が搭載される部分を凹部に形成すること
が記載されている。
【０００７】
【発明が解決しようとする課題】特開平６−１６９１８
９号公報は、ガラスエポキシ材を基板のコアとして使用
しているので、基板の種類に対応した放熱構造どころか
メタルコア基板に関しても何ら記載されていない。ま
た、半導体部品のグランド端子も他の信号端子と同様に
一定の大きさにしているため、放熱性を確保するには十
分でない。
９号公報は、ガラスエポキシ材を基板のコアとして使用
しているので、基板の種類に対応した放熱構造どころか
メタルコア基板に関しても何ら記載されていない。ま
た、半導体部品のグランド端子も他の信号端子と同様に
一定の大きさにしているため、放熱性を確保するには十
分でない。
【０００８】また、特開平７−３２６６９０号公報で
は、メタルコア基板を用いているので基板自体の熱拡散
効率は向上しているが、メタルコア基板と電子部品との
間にエポキシ樹脂等の有機接着材やポリイミド等の有機
絶縁層を備えているので、電子部品から基板への熱導伝
性が低い。つまり、電子部品から搭載基板への熱伝導性
が十分に考慮されているとはいえない。
は、メタルコア基板を用いているので基板自体の熱拡散
効率は向上しているが、メタルコア基板と電子部品との
間にエポキシ樹脂等の有機接着材やポリイミド等の有機
絶縁層を備えているので、電子部品から基板への熱導伝
性が低い。つまり、電子部品から搭載基板への熱伝導性
が十分に考慮されているとはいえない。
【０００９】また、これらの従来技術でメタルコア基板
に配線を形成し、その配線されたメタルコア基板にフリ
ップチップ方式の半導体部品を採用する場合に生じる半
導体部品端子と配線との間の接続不良に関して何ら配慮
がなされていない。
に配線を形成し、その配線されたメタルコア基板にフリ
ップチップ方式の半導体部品を採用する場合に生じる半
導体部品端子と配線との間の接続不良に関して何ら配慮
がなされていない。
【００１０】また、電子基板を他の基板にインターポー
ザとして搭載する場合やチップを複数搭載したＭＣＭ
（マルチチップモジュール）の場合の放熱構造に関して
も何ら考慮されていない。
ザとして搭載する場合やチップを複数搭載したＭＣＭ
（マルチチップモジュール）の場合の放熱構造に関して
も何ら考慮されていない。
【００１１】本発明の目的は、メタルコア基板の構造を
使用して電子基板の放熱性を向上させ、電子部品全体の
放熱性（耐熱性）を向上させることにある。
使用して電子基板の放熱性を向上させ、電子部品全体の
放熱性（耐熱性）を向上させることにある。
【００１２】また、インターポーザを搭載した基板やＭ
ＣＭ構造を採用した基板を有する電子装置全体の放熱性
（耐熱性）を向上させることにある。
ＣＭ構造を採用した基板を有する電子装置全体の放熱性
（耐熱性）を向上させることにある。
【００１３】
【課題を解決するための手段】本発明の実施態様のひと
つに、金属板又は複合金属板で構成されるコア材と該コ
ア材上に形成された配線層とを備えたメタルコア基板
と、前記配線層と端子が接続されている前記電子部品と
を有する電子装置であって、前記コア材と前記電子部品
とが高熱導伝性部材を介して隣接するように該高熱伝導
性部材が配置されているものがある。
つに、金属板又は複合金属板で構成されるコア材と該コ
ア材上に形成された配線層とを備えたメタルコア基板
と、前記配線層と端子が接続されている前記電子部品と
を有する電子装置であって、前記コア材と前記電子部品
とが高熱導伝性部材を介して隣接するように該高熱伝導
性部材が配置されているものがある。
【００１４】このような構造により、電子装置の放熱性
が向上する。
が向上する。
【００１５】また、このような基板をインターポーザ
（他の基板に搭載する基板のことをいう）として用いる
場合、インターポーザが搭載される他の基板と高発熱電
子部品とが、高熱導伝性部材を介して接するように該高
熱導伝性部材を配置した構造、もしくはインターポーザ
が搭載される他の基板とインターポーザとして用いた基
板を構成する金属板とが高熱導伝性部材を介して接する
ように該高熱導伝性部材を配置した構造を備えた電子装
置が好ましい。
（他の基板に搭載する基板のことをいう）として用いる
場合、インターポーザが搭載される他の基板と高発熱電
子部品とが、高熱導伝性部材を介して接するように該高
熱導伝性部材を配置した構造、もしくはインターポーザ
が搭載される他の基板とインターポーザとして用いた基
板を構成する金属板とが高熱導伝性部材を介して接する
ように該高熱導伝性部材を配置した構造を備えた電子装
置が好ましい。
【００１６】なお、上述の金属板に、少なくともニッケ
ル、クロム、コバルト、アルミニウムのいずれかを含む
鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄
系複合材、タングステン、銅、モリブデン、タンタル、
ニッケル、アルミニウムなどを用いると、高熱伝導性と
高剛性を備えることができるようになる。例えば表１に
示すように、銅やアルミニウムを用いると、安価に製造
できるだけでなく、熱伝導率も高いので、放熱性が良
い。また、メイン基板をアルミナやガラセラ等のセラミ
ックを用いた基板とする場合には、インバー（鉄−３６
ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニ
ッケル合金）は高弾性でかつ熱膨張係数が低いので、こ
れらを使用したメタルコアインタポーザを使用すること
により、インタポーザとメイン基板の熱膨張率差を小さ
くして、はんだ接続信頼性を向上することができる。特
にインバーや４２アロイのような鉄−ニッケルを主成分
とする合金は、それらの組成を変化させることにより、
メイン基板の種類に応じた熱膨張率のインタポーザとす
ることが可能であり、メイン基板とインタポーザ間のは
んだ接続信頼性を向上することができる。
ル、クロム、コバルト、アルミニウムのいずれかを含む
鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄
系複合材、タングステン、銅、モリブデン、タンタル、
ニッケル、アルミニウムなどを用いると、高熱伝導性と
高剛性を備えることができるようになる。例えば表１に
示すように、銅やアルミニウムを用いると、安価に製造
できるだけでなく、熱伝導率も高いので、放熱性が良
い。また、メイン基板をアルミナやガラセラ等のセラミ
ックを用いた基板とする場合には、インバー（鉄−３６
ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニ
ッケル合金）は高弾性でかつ熱膨張係数が低いので、こ
れらを使用したメタルコアインタポーザを使用すること
により、インタポーザとメイン基板の熱膨張率差を小さ
くして、はんだ接続信頼性を向上することができる。特
にインバーや４２アロイのような鉄−ニッケルを主成分
とする合金は、それらの組成を変化させることにより、
メイン基板の種類に応じた熱膨張率のインタポーザとす
ることが可能であり、メイン基板とインタポーザ間のは
んだ接続信頼性を向上することができる。
【００１７】
【表１】
また、このような鉄−ニッケルを主成分とする高弾性金
属を前記金属板として用いる場合には、これらは熱伝導
率が低いので、表面を熱伝導性が高い部材、例えば銅め
っきで被覆する構造（複合金属板）とすることが好まし
い。この被覆は、絶縁樹脂との密着性向上のための粗化
処理を行う際にも有効に使用できる。
属を前記金属板として用いる場合には、これらは熱伝導
率が低いので、表面を熱伝導性が高い部材、例えば銅め
っきで被覆する構造（複合金属板）とすることが好まし
い。この被覆は、絶縁樹脂との密着性向上のための粗化
処理を行う際にも有効に使用できる。
【００１８】なお、これまで述べてきた高熱伝導性部材
は、一般に配線基板の絶縁材料として使用されるエポキ
シ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/
m・k）と比較して、熱伝導性の高い材料のことをいい、
Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくと
も１つ若しくはこれらを組み合わせた材料（熱伝導率：
数W/m・k以上）を用いるのが好ましい。
は、一般に配線基板の絶縁材料として使用されるエポキ
シ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/
m・k）と比較して、熱伝導性の高い材料のことをいい、
Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくと
も１つ若しくはこれらを組み合わせた材料（熱伝導率：
数W/m・k以上）を用いるのが好ましい。
【００１９】特に、その接続に少なくともはんだを用い
ると、電子部品の搭載工程（リフロー）を用いて形成す
ることができるので、プロセス工程の簡略化が可能であ
る。
ると、電子部品の搭載工程（リフロー）を用いて形成す
ることができるので、プロセス工程の簡略化が可能であ
る。
【００２０】また、電子部品の搭載を考慮すると、電子
部品に金属（特に、Ａｌ、銀、金）の電極を形成してお
き、この電極と金属板をはんだ、導電性樹脂などで接続
する構成とすることが望ましい。場合によっては低コス
ト化のため、特に接続のためだけの金属電極を設けない
電子部品を、銀ペースト等の導線性樹脂や接着剤で接続
しても良い。ただし接着剤は、放熱性という観点では有
利ではない。
部品に金属（特に、Ａｌ、銀、金）の電極を形成してお
き、この電極と金属板をはんだ、導電性樹脂などで接続
する構成とすることが望ましい。場合によっては低コス
ト化のため、特に接続のためだけの金属電極を設けない
電子部品を、銀ペースト等の導線性樹脂や接着剤で接続
しても良い。ただし接着剤は、放熱性という観点では有
利ではない。
【００２１】さらに、これまで述べてきた導体層は、一
般的に多層配線板に使用されるステンレス、ニクロム、
タングステン、アルミニウムなどの箔でもよいが、好ま
しくは銅の箔である。
般的に多層配線板に使用されるステンレス、ニクロム、
タングステン、アルミニウムなどの箔でもよいが、好ま
しくは銅の箔である。
【００２２】また、放熱用ビアホールを形成する方法と
しては、ドリルやプラズマ、感光性材料を混練した樹脂
のフォトリソグラフィでも可能であるが、望ましくはレ
ーザによる加工である。レーザとして、高エネルギ出力
のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマ
レーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなど
を用いてい形成することが可能であるが、ＣＯ２レーザ
又は紫外線レーザで形成することが好ましい。特に、紫
外線レーザは、樹脂を炭化させることなく分解し、微小
径のビアホールを形成できる特徴を持っているので、高
熱導伝性部材と信号配線の不要なコンタクトを防止する
ことができる。また、ドリルを用いれば、製造コストを
下げることができる。
しては、ドリルやプラズマ、感光性材料を混練した樹脂
のフォトリソグラフィでも可能であるが、望ましくはレ
ーザによる加工である。レーザとして、高エネルギ出力
のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマ
レーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなど
を用いてい形成することが可能であるが、ＣＯ２レーザ
又は紫外線レーザで形成することが好ましい。特に、紫
外線レーザは、樹脂を炭化させることなく分解し、微小
径のビアホールを形成できる特徴を持っているので、高
熱導伝性部材と信号配線の不要なコンタクトを防止する
ことができる。また、ドリルを用いれば、製造コストを
下げることができる。
【００２３】本発明に用いる配線形成法のめっきに、
銅、錫、はんだ、ニッケル、クロム、金、およびこれら
の複合材のいずれかを用いることも好ましい。
銅、錫、はんだ、ニッケル、クロム、金、およびこれら
の複合材のいずれかを用いることも好ましい。
【００２４】本発明に用いる放熱用ビアホールを介して
電子部品および基板の金属板を接続する方法は、金属め
っきにより接続する方法、導伝性物質（金属フィラを混
練した樹脂・接着剤、導伝性樹脂など）をビアホールに
塗布・充填する方法、またははんだを充填する方法など
である。
電子部品および基板の金属板を接続する方法は、金属め
っきにより接続する方法、導伝性物質（金属フィラを混
練した樹脂・接着剤、導伝性樹脂など）をビアホールに
塗布・充填する方法、またははんだを充填する方法など
である。
【００２５】
【発明の実施の形態】以下、本発明の実施例について詳
細に説明する。 ＜実施例１＞図１は、本発明に関わる電子装置に用いる
電子基板の製造フローを示す図である。
細に説明する。 ＜実施例１＞図１は、本発明に関わる電子装置に用いる
電子基板の製造フローを示す図である。
【００２６】まず、本実施例により製造した電子基板の
一例を図１の工程（ｇ）で説明する。
一例を図１の工程（ｇ）で説明する。
【００２７】本実施例による電子基板は、金属板１０１
（厚さ０．２ｍｍの４２アロイ）とその金属板１０１の
表面を覆っている粗化されためっき層１０２とを備えた
コア材である複合金属板１０３と、複合金属板１０３の
上に絶縁層であるエポキシ樹脂（８０μｍ厚程度）とそ
のエポキシ樹脂により積層接着された導体層である銅箔
（約１８μｍ厚）とエポキシ樹脂に開口されているビア
ホール１０７とで構成される配線層１０４と、放熱用ビ
アホール１０８（１１３）と、厚膜銅めっき１０９と、
ソルダレジスト１１４と、外部端子１１８（Ａｇ、Ａ
ｕ、あるいはアルミのいずれかであるが本実施例ではＡ
ｕ）を有する半導体部品１１５と、放熱用電極１１７
（Ａｕ）と、はんだ１１６とで構成されており、放熱用
ビアホール１１３に充填され複合金属板１０３と放熱用
電極１１７に接するように高熱導電性部材の一つである
はんだが形成されている。
（厚さ０．２ｍｍの４２アロイ）とその金属板１０１の
表面を覆っている粗化されためっき層１０２とを備えた
コア材である複合金属板１０３と、複合金属板１０３の
上に絶縁層であるエポキシ樹脂（８０μｍ厚程度）とそ
のエポキシ樹脂により積層接着された導体層である銅箔
（約１８μｍ厚）とエポキシ樹脂に開口されているビア
ホール１０７とで構成される配線層１０４と、放熱用ビ
アホール１０８（１１３）と、厚膜銅めっき１０９と、
ソルダレジスト１１４と、外部端子１１８（Ａｇ、Ａ
ｕ、あるいはアルミのいずれかであるが本実施例ではＡ
ｕ）を有する半導体部品１１５と、放熱用電極１１７
（Ａｕ）と、はんだ１１６とで構成されており、放熱用
ビアホール１１３に充填され複合金属板１０３と放熱用
電極１１７に接するように高熱導電性部材の一つである
はんだが形成されている。
【００２８】このように半導体部品の外部端子１１８以
外の領域に形成されている放熱用電極１１７と放熱用ビ
アホール１１３に充填されたはんだの2層からなる高熱
導伝性部材が半導体部品１０１から生じる熱を基板に拡
散させているので、電子基板の一部に熱がこもることが
無く、電子部品全体の放熱性を向上させることができ
る。
外の領域に形成されている放熱用電極１１７と放熱用ビ
アホール１１３に充填されたはんだの2層からなる高熱
導伝性部材が半導体部品１０１から生じる熱を基板に拡
散させているので、電子基板の一部に熱がこもることが
無く、電子部品全体の放熱性を向上させることができ
る。
【００２９】次に、この電子基板の製造方法の一例につ
いて説明する。この製造方法は次の工程によりなされ
る。
いて説明する。この製造方法は次の工程によりなされ
る。
【００３０】工程（ａ）：金属板１０１として、厚さ
０．２ｍｍの４２アロイ（鉄−４２ｗｔ％ニッケル合
金）を用意する。この金属板１０１の４２アロイに対
し、銅めっき１０２を施して熱伝導性を向上させる。さ
らに、この銅めっき１０２の表面を粗化して複合金属板
１０３を形成する。
０．２ｍｍの４２アロイ（鉄−４２ｗｔ％ニッケル合
金）を用意する。この金属板１０１の４２アロイに対
し、銅めっき１０２を施して熱伝導性を向上させる。さ
らに、この銅めっき１０２の表面を粗化して複合金属板
１０３を形成する。
【００３１】工程（ｂ）：工程（ａ）の後、複合金属板
の片面に樹脂（８０μｍ厚程度）を塗布し、約１８μｍ
厚の銅箔１０４を積層して接着することによりメタルコ
ア基板１０５を形成する。ここで、プリプレグと銅箔を
積層すると安価ですむ。樹脂つき銅箔（ＲＣＦ；Resin
Coated Copper Foil）を使用すると、後の工程のレーザ
ー穴あけ性や基板完成後の耐電触性が良いので、微細化
対応に有利である。
の片面に樹脂（８０μｍ厚程度）を塗布し、約１８μｍ
厚の銅箔１０４を積層して接着することによりメタルコ
ア基板１０５を形成する。ここで、プリプレグと銅箔を
積層すると安価ですむ。樹脂つき銅箔（ＲＣＦ；Resin
Coated Copper Foil）を使用すると、後の工程のレーザ
ー穴あけ性や基板完成後の耐電触性が良いので、微細化
対応に有利である。
【００３２】工程（ｃ）：工程（ｂ）の後、メタルコア
基板１０５の一部の銅箔１０６を除去し、次にＣＯ２レ
ーザの照射によりエポキシ樹脂を溶解、除去した後、複
合金属板１０３まで到達する放熱用ビアホール１０８
と、信号配線用のビアホール１０７を形成する。また、
ビアホールの形成はドリルで行っても良く、この場合に
は安価ですむ。
基板１０５の一部の銅箔１０６を除去し、次にＣＯ２レ
ーザの照射によりエポキシ樹脂を溶解、除去した後、複
合金属板１０３まで到達する放熱用ビアホール１０８
と、信号配線用のビアホール１０７を形成する。また、
ビアホールの形成はドリルで行っても良く、この場合に
は安価ですむ。
【００３３】工程（ｄ）：工程（ｃ）の後、過マンガン
酸カリウム法により樹脂残さの除去処理を施した後、薄
付け化学銅めっき、電気銅めっき液に順次投入すること
で厚膜銅めっき１０９を析出させ、ビアホール１０７お
よび放熱用ビアホール１０８を介して複合金属板１０３
の表面銅箔と導通せしめる。
酸カリウム法により樹脂残さの除去処理を施した後、薄
付け化学銅めっき、電気銅めっき液に順次投入すること
で厚膜銅めっき１０９を析出させ、ビアホール１０７お
よび放熱用ビアホール１０８を介して複合金属板１０３
の表面銅箔と導通せしめる。
【００３４】工程（ｅ）：工程（ｄ）の後、表面銅箔の
配線およびランド部となる箇所にエッチングレジスト１
１０をラミネートし、塩化第二鉄を用いたエッチングに
より配線層１１１を形成する。
配線およびランド部となる箇所にエッチングレジスト１
１０をラミネートし、塩化第二鉄を用いたエッチングに
より配線層１１１を形成する。
【００３５】工程（ｆ）：以上の工程（ｂ）〜（ｅ）を
繰り返して多層配線層１１１を形成する。多層配線層を
形成した後、基板側配線の端子となる電極１１２及び放
熱用ビアホール１１３を形成する。
繰り返して多層配線層１１１を形成する。多層配線層を
形成した後、基板側配線の端子となる電極１１２及び放
熱用ビアホール１１３を形成する。
【００３６】工程（ｇ）：電極１１２（基板側端子）お
よび放熱用ビアホール１１３が形成されている領域を除
く領域にソルダレジスト１１４をラミネートすることに
より、半導体部品１１５の外部端子１１８（素子自体の
金メッキされた外部端子若しくは素子自体の端子から再
配線された金メッキ再配線端子）と接続される基板側配
線の電極（端子）１１２を形成する。その後、半導体部
品１１５の外部端子以外の表面に形成された外部端子１
１８とは絶縁されている放熱用電極１１７を半導体部品
に形成する。次に、放熱用電極１１７と複合金属板１０
３の間の放熱用ビアホール１１３にはんだをソルダレジ
ストより若干高く充填するとともに、外部端子１１８と
電極１１２の間にはんだを印刷形成する。
よび放熱用ビアホール１１３が形成されている領域を除
く領域にソルダレジスト１１４をラミネートすることに
より、半導体部品１１５の外部端子１１８（素子自体の
金メッキされた外部端子若しくは素子自体の端子から再
配線された金メッキ再配線端子）と接続される基板側配
線の電極（端子）１１２を形成する。その後、半導体部
品１１５の外部端子以外の表面に形成された外部端子１
１８とは絶縁されている放熱用電極１１７を半導体部品
に形成する。次に、放熱用電極１１７と複合金属板１０
３の間の放熱用ビアホール１１３にはんだをソルダレジ
ストより若干高く充填するとともに、外部端子１１８と
電極１１２の間にはんだを印刷形成する。
【００３７】その後、半導体部品を載置し、リフローす
ることにより半導体部品１１５を基板にはんだ接続す
る。
ることにより半導体部品１１５を基板にはんだ接続す
る。
【００３８】本実施例の製造方法によれば、放熱用電極
１１７と複合金属板１０３の接続にはんだを用いている
ので、外部端子１１８と電極１１２との接続に用いるリ
フロー工程で放熱用電極１１７と複合金属板１０３を接
続できるようになり工程数の増加を抑制することができ
る。
１１７と複合金属板１０３の接続にはんだを用いている
ので、外部端子１１８と電極１１２との接続に用いるリ
フロー工程で放熱用電極１１７と複合金属板１０３を接
続できるようになり工程数の増加を抑制することができ
る。
【００３９】また、高熱導伝性部材を２層で形成してい
るので、下層の高熱導伝性部材の高さを調整することが
できる。外部端子１１８と放熱用電極１１７の高さをほ
ぼ同じ高さにすることができるので、リフローの条件を
ほぼ一致させることができる。
るので、下層の高熱導伝性部材の高さを調整することが
できる。外部端子１１８と放熱用電極１１７の高さをほ
ぼ同じ高さにすることができるので、リフローの条件を
ほぼ一致させることができる。
【００４０】また、金属板の表面に金属板（４２アロ
イ）よりも高熱導伝性材料である銅の膜を形成している
ので、高い放熱性を確保できている。また、放熱性の確
保を銅膜で行ない、金属板で熱膨張係数の制御を行って
いるので、基板と電子部品の熱膨張率差に起因する接続
不良や電子部品の破壊を抑制することができる。また、
金属板に高剛性で弾性率の高い材料を用いているので、
コア基板の薄化によるスルーホール密度の低下を防止す
ることができるとともに、製造上の優れたハンドリング
特性が得られる。
イ）よりも高熱導伝性材料である銅の膜を形成している
ので、高い放熱性を確保できている。また、放熱性の確
保を銅膜で行ない、金属板で熱膨張係数の制御を行って
いるので、基板と電子部品の熱膨張率差に起因する接続
不良や電子部品の破壊を抑制することができる。また、
金属板に高剛性で弾性率の高い材料を用いているので、
コア基板の薄化によるスルーホール密度の低下を防止す
ることができるとともに、製造上の優れたハンドリング
特性が得られる。
【００４１】なお、上述の金属板に、少なくともニッケ
ル、クロム、コバルト、アルミニウムのいずれかを含む
鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄
系複合材、タングステン、銅、モリブデン、タンタル、
ニッケル、アルミニウムなどを用いると、高熱伝導性と
高剛性を備えることができるようになる。例えば表１に
示すように、銅やアルミニウムを用いると、安価に製造
できるだけでなく、熱伝導率も高いので、放熱性が良
い。また、メイン基板をアルミナやガラセラ等のセラミ
ックを用いた基板とする場合には、高弾性率のインバー
（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４
２ｗｔ％ニッケル合金）は熱膨張係数が低いので、これ
らを使用したメタルコアインタポーザを使用することに
より、インタポーザとメイン基板の熱膨張率差を小さく
して、はんだ接続信頼性を向上することができる。特に
インバーや４２アロイのような鉄−ニッケルを主成分と
する合金は、それらの組成を変化させることにより、メ
イン基板の種類に応じた熱膨張率のインタポーザとする
ことが可能であり、メイン基板とインタポーザ間のはん
だ接続信頼性を向上することができる。
ル、クロム、コバルト、アルミニウムのいずれかを含む
鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄
系複合材、タングステン、銅、モリブデン、タンタル、
ニッケル、アルミニウムなどを用いると、高熱伝導性と
高剛性を備えることができるようになる。例えば表１に
示すように、銅やアルミニウムを用いると、安価に製造
できるだけでなく、熱伝導率も高いので、放熱性が良
い。また、メイン基板をアルミナやガラセラ等のセラミ
ックを用いた基板とする場合には、高弾性率のインバー
（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４
２ｗｔ％ニッケル合金）は熱膨張係数が低いので、これ
らを使用したメタルコアインタポーザを使用することに
より、インタポーザとメイン基板の熱膨張率差を小さく
して、はんだ接続信頼性を向上することができる。特に
インバーや４２アロイのような鉄−ニッケルを主成分と
する合金は、それらの組成を変化させることにより、メ
イン基板の種類に応じた熱膨張率のインタポーザとする
ことが可能であり、メイン基板とインタポーザ間のはん
だ接続信頼性を向上することができる。
【００４２】また、このような鉄−ニッケルを主成分と
する高弾性金属を前記金属板として用いる場合には、こ
れらは熱伝導率が低いので、表面を熱伝導性が高い部
材、例えば銅めっきで被覆する構造（複合金属板）とす
ることが好ましい。この被覆は、絶縁樹脂との密着性向
上のための粗化処理を行う際にも有効に使用できる。
する高弾性金属を前記金属板として用いる場合には、こ
れらは熱伝導率が低いので、表面を熱伝導性が高い部
材、例えば銅めっきで被覆する構造（複合金属板）とす
ることが好ましい。この被覆は、絶縁樹脂との密着性向
上のための粗化処理を行う際にも有効に使用できる。
【００４３】なお、これまで述べてきた高熱伝導性部材
は、一般に配線基板の絶縁材料として使用されるエポキ
シ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/
m・k）と比較して、熱伝導性の高い材料のことをいい、
Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくと
も１つ若しくはこれらを組み合わせた材料（熱伝導率：
数W/m・k以上）を用いるのが好ましい。
は、一般に配線基板の絶縁材料として使用されるエポキ
シ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/
m・k）と比較して、熱伝導性の高い材料のことをいい、
Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくと
も１つ若しくはこれらを組み合わせた材料（熱伝導率：
数W/m・k以上）を用いるのが好ましい。
【００４４】特に、その接続にはんだを用いると電子部
品の搭載工程（リフロー）を用いて形成することができ
るので、プロセス工程の簡略化が可能である。
品の搭載工程（リフロー）を用いて形成することができ
るので、プロセス工程の簡略化が可能である。
【００４５】また、電子部品との搭載を考慮すると、電
子部品に金属（特に、Ａｌ、銀、金）の電極を形成して
おき、この電極と金属板をはんだ、導電性樹脂などで接
続する構成とすることが望ましい。
子部品に金属（特に、Ａｌ、銀、金）の電極を形成して
おき、この電極と金属板をはんだ、導電性樹脂などで接
続する構成とすることが望ましい。
【００４６】さらに、これまで述べてきた導体層は、一
般的に多層配線板に使用されるステンレス、ニクロム、
タングステン、アルミニウムなどの箔でもよいが、好ま
しくは銅の箔である。
般的に多層配線板に使用されるステンレス、ニクロム、
タングステン、アルミニウムなどの箔でもよいが、好ま
しくは銅の箔である。
【００４７】また、放熱用ビアホールを形成する方法と
しては、ドリルやプラズマ、感光性材料を混練した樹脂
のフォトリソグラフィでも可能であるが、望ましくはレ
ーザによる加工である。レーザとして、高エネルギ出力
のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマ
レーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなど
を用いてい形成することが可能であるが、ＣＯ２レーザ
又は紫外線レーザで形成することが好ましい。特に、紫
外線レーザは、樹脂を炭化させることなく分解し、微小
径のビアホールを形成できる特徴を持っているので、高
熱導伝性部材と信号配線の不要なコンタクトを防止する
ことができる。放熱用ビアホールの形成は、複数の絶縁
層および配線層を一括で行うことも可能である。すなわ
ち基板表面から複合金属板１０３まで到達するざぐり加
工１１３を工程（ｆ）で行い、工程（ｃ）のざぐり加工
１０８を省略することができるため、工程数削減による
低コスト化が可能である。このときの放熱用ビアホール
端面の構造を図４５（ｂ）に、図１記載の工程による放
熱用ビアホール端面の構造を図４５（ａ）に示す。
しては、ドリルやプラズマ、感光性材料を混練した樹脂
のフォトリソグラフィでも可能であるが、望ましくはレ
ーザによる加工である。レーザとして、高エネルギ出力
のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマ
レーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなど
を用いてい形成することが可能であるが、ＣＯ２レーザ
又は紫外線レーザで形成することが好ましい。特に、紫
外線レーザは、樹脂を炭化させることなく分解し、微小
径のビアホールを形成できる特徴を持っているので、高
熱導伝性部材と信号配線の不要なコンタクトを防止する
ことができる。放熱用ビアホールの形成は、複数の絶縁
層および配線層を一括で行うことも可能である。すなわ
ち基板表面から複合金属板１０３まで到達するざぐり加
工１１３を工程（ｆ）で行い、工程（ｃ）のざぐり加工
１０８を省略することができるため、工程数削減による
低コスト化が可能である。このときの放熱用ビアホール
端面の構造を図４５（ｂ）に、図１記載の工程による放
熱用ビアホール端面の構造を図４５（ａ）に示す。
【００４８】本発明に用いる配線形成法のめっきに、
銅、錫、はんだ、ニッケル、クロム、金、およびこれら
の複合材のいずれかを用いることも好ましい。
銅、錫、はんだ、ニッケル、クロム、金、およびこれら
の複合材のいずれかを用いることも好ましい。
【００４９】本発明に用いる放熱用ビアホールを介して
電子部品および基板の金属板を接続する方法は、金属め
っきにより接続する方法、導伝性物質（金属フィラを混
練した樹脂・接着剤、導伝性樹脂など）をビアホールに
塗布・充填する方法、またははんだを充填する方法など
である。 ＜実施例２＞実施例２を電子基板の構造断面図である図
２を用いて説明する。
電子部品および基板の金属板を接続する方法は、金属め
っきにより接続する方法、導伝性物質（金属フィラを混
練した樹脂・接着剤、導伝性樹脂など）をビアホールに
塗布・充填する方法、またははんだを充填する方法など
である。 ＜実施例２＞実施例２を電子基板の構造断面図である図
２を用いて説明する。
【００５０】多層配線層２０１が複合金属板の両面に積
層されていること以外は、実施例１と同様の構造であ
る。
層されていること以外は、実施例１と同様の構造であ
る。
【００５１】この構造は、実施例１の工程（ｂ）の前
に、基板の反対側の面に放熱用ビアホールの形成を除い
て（ｂ）〜（ｆ）の工程を順に実施し、基板の反転を行
って（ｂ）〜（ｇ）を実施する。
に、基板の反対側の面に放熱用ビアホールの形成を除い
て（ｂ）〜（ｆ）の工程を順に実施し、基板の反転を行
って（ｂ）〜（ｇ）を実施する。
【００５２】この実施例の構造は、メタルコア基板の表
裏の構成が近くなるので、コア材を中心として表裏の熱
膨張係数が近くなるため、バイメタル効果による基板の
反りが少さくなる。本実施例によれば、実施例１よりも
半導体部品の外部端子と電子基板の電極との間の接続信
頼性を高めることができる。また、基板のコア材を薄く
することが可能となるため、基板の軽量化、低コスト化
が可能となる。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３＞実施例３について電子基板の製造フローを
示す図３を用いて説明する。
裏の構成が近くなるので、コア材を中心として表裏の熱
膨張係数が近くなるため、バイメタル効果による基板の
反りが少さくなる。本実施例によれば、実施例１よりも
半導体部品の外部端子と電子基板の電極との間の接続信
頼性を高めることができる。また、基板のコア材を薄く
することが可能となるため、基板の軽量化、低コスト化
が可能となる。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３＞実施例３について電子基板の製造フローを
示す図３を用いて説明する。
【００５３】（１文削除）
【００５４】実施例３の構造で、実施例２の構造と異な
るのは、複合金属板３０５の一部に窓３０３があり、そ
の窓を用いて形成されている銅めっきされたスルーホー
ル３１２により他方の面に形成されている配線層と接続
されている点である。
るのは、複合金属板３０５の一部に窓３０３があり、そ
の窓を用いて形成されている銅めっきされたスルーホー
ル３１２により他方の面に形成されている配線層と接続
されている点である。
【００５５】（削除）図３の（ａ）〜（ｈ）を用いてこ
の構成を製造することが可能な製造方法について説明す
る。
の構成を製造することが可能な製造方法について説明す
る。
【００５６】工程（ａ）：金属板３０１として厚さ０．
１ｍｍの４２アロイを用意する。次に、金属板の両面に
エッチングレジスト３０２をラミネートし、両面より露
光・現像することにより、窓３０３を形成する箇所のレ
ジストを除去する。さらに、塩化第二鉄溶液を用いたエ
ッチングにより金属板に窓３０３を形成する。この窓と
しては、０．２ｍｍ2を０．４ｍｍ間隔に、必要な箇所
に並べて配置する。
１ｍｍの４２アロイを用意する。次に、金属板の両面に
エッチングレジスト３０２をラミネートし、両面より露
光・現像することにより、窓３０３を形成する箇所のレ
ジストを除去する。さらに、塩化第二鉄溶液を用いたエ
ッチングにより金属板に窓３０３を形成する。この窓と
しては、０．２ｍｍ2を０．４ｍｍ間隔に、必要な箇所
に並べて配置する。
【００５７】工程（ｂ）：金属板に対して銅めっき３０
４を施すことにより電気伝導性の向上させて複合金属板
を形成する。この形成後、銅めっきの表面を粗化する。
４を施すことにより電気伝導性の向上させて複合金属板
を形成する。この形成後、銅めっきの表面を粗化する。
【００５８】工程（ｃ）：複合金属板の両面に樹脂付き
銅箔３０６もしくは樹脂プリプレグと銅箔を個別にを積
層接着し、メタルコア基板３０７とする。
銅箔３０６もしくは樹脂プリプレグと銅箔を個別にを積
層接着し、メタルコア基板３０７とする。
【００５９】工程（ｄ）：複合金属板３０１の窓３０３
および窓ではない領域の一部の表面銅箔３０８を除去し
た後、ＣＯ２レーザを照射してエポキシ樹脂を溶解・除
去することにより、窓を貫通するスルーホール３０９、
複合金属板を底とするビアホール３１０および放熱用ビ
アホール３１１を形成する。
および窓ではない領域の一部の表面銅箔３０８を除去し
た後、ＣＯ２レーザを照射してエポキシ樹脂を溶解・除
去することにより、窓を貫通するスルーホール３０９、
複合金属板を底とするビアホール３１０および放熱用ビ
アホール３１１を形成する。
【００６０】工程（ｅ）：過マンガン酸カリウム法によ
り樹脂残さの除去処理を施した後、薄付け化学銅めっ
き、電気銅めっき液に順次投入することで厚膜銅めっき
３１２を析出させ、スルーホール３０９を介して基板表
裏の銅箔間、ビアホール３１０および放熱用ビアホール
３１１を介して複合金属板と最上面の銅箔との間を導通
せしめる。
り樹脂残さの除去処理を施した後、薄付け化学銅めっ
き、電気銅めっき液に順次投入することで厚膜銅めっき
３１２を析出させ、スルーホール３０９を介して基板表
裏の銅箔間、ビアホール３１０および放熱用ビアホール
３１１を介して複合金属板と最上面の銅箔との間を導通
せしめる。
【００６１】工程（ｆ）：基板側配線の電極及びランド
部となる箇所にエッチングレジスト３１３をラミネート
し、塩化第二鉄を用いたエッチングにより多層配線層３
１４の１層目の配線を形成する。
部となる箇所にエッチングレジスト３１３をラミネート
し、塩化第二鉄を用いたエッチングにより多層配線層３
１４の１層目の配線を形成する。
【００６２】工程（ｇ）：（ｃ）〜（ｅ）の工程を繰り
返して多層化した多層配線層３１４を構成する。
返して多層化した多層配線層３１４を構成する。
【００６３】工程（ｈ）：基板の配線電極（端子）３０
８と放熱用ビアホールに充填した銅めっき３１９を除く
領域にソルダレジスト３１５を製膜する。
８と放熱用ビアホールに充填した銅めっき３１９を除く
領域にソルダレジスト３１５を製膜する。
【００６４】次に、半導体部品に外部端子と同じ高さに
放熱用電極３１７を形成する。最後に、半導体部品３１
６の外部端子３１８と基板側配線の電極（端子）３０
８、半導体部品３１６の放熱用電極３１７と銅めっき３
０４とを、はんだを用いて接続する。
放熱用電極３１７を形成する。最後に、半導体部品３１
６の外部端子３１８と基板側配線の電極（端子）３０
８、半導体部品３１６の放熱用電極３１７と銅めっき３
０４とを、はんだを用いて接続する。
【００６５】本実施例の構造によれば、実施例２よりも
表裏の配線の接続の自由度を上げることができるため、
配線パターンの設計自由度が増し、またより高性能、多
機能な電子部品を搭載することが可能となる。実施例１
にも記載のとおり、放熱用ビアホールの形成を複数の絶
縁層および配線層を一括で行えば、図１の工程（ｃ）の
ざぐり加工１０８を省略することができるため、工程数
削減による低コスト化が可能である。このときの放熱用
ビアホール端面の構造を図４５（ｂ）に、図１記載の工
程による放熱用ビアホール端面の構造を図４５（ａ）に
示す。 ＜実施例４＞実施例４を、電子基板の構造断面図である
図４を用いて説明する。
表裏の配線の接続の自由度を上げることができるため、
配線パターンの設計自由度が増し、またより高性能、多
機能な電子部品を搭載することが可能となる。実施例１
にも記載のとおり、放熱用ビアホールの形成を複数の絶
縁層および配線層を一括で行えば、図１の工程（ｃ）の
ざぐり加工１０８を省略することができるため、工程数
削減による低コスト化が可能である。このときの放熱用
ビアホール端面の構造を図４５（ｂ）に、図１記載の工
程による放熱用ビアホール端面の構造を図４５（ａ）に
示す。 ＜実施例４＞実施例４を、電子基板の構造断面図である
図４を用いて説明する。
【００６６】実施例４と実施例３の構成上の相違点は、
実施例３では１つの放熱用ビアホール３１１に高熱導伝
性部材が充填されていたのに対して、実施例４では２つ
の放熱用ビアホール部４０１、４０２を設け、はんだを
充填している。
実施例３では１つの放熱用ビアホール３１１に高熱導伝
性部材が充填されていたのに対して、実施例４では２つ
の放熱用ビアホール部４０１、４０２を設け、はんだを
充填している。
【００６７】また、本実施例の構造は、実施例３の工程
（ｃ）（ｄ）における放熱用ビアホールの形成個所を別
のマスクを用いて複数個に分割して行うことにより、実
施例３の工程を用いて製造することができる。
（ｃ）（ｄ）における放熱用ビアホールの形成個所を別
のマスクを用いて複数個に分割して行うことにより、実
施例３の工程を用いて製造することができる。
【００６８】本実施例の構造によれば、個々の放熱用ビ
アホールの大きさを小さくすることにより、その形成方
法が容易になるため、低コスト化が可能となる。また、
放熱パスに使用して、配線等に使用できなくなるスペー
スを小さくすることができるため、基板スペースを効率
よく使用することができ、また配線設計ルールを緩和す
ることができる。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例５＞実施例５を、電子基板の構造断面図である
図５を用いて説明する。
アホールの大きさを小さくすることにより、その形成方
法が容易になるため、低コスト化が可能となる。また、
放熱パスに使用して、配線等に使用できなくなるスペー
スを小さくすることができるため、基板スペースを効率
よく使用することができ、また配線設計ルールを緩和す
ることができる。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例５＞実施例５を、電子基板の構造断面図である
図５を用いて説明する。
【００６９】実施例１の構造と異なるのは、図１の放熱
用電極１１７の下方のはんだの層をはんだではなく銅め
っきが充填されており、その銅めっきと放熱用電極がは
んだで接続される点である。
用電極１１７の下方のはんだの層をはんだではなく銅め
っきが充填されており、その銅めっきと放熱用電極がは
んだで接続される点である。
【００７０】この構造は次の工程により製造される。
工程（ａ）〜工程（ｆ）：実施例１と同様。
工程（ｇ）：実施例１の工程（ｇ）では、放熱用ビアホ
ールをはんだで充填しているが、本実施例では、はんだ
を充填するのではなく銅めっきで充填し、充填後基板表
面を研磨により平坦化させる。
ールをはんだで充填しているが、本実施例では、はんだ
を充填するのではなく銅めっきで充填し、充填後基板表
面を研磨により平坦化させる。
【００７１】上述の工程の後、基板側配線の電極（端
子）および銅めっきを除く領域にソルダレジスト５１５
をラミネートする。その後、半導体部品を仮置した後、
半導体部品５１６の外部端子５１９とメタルコア基板の
電極５１２、半導体部品５１６の放熱用電極５１８と充
填した銅を、はんだ５１７で接続する。
子）および銅めっきを除く領域にソルダレジスト５１５
をラミネートする。その後、半導体部品を仮置した後、
半導体部品５１６の外部端子５１９とメタルコア基板の
電極５１２、半導体部品５１６の放熱用電極５１８と充
填した銅を、はんだ５１７で接続する。
【００７２】本実施例の構造によれば、放熱用ビアホー
ルを熱導伝性の高い銅で充填しているので、電子基板の
放熱特性を向上させることができる。また、絶縁層高さ
と放熱用ビアホール高さをほぼ一致させておくことによ
り、はんだ接続性を良くし、またはんだボイドの発生率
を低下することができる。
ルを熱導伝性の高い銅で充填しているので、電子基板の
放熱特性を向上させることができる。また、絶縁層高さ
と放熱用ビアホール高さをほぼ一致させておくことによ
り、はんだ接続性を良くし、またはんだボイドの発生率
を低下することができる。
【００７３】また、充填した銅をはんだで接続している
ので、半導体部品５１６の外部端子５１９と電極５１２
との接続を行うリフロー工程で、放熱用電極５１８との
接続も行うことができるので、製造コストを抑えること
ができる。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例６＞実施例６を、電子基板の構造断面図である
図６を用いて説明する。
ので、半導体部品５１６の外部端子５１９と電極５１２
との接続を行うリフロー工程で、放熱用電極５１８との
接続も行うことができるので、製造コストを抑えること
ができる。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例６＞実施例６を、電子基板の構造断面図である
図６を用いて説明する。
【００７４】実施例６は、積層配線層を複合金属板の他
方の面にも積層したこと以外は、実施例５と同様の構造
である。
方の面にも積層したこと以外は、実施例５と同様の構造
である。
【００７５】この実施例の構造は、実施例５の工程
（ｂ）の前に、基板の反対側の面に放熱用ビアホールの
形成を除いて（ｂ）〜（ｆ）の工程を順に実施した後、
基板を反転することで製造することができる。
（ｂ）の前に、基板の反対側の面に放熱用ビアホールの
形成を除いて（ｂ）〜（ｆ）の工程を順に実施した後、
基板を反転することで製造することができる。
【００７６】この実施例の構造によれば、メタルコア基
板の表裏の材料構成が近くなるので、コア材を中心とし
て表裏の熱膨張係数が近似することになる。従って、基
板の反りを抑制でき、半導体部品の外部端子５１９と基
板側配線の電極５１２との間の接続信頼性を高めること
ができる。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例７＞実施例７を、電子基板の構造断面図である
図７を用いて説明する。
板の表裏の材料構成が近くなるので、コア材を中心とし
て表裏の熱膨張係数が近似することになる。従って、基
板の反りを抑制でき、半導体部品の外部端子５１９と基
板側配線の電極５１２との間の接続信頼性を高めること
ができる。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例７＞実施例７を、電子基板の構造断面図である
図７を用いて説明する。
【００７７】実施例７の構造は、金属板の上下の配線構
造体を金属板に設けた窓を貫通するビアホール７０１が
設けられていること以外は、実施例６と同様である。な
お、スルーホール７０１の形成は実施例３の工程を用い
る。
造体を金属板に設けた窓を貫通するビアホール７０１が
設けられていること以外は、実施例６と同様である。な
お、スルーホール７０１の形成は実施例３の工程を用い
る。
【００７８】実施例７の構造によれば、実施例６の構造
に比べ、上下の配線層を接続するビアホールを高密度化
することができるため、基板の配線密度を向上すること
ができる。 （一文削除）
に比べ、上下の配線層を接続するビアホールを高密度化
することができるため、基板の配線密度を向上すること
ができる。 （一文削除）
【００７９】この構造は実施例６の工程（ａ）の前に、
実施例３の工程（ａ）を実施することで製造可能であ
る。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例８＞実施例８を、電子基板の構造断面図である
図８を用いて説明する。
実施例３の工程（ａ）を実施することで製造可能であ
る。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例８＞実施例８を、電子基板の構造断面図である
図８を用いて説明する。
【００８０】実施例８の構造で実施例７の構造と異なる
のは、複合金属板に接続された放熱用ビアホール８０１
が複数に分割され、そのビアホールに銅めっきが充填さ
れ、その銅めっきがはんだを介して半導体部品の放熱用
電極と接続されている点である。
のは、複合金属板に接続された放熱用ビアホール８０１
が複数に分割され、そのビアホールに銅めっきが充填さ
れ、その銅めっきがはんだを介して半導体部品の放熱用
電極と接続されている点である。
【００８１】この構造は、実施例６の工程（ｂ）〜
（ｇ）における絶縁層と導体層の除去パターンを変更す
ることにより製造可能である。
（ｇ）における絶縁層と導体層の除去パターンを変更す
ることにより製造可能である。
【００８２】実施例８の構造によれば、実施例７と比較
して、配線を施すことが可能なスペースを増やすことが
可能で、基板の小面積化や配線設計ルールの緩和が可能
である。また、放熱ビア部形成コストも下げることがで
きる。実施例１にも記載のとおり、放熱用ビアホールの
形成を複数の絶縁層および配線層を一括で行えば、図１
の工程（ｃ）のざぐり加工１０８を省略することができ
るため、工程数削減による低コスト化が可能である。こ
のときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例９＞実施例９を、電子基板の構造断面図である
図９を用いて説明する。
して、配線を施すことが可能なスペースを増やすことが
可能で、基板の小面積化や配線設計ルールの緩和が可能
である。また、放熱ビア部形成コストも下げることがで
きる。実施例１にも記載のとおり、放熱用ビアホールの
形成を複数の絶縁層および配線層を一括で行えば、図１
の工程（ｃ）のざぐり加工１０８を省略することができ
るため、工程数削減による低コスト化が可能である。こ
のときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例９＞実施例９を、電子基板の構造断面図である
図９を用いて説明する。
【００８３】実施例９の構造で実施例８の構造と異なる
のは、ビアホール８０１を配線層の最上層から複合金属
板までではなく、配線層の第1層目のビアホールが形成
されていた領域に第１層目の配線層を形成している点、
ビアホール８０１の第２層目から最上層までが銅めっき
９０２で充填されているビアホール９０１としている点
である。
のは、ビアホール８０１を配線層の最上層から複合金属
板までではなく、配線層の第1層目のビアホールが形成
されていた領域に第１層目の配線層を形成している点、
ビアホール８０１の第２層目から最上層までが銅めっき
９０２で充填されているビアホール９０１としている点
である。
【００８４】実施例９の構造では、放熱用ビアホール部
における熱伝導性が実施例８に比べて若干劣るが、ビア
ホール穴あけの工程を１回省略できるので、低コスト化
が可能である。 ＜実施例１０＞実施例１０を、電子基板の構造断面図で
ある図１０を用いて説明する。
における熱伝導性が実施例８に比べて若干劣るが、ビア
ホール穴あけの工程を１回省略できるので、低コスト化
が可能である。 ＜実施例１０＞実施例１０を、電子基板の構造断面図で
ある図１０を用いて説明する。
【００８５】実施例１０の構造で実施例７と異なるの
は、配線層の第２層目の放熱用ビアホールを複数個に分
けて設け、内部を銅めっき１００２で充填する点と、２
箇所の放熱用電極を共通のはんだで半導体部品に接続し
ている点である。
は、配線層の第２層目の放熱用ビアホールを複数個に分
けて設け、内部を銅めっき１００２で充填する点と、２
箇所の放熱用電極を共通のはんだで半導体部品に接続し
ている点である。
【００８６】実施例１０の構造によれば、放熱用ビアホ
ール部における熱伝導性向上により半導体部品駆動時の
熱をさらに効率よく拡散することができる。
ール部における熱伝導性向上により半導体部品駆動時の
熱をさらに効率よく拡散することができる。
【００８７】また、この構造もビアホールのパターンを
変化させることで、実施例７の製造方法により製造する
ことができる。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例１１＞実施例１１を、電子基板の構造断面図で
ある図１１を用いて説明する。
変化させることで、実施例７の製造方法により製造する
ことができる。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例１１＞実施例１１を、電子基板の構造断面図で
ある図１１を用いて説明する。
【００８８】実施例１１の構造は、半導体部品の外部端
子をバンプ型端子１１０２にしている点、そのバンプ型
端子１１０２と接続されている基板の電極をバンプ型電
極１１０３にしている点、放熱用電極を放熱用バンプ型
電極１１０５にしている点、放熱用ビアホールに充填さ
れた銅めっきの上にバンプ型端子１１０６が形成されて
いる点、バンプ型端子１１０２とバンプ型電極１１０３
とが異方性導電樹脂により電気的に接続されている点、
及び放熱用バンプ型電極１１０５とバンプ型端子１１０
３と異方性導電樹脂により電気的に接続されている点以
外は実施例７と同様である。
子をバンプ型端子１１０２にしている点、そのバンプ型
端子１１０２と接続されている基板の電極をバンプ型電
極１１０３にしている点、放熱用電極を放熱用バンプ型
電極１１０５にしている点、放熱用ビアホールに充填さ
れた銅めっきの上にバンプ型端子１１０６が形成されて
いる点、バンプ型端子１１０２とバンプ型電極１１０３
とが異方性導電樹脂により電気的に接続されている点、
及び放熱用バンプ型電極１１０５とバンプ型端子１１０
３と異方性導電樹脂により電気的に接続されている点以
外は実施例７と同様である。
【００８９】より具体的には、実施例５の工程（ａ）〜
（ｆ）を実施することにより、積層配線層を形成した
後、銅めっきを放熱用ビアホールに施して配線層の最上
層と近接する高さにそろえる。電極及びビアホールを除
く領域にソルダレジストを製膜する。次に基板の配線端
子にバンプ型電極１１０３を、放熱用ビアホールに充填
した銅めっき上にバンプ型端子１１０６を形成する。半
導体部品の外部端子として、バンプ型端子１１０２、１
１０５を形成する。これら形成したバンプ型の端子（電
極）１１０２と１１０３の間、端子（電極）１１０５と
１１０６の間に異方性導電樹脂を挟み込み、熱圧着する
ことにより接続する。
（ｆ）を実施することにより、積層配線層を形成した
後、銅めっきを放熱用ビアホールに施して配線層の最上
層と近接する高さにそろえる。電極及びビアホールを除
く領域にソルダレジストを製膜する。次に基板の配線端
子にバンプ型電極１１０３を、放熱用ビアホールに充填
した銅めっき上にバンプ型端子１１０６を形成する。半
導体部品の外部端子として、バンプ型端子１１０２、１
１０５を形成する。これら形成したバンプ型の端子（電
極）１１０２と１１０３の間、端子（電極）１１０５と
１１０６の間に異方性導電樹脂を挟み込み、熱圧着する
ことにより接続する。
【００９０】本実施例の構造によれば、はんだを用いる
接続工程よりも低温で載置できるため、基板製造時の熱
履歴を低減できる。さらに、材料コストも低減できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例１２＞実施例１２は、図１２に示すように、メ
タルコア基板と半導体部品の外部端子のない面とを対向
させて載置し、ワイヤボンディングによりメタルコア基
板表面の電極と半導体部品の外部端子とを接続している
点、及び放熱用電極を設けずに充填したはんだのみで接
続している点以外は、実施例３と同様である。
接続工程よりも低温で載置できるため、基板製造時の熱
履歴を低減できる。さらに、材料コストも低減できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例１２＞実施例１２は、図１２に示すように、メ
タルコア基板と半導体部品の外部端子のない面とを対向
させて載置し、ワイヤボンディングによりメタルコア基
板表面の電極と半導体部品の外部端子とを接続している
点、及び放熱用電極を設けずに充填したはんだのみで接
続している点以外は、実施例３と同様である。
【００９１】本実施例の構造によれば、一般的に用いら
れるワイヤボンディングによる接続に対応し、また半導
体部品と複合金属板との接続面積の増加により、複合金
属板への熱拡散を高めることができる。実施例１にも記
載のとおり、放熱用ビアホールの形成を複数の絶縁層お
よび配線層を一括で行えば、図１の工程（ｃ）のざぐり
加工１０８を省略することができるため、工程数削減に
よる低コスト化が可能である。このときの放熱用ビアホ
ール端面の構造を図４５（ｂ）に、図１記載の工程によ
る放熱用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１３＞実施例１３は、図１３に示すように、メ
タルコア基板と半導体部品の外部端子のない面（背面）
とを対向させて載置し、ワイヤボンディングによりメタ
ルコア基板表面の電極と半導体部品の端子とを接続して
いる点、及び放熱用電極を設けずに、充填しためっき
と、そのめっきと半導体部品背面をはんだで接続してい
る点以外は、実施例７と同様である。
れるワイヤボンディングによる接続に対応し、また半導
体部品と複合金属板との接続面積の増加により、複合金
属板への熱拡散を高めることができる。実施例１にも記
載のとおり、放熱用ビアホールの形成を複数の絶縁層お
よび配線層を一括で行えば、図１の工程（ｃ）のざぐり
加工１０８を省略することができるため、工程数削減に
よる低コスト化が可能である。このときの放熱用ビアホ
ール端面の構造を図４５（ｂ）に、図１記載の工程によ
る放熱用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１３＞実施例１３は、図１３に示すように、メ
タルコア基板と半導体部品の外部端子のない面（背面）
とを対向させて載置し、ワイヤボンディングによりメタ
ルコア基板表面の電極と半導体部品の端子とを接続して
いる点、及び放熱用電極を設けずに、充填しためっき
と、そのめっきと半導体部品背面をはんだで接続してい
る点以外は、実施例７と同様である。
【００９２】本実施例の構造によれば、半導体部品と複
合金属板との接続面積の増加により、複合金属板への熱
拡散をより高めることができる。実施例１にも記載のと
おり、放熱用ビアホールの形成を複数の絶縁層および配
線層を一括で行えば、図１の工程（ｃ）のざぐり加工１
０８を省略することができるため、工程数削減による低
コスト化が可能である。このときの放熱用ビアホール端
面の構造を図４５（ｂ）に、図１記載の工程による放熱
用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１４＞実施例１４の構造は、図１４に示すよう
に、半導体部品１４０１の主表面より大きなビアホール
を形成して複合金属板を露出させ、そのビアホールの底
面に半導体部品をはめ込み、はんだにより接続している
点、半導体部品の外部端子１４０２とメタルコア基板側
配線の電極（配線）１４０４とをワイヤボンディング１
４０３により接続したこと以外は、実施例１と同様であ
る。半導体部品１４０１と複合金属板との接続は、はん
だ以外にも、銀ペーストや接着剤でも良く、この場合半
導体部品にはんだ接続用の金属層を形成しなくても良い
ため、低コスト化できる。
合金属板との接続面積の増加により、複合金属板への熱
拡散をより高めることができる。実施例１にも記載のと
おり、放熱用ビアホールの形成を複数の絶縁層および配
線層を一括で行えば、図１の工程（ｃ）のざぐり加工１
０８を省略することができるため、工程数削減による低
コスト化が可能である。このときの放熱用ビアホール端
面の構造を図４５（ｂ）に、図１記載の工程による放熱
用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１４＞実施例１４の構造は、図１４に示すよう
に、半導体部品１４０１の主表面より大きなビアホール
を形成して複合金属板を露出させ、そのビアホールの底
面に半導体部品をはめ込み、はんだにより接続している
点、半導体部品の外部端子１４０２とメタルコア基板側
配線の電極（配線）１４０４とをワイヤボンディング１
４０３により接続したこと以外は、実施例１と同様であ
る。半導体部品１４０１と複合金属板との接続は、はん
だ以外にも、銀ペーストや接着剤でも良く、この場合半
導体部品にはんだ接続用の金属層を形成しなくても良い
ため、低コスト化できる。
【００９３】本実施例の構造によれば、熱拡散効率を向
上させることができるとともに、製造コストを下げるこ
とができる。実施例１にも記載のとおり、放熱用ビアホ
ールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例１５＞実施例１５は、図１５に示すように、半
導体部品９０１を載置するメタルコア基板の複合金属部
に窪み１５０１を設け、窪みに半導体部品９０１を載置
した以外は、実施例１４と同様である。
上させることができるとともに、製造コストを下げるこ
とができる。実施例１にも記載のとおり、放熱用ビアホ
ールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例１５＞実施例１５は、図１５に示すように、半
導体部品９０１を載置するメタルコア基板の複合金属部
に窪み１５０１を設け、窪みに半導体部品９０１を載置
した以外は、実施例１４と同様である。
【００９４】本実施例の構造によれば、半導体の載置位
置精度を高めることができ、放熱経路上の複合金属板厚
さを薄くすることによる放熱性向上の効果を得ることが
できる。
置精度を高めることができ、放熱経路上の複合金属板厚
さを薄くすることによる放熱性向上の効果を得ることが
できる。
【００９５】本実施例の構造は、実施例１２（実施例
１）の工程（ａ）の前に、複合金属板にくぼみを設ける
工程を加えることで作成できる。実施例１にも記載のと
おり、放熱用ビアホールの形成を複数の絶縁層および配
線層を一括で行えば、図１の工程（ｃ）のざぐり加工１
０８を省略することができるため、工程数削減による低
コスト化が可能である。このときの放熱用ビアホール端
面の構造を図４５（ｂ）に、図１記載の工程による放熱
用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１６＞実施例１６の構造は、図１６に示す工程
（ｆ）までを、パターンを変えて実施し、放熱用ビアホ
ールに充填した銅めっき１６０２を介して半導体部品１
６０１をメタルコア基板に実装するとともに、半導体実
装面の裏面に放熱用ビアホールを介して金属板と接続さ
れた放熱用電極１６０３を設けたこと以外は、実施例７
と同様である。
１）の工程（ａ）の前に、複合金属板にくぼみを設ける
工程を加えることで作成できる。実施例１にも記載のと
おり、放熱用ビアホールの形成を複数の絶縁層および配
線層を一括で行えば、図１の工程（ｃ）のざぐり加工１
０８を省略することができるため、工程数削減による低
コスト化が可能である。このときの放熱用ビアホール端
面の構造を図４５（ｂ）に、図１記載の工程による放熱
用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１６＞実施例１６の構造は、図１６に示す工程
（ｆ）までを、パターンを変えて実施し、放熱用ビアホ
ールに充填した銅めっき１６０２を介して半導体部品１
６０１をメタルコア基板に実装するとともに、半導体実
装面の裏面に放熱用ビアホールを介して金属板と接続さ
れた放熱用電極１６０３を設けたこと以外は、実施例７
と同様である。
【００９６】本実施例の構造によれば、放熱用電極を介
して熱を拡散することができるため、より優れた冷却能
力を付加することができる。本実施例の構造は、両面に
ビアホールを設ける点を除いて実施例３と同様の工程で
製造可能である。つまり、半導体部品の接続を除いて実
施例３の（ａ）〜（ｇ）を両面に対して行うことで可能
である。実施例１にも記載のとおり、放熱用ビアホール
の形成を複数の絶縁層および配線層を一括で行えば、図
１の工程（ｃ）のざぐり加工１０８を省略することがで
きるため、工程数削減による低コスト化が可能である。
このときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例１７＞実施例１７は、図１７に示すように、複
数の半導体部品１７０１および１７０２をメタルコア基
板の主表面に載置し、さらに電子部品１７０３を半導体
部品１７０１および１７０２の裏面に実装したこと以外
は、実施例３と同様である。
して熱を拡散することができるため、より優れた冷却能
力を付加することができる。本実施例の構造は、両面に
ビアホールを設ける点を除いて実施例３と同様の工程で
製造可能である。つまり、半導体部品の接続を除いて実
施例３の（ａ）〜（ｇ）を両面に対して行うことで可能
である。実施例１にも記載のとおり、放熱用ビアホール
の形成を複数の絶縁層および配線層を一括で行えば、図
１の工程（ｃ）のざぐり加工１０８を省略することがで
きるため、工程数削減による低コスト化が可能である。
このときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例１７＞実施例１７は、図１７に示すように、複
数の半導体部品１７０１および１７０２をメタルコア基
板の主表面に載置し、さらに電子部品１７０３を半導体
部品１７０１および１７０２の裏面に実装したこと以外
は、実施例３と同様である。
【００９７】本実施例の構造によれば、放熱用電極を介
して熱を拡散することができるため、より優れた冷却能
力を付加されたＭＣＭ構造が実現できる。実施例１にも
記載のとおり、放熱用ビアホールの形成を複数の絶縁層
および配線層を一括で行えば、図１の工程（ｃ）のざぐ
り加工１０８を省略することができるため、工程数削減
による低コスト化が可能である。このときの放熱用ビア
ホール端面の構造を図４５（ｂ）に、図１記載の工程に
よる放熱用ビアホール端面の構造を図４５（ａ）に示
す。 ＜実施例１８＞実施例１８について図１８を用いて説明
する。
して熱を拡散することができるため、より優れた冷却能
力を付加されたＭＣＭ構造が実現できる。実施例１にも
記載のとおり、放熱用ビアホールの形成を複数の絶縁層
および配線層を一括で行えば、図１の工程（ｃ）のざぐ
り加工１０８を省略することができるため、工程数削減
による低コスト化が可能である。このときの放熱用ビア
ホール端面の構造を図４５（ｂ）に、図１記載の工程に
よる放熱用ビアホール端面の構造を図４５（ａ）に示
す。 ＜実施例１８＞実施例１８について図１８を用いて説明
する。
【００９８】図18において、1801~1812は実施例1の101
〜112と同じ構成を示し、工程（ａ）〜（ｆ）までは、
電極1812を形成するとともに、電極1813を形成している
点を除いて同様である。 工程（ｇ）：電極1813の形成後、少なくとも電極および
放熱用ビアホールを除く所望部にソルダレジスト1815を
ラミネートし、半導体部品1816の端子と電極1812、半導
体部品1816の表面と放熱用ビアホール1814とを、はんだ
1817を介して接続した。 工程（ｈ）：最後に、プリプレグを介して銅配線を積層
したプリント基板の最外層に設けた電極1818とメタルコ
ア基板の電極1813をはんだ1819を介して接続した。
〜112と同じ構成を示し、工程（ａ）〜（ｆ）までは、
電極1812を形成するとともに、電極1813を形成している
点を除いて同様である。 工程（ｇ）：電極1813の形成後、少なくとも電極および
放熱用ビアホールを除く所望部にソルダレジスト1815を
ラミネートし、半導体部品1816の端子と電極1812、半導
体部品1816の表面と放熱用ビアホール1814とを、はんだ
1817を介して接続した。 工程（ｈ）：最後に、プリプレグを介して銅配線を積層
したプリント基板の最外層に設けた電極1818とメタルコ
ア基板の電極1813をはんだ1819を介して接続した。
【００９９】本実施例の構造によれば、半導体部品の駆
動時における熱を効率よく拡散することができた。さら
にはビアホールおよび放熱用ビアホール部において良好
な電気接続がなされているとともに高剛性である金属板
をコアとしたため、製造上のハンドリングにも優れてい
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例１９＞実施例１９について図１９を用いて説明
する。図１９において、１９０１〜１９１２は実施例３
の301〜312と同じ構成を示し、工程（ａ）〜（ｆ）まで
は電極１９１５を形成するとともに、電極１９１６を形
成している点を除いて図3と同様な構成である。電極１
９１５および１９１６を形成した後、さらに、複合金属
板より電気めっきを析出させ、放熱用ビアホールを銅で
充填することで、複合金属板１９０５と接続された放熱
用電極１９１８を形成する。少なくとも電極および放熱
用電極を除く所望部にソルダレジスト１９１９を製膜す
る。半導体部品１９２０の端子とメタルコア基板の電極
１９１５、半導体部品１９２０の表面とメタルコア基板
の放熱用電極１９１８とを、はんだ１９２１を介して載
置、接続した。最後にプリプレグを介して銅配線を積層
したプリント基板の最外層に設けた電極１９２２とメタ
ルコア基板の電極１９１６とをはんだ１９２３を介して
接続した。
動時における熱を効率よく拡散することができた。さら
にはビアホールおよび放熱用ビアホール部において良好
な電気接続がなされているとともに高剛性である金属板
をコアとしたため、製造上のハンドリングにも優れてい
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例１９＞実施例１９について図１９を用いて説明
する。図１９において、１９０１〜１９１２は実施例３
の301〜312と同じ構成を示し、工程（ａ）〜（ｆ）まで
は電極１９１５を形成するとともに、電極１９１６を形
成している点を除いて図3と同様な構成である。電極１
９１５および１９１６を形成した後、さらに、複合金属
板より電気めっきを析出させ、放熱用ビアホールを銅で
充填することで、複合金属板１９０５と接続された放熱
用電極１９１８を形成する。少なくとも電極および放熱
用電極を除く所望部にソルダレジスト１９１９を製膜す
る。半導体部品１９２０の端子とメタルコア基板の電極
１９１５、半導体部品１９２０の表面とメタルコア基板
の放熱用電極１９１８とを、はんだ１９２１を介して載
置、接続した。最後にプリプレグを介して銅配線を積層
したプリント基板の最外層に設けた電極１９２２とメタ
ルコア基板の電極１９１６とをはんだ１９２３を介して
接続した。
【０１００】本実施例の構造によれば、半導体部品駆動
時の熱を効率よく拡散することができた。高剛性である
４２アロイをコアとしたため、コア基板の薄化によるコ
ア層におけるスルーホール密度の向上が可能となるばか
りでなく、製造上のハンドリングにも優れていた。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例２０＞実施例２０は、図２０に示すように、半
導体部品２００１を載置したメタルコア基板を実装する
プリント基板の実装箇所に、放熱用電極２００２を設
け、半導体部品２００１と放熱用電極２００２とをはん
だ２００３を介して接続したこと以外は、実施例18と同
様にして作成した。
時の熱を効率よく拡散することができた。高剛性である
４２アロイをコアとしたため、コア基板の薄化によるコ
ア層におけるスルーホール密度の向上が可能となるばか
りでなく、製造上のハンドリングにも優れていた。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例２０＞実施例２０は、図２０に示すように、半
導体部品２００１を載置したメタルコア基板を実装する
プリント基板の実装箇所に、放熱用電極２００２を設
け、半導体部品２００１と放熱用電極２００２とをはん
だ２００３を介して接続したこと以外は、実施例18と同
様にして作成した。
【０１０１】本実施例の構造によれば、半導体部品の駆
動時における熱をさらに効率よく拡散することができ
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例２１＞実施例２１は、図21に示すように、複合
金属板の両面に放熱用電極2101、2102を形成したメタル
コア基板の表裏一方の放熱用電極2101に半導体部品2103
を載置し、他方の放熱用電極2102とプリント基板の放熱
用電極2104とを、はんだ2105を介して接続したこと以外
は、実施例19と同様に実装構造体を作成した。
動時における熱をさらに効率よく拡散することができ
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例２１＞実施例２１は、図21に示すように、複合
金属板の両面に放熱用電極2101、2102を形成したメタル
コア基板の表裏一方の放熱用電極2101に半導体部品2103
を載置し、他方の放熱用電極2102とプリント基板の放熱
用電極2104とを、はんだ2105を介して接続したこと以外
は、実施例19と同様に実装構造体を作成した。
【０１０２】本実施例の構造によれば、プリント基板へ
の半導体を実装する際の熱拡散効率向上することができ
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例２２＞実施例２２は、図22に示すように、複数
の半導体部品2201，2202とメモリ2203をメタルコア基板
に載置したこと以外は、実施例19と同様に作製した。
の半導体を実装する際の熱拡散効率向上することができ
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例２２＞実施例２２は、図22に示すように、複数
の半導体部品2201，2202とメモリ2203をメタルコア基板
に載置したこと以外は、実施例19と同様に作製した。
【０１０３】本実施例の構造によれば、プリント基板へ
の実装密度を向上できた。実施例１にも記載のとおり、
放熱用ビアホールの形成を複数の絶縁層および配線層を
一括で行えば、図１の工程（ｃ）のざぐり加工１０８を
省略することができるため、工程数削減による低コスト
化が可能である。このときの放熱用ビアホール端面の構
造を図４５（ｂ）に、図１記載の工程による放熱用ビア
ホール端面の構造を図４５（ａ）に示す。 ＜実施例２３＞実施例２３は、図23に示すように、半導
体部品2301，2302，2303を載置した複数のメタルコア基
板2304，2305をプリント基板2306に載置したこと以外
は、実施例19と同様に作製した。
の実装密度を向上できた。実施例１にも記載のとおり、
放熱用ビアホールの形成を複数の絶縁層および配線層を
一括で行えば、図１の工程（ｃ）のざぐり加工１０８を
省略することができるため、工程数削減による低コスト
化が可能である。このときの放熱用ビアホール端面の構
造を図４５（ｂ）に、図１記載の工程による放熱用ビア
ホール端面の構造を図４５（ａ）に示す。 ＜実施例２３＞実施例２３は、図23に示すように、半導
体部品2301，2302，2303を載置した複数のメタルコア基
板2304，2305をプリント基板2306に載置したこと以外
は、実施例19と同様に作製した。
【０１０４】本実施例の構造によれば、プリント基板へ
の実装密度向上できた。実施例１にも記載のとおり、放
熱用ビアホールの形成を複数の絶縁層および配線層を一
括で行えば、図１の工程（ｃ）のざぐり加工１０８を省
略することができるため、工程数削減による低コスト化
が可能である。このときの放熱用ビアホール端面の構造
を図４５（ｂ）に、図１記載の工程による放熱用ビアホ
ール端面の構造を図４５（ａ）に示す。 ＜実施例２４＞実施例２４は、図24に示すように、半導
体部品2401を載置したメタルコア基板2402の電極2403と
セラミック基板2404に形成した電極2405とをはんだ2406
を介して接続・載置したこと以外は、実施例19と同様に
して電子装置を作製した。
の実装密度向上できた。実施例１にも記載のとおり、放
熱用ビアホールの形成を複数の絶縁層および配線層を一
括で行えば、図１の工程（ｃ）のざぐり加工１０８を省
略することができるため、工程数削減による低コスト化
が可能である。このときの放熱用ビアホール端面の構造
を図４５（ｂ）に、図１記載の工程による放熱用ビアホ
ール端面の構造を図４５（ａ）に示す。 ＜実施例２４＞実施例２４は、図24に示すように、半導
体部品2401を載置したメタルコア基板2402の電極2403と
セラミック基板2404に形成した電極2405とをはんだ2406
を介して接続・載置したこと以外は、実施例19と同様に
して電子装置を作製した。
【０１０５】本実施例の構造によれば、耐熱性を向上す
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２５＞実施例２５は、図25に示すように、半導
体部品2501を載置したメタルコア基板2502の電極2503と
セラミック基板2504に形成した電極2505、メタルコア基
板の内層金属板2506と接続された放熱用電極2507とセラ
ミック基板に設けた放熱用電極2508とを、はんだ2509を
介して接続・載置したこと以外は、実施例19と同様にし
て電子装置を作製した。
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２５＞実施例２５は、図25に示すように、半導
体部品2501を載置したメタルコア基板2502の電極2503と
セラミック基板2504に形成した電極2505、メタルコア基
板の内層金属板2506と接続された放熱用電極2507とセラ
ミック基板に設けた放熱用電極2508とを、はんだ2509を
介して接続・載置したこと以外は、実施例19と同様にし
て電子装置を作製した。
【０１０６】本実施例の構造によれば、耐熱性を向上す
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２６＞実施例２６は、図26に示すように、半導
体部品２６０１を載置したメタルコア基板Ａ２６０２の
電極Ａ２６０３とメタルコア基板Ｂ２６０４に形成した
電極Ｂ２６０５とを、はんだ２６０６を介して接続・載
置したこと以外は、実施例19と同様である。
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２６＞実施例２６は、図26に示すように、半導
体部品２６０１を載置したメタルコア基板Ａ２６０２の
電極Ａ２６０３とメタルコア基板Ｂ２６０４に形成した
電極Ｂ２６０５とを、はんだ２６０６を介して接続・載
置したこと以外は、実施例19と同様である。
【０１０７】本実施例の構造によれば、耐熱性を向上す
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２７＞実施例２７は、図27に示すように、半導
体部品2701を載置したメタルコア基板Ａ2702の電極Ａ27
03とメタルコア基板Ｂ2704に形成した電極Ｂ2705、メタ
ルコア基板Ａの内層金属板2706と接続された放熱用電極
Ａ2707とメタルコア基板Ｂに設けた放熱用電極Ｂ2708と
を、はんだ2709を介して接続・載置したこと以外は、実
施例19と同様にして作製した。
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２７＞実施例２７は、図27に示すように、半導
体部品2701を載置したメタルコア基板Ａ2702の電極Ａ27
03とメタルコア基板Ｂ2704に形成した電極Ｂ2705、メタ
ルコア基板Ａの内層金属板2706と接続された放熱用電極
Ａ2707とメタルコア基板Ｂに設けた放熱用電極Ｂ2708と
を、はんだ2709を介して接続・載置したこと以外は、実
施例19と同様にして作製した。
【０１０８】本実施例の構造によれば、耐熱性およびメ
イン基板への放熱性を向上することができた。実施例１
にも記載のとおり、放熱用ビアホールの形成を複数の絶
縁層および配線層を一括で行えば、図１の工程（ｃ）の
ざぐり加工１０８を省略することができるため、工程数
削減による低コスト化が可能である。このときの放熱用
ビアホール端面の構造を図４５（ｂ）に、図１記載の工
程による放熱用ビアホール端面の構造を図４５（ａ）に
示す。 ＜実施例２８＞実施例２８は、図28に示すように、メタ
ルコア基板2801の複合金属板2802に接続された複数の放
熱用ビアホール部2803，2804と、半導体部品2805とを、
はんだ2806を介して接続したこと以外は、実施例19と同
様にして作製した。
イン基板への放熱性を向上することができた。実施例１
にも記載のとおり、放熱用ビアホールの形成を複数の絶
縁層および配線層を一括で行えば、図１の工程（ｃ）の
ざぐり加工１０８を省略することができるため、工程数
削減による低コスト化が可能である。このときの放熱用
ビアホール端面の構造を図４５（ｂ）に、図１記載の工
程による放熱用ビアホール端面の構造を図４５（ａ）に
示す。 ＜実施例２８＞実施例２８は、図28に示すように、メタ
ルコア基板2801の複合金属板2802に接続された複数の放
熱用ビアホール部2803，2804と、半導体部品2805とを、
はんだ2806を介して接続したこと以外は、実施例19と同
様にして作製した。
【０１０９】本実施例の構造によれば、半導体部品駆動
時の熱による応力を拡散することができた。また、放熱
用ビアホールの形成工程が簡単化されるので、低コスト
化できた。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例２９＞実施例２９は、図29に示すように、メタ
ルコア基板２９０１の複合金属板２９０２に接続された
複数の放熱用ビアホール２９０３，２９０４を設け、電
気銅めっき２９０５を充填し、はんだ２９０６を介して
半導体部品２９０７と接続したこと以外は、実施例19と
同様にして作製した。
時の熱による応力を拡散することができた。また、放熱
用ビアホールの形成工程が簡単化されるので、低コスト
化できた。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例２９＞実施例２９は、図29に示すように、メタ
ルコア基板２９０１の複合金属板２９０２に接続された
複数の放熱用ビアホール２９０３，２９０４を設け、電
気銅めっき２９０５を充填し、はんだ２９０６を介して
半導体部品２９０７と接続したこと以外は、実施例19と
同様にして作製した。
【０１１０】本実施例の構造によれば、熱拡散性を有し
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３０＞実施例３０は、図30に示すように、メタ
ルコア基板3001の複合金属板3002に接続された第１層目
の樹脂付き銅箔部におけるビアホール3003を介して第２
層目の樹脂付き銅箔部における放熱用ビアホール3004を
複数個設け、電気銅めっきによりこれを充填し、これら
の表面を放熱用電極3005としてはんだ3006を介して半導
体部品3007と接続したこと以外は、実施例19と同様にし
て作製した。
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３０＞実施例３０は、図30に示すように、メタ
ルコア基板3001の複合金属板3002に接続された第１層目
の樹脂付き銅箔部におけるビアホール3003を介して第２
層目の樹脂付き銅箔部における放熱用ビアホール3004を
複数個設け、電気銅めっきによりこれを充填し、これら
の表面を放熱用電極3005としてはんだ3006を介して半導
体部品3007と接続したこと以外は、実施例19と同様にし
て作製した。
【０１１１】本実施例の構造によれば、熱拡散性を有し
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。 ＜実施例３１＞実施例３１は、図31に示すように、メタ
ルコア基板3101の複合金属板3102に接続された第１層目
の樹脂付き銅箔部における１つの放熱用ビアホールに電
気銅めっき3103を充填し、第２層目の樹脂付き銅箔部に
おける放熱用ビアホールを複数個設け、内部を電気銅め
っき3104を充填し、これを放熱用電極3105として、はん
だ3106を介して半導体部品3107と接続したこと以外は、
実施例19と同様にして実装構造体を作製した。
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。 ＜実施例３１＞実施例３１は、図31に示すように、メタ
ルコア基板3101の複合金属板3102に接続された第１層目
の樹脂付き銅箔部における１つの放熱用ビアホールに電
気銅めっき3103を充填し、第２層目の樹脂付き銅箔部に
おける放熱用ビアホールを複数個設け、内部を電気銅め
っき3104を充填し、これを放熱用電極3105として、はん
だ3106を介して半導体部品3107と接続したこと以外は、
実施例19と同様にして実装構造体を作製した。
【０１１２】本実施例の構造によれば、熱拡散性を有し
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。 ＜実施例３２＞実施例３２は、図32に示すように、半導
体部品3201のバンプ型端子3202をメタルコア基板3203の
バンプ型電極3204とを、異方性導伝性樹脂3205を介して
裁置したこと以外は、実施例19と同様にして実装構造体
を作製した。
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。 ＜実施例３２＞実施例３２は、図32に示すように、半導
体部品3201のバンプ型端子3202をメタルコア基板3203の
バンプ型電極3204とを、異方性導伝性樹脂3205を介して
裁置したこと以外は、実施例19と同様にして実装構造体
を作製した。
【０１１３】本実施例の構造によれば、はんだを用いる
接続工程よりも低温で載置できるため、基板製造時の熱
履歴を低減できた。さらに、材料コストも低減できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３３＞実施例３３は、図33に示すように、メタ
ルコア基板3301と半導体部品3302の端子のない面とを対
向させて載置し、ワイヤボンディング3303によりメタル
コア基板表面の電極3304と半導体部品の端子3305とを接
続したこと以外は、実施例19と同様にして作製した。
接続工程よりも低温で載置できるため、基板製造時の熱
履歴を低減できた。さらに、材料コストも低減できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３３＞実施例３３は、図33に示すように、メタ
ルコア基板3301と半導体部品3302の端子のない面とを対
向させて載置し、ワイヤボンディング3303によりメタル
コア基板表面の電極3304と半導体部品の端子3305とを接
続したこと以外は、実施例19と同様にして作製した。
【０１１４】本実施例の構造によれば、半導体部品と複
合金属板との接続面積の増加により、複合金属板への熱
拡散を高めることができた。実施例１にも記載のとお
り、放熱用ビアホールの形成を複数の絶縁層および配線
層を一括で行えば、図１の工程（ｃ）のざぐり加工１０
８を省略することができるため、工程数削減による低コ
スト化が可能である。このときの放熱用ビアホール端面
の構造を図４５（ｂ）に、図１記載の工程による放熱用
ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例３４＞実施例３４は、図34に示すように、半導
体部品3401の主表面より大きく露出させたメタルコア基
板の露出複合金属部3402と、半導体部品の電極Ａ3403を
有する面Ａの裏面Ｂとを、はんだにより接続し、電極Ａ
とメタルコア基板の樹脂付き銅箔の表面に形成した電極
Ｂ3404とをワイヤボンディング3405により接続したこと
以外は、実施例19と同様にして作製した。
合金属板との接続面積の増加により、複合金属板への熱
拡散を高めることができた。実施例１にも記載のとお
り、放熱用ビアホールの形成を複数の絶縁層および配線
層を一括で行えば、図１の工程（ｃ）のざぐり加工１０
８を省略することができるため、工程数削減による低コ
スト化が可能である。このときの放熱用ビアホール端面
の構造を図４５（ｂ）に、図１記載の工程による放熱用
ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例３４＞実施例３４は、図34に示すように、半導
体部品3401の主表面より大きく露出させたメタルコア基
板の露出複合金属部3402と、半導体部品の電極Ａ3403を
有する面Ａの裏面Ｂとを、はんだにより接続し、電極Ａ
とメタルコア基板の樹脂付き銅箔の表面に形成した電極
Ｂ3404とをワイヤボンディング3405により接続したこと
以外は、実施例19と同様にして作製した。
【０１１５】本実施例の構造によれば、熱拡散効率を向
上させることができるとともに、実装構造体の製造コス
トを安価にすることができた。さらに図41に示すよう
に、チップサイズよりも小さな放熱用ビアホールとし
て、チップ直下の領域にも内層配線を施せるようにする
と、放熱性はやや落ちるが、配線パターン設計の自由度
を上げ、またメタルコア基板の大きさを小さくすること
が出来た。図40に代表される放熱性と放熱部面積の関係
に従い、放熱性や基板配線自由度を考慮した基板設計が
可能である。実施例１にも記載のとおり、放熱用ビアホ
ールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３５＞実施例３５は、図35に示すように、半導
体部品3501を載置するメタルコア基板3502の複合金属板
3503の一部に窪みを設け、窪みに半導体部品3501を載置
したこと以外は、実施例19と同様にして作製した。
上させることができるとともに、実装構造体の製造コス
トを安価にすることができた。さらに図41に示すよう
に、チップサイズよりも小さな放熱用ビアホールとし
て、チップ直下の領域にも内層配線を施せるようにする
と、放熱性はやや落ちるが、配線パターン設計の自由度
を上げ、またメタルコア基板の大きさを小さくすること
が出来た。図40に代表される放熱性と放熱部面積の関係
に従い、放熱性や基板配線自由度を考慮した基板設計が
可能である。実施例１にも記載のとおり、放熱用ビアホ
ールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３５＞実施例３５は、図35に示すように、半導
体部品3501を載置するメタルコア基板3502の複合金属板
3503の一部に窪みを設け、窪みに半導体部品3501を載置
したこと以外は、実施例19と同様にして作製した。
【０１１６】本実施例の構造によれば、半導体の載置位
置精度を高めることができ、半導体部品と複合金属板と
の距離を短縮することによる放熱性向上の効果を得た。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３６＞実施例３６は、図36に示すように、電極
3601および放熱用電極3602を介して半導体部品3603をメ
タルコア基板3604に実装するとともに、半導体実装面の
裏面に放熱用ビアホールを介して内層金属板と接続され
た放熱用電極3605を設けたこと以外は、実施例19と同様
にして作製した。
置精度を高めることができ、半導体部品と複合金属板と
の距離を短縮することによる放熱性向上の効果を得た。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３６＞実施例３６は、図36に示すように、電極
3601および放熱用電極3602を介して半導体部品3603をメ
タルコア基板3604に実装するとともに、半導体実装面の
裏面に放熱用ビアホールを介して内層金属板と接続され
た放熱用電極3605を設けたこと以外は、実施例19と同様
にして作製した。
【０１１７】本実施例の構造によれば、放熱用電極を介
して熱を拡散することができるため、より優れた冷却能
力を付加することができた。実施例１にも記載のとお
り、放熱用ビアホールの形成を複数の絶縁層および配線
層を一括で行えば、図１の工程（ｃ）のざぐり加工１０
８を省略することができるため、工程数削減による低コ
スト化が可能である。このときの放熱用ビアホール端面
の構造を図４５（ｂ）に、図１記載の工程による放熱用
ビアホール端面の構造を図４５（ａ）に示す。
して熱を拡散することができるため、より優れた冷却能
力を付加することができた。実施例１にも記載のとお
り、放熱用ビアホールの形成を複数の絶縁層および配線
層を一括で行えば、図１の工程（ｃ）のざぐり加工１０
８を省略することができるため、工程数削減による低コ
スト化が可能である。このときの放熱用ビアホール端面
の構造を図４５（ｂ）に、図１記載の工程による放熱用
ビアホール端面の構造を図４５（ａ）に示す。
【０１１８】＜実施例３７＞実施例３７は、図37に示す
ように、メタルコア基板３７０１の半導体実装面の裏面
に放熱用ビアホールに銅めっきを充填した部分３７０６
を設ける以外は、実施例３３と同様である。このことに
より、さらに効率よく熱を拡散することができた。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３８＞実施例３８は、図38に示すように、チッ
プサイズよりも小さな放熱用ビアホールとしている以外
は、実施例３７と同様である。本実施例の構造によれ
ば、チップ直下の領域にも内層配線を施せるようにな
り、放熱性はやや落ちるが、配線パターン設計の自由度
を上げ、またメタルコア基板の大きさを小さくすること
が出来た。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３９＞実施例３９は、図39に示すように、メタ
ルコア基板３９０１の半導体実装面の裏面側の放熱用ビ
アホールの銅めっき充填部の表面に、ソルダーレジスト
により、電気的接続用電極径とほぼ同程度の大きさの放
熱用電極を形成し、はんだ付け用にニッケル、金めっき
を施し、メイン基板とはんだ接続する以外は、実施例３
７と同様である。本実施例によれば、はんだ接続性が良
くなる。実施例１にも記載のとおり、放熱用ビアホール
の形成を複数の絶縁層および配線層を一括で行えば、図
１の工程（ｃ）のざぐり加工１０８を省略することがで
きるため、工程数削減による低コスト化が可能である。
このときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例４０＞実施例４０は、図40に示すように、メタ
ルコア基板Ａ４００１を接続するメイン基板も、放熱ビ
アが形成されたメタルコア基板Ｂ４００２であり、これ
らの放熱ビア同士をはんだ接続する以外は、実施例３７
と同様である。本実施例によれば、メイン基板への放熱
性およびメイン基板からの熱の放散性が良くなる。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４１＞実施例４１は、図41に示すように、メタ
ルコア基板Ａ４１０１を接続するメイン基板も、放熱ビ
アが形成されたメタルコア基板Ｂ４１０２であり、これ
らの放熱ビア同士をはんだ接続する以外は、実施例３９
と同様である。本実施例によれば、メイン基板への放熱
性およびメイン基板からの熱の放散性が良くなる。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４２＞実施例４２は、図42に示すように、メタ
ルコア基板４２０１を接続するメイン基板が、放熱ビア
が形成されたメタルベース基板４２０２であり、これら
の放熱ビア同士をはんだ接続する以外は、実施例３７と
同様である。本実施例によれば、メイン基板への放熱性
およびメイン基板からの熱の放散性が良くなる。実施例
１にも記載のとおり、放熱用ビアホールの形成を複数の
絶縁層および配線層を一括で行えば、図１の工程（ｃ）
のざぐり加工１０８を省略することができるため、工程
数削減による低コスト化が可能である。このときの放熱
用ビアホール端面の構造を図４５（ｂ）に、図１記載の
工程による放熱用ビアホール端面の構造を図４５（ａ）
に示す。 ＜実施例４３＞実施例４３は、図43に示すように、半導
体部品4301を載置したメタルコア基板Ａ4302の電極Ａ43
03とメタルベース基板Ｂ4304に形成した電極Ｂ4305、メ
タルコア基板Ａのベースとなる金属板4306と接続された
放熱用電極Ａ4307とメタルベース基板Ｂに設けた放熱用
電極Ｂ4308とを、はんだ4309を介して接続・載置したこ
と以外は、実施例19と同様にして作製した。本実施例の
構造によれば、耐熱性およびメイン基板への放熱性の向
上だけでなく、メイン基板からの放熱性が向上した。実
施例１にも記載のとおり、放熱用ビアホールの形成を複
数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４４＞実施例４４は、図44に示すように、メタ
ルコア基板４４０１を接続するメイン基板も、放熱ビア
が形成されたメタルベース基板４４０２であり、これら
の放熱ビア同士をはんだ接続する以外は、実施例３９と
同様である。本実施例によれば、メイン基板への放熱性
およびメイン基板からの熱の放散性が良くなる。実施例
１にも記載のとおり、放熱用ビアホールの形成を複数の
絶縁層および配線層を一括で行えば、図１の工程（ｃ）
のざぐり加工１０８を省略することができるため、工程
数削減による低コスト化が可能である。このときの放熱
用ビアホール端面の構造を図４５（ｂ）に、図１記載の
工程による放熱用ビアホール端面の構造を図４５（ａ）
に示す。
ように、メタルコア基板３７０１の半導体実装面の裏面
に放熱用ビアホールに銅めっきを充填した部分３７０６
を設ける以外は、実施例３３と同様である。このことに
より、さらに効率よく熱を拡散することができた。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３８＞実施例３８は、図38に示すように、チッ
プサイズよりも小さな放熱用ビアホールとしている以外
は、実施例３７と同様である。本実施例の構造によれ
ば、チップ直下の領域にも内層配線を施せるようにな
り、放熱性はやや落ちるが、配線パターン設計の自由度
を上げ、またメタルコア基板の大きさを小さくすること
が出来た。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３９＞実施例３９は、図39に示すように、メタ
ルコア基板３９０１の半導体実装面の裏面側の放熱用ビ
アホールの銅めっき充填部の表面に、ソルダーレジスト
により、電気的接続用電極径とほぼ同程度の大きさの放
熱用電極を形成し、はんだ付け用にニッケル、金めっき
を施し、メイン基板とはんだ接続する以外は、実施例３
７と同様である。本実施例によれば、はんだ接続性が良
くなる。実施例１にも記載のとおり、放熱用ビアホール
の形成を複数の絶縁層および配線層を一括で行えば、図
１の工程（ｃ）のざぐり加工１０８を省略することがで
きるため、工程数削減による低コスト化が可能である。
このときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例４０＞実施例４０は、図40に示すように、メタ
ルコア基板Ａ４００１を接続するメイン基板も、放熱ビ
アが形成されたメタルコア基板Ｂ４００２であり、これ
らの放熱ビア同士をはんだ接続する以外は、実施例３７
と同様である。本実施例によれば、メイン基板への放熱
性およびメイン基板からの熱の放散性が良くなる。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４１＞実施例４１は、図41に示すように、メタ
ルコア基板Ａ４１０１を接続するメイン基板も、放熱ビ
アが形成されたメタルコア基板Ｂ４１０２であり、これ
らの放熱ビア同士をはんだ接続する以外は、実施例３９
と同様である。本実施例によれば、メイン基板への放熱
性およびメイン基板からの熱の放散性が良くなる。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４２＞実施例４２は、図42に示すように、メタ
ルコア基板４２０１を接続するメイン基板が、放熱ビア
が形成されたメタルベース基板４２０２であり、これら
の放熱ビア同士をはんだ接続する以外は、実施例３７と
同様である。本実施例によれば、メイン基板への放熱性
およびメイン基板からの熱の放散性が良くなる。実施例
１にも記載のとおり、放熱用ビアホールの形成を複数の
絶縁層および配線層を一括で行えば、図１の工程（ｃ）
のざぐり加工１０８を省略することができるため、工程
数削減による低コスト化が可能である。このときの放熱
用ビアホール端面の構造を図４５（ｂ）に、図１記載の
工程による放熱用ビアホール端面の構造を図４５（ａ）
に示す。 ＜実施例４３＞実施例４３は、図43に示すように、半導
体部品4301を載置したメタルコア基板Ａ4302の電極Ａ43
03とメタルベース基板Ｂ4304に形成した電極Ｂ4305、メ
タルコア基板Ａのベースとなる金属板4306と接続された
放熱用電極Ａ4307とメタルベース基板Ｂに設けた放熱用
電極Ｂ4308とを、はんだ4309を介して接続・載置したこ
と以外は、実施例19と同様にして作製した。本実施例の
構造によれば、耐熱性およびメイン基板への放熱性の向
上だけでなく、メイン基板からの放熱性が向上した。実
施例１にも記載のとおり、放熱用ビアホールの形成を複
数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４４＞実施例４４は、図44に示すように、メタ
ルコア基板４４０１を接続するメイン基板も、放熱ビア
が形成されたメタルベース基板４４０２であり、これら
の放熱ビア同士をはんだ接続する以外は、実施例３９と
同様である。本実施例によれば、メイン基板への放熱性
およびメイン基板からの熱の放散性が良くなる。実施例
１にも記載のとおり、放熱用ビアホールの形成を複数の
絶縁層および配線層を一括で行えば、図１の工程（ｃ）
のざぐり加工１０８を省略することができるため、工程
数削減による低コスト化が可能である。このときの放熱
用ビアホール端面の構造を図４５（ｂ）に、図１記載の
工程による放熱用ビアホール端面の構造を図４５（ａ）
に示す。
【発明の効果】本発明によれば、放熱性の高い電子装置
を提供することができる。
を提供することができる。
【図面の簡単な説明】
【図１】本発明に関わる電子装置に用いる電子基板の製
造フローを示す図
造フローを示す図
【図２】本発明に関わる電子装置に用いた電子基板の断
面構造図
面構造図
【図３】本発明に関わる電子装置に用いる電子基板の製
造フローを示す図
造フローを示す図
【図４】本発明に関わる電子装置に用いた電子基板の断
面構造図
面構造図
【図５】本発明に関わる電子装置に用いる電子基板の製
造フローを示す図
造フローを示す図
【図６】本発明に関わる電子装置に用いた電子基板の断
面構造図
面構造図
【図７】本発明に関わる電子装置に用いた電子基板の断
面構造図
面構造図
【図８】本発明に関わる電子装置に用いた電子基板の断
面構造図
面構造図
【図９】本発明に関わる電子装置に用いた電子基板の断
面構造図
面構造図
【図１０】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１１】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１２】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１３】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１４】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１５】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１６】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１７】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図１８】本発明に関わる電子装置に用いる電子基板の
製造フローを示す図
製造フローを示す図
【図１９】本発明に関わる電子装置に用いる電子基板の
製造フローを示す図
製造フローを示す図
【図２０】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２１】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２２】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２３】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２４】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２５】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２６】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２７】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２８】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図２９】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３０】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３１】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３２】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３３】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３４】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３５】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３６】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３７】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３８】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図３９】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図４０】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図４１】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図４２】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図４３】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図４４】本発明に関わる電子装置に用いた電子基板の
断面構造図
断面構造図
【図４５】本発明に関わる放熱用ビアホール端面の構造
図
図
金属板・・・１０１
めっき層・・・１０２
複合金属板・・・１０３
ビアホール・・・１０７
配線層・・・１０４
放熱用ビアホール・・・１０８
厚膜銅めっき・・・１０９
ソルダレジスト・・・１１４
外部端子・・・１１８
半導体部品・・・１１５
放熱用電極・・・１１７
はんだ・・・１１６
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/12 Ｓ
(72)発明者 長谷部 健彦
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 牛房 信之
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 山下 志郎
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 宝蔵寺 裕之
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 松崎 永二
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 5E315 AA01 BB01 BB15 CC01 CC16
DD16 DD17 DD20 DD25 DD29
GG01
5E336 AA04 BB03 BB19 CC32 CC58
EE03 GG03
5E338 AA03 AA18 BB05 BB13 BB25
BB75 CC08 CD32 EE02
5E346 AA03 AA11 AA12 AA15 BB01
BB16 CC02 CC08 CC31 DD02
DD03 DD12 DD32 EE31 FF45
GG15 GG17 GG19 GG22 GG25
GG28 HH17
Claims (22)
- 【請求項１】金属板又は複合金属板で構成されるコア材
と該コア材上に形成された絶縁層と導体層とで構成され
た配線層とを備えたメタルコア基板と、前記配線層の導
体層と端子とが接続されている前記電子部品と、を有す
る電子装置であって、 前記電子部品と前記コア材とに接する高熱導伝性部材を
有していることを特徴とする電子装置。 - 【請求項２】請求項1において、 前記高熱導伝性部材は、複数の層から構成されているこ
とを特徴とする電子装置。 - 【請求項３】請求項１または２において、 前記高熱導伝性部材は、 前記電子部品と接する層を銀、金又ははんだで構成し、 前記金属板と接する層を銅、金又ははんだで構成してい
ることを特徴とする電子装置。 - 【請求項４】請求項1から３のいずれかにおいて、 前記導体層と前記端子との接続は、フリップチップ方式
での接続であることを特徴とする電子装置。 - 【請求項５】請求項１から４のいずれかにおいて、 前記配線層は前記コア材の両面に形成されていることを
特徴とする電子装置。 - 【請求項６】請求項５において、 前記コア材の一方の面は、電子部品との間に高熱導伝性
部材が形成されており、 前記コア材の他方の面は、コア材から基板表面まで高熱
伝導性部材が形成されていることを特徴とする電子装
置。 - 【請求項７】請求項１から６のいずれかにおいて、 前記電子部品を備えた電子基板を他の基板に搭載するこ
とによりインターポーザとして用いる場合、 前記他の基板と前記電子基板のコア材とに接する高熱導
伝性部材で構成することを特徴とする電子装置。 - 【請求項８】請求項７において、 前記高熱伝導性部材は複数の層で構成されていることを
特徴とする電子装置。 - 【請求項９】金属板又は複合金属板で構成されるコア材
と、該コア材上片面もしくは両面に形成された配線層
と、前記配線層と端子が接続されている前記電子部品を
有する第1の基板と、 該第1の基板が搭載され、該第1の基板の配線と電気的に
接続された第２の基板とを有する電子装置であって、 前記第1の基板のコア材と前記第２の基板とに接してい
る高熱導電性部材を有することを特徴とする電子装置。 - 【請求項１０】請求項９において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料もしくは導電金属フィラー入り樹脂の
いずれか又はそれら複数であることを特徴とする電子装
置。 - 【請求項１１】請求項９において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料のいずれか又はそれら複数であること
を特徴とする電子装置。 - 【請求項１２】請求項９から１１のいずれかにおいて、 前記第２の基板における前記第１の基板非搭載面を筐体
カバーに接着されていることを特徴とする電子装置。 - 【請求項１３】請求項９〜１１のいずれかにおいて、 前記第２の基板も、金属板又は複合金属板で構成される
コア材と、該コア材上に形成された配線層と、前記配線
層と端子が接続されている前記電子部品とを有するメタ
ルコア基板であることを特徴とする電子装置。 - 【請求項１４】請求項１３において、 前記第２の基板における前記第１の基板非搭載面を筐体
カバーに接着されていることを特徴とする電子装置 - 【請求項１５】請求項９〜１１のいずれかにおいて、 前記第２の基板が、金属板又は複合金属板で構成される
コア材と、該コア材片側上に形成された配線層と、前記
配線層と端子が接続されている前記電子部品とを有し、
配線層および絶縁層を有さない側にはコアメタルが露出
したメタルベース基板であることを特徴とする電子装
置。 - 【請求項１６】請求項１５において、 前記第２の基板における配線層および絶縁層を有さない
側を筐体カバーに接着されていることを特徴とする電子
装置。 - 【請求項１７】請求項９〜１６のいずれかにおいて、 前記第１のコア材と前記電子部品とに接している高熱伝
導性部材を有することを特徴とする電子装置。 - 【請求項１８】請求項１７において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料もしくは導電金属フィラー入り樹脂の
いずれか又はそれら複数であることを特徴とする電子装
置。 - 【請求項１９】請求項１７において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料のいずれか又はそれら複数であること
を特徴とする電子装置。 - 【請求項２０】請求項１２〜１９のいずれかにおいて、 前記第１の基板の金属コア材と第２の基板の金属コア材
もしくは金属ベース材に接する高熱伝導性部材を有する
ことを特徴とする電子装置。 - 【請求項２１】請求項２０において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料もしくは導電金属フィラー入り樹脂の
いずれか又はそれら複数であることを特徴とする電子装
置。 - 【請求項２２】請求項２０において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料のいずれか又はそれら複数であること
を特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002143983A JP3849573B2 (ja) | 2001-05-22 | 2002-05-20 | 電子装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151818 | 2001-05-22 | ||
| JP2001-151818 | 2001-05-22 | ||
| JP2002143983A JP3849573B2 (ja) | 2001-05-22 | 2002-05-20 | 電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046022A true JP2003046022A (ja) | 2003-02-14 |
| JP3849573B2 JP3849573B2 (ja) | 2006-11-22 |
Family
ID=26615451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002143983A Expired - Lifetime JP3849573B2 (ja) | 2001-05-22 | 2002-05-20 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3849573B2 (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112129A1 (ja) * | 2003-06-16 | 2004-12-23 | Hitachi, Ltd. | 電子装置 |
| JP2005183559A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | プリント配線板およびその製造方法 |
| WO2005081312A1 (ja) * | 2004-02-24 | 2005-09-01 | Ibiden Co., Ltd. | 半導体搭載用基板 |
| JP2006318986A (ja) * | 2005-05-10 | 2006-11-24 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント回路板およびその製造方法 |
| JP2007042765A (ja) * | 2005-08-02 | 2007-02-15 | Cmk Corp | 多層プリント配線板及びその製造方法 |
| JP2008047843A (ja) * | 2006-07-20 | 2008-02-28 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
| JP2008066375A (ja) * | 2006-09-05 | 2008-03-21 | Mitsubishi Electric Corp | 高放熱基板及びその製造方法 |
| JP2008193099A (ja) * | 2007-02-07 | 2008-08-21 | Nitto Denko Corp | ハードディスクドライブにおける強化プリアンプ熱放出用グラウンドバイア |
| JP2009522761A (ja) * | 2005-12-30 | 2009-06-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 集積電子構成部材ならびに集積電子構成部材に対する冷却装置 |
| JP2009200212A (ja) * | 2008-02-21 | 2009-09-03 | Keihin Corp | プリント基板の放熱構造 |
| JP2009533865A (ja) * | 2006-04-14 | 2009-09-17 | アギア システムズ インコーポレーテッド | 集積回路および回路ボードのダイレクト・チップ・アタッチ結合構成における熱エネルギーの消散を改善するための方法および装置 |
| US7679176B2 (en) | 2005-12-09 | 2010-03-16 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
| JP2010219554A (ja) * | 2010-06-04 | 2010-09-30 | Hitachi Automotive Systems Ltd | 半導体装置及びそれを用いた電子制御装置 |
| JP2012060159A (ja) * | 2011-12-05 | 2012-03-22 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
| US8148647B2 (en) | 2006-08-23 | 2012-04-03 | Mitsubishi Electric Corporation | Printed circuit board and method of manufacturing the same |
| JP2013038386A (ja) * | 2011-08-05 | 2013-02-21 | Kinko Denshi Kofun Yugenkoshi | 介在層が埋め込まれたパッケージ基板及びその製造方法 |
| JP2015119057A (ja) * | 2013-12-18 | 2015-06-25 | 株式会社伸光製作所 | バイアホールの配置密度を上げたプリント配線板及びその製造方法 |
| JP2015222776A (ja) * | 2014-05-23 | 2015-12-10 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
| JP2016076510A (ja) * | 2014-10-02 | 2016-05-12 | 太陽誘電株式会社 | 回路モジュール |
| JP2016076509A (ja) * | 2014-10-02 | 2016-05-12 | 太陽誘電株式会社 | 回路モジュール |
| JP2016092138A (ja) * | 2014-10-31 | 2016-05-23 | カルソニックカンセイ株式会社 | 電子部品の実装構造 |
| JP2016157924A (ja) * | 2015-02-24 | 2016-09-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 回路基板および回路基板組立体 |
| JP2017505991A (ja) * | 2014-01-13 | 2017-02-23 | アウト カーベル マネージメントゲゼルシャフト ミット ベシュレンクテル ハフツング | プリント回路基板、回路、及び回路を製造するための方法 |
| JP2017073533A (ja) * | 2015-10-08 | 2017-04-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板及びその製造方法 |
| WO2017119248A1 (ja) * | 2016-01-07 | 2017-07-13 | 株式会社村田製作所 | 多層基板、電子機器及び多層基板の製造方法 |
| JP2017220566A (ja) * | 2016-06-08 | 2017-12-14 | 本田技研工業株式会社 | 多層基板 |
| KR20180013669A (ko) * | 2016-07-29 | 2018-02-07 | 오태헌 | 하이브리드 ｐｃｂ 제조 방법 및 그 방법에 의해 제조된 하이브리드 ｐｃｂ |
| JP2018207118A (ja) * | 2018-08-10 | 2018-12-27 | 太陽誘電株式会社 | 回路モジュール |
| JP2019195039A (ja) * | 2018-05-04 | 2019-11-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板 |
| JP2020009879A (ja) * | 2018-07-06 | 2020-01-16 | 太陽誘電株式会社 | 回路基板および回路モジュール |
| JPWO2020012598A1 (ja) * | 2018-07-12 | 2021-04-30 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-05-20 JP JP2002143983A patent/JP3849573B2/ja not_active Expired - Lifetime
Cited By (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112129A1 (ja) * | 2003-06-16 | 2004-12-23 | Hitachi, Ltd. | 電子装置 |
| JP2005183559A (ja) * | 2003-12-18 | 2005-07-07 | Nec Corp | プリント配線板およびその製造方法 |
| WO2005081312A1 (ja) * | 2004-02-24 | 2005-09-01 | Ibiden Co., Ltd. | 半導体搭載用基板 |
| US7738258B2 (en) | 2004-02-24 | 2010-06-15 | Ibiden Co., Ltd. | Semiconductor mounting board |
| EP1677349A4 (en) * | 2004-02-24 | 2010-12-01 | Ibiden Co Ltd | SUBSTRATE FOR MOUNTING A SEMICONDUCTOR |
| JPWO2005081312A1 (ja) * | 2004-02-24 | 2008-01-17 | イビデン株式会社 | 半導体搭載用基板 |
| JP2006318986A (ja) * | 2005-05-10 | 2006-11-24 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント回路板およびその製造方法 |
| JP2007042765A (ja) * | 2005-08-02 | 2007-02-15 | Cmk Corp | 多層プリント配線板及びその製造方法 |
| US7679176B2 (en) | 2005-12-09 | 2010-03-16 | Hitachi, Ltd. | Semiconductor device and electronic control unit using the same |
| JP4843684B2 (ja) * | 2005-12-30 | 2011-12-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 集積電子構成部材ならびに集積電子構成部材に対する冷却装置 |
| JP2009522761A (ja) * | 2005-12-30 | 2009-06-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 集積電子構成部材ならびに集積電子構成部材に対する冷却装置 |
| KR101212473B1 (ko) * | 2006-04-14 | 2012-12-18 | 에이저 시스템즈 엘엘시 | 집적 회로 및 회로 기판의 직접 칩 실장 결합 구성에서의 열에너지 분산을 개선하기 위한 방법 및 장치 |
| JP2009533865A (ja) * | 2006-04-14 | 2009-09-17 | アギア システムズ インコーポレーテッド | 集積回路および回路ボードのダイレクト・チップ・アタッチ結合構成における熱エネルギーの消散を改善するための方法および装置 |
| JP2008047843A (ja) * | 2006-07-20 | 2008-02-28 | Sanyo Electric Co Ltd | 回路装置およびその製造方法、配線基板およびその製造方法 |
| US8148647B2 (en) | 2006-08-23 | 2012-04-03 | Mitsubishi Electric Corporation | Printed circuit board and method of manufacturing the same |
| JP2008066375A (ja) * | 2006-09-05 | 2008-03-21 | Mitsubishi Electric Corp | 高放熱基板及びその製造方法 |
| JP2008193099A (ja) * | 2007-02-07 | 2008-08-21 | Nitto Denko Corp | ハードディスクドライブにおける強化プリアンプ熱放出用グラウンドバイア |
| US8233287B2 (en) | 2007-02-07 | 2012-07-31 | Nitto Denko Corporation | Ground vias for enhanced preamp heat release in hard disk drives |
| US8730684B2 (en) | 2007-02-07 | 2014-05-20 | Nitto Denko Corporation | Ground vias for enhanced preamp heat release in hard disk drives |
| JP2009200212A (ja) * | 2008-02-21 | 2009-09-03 | Keihin Corp | プリント基板の放熱構造 |
| JP2010219554A (ja) * | 2010-06-04 | 2010-09-30 | Hitachi Automotive Systems Ltd | 半導体装置及びそれを用いた電子制御装置 |
| JP2013038386A (ja) * | 2011-08-05 | 2013-02-21 | Kinko Denshi Kofun Yugenkoshi | 介在層が埋め込まれたパッケージ基板及びその製造方法 |
| US9385056B2 (en) | 2011-08-05 | 2016-07-05 | Unimicron Technology Corporation | Packaging substrate having embedded interposer and fabrication method thereof |
| JP2012060159A (ja) * | 2011-12-05 | 2012-03-22 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び配線基板の製造方法 |
| JP2015119057A (ja) * | 2013-12-18 | 2015-06-25 | 株式会社伸光製作所 | バイアホールの配置密度を上げたプリント配線板及びその製造方法 |
| JP2017505991A (ja) * | 2014-01-13 | 2017-02-23 | アウト カーベル マネージメントゲゼルシャフト ミット ベシュレンクテル ハフツング | プリント回路基板、回路、及び回路を製造するための方法 |
| JP2015222776A (ja) * | 2014-05-23 | 2015-12-10 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
| JP2016076509A (ja) * | 2014-10-02 | 2016-05-12 | 太陽誘電株式会社 | 回路モジュール |
| JP2016076510A (ja) * | 2014-10-02 | 2016-05-12 | 太陽誘電株式会社 | 回路モジュール |
| JP2016092138A (ja) * | 2014-10-31 | 2016-05-23 | カルソニックカンセイ株式会社 | 電子部品の実装構造 |
| JP2016157924A (ja) * | 2015-02-24 | 2016-09-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 回路基板および回路基板組立体 |
| KR20160103370A (ko) * | 2015-02-24 | 2016-09-01 | 삼성전기주식회사 | 회로기판 및 회로기판 조립체 |
| KR102295103B1 (ko) * | 2015-02-24 | 2021-08-31 | 삼성전기주식회사 | 회로기판 및 회로기판 조립체 |
| JP2017073533A (ja) * | 2015-10-08 | 2017-04-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板及びその製造方法 |
| US10813209B2 (en) | 2016-01-07 | 2020-10-20 | Murata Manufacturing Co., Ltd. | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate |
| WO2017119248A1 (ja) * | 2016-01-07 | 2017-07-13 | 株式会社村田製作所 | 多層基板、電子機器及び多層基板の製造方法 |
| JPWO2017119248A1 (ja) * | 2016-01-07 | 2018-10-04 | 株式会社村田製作所 | 多層基板、電子機器及び多層基板の製造方法 |
| JP2017220566A (ja) * | 2016-06-08 | 2017-12-14 | 本田技研工業株式会社 | 多層基板 |
| KR20180013669A (ko) * | 2016-07-29 | 2018-02-07 | 오태헌 | 하이브리드 ｐｃｂ 제조 방법 및 그 방법에 의해 제조된 하이브리드 ｐｃｂ |
| KR20190127254A (ko) * | 2018-05-04 | 2019-11-13 | 삼성전기주식회사 | 인쇄회로기판 |
| JP2019195039A (ja) * | 2018-05-04 | 2019-11-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板 |
| JP7464217B2 (ja) | 2018-05-04 | 2024-04-09 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | プリント回路基板 |
| KR102586068B1 (ko) | 2018-05-04 | 2023-10-05 | 삼성전기주식회사 | 인쇄회로기판 |
| JP2020009879A (ja) * | 2018-07-06 | 2020-01-16 | 太陽誘電株式会社 | 回路基板および回路モジュール |
| JPWO2020012598A1 (ja) * | 2018-07-12 | 2021-04-30 | 三菱電機株式会社 | 半導体装置 |
| US11557554B2 (en) | 2018-07-12 | 2023-01-17 | Mitsubishi Electric Corporation | Semiconductor device |
| JP7080322B2 (ja) | 2018-07-12 | 2022-06-03 | 三菱電機株式会社 | 半導体装置 |
| JP2018207118A (ja) * | 2018-08-10 | 2018-12-27 | 太陽誘電株式会社 | 回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3849573B2 (ja) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3849573B2 (ja) | 電子装置 | |
| US7425762B2 (en) | Electronic apparatus | |
| CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
| JPWO2007129545A1 (ja) | 耐熱性基板内蔵回路配線板 | |
| JP4669392B2 (ja) | メタルコア多層プリント配線板 | |
| JP2007201254A (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| KR100661044B1 (ko) | 전자 장치 | |
| JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2000294677A (ja) | 高密度薄膜配線基板及びその製造方法 | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| JP3988629B2 (ja) | 電子装置 | |
| JP3938017B2 (ja) | 電子装置 | |
| JP3153062B2 (ja) | 電子部品搭載用基板 | |
| JP2002043456A (ja) | 多層印刷配線基板 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
| JP2000156432A (ja) | フリップチップ搭載用基板 | |
| JP4663470B2 (ja) | 半導体素子内蔵型多層回路基板 | |
| JP3863534B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH0936271A (ja) | 半導体パッケージ | |
| JP2002319762A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060821 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3849573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |