JP2019195039A - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP2019195039A
JP2019195039A JP2018207856A JP2018207856A JP2019195039A JP 2019195039 A JP2019195039 A JP 2019195039A JP 2018207856 A JP2018207856 A JP 2018207856A JP 2018207856 A JP2018207856 A JP 2018207856A JP 2019195039 A JP2019195039 A JP 2019195039A
Authority
JP
Japan
Prior art keywords
insulating layer
printed circuit
circuit board
heat dissipation
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018207856A
Other languages
English (en)
Other versions
JP7464217B2 (ja
Inventor
オ、ナム−クン
Nam Koon Oh
リー、ジン−ウク
Jinuk Lee
キム、アエ−リム
Aerim Kim
キム、ヨン−ミン
Yongmin Kim
オ、ハエ−スン
Hae Sung Oh
シム、キ−ジョー
Kijoo Sim
キム、スン−フン
Sang-Hoon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2019195039A publication Critical patent/JP2019195039A/ja
Application granted granted Critical
Publication of JP7464217B2 publication Critical patent/JP7464217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】放熱特性が向上したプリント回路基板を提供する。【解決手段】プリント回路基板は、第1絶縁層110と、第1絶縁層の上面に複数積層される第2絶縁層120と、第1絶縁層の下面に複数積層される第3絶縁層130と、第1絶縁層内に形成された第1ビア210と、第1ビアに上下に接続されるように、第2絶縁層の全層を一括貫通して形成される第2ビア220と、を含む。第1ビア及び第2ビアのそれぞれの横断面において短軸に対する長軸の長さの比は1より大きく、第1ビアの上面と下面との面積差は、第2ビアの上面と下面との面積差よりも大きい。【選択図】図1

Description

本発明は、プリント回路基板(printed circuit board)に関する。
電子製品の高密度化及び高性能化により、プリント回路基板の放熱を解決できる技術が重要となっている。熱を放出するためにはビアの大きさが大きくなる必要があり、この場合、ビアは複数の単位ビアがスタック(stack)された構造を有することができる。
特開2006−253189号公報
本発明は、放熱特性が向上したプリント回路基板を提供することを目的とする。
本発明の一側面によれば、第1絶縁層と、上記第1絶縁層の上面に複数積層される第2絶縁層と、上記第1絶縁層の下面に複数積層される第3絶縁層と、上記第1絶縁層内に形成された第1ビアと、上記第1ビアに上下に接続されるように、上記第2絶縁層の全層を一括貫通して形成される第2ビアとを含み、上記第1ビア及び上記第2ビアのそれぞれの横断面において短軸に対する長軸の長さの比が1よりも大きく、上記第1ビアの上面と下面との面積差は、上記第2ビアの上面と下面との面積差よりも大きいプリント回路基板が提供される。
本発明の他の側面によれば、第1絶縁層と、上記第1絶縁層の上面に複数積層される第2絶縁層と、上記第1絶縁層の下面に複数積層される第3絶縁層と、上記第1絶縁層、上記第2絶縁層及び上記第3絶縁層のすべてを貫通する放熱ビアと、上記第1絶縁層、上記第2絶縁層及び上記第3絶縁層のうちのいずれか1つを貫通する信号ビアとを含み、上記放熱ビアの横断面積は、上記信号ビアの横断面積よりも大きく、上記放熱ビアの横断面において短軸に対する長軸の長さの比は1よりも大きく、上記放熱ビアは、上記第1絶縁層内に形成された第1ビアと、上記第1ビアに上下に接続されるように、上記第2絶縁層の全層を一括貫通して形成される第2ビアとを含むプリント回路基板が提供される。
本発明の実施例に係るプリント回路基板を示す図である。 本発明の実施例に係るプリント回路基板を含むパッケージを示す図である。 本発明の実施例に係るプリント回路基板の放熱ビアの横断面を示す図である。
本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに関する重複説明を省略する。
また、以下で使用する第1、第2等の用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2等の用語により限定されることはない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図1は、本発明の実施例に係るプリント回路基板を示す図である。
図1を参照すると本発明の実施例に係るプリント回路基板は、第1絶縁層110と、第2絶縁層120と、第3絶縁層130と、放熱ビア200と、信号ビア300と、を含む。
プリント回路基板は、複数の絶縁層が積層された多層基板であり、複数の絶縁層のうちの第1絶縁層110はプリント回路基板の中央に位置し、コア(core)として支持の役割を果たすことができる。
第1絶縁層110は、エポキシ樹脂、ポリイミド樹脂、BT樹脂等の絶縁材料で形成され、ガラス繊維(glass cloth)等の補強材を含有することができる。具体的に、第1絶縁層110は、PPG(prepreg)であってもよい。この補強材により第1絶縁層110は、プリント回路基板のコアとして作用することができる。しかし、第1絶縁層110に必ずしも補強材が含有されることに限定されることはない。
第2絶縁層120は、第1絶縁層110の上面に積層された複数の層である。第2絶縁層120は、エポキシ樹脂、ポリイミド樹脂、BT樹脂などの絶縁材料で形成され、第2絶縁層120は、第1絶縁層110と同一の絶縁材料で形成されてもよく、異なる絶縁材料で形成されてもよい。第2絶縁層120は無機フィラーを含有することができ、具体的に、第2絶縁層120は ABF(Ajinomoto Build−up Film)等のビルドアップフィルム(build−up film)であってもよい。第2絶縁層120に含有される無機フィラーの種類に制限はなく、例えばシリカ(silica)であってもよい。
第3絶縁層130は、第1絶縁層110の下面に積層された複数の層であって、第2絶縁層120と同一であってもよい。すなわち、第3絶縁層130の絶縁材料は、第2絶縁層120の絶縁材料と同一であることができる。また、第3絶縁層130の層数は、第2絶縁層120の層数と同一であってもよく、この場合、第2絶縁層120及び第3絶縁層130は、第1絶縁層110を基準にして対称をなすことができる。
放熱ビア200は、電子部品500等のホットスポット(hot spot)(熱が発生する地点)から発生する熱を移動、分散及び放出させるビアである。放熱ビア200は、熱伝導性の高い金属で形成可能であり、銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金で形成されることができる。
放熱ビア200の横断面は、短軸y及び長軸xを有し、短軸yに対する長軸xの長さの比が1よりも大きい。すなわち、放熱ビア200の横断面は、横に長い円(図3の(a)参照)に近く、具体的には、複数の円が横に重なって配置(図3の(b)参照)される場合に作られる形状であることができる。すなわち、放熱ビア200の横断面は、長方形から変形された形状であって、二つの辺は直線に維持され、残りの二つの辺が曲線に変更された形状であることができる。
放熱ビア200の横断面において、短軸yに対する長軸xの長さの比は、2以上であってもよい。例えば、長軸(x)は、805μm、短軸(y)は、100μmであってもよい。このように長軸(x)が短軸(y)よりも長い形状のビアは、バービア(bar via)と称されることができる。放熱ビア200として円形ビアを用いる場合よりもバービアを用いる場合が、空間活用度が高くなる。
放熱ビア200は、第1絶縁層110、第2絶縁層120及び第3絶縁層130の全層を貫通する。放熱ビア200は、第1絶縁層110を貫通する第1ビア210、第2絶縁層120を貫通する第2ビア220及び第3絶縁層130を貫通する第3ビア230を含む。
第1ビア210は、第1絶縁層110を貫通して第1絶縁層110内に形成され、放熱ビア200のコアとなることができる。
第2ビア220は、第1ビア210とは上下に接続されるように第1ビア210上に配置され、複数の第2絶縁層120を一括貫通する。第2ビア220は、複数の第2絶縁層120の全層を一括貫通するので、第2ビア220は複数の第2絶縁層120の間にパッドを含まない。ここで、「上下に接続される」とは、第1ビア210及び第2ビア220の少なくとも一部が互いに上下に重なるということを意味する。好ましくは、第1ビア210の上面と第2ビア220の下面とが同心円構造をなすことができる。
第3ビア230は、第1ビア210と上下に接続されるように、第1ビア210の下に配置され、複数の第3絶縁層130を一括貫通する。第3ビア230は、複数の第3絶縁層130の全層を一括貫通するので、第3ビア230は、複数の第3絶縁層130の間にパッドを含まない。ここで、「上下に接続される」とは、第1ビア210及び第3ビア230の少なくとも一部が互いに上下に重なるということを意味する。好ましくは、第1ビア210の下面と第3ビア230の上面とが同心円構造をなす。
第1ビア210の上面と下面との面積差は、第2ビア220の上面と下面との面積差よりも大きい。また、第1ビア210の上面と下面との面積差は、第3ビア230の上面と下面との面積差よりも大きい。
すなわち、第1ビア210の縦断面形状は、正台形または逆台形に近く、第2ビア220及び第3ビア230の縦断面形状は、長方形に近い。この場合、第1ビア210の横断面積は、第1絶縁層110の上面から下面に行くほど大きくなるか、または小さくなり、第2ビア220及び第3ビア230のそれぞれの横断面積は、プリント回路基板の外側から内側に行くほど略一定である。このように第2ビア220及び第3ビア230の縦断面形状が長方形に近いほど、第2ビア220及び第3ビア230を含む放熱ビア200の放熱効果が増大することができる。
ただし、第2ビア220の横断面積と第3ビア230の横断面積とが必ずしも同一である必要はなく、第1ビア210の横断面積が第1絶縁層110の上面から下面に行くほど大きくなる場合は、第2ビア220の横断面積よりも第3ビア230の横断面積が大きいことが可能である。また、反対に第1ビア210の横断面積が第1絶縁層110の上面から下面に行くほど小さくなる場合は、第2ビア220の横断面積よりも第3ビア230の横断面積が小さいことが可能である。
一方、第1ビア210及び第2ビア220のそれぞれの縦断面において、第2ビア220の側面の傾きは第1ビア210の側面の傾きよりも垂直に近く、第1ビア210及び第3ビア230のそれぞれの縦断面において、第3ビア230の側面の傾きは第1ビア210の側面の傾きよりも垂直に近い。
第2ビア220及び第3ビア230は、その縦断面が長方形に近いビアホールが形成された後に上記ビアホール内に伝導性物質を充填することにより形成できるが、第2ビア220及び第3ビア230のためのそれぞれのビアホールは、第2絶縁層120の全層及び第3絶縁層130の全層を貫通する。伝導性物質の充填はメッキ方法により行われることができ、これに使用されるメッキ液の成分(添加剤等)を調整することで、ビアホール内でのメッキによるディンプル(dimple)の発生を防止することができる。
第2ビア220及び第3ビア230のように、メッキされる体積が大きくて、メッキされる領域の横断面積が大きい場合は、一般の等方性メッキによると中央部が陥没するディンプルが発生することがあるが、本発明ではメッキ液の成分調整によりディンプルのないメッキ層を成長させることができる。
第1ビア210の上下面には、第1パッド211a、211bが形成され、第2ビア220の上面には、第2パッド221が形成されることができる。また、第3ビア230の下面には、第3パッド231が形成されることができる。第1ビア210上面の第1パッド211aは、第2ビア220と接触し、第1ビア210の下面の第1パッド211bは、第3ビア230と接触する。
信号ビア300は、複数の絶縁層において各絶縁層ごとに形成された回路を層間接続させるビアである。複数の絶縁層の表面には回路が形成され、回路は電気信号を伝達する通路である。同一層においては回路に沿って電気信号が伝達されることができ、互いに異なる層の回路間には信号ビア300を介して電気信号が伝達されることができる。この回路は、電気伝導性を考慮して、銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金等で形成することができる。また信号ビア300も、回路と同様に、銅(Cu)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金で形成することができる。
信号ビア300は、電気信号の伝達を主な目的としており、放熱ビア200は、熱の放出を主な目的としている。信号ビア300と放熱ビア200はプリント回路基板の内部で電気的に接続されない。同様に、回路と放熱ビア200もプリント回路基板の内部で電気的に接続されない。
信号ビア300は、第1絶縁層110、第2絶縁層120及び第3絶縁層130のうちのいずれか一層を貫通する。互いに異なる層に形成された信号ビア300は、パッドを介在してスタック(stack)されることができるが、複数の絶縁層を一括貫通することはない。したがって、信号ビア300は、第1絶縁層110、第2絶縁層120及び第3絶縁層130の全層を一括貫通する放熱ビア200とは異なる。
放熱ビア200の横断面積は、信号ビア300の横断面積よりも大きい。放熱ビア200の横断面積が信号ビア300の横断面積よりも大きいため、放熱ビア200の放熱効果が増大できる。
放熱ビア200の短軸yに対する長軸xの長さの比は1よりも大きく、放熱ビア200の短軸yに対する長軸xの長さの比は、信号ビア300の短軸wに対する長軸zの長さの比よりも大きいことが可能である。この場合、放熱ビア200の横断面は左右に伸びた円であり、信号ビア300の横断面は円により近い形状を有することができる。信号ビア300が完全な円である場合、短軸wと長軸zとの長さが同一(二つの軸の長さは同一であるが、説明の便宜上、任意の「第1軸」を短軸、第1軸と異なる方向を有する「第2軸」を長軸と称する)であり、短軸wに対する長軸zの長さの比は1と言える。
一方、プリント回路基板は、最上面及び最下面にソルダーレジスト層400をさらに含むことができる。ソルダーレジスト層400は、図2に示されている。ソルダーレジスト層400は、第2ビア220の第2パッド221を露出させ、第3ビア230の第3パッド231を露出させることができる。またソルダーレジスト層400は、信号ビア300のパッドを露出させることができる。
図2は、本発明の実施例に係るプリント回路基板を含むパッケージを示す図である。
パッケージは、プリント回路基板と、電子部品500等とを含み、電子部品500は、プリント回路基板に実装される。電子部品500は、能動素子、受動素子、IC等様々である。電子部品500は、熱を発生するため、放熱ビア200に近く実装されることができる。特に、電子部品500は、放熱ビア200の第2ビア220に接続されるように第2パッド221上に実装されることができ、接着剤により第2パッド221に接合されることができる。一方、電子部品500は、回路及び信号ビア300に接続されることができ、図2に示されているワイヤ等を介して接続されることができる。ワイヤは、金属(例えば、金)等の伝導体で形成され、ワイヤはソルダーレジスト層400により露出するパッドに接合されることができる。ただし、電子部品500が必ずしもワイヤボンディング(bonding)される必要はなく、ソルダー(solder)を介してフリップチップボンディング(flip chip bonding)されることも可能であり、電子部品500の実装方式に制限はない。
パッケージは、モールディング材600をさらに含むことができる。モールディング材600は、電子部品500を取り囲むようにプリント回路基板上に形成されることができ、このモールディング材600は、EMCコンパウンド(compound)であってもよい。
電子部品500から発生する熱は、放熱ビア200を介してプリント回路基板の下方に分散されることができ、さらに、放熱ビア200に別途の放熱体(金属等)を付着可能であり、この場合、放熱体は第3パッド231に接合可能である。
上述したパッケージは、メインボード等の追加基板にソルダー等により実装可能であり、上記放熱体は、追加基板と離隔したもの、追加基板上に実装されたもの、追加基板に内蔵されたもの等様々であることができる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
110 第1絶縁層
120 第2絶縁層
130 第3絶縁層
200 放熱ビア
210 第1ビア
220 第2ビア
230 第3ビア
211a、211b 第1パッド
221 第2パッド
231 第3パッド
300 信号ビア
400 ソルダーレジスト層
500 電子部品
600 モールディング材

Claims (11)

  1. 第1絶縁層と、
    前記第1絶縁層の上面に複数積層される第2絶縁層と、
    前記第1絶縁層の下面に複数積層される第3絶縁層と、
    前記第1絶縁層内に形成された第1ビアと、
    前記第1ビアに上下に接続されるように、前記第2絶縁層の全層を一括貫通して形成される第2ビアと、を含み、
    前記第1ビア及び前記第2ビアのそれぞれの横断面において短軸に対する長軸の長さの比は1よりも大きく、
    前記第1ビアの上面と下面との面積差は、前記第2ビアの上面と下面との面積差よりも大きいプリント回路基板。
  2. 前記第1ビアに上下に接続されるように、前記第3絶縁層の全層を一括貫通して形成される第3ビアをさらに含む請求項1に記載のプリント回路基板。
  3. 前記第1ビア及び前記第2ビアのそれぞれの横断面において短軸に対する長軸の長さの比は2以上である請求項1に記載のプリント回路基板。
  4. 前記第1ビア及び前記第2ビアのそれぞれの縦断面において、
    前記第2ビアの側面の傾きは、前記第1ビアの側面の傾きよりも垂直に近い請求項1に記載のプリント回路基板。
  5. 前記第1ビアの上下面にそれぞれ形成される第1パッドと、
    前記第2ビアの上面に形成される第2パッドとをさらに含む請求項1に記載のプリント回路基板。
  6. 第1絶縁層と、
    前記第1絶縁層の上面に複数積層される第2絶縁層と、
    前記第1絶縁層の下面に複数積層される第3絶縁層と、
    前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層のすべてを貫通する放熱ビアと、
    前記第1絶縁層、前記第2絶縁層及び前記第3絶縁層のうちのいずれか一つを貫通する信号ビアと、を含み、
    前記放熱ビアの横断面積は、前記信号ビアの横断面積よりも大きく、
    前記放熱ビアの横断面において短軸に対する長軸の長さの比は1よりも大きく、
    前記放熱ビアは、
    前記第1絶縁層内に形成された第1ビアと、
    前記第1ビアに上下に接続されるように、前記第2絶縁層の全層を一括貫通して形成される第2ビアとを含むプリント回路基板。
  7. 前記信号ビアの横断面は、前記放熱ビアの横断面よりも円に近い請求項6に記載のプリント回路基板。
  8. 前記放熱ビアは、前記第1ビアに上下に接続されるように、前記第3絶縁層の全層を一括貫通して形成される第3ビアをさらに含む請求項6または7に記載のプリント回路基板。
  9. 前記第1ビア及び前記第2ビアのそれぞれの横断面において短軸に対する長軸の長さの比は2以上である請求項6から8のいずれか一項に記載のプリント回路基板。
  10. 前記第1ビア及び前記第2ビアのそれぞれの縦断面において、
    前記第2ビアの側面の傾きは、前記第1ビアの側面の傾きよりも垂直に近い請求項6から9のいずれか一項に記載のプリント回路基板。
  11. 前記第1ビアの上下面にそれぞれ形成される第1パッドと、
    前記第2ビアの上面に形成される第2パッドとをさらに含む請求項6から10のいずれか一項に記載のプリント回路基板。
JP2018207856A 2018-05-04 2018-11-05 プリント回路基板 Active JP7464217B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180051638A KR102586068B1 (ko) 2018-05-04 2018-05-04 인쇄회로기판
KR10-2018-0051638 2018-05-04

Publications (2)

Publication Number Publication Date
JP2019195039A true JP2019195039A (ja) 2019-11-07
JP7464217B2 JP7464217B2 (ja) 2024-04-09

Family

ID=68469386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018207856A Active JP7464217B2 (ja) 2018-05-04 2018-11-05 プリント回路基板

Country Status (3)

Country Link
JP (1) JP7464217B2 (ja)
KR (1) KR102586068B1 (ja)
TW (1) TWI801446B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015869A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 配線基板
JP2003046022A (ja) * 2001-05-22 2003-02-14 Hitachi Ltd 電子装置
JP2017084914A (ja) * 2015-10-26 2017-05-18 京セラ株式会社 印刷配線板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253189A (ja) 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法
TWI571185B (zh) * 2014-10-15 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN204244567U (zh) * 2014-12-02 2015-04-01 李萌 具有良好散热结构的电路板
KR102374256B1 (ko) * 2015-02-23 2022-03-15 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102473405B1 (ko) * 2015-10-30 2022-12-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015869A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 配線基板
JP2003046022A (ja) * 2001-05-22 2003-02-14 Hitachi Ltd 電子装置
JP2017084914A (ja) * 2015-10-26 2017-05-18 京セラ株式会社 印刷配線板およびその製造方法

Also Published As

Publication number Publication date
KR20190127254A (ko) 2019-11-13
TWI801446B (zh) 2023-05-11
TW201948007A (zh) 2019-12-16
KR102586068B1 (ko) 2023-10-05
JP7464217B2 (ja) 2024-04-09

Similar Documents

Publication Publication Date Title
US9474158B2 (en) Printed wiring board
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US8263871B2 (en) Mount board and semiconductor module
US10438883B2 (en) Wiring board and semiconductor device
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
JP2010080572A (ja) 電子装置
US9935029B2 (en) Printed wiring board for package-on-package
JP6648878B2 (ja) 回路基板
US9271388B2 (en) Interposer and package on package structure
US10021791B2 (en) Multilayer wiring substrate
US20180090451A1 (en) Semiconductor device and manufacturing method of the same
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
US8829361B2 (en) Wiring board and mounting structure using the same
JP2010251551A (ja) 電子回路基板およびパワー半導体モジュール
JP2019195039A (ja) プリント回路基板
JP2620611B2 (ja) 電子部品搭載用基板
JP2014165483A (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2012227323A (ja) フレキシブル配線基板及びそれを用いたモジュール
JP2018207080A (ja) プリント配線板およびその製造方法
JP2012199283A (ja) 半導体装置
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JP2020080370A (ja) 半導体装置及び半導体装置の製造方法
JP2018207079A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230508

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7464217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150