KR100661044B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR100661044B1
KR100661044B1 KR1020057009038A KR20057009038A KR100661044B1 KR 100661044 B1 KR100661044 B1 KR 100661044B1 KR 1020057009038 A KR1020057009038 A KR 1020057009038A KR 20057009038 A KR20057009038 A KR 20057009038A KR 100661044 B1 KR100661044 B1 KR 100661044B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
core
motherboard
interposer substrate
Prior art date
Application number
KR1020057009038A
Other languages
English (en)
Other versions
KR20050075032A (ko
Inventor
다께히데 요꼬즈까
마사히데 하라다
시로 야마시따
가오루 우찌야마
슈지 에구찌
마사히꼬 아사노
고지 사또
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002337365A external-priority patent/JP3938017B2/ja
Priority claimed from JP2002337366A external-priority patent/JP3988629B2/ja
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20050075032A publication Critical patent/KR20050075032A/ko
Application granted granted Critical
Publication of KR100661044B1 publication Critical patent/KR100661044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

MCM 구조와 같은, 인터포저 기판을 갖는 전자 장치에서, 인터포저 기판과 마더 보드 사이의 접속 신뢰성을 유지하면서 방열성을 향상시킨다. 본 발명에서는, 열용량이 크고 열 전도성도 높은 메탈 코어 기판을, 인터포저 기판 및 마더 보드의 쌍방으로서 이용한다. 또한, 인터포저 기판 및 마더 보드 중 적어도 한쪽에, 코어 메탈 노출 부분을 형성한다. 그 코어 메탈 노출 부분에 직접 땜납 접속용의 패드를 형성하고, 인터포저 기판과 마더 보드를 땜납 접속한다.
MCM 구조, 인터포저 기판, 마더 보드, 다이 본딩

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은, 전자 장치의 모듈 기판 및 모듈 구조에 관한 것이다.
전자 기판을 구비한 전자 장치는, 전자 부품에 의한 발열에 기인한 불량이 발생하지 않도록 할 필요가 있다. 그 때문에, 출하 전에는 열 사이클 시험을 행하는 것으로 하고 있다. 엔진의 온 오프나 환경 온도의 변화에 의해 차체 내의 온도가 크게 변화하기 때문에, 특히, ECU(Engine Control Unit) 등의 차량 탑재용 전자 제어 장치는, 넓은 온도 영역에서의 열 사이클(통상적으로, -40도~120도: 자동차용 전자 기기의 환경 시험 통칙 JASOD001)에 견딜 필요가 있다. 이번에, ECU를 보다 엔진 가까이에 배치하는 경향이 있으며, 또한, 이 온도 범위의 상한이 보다 높아지는 경향이 있다. 이와 같은 열 사이클에 노출되면, ECU 내의 전자 부품의 성능이 안정되지 않게 되거나, 전자 부품의 탑재 기판과 전자 부품 사이의 접속 불량이 발생할 가능성이 있다. 즉, 전자 장치에는 높은 방열성이 요구되고, 특히 ECU 등의 차량 탑재용 전자 장치에는 일반적인 전자 부품보다도 우수한 방열성이 요구되고 있다.
한편, MCM(Multi Chip Module) 구조란, 복수의 LSI가 인터포저 기판(중간 기판)에 탑재되고, 또한 인터포저 기판이 땜납 범프 등에 의해 전자 기판에 탑재된 구조를 말한다. 이와 같은 MCM 구조(여기서는 반드시 복수의 LSI를 갖지 않는, 인터포저를 갖는 구조도 포함해서, 간단히 MCM 구조라고 부르기로 한다.)는, LSI가 발하는 열이 전자 기판으로 달아나기 어려운 구조이기 때문에, LSI의 발열이 큰 경우에, 얼마나 효율적으로 방열할 수 있는지가 중요하다. 이 방열성의 문제를 해결할 수 있으면 MCM 구조의 차량 탑재용 전자 제어 장치를 실현할 수 있다. 방열 구조로서는, 예를 들면, LSI 상면에 히트 싱크를 설치하는 구조가 있지만, 제품 구조상, 두께 방향에 제한이 있는 경우에는 실현이 곤란한 것이 있다. 또한, 신뢰성 상, 문제가 발생하는 것이 있다.
인터포저 기판으로서 메탈 코어 기판이 이용되는 반도체 모듈의 방열성을 향상시키는 종래의 구조가, 특개평5-175407호 공보 및 특개2000-228452호 공보에 기재되어 있다.
특개평5-175407호 공보에는, 인터포저 기판으로서 이용되는 메탈 코어 기판이 기재되어 있다. 이 메탈 코어 기판의 한쪽의 면(표면) 측의 수지층이 부분적으로 제거되고, 이것에 의해 형성된 코어 메탈 노출 영역에 반도체 칩이 다이 본딩되어 있다. 또한, 이 메탈 코어 기판의 다른 쪽의 면(이면) 측의 수지층이 부분적으로 제거되고, 이것에 의해 형성된 코어 메탈 노출 영역이 공냉된다.
한편, 특개2000-228452호 공보에는, 한쪽의 면(표면)에 특개평5-175407호 공보와 마찬가지의 실장 구조에 의해 반도체 칩이 탑재된 메탈 코어 기판이 기재되어 있다. 이 메탈 코어 기판의 다른 쪽의 면(이면) 상의, 다른 기판과의 접속용 땜납 볼이 고정되는 도체 회로와, 메탈 코어 사이에는, 서멀 비아가 형성되어 있다. 이 비아홀에는, 예를 들면, 금속 도금이 실시되거나, 수지, 땜납 등의 금속이 충전된다. 이와 같은 서멀 비아를 형성함으로써, 전자 부품의 발열을 효율적으로 방열할 수 있다고 기재되어 있다.
그런데, 특개평5-175407호 공보 기재의 구조에서는, 메탈 코어 기판의 이면 측의, 금속 코어가 노출된 부분으로부터 공기 중으로 방열성이 기대되고 있지만, 예를 들면, 언더필, 겔이 존재하는 것과 같은, 공기의 유동이 거의 없는 제품 구조에서는 이 효과를 거의 기대할 수 없다. 또한, 인터포저 기판과 마더 보드와의 열팽창 계수 차가 고려되어 있지 않기 때문에, 열 사이클에 기인하는 접속 불량을 발생시킬 가능성이 있다.
또한, 특개2000-228452호 공보 기재의 구조에서는, 코어 메탈로부터 도체 회로까지 서멀 비아가 형성되어 있지만, 서멀 비아의 형성에는 비용이 든다. 또한, 일반적으로 프린트 배선 기판으로 형성할 수 있는 서멀 비아는, 구리 도금에 의한 중공·박판이기 때문에, 방열성이 뒤떨어진다.
<발명의 개시>
본 발명은, 인터포저 기판과 마더 보드 사이의 접속 신뢰성을 유지하면서, 저비용으로 방열성이 우수한 전자 장치를 제공하는 것을 목적으로 한다. 본 발명은, 이 목적을 달성하는 수단을 여러가지 개시하고 있다. 이하에 그 대표적인 수단을 기재한다.
먼저, 전자 장치에 탑재한 인터포저 기판 및 마더 보드의 쌍방에, 열용량이 크고, 열전도성이 높은 메탈 코어 기판을 채용한다. 또는, 열용량이 크고, 열전도 성이 높은 메탈 코어 기판을 인터포저 기판에 채용하고, 열용량이 크고, 열전도성이 높은 메탈 베이스 기판을 마더 보드에 채용한다. 이 때문에, 본 발명에 따른 전자 장치는, 방열성이 우수하다.
또한, 마더 보드에는, 인터포저 기판에 이용한 메탈 코어 기판과 열팽창 계수가 가까운 메탈 코어 기판 또는 메탈 베이스 기판을 이용하고 있다. 종래의 MCM에서는, 인터포저 기판과 마더 보드를 접속하는 땜납의 신뢰성이 문제로 되는 것이 있다. 이것은, 주로, 인터포저 기판과 마더 보드의 열팽창률의 차에 기인하는 것이다. 본 발명에서는, 상기한 바와 같이, 인터포저 기판과 마더 보드에, 열팽창 계수가 가까운 기판을 사용하고 있다. 이 때문에, 인터포저 기판과 마더 보드를 연결하는 땜납의 신뢰성이 향상되고, 결과적으로, 전자 장치의 내열성이 향상된다.
또한, 인터포저 기판 및 마더 보드 중 적어도 한쪽의 메탈(기재)을 노출시켜, 그 노출 부분에 직접 땜납 접속용의 패드를 형성하고, 인터포저 기판과 마더 보드를 땜납 접속한다. 이와 같은 구조에 따르면, 마더 보드 또는 인터포저 기판의 메탈(기재)에 형성되어 있는 열도전성이 낮은 절연층을 통하지 않고, 인터포저 기판과 마더 보드가 땜납 접속되기 때문에, 방열성을 높일 수 있다. 여기서, 메탈(기재)의 노출부는, 비아홀 형성과 동시에 형성할 수 있고, 메탈(기재) 상의 패드는, 다른 전기적 접속용의 패드 형성과 동시에 형성할 수 있기 때문에, 비용은 상승되지 않는다.
또한, 수지층의 부분적 제거에 의해 노출시킨 코어 메탈 또는 베이스 메탈 상의 방열용의 땜납 접속 패드를, 수지층의 제거 체적에 부합한 사이즈만큼, 수지 층 상의 전기적 접속용의 땜납 접속 패드보다도 작게 해두면, 방열용 땜납 접속 패드 및 전기적 접속용 땜납 접속 패드의 쌍방 모두, 동일한 체적의 땜납으로 접속 가능하게 된다. 이 때문에, 방열용 땜납 접속 패드 및 전기적 접속용 땜납 접속 패드의 쌍방에 동일 사이즈의 땜납 볼을 공급하고, 동일한 리플로우 조건에서 일괄해서 효율적으로 BGA 접속하는 것이 가능하게 된다.
도 l은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 2는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 3은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 4는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 5는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 6은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 7은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 8은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 9는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 10은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 11은, 본 발명에 따른 전자 기판 제조 방법을 나타내는 단면도.
도 12는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 13은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 14는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 15는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 16은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 17은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 18은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 19는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 20은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 21은, 본 발명에 따른 ECU의, 상부 케이싱을 개방한 상태의 조감도.
도 22는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 23은, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 24는, 본 발명에 따른 실장 구조를 나타내는 단면도.
도 25는, 본 발명에 따른 실장 구조를 나타내는 단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 첨부 도면을 참조하면서, 본 발명에 따른 실시 형태에 대해 설명한다. 여기서는, 본 발명에 따른 전자 장치의 예로서 ECU를 예로 든다.
도 21은, 본 실시의 형태에 따른 전자 장치인 ECU의, 상부 케이싱을 개방한 상태의 조감도이다.
이 전자 장치는, 외부의 단자와 접속하기 위한 커넥터(도시 생략)가 측벽에 몰드 성형되어 있는 하부 케이싱(41)과, 하부 케이싱(41)에 고정되고, 커넥터의 단자와 전기적으로 접속되어 있는 모듈(100)과, 하부 케이싱(41)에 끼워 넣어지고, 모듈(100)을 밀봉하는 상부 케이싱(도시 생략)으로 구성되어 있다.
케이싱은, 통상적으로, 가벼운 알루미늄으로 형성된다. 단, 케이싱의 방열 기능은 재질에 의존하는 것이 아니기 때문에, 케이싱의 재질은 임의로 선택 가능하다.
모듈(100)은, 전자 부품인 LSI 칩(11)이 탑재되어 있는 인터포저 기판(20)과, 인터포저 기판(25)이 탑재된 마더 보드(30)를 구비하고 있다. 이들 기판(20, 30)은, 땜납으로 접속되어 있다. 고발열의 3개의 LSI 칩(11)은, 각각 서로 다른 인터포저 기판 상에 다른 전자 부품과 함께 탑재되어 있다. 이들 3개의 LSI 칩(11) 중, 1개는 전원 IC 칩이고, 2개는 드라이버 IC 칩이다.
이하, 이 ECU에서 이용하는 모듈의 여러가지 형태를, 도면을 이용하여 설명한다. 이하에 예로 드는 각 형태는, 인터포저 기판에 탑재된 LSI 칩이 전원 IC 칩 및 드라이버 IC 칩 중 어느 것인 경우에도 적용 가능하다. 또한, 이하에서는, 1개의 LSI 칩이 탑재된 모듈을 예로 들지만, 인터포저 기판에 탑재되는 LSI 칩은, 반드시 1개일 필요는 없다. 예를 들면, 전원 IC 칩 및 드라이버 IC 칩이 쌍방 모두 인터포저 기판에 탑재되어 있어도 무방하다.
도 1의 모듈은, LSI 칩(11), 땜납 볼의 용해에 의해 형성된 땜납부(19), 인터포저 기판(20)으로서 이용된 메탈 코어 기판(20A), 마더 보드(30)로서 이용된 메탈 베이스 기판(30A) 및 솔더 레지스트(29)를 구비하고 있다.
메탈 코어 기판(20A)은, 금속판(코어 메탈(13))을 코어로 하고, 코어 메탈(13)의 양면에 형성된 수지에 의한 절연층(21) 및 배선층(15)을 구비한 기판이다. 또한, 17은, 스루홀이다.
메탈 베이스 기판(30A)은, 금속판(메탈 베이스(23))을 베이스로 하여, 그 편면 상에 수지에 의한 절연층(21)이 형성되어 있고, 그 절연층(21) 상에 배선층(15)이 형성되어 있는 기판이다.
메탈 코어 기판(20A)의 한쪽의 면(표면) 측의 절연층(21)으로부터 일부의 절연 수지가 제거되고, 그 영역의 코어 메탈 상에, 절연층을 통하지 않고 페이스 업 타입의 LSI 칩(11)이 다이 본딩되어 있다. LSI 칩(11)은, LSI 칩 탑재면의 배선층(15)과 와이어 본딩되어 있다. 절연 수지의 제거는, 표층의 회로를 형성 후, 비아 형성과 동시에 레이저에 의해 행한다. 레이저는, 탄산 레이저, YAG 레이저 등의 종류가 있지만, 어느 것이어도 무방하다. 단, 탄산 레이저를 이용하면 가공비가 싸다. 또한, 기계적으로 수지를 제거해도 무방하다.
또한, 메탈 코어 기판(20A)의 다른 쪽의 면(이면)의 배선층에는, 전기적으로 마더 보드와 접속하기 위한 땜납 접속용 패드가 형성되어 있다. 이들 땜납 접속용 패드 중, LSI 칩(11)의 탑재 영역의 반대 측의 영역에 형성되어 있는 것은, 방열용, 전원용, 어스용 중 어느 하나의 용도로 이용되고 있다.
메탈 베이스 기판(30A)의 메탈 베이스(23) 상에는, 2층의 절연층(21)과 2층의 배선층(15)이 교대로 적층되어 있다. 배선층의 일부는, 땜납 접속용 패드로 되어 있고, 인터포저 기판(20A)과 땜납으로 접속되어 있다. 메탈 베이스 기판(30A) 상의 한쪽의 면(표면) 측의 절연층으로부터 일부의 절연 수지를 제거하여, 베이스 메탈(23)을 노출시키고, 그 영역에, Ni 도금, Au 도금을 하여, 방열을 위한 땜납 접속용의 패드(31)를 형성하고 있다. 또한, 메탈 베이스 기판(30A)의 다른 쪽의 면(이면)이, 접착제에 의해 케이싱(41)과 접착되어 있다.
이 메탈 코어 인터포저 기판은 다음의 프로세스에 의해 제조한다.
먼저, 코어로 되는 금속(13)으로서, 0.2mmt×300mm×500mm의 동판을 준비한다. 이 동판은, 복수의 기판을 나중에 잘라내어 사용할 수 있는 사이즈로 되어 있다. 물론, 동판 판은, 기판 제조상, 취급하기 쉬운 사이즈라 하더라도 무방하다. 금속의 종류는, 알루미늄, 철-Ni 합금 등이어도 무방하지만, 열전도성이 좋은 구리인 것이 바람직하다.
스루홀 형성용의 구멍(0.8mmφ)과, 나중에 기판 사이즈로 잘라내기 쉽게 하기 위한, 기판 개편 외형을 따른 슬릿을, 에칭에 의해 형성하였다. 또한, 에칭액으로서는 염화 제2철을 포함하는 용액을 이용한다.
다음으로, 절연층 및 내층의 배선층으로서 프리프레그(21)(글래스 크로스가 들어간 에폭시 수지, 두께 O.1mmt)와 동박(15)(두께 0.012mmt)을 메탈(13)의 표리에 적층하여, 프레스로 접착시킨다. 또한, 프리프레그와 동박 대신에, 수지가 부착된 동박 RCF(Resin Coated Copper Foil)를 사용해도 무방하다.
다음으로, 배선으로서 불필요한 부분의 동박은 에칭에 의해 제거하였다.
코어 메탈과 내층 배선을 전기적으로 접속할 필요가 있는 경우에는, 내층 비아 형성용으로, 코어 메탈이 노출하도록 레이저로 직경 0.15mmφ의 카운터 보어를 형성하였다. 레이저는, 탄산 레이저, YAG 레이저 등 어느 것이어도 무방하다. 단, 탄산 레이저를 이용하면, 저비용으로 가공할 수 있기 때문에 바람직하다.
아울러, 메탈 코어 기판 표리의 내층끼리를 전기적으로 접속하기 위한 스루 홀(17)용의 관통 구멍을 드릴로 형성하였다. 이 관통 구멍도 레이저로 가공 가능하지만, 프리프레그 사용의 경우에는, 글래스 크로스가 있기 때문에, 드릴 가공이 적합하다.
다음으로, 내층 스루홀, 내층 비아, 내층 배선용으로, 두께 0.015mm 정도의 구리 도금을 실시하였다.
절연층 및 내층의 배선층의 형성 프로세스를 재차 반복함으로써, 표층 회로를 형성하였다. 이 때에는, 비아의 형성과 함께, LSI 칩 탑재 영역의 수지를 제거한다.
배선 및 비아홀에는, 상기와 마찬가지의 두께의 구리 도금을 하고, 또한 배선 부식 방지와 땜납 접속을 위해 무전해 니켈 도금(두께 0.005mm 정도)과 무전해 금도금(두께 O.OOlmm 정도)을 실시하였다.
또한, 전자 부품 탑재를 위해 노출시켜 둘 필요가 있는 부분을 남겨두고, 솔더 레지스트(29)를 패턴으로 형성하였다. 여기서는, 메탈 코어 기판(20A)의 표리의 배선층이 각 2층인 경우를 예로 들었지만, 본 발명은, 배선층 수에 의존하는 것이 아니기 때문에, 메탈 코어 기판(20A)의 표리의 배선층은, 반드시, 2층일 필요는 없다. 메탈 코어 기판(20A)의 표리의 배선층 수를 늘리는 경우에는, 상기의 공정을 반복하면 된다. 이것은, 이하에서도 마찬가지이다.
상기한 바와 같이 제조한 메탈 코어 인터포저 기판(20A)의 표면의 부품 탑재용의 원하는 부분에 Ag 페이스트를 도포하고, 전자 부품을 탑재한다. 또한, 적절한 경화 조건(예를 들면 150℃, 1hr)에서 Ag 페이스트를 경화시키고, 전자 부품을 메탈 코어 기판(20A)에 접착시킨다. 또한, 이 접착을 땜납으로 행하면, 보다 방열성을 향상시킬 수 있다.
다음으로, 고발열 LSI(11)의 전극과 메탈 코어 인터포저 기판(20A)의 전극을 와이어 본딩으로 접속한다. 필요에 따라 인터포저 기판(20A)의 부품 탑재면을 수지로 몰드함으로써 패키지화하면, 취급성이 향상된다.
메탈 코어 기판(20A)의 이면 측에는, 플럭스 도포 후 전극 상에 Sn3Ag0.5Cu 땜납 볼을 탑재하고, 최고 온도 240℃, 땜납 용융 시간 약 20초로 땜납을 리플로우시킨다. 이것에 의해, 땜납 범프를 형성한다. 또한, 다른 땜납을 이용해도 무방하고, 그 경우에는, 땜납 종류에 부합한 리플로우 조건에서 볼 형성을 행한다.
마더 보드(30)로서 이용되는 메탈 베이스 기판(30A)도, 이하의 점을 제외하고 메탈 코어 기판과 마찬가지로 형성한다.
메탈 베이스 기판(30A)은, 메탈의 편면 측에 절연층 및 배선층을 형성한 것으로, 코어 메탈을 관통하는 스루홀이 불필요하다. 이 때문에, 보다 간단한 프로세스로 제조할 수 있다.
표층 회로의 형성 후, 절연층에, 비아홀과, 베이스 메탈(23) 상의 땜납 접속 패드를 형성하기 위한 카운터 보어를, 탄산 레이저 등으로 가공한다. 그리고, 카운터 보어 바닥부로부터 노출된 베이스 메탈(23)에는, 무전해 니켈 도금과 무전해 금도금을 한다. 이것에 의해, 방열용의 땜납 접속 패드가 형성된다. 베이스 메탈(23) 상의 무전해 니켈 도금의 두께는 0.005mm 정도, 금도금의 두께는 0.00lmm 정도로 한다. 베이스 메탈(23)이 구리인 경우에는, 반드시 상기 도금은 필요없지만, 도금을 하면, 땜납 접속성, 접속 신뢰성을 향상시킬 수 있다.
메탈 베이스 기판(30A)의 땜납 접속용 패드 상에, 마스크 두께 O.1mm의 땜납 인쇄용 마스크를 사용하고, 인쇄법에 의해, 땜납 페이스트를 인쇄한다.
인쇄한 페이스트 형상의 땜납 상에, 인터포저 기판의 땜납 범프를 위치 정렬하여 탑재한다. 그 후, 재차 땜납을 리플로우시킴으로써, 땜납 접속을 행한다.
반드시 이 땜납 인쇄를 행할 필요는 없지만, 행하면, 인쇄한 땜납의 점성에 의해, 리플로우 시의 인터포저 기판의 위치 어긋남을 방지할 수 있다.
이 구조에서는, 마더 보드의 열용량이 커지기 때문에, LSI가 발하는 열이, 메탈 코어 인터포저 기판 내에서 확산할 뿐만 아니라, 땜납을 통하여 세로 방향(마더 보드 방향)으로 효율적으로 열을 전달하여, 마더 보드 내에서도 열을 확산할 수 있다. 통상의 프린트 기판에서는, 대부분이 열전도율이 나쁜 수지가 기재로 되어있지만, 메탈 베이스 기판은, 베이스가 열전도율이 좋은 금속이고, 절연 수지층이 얇기 때문에, 상기한 바와 같은 효율이 좋은 방열 구조를 얻을 수 있다.
MCM에서는, 인터포저 기판과 마더 보드를 접속하는 땜납의 신뢰성이 문제로 되는 것이 있다. 이것은, 인터포저 기판과 마더 보드의 열팽창률의 차에 기인하는 것이지만, 본 실시의 형태에서는, 베이스 메탈 및 코어 메탈에, 접속 불량이 발생하지 않을 정도로 열팽창 계수가 가까운 재료를 사용하고 있기 때문에, 인터포저 기판과 마더 보드와의 열팽창율 차를 작게 할 수 있다. 이 때문에, 땜납 접속 신뢰성이 향상된다. 이 효과는, 이하의 어느 실시예에 대해서도 기대할 수 있다.
방열성 향상을 위해, 이와 같이 하여 형성한 마더 보드의 베이스 메탈 상의 패드(31)와, 메탈 코어 기판(20A)의 땜납 접속용 패드를, 땜납 범프(33)로 접속한다. 물론, 전기적 접속용(신호 전송용)에는, 통상의 절연 수지 상의 패드끼리를, 땜납 범프(19)로 접속하게 된다.
이 구조에서는, LSI가 발하는 열을 마더 보드의 금속 베이스로 방산할 수 있기 때문에, 더욱 좋은 방열성을 얻을 수 있다. 또한, 수지층의 부분적 제거에 의해 노출시킨 코어 메탈 상의 방열용의 땜납 접속 패드의 사이즈를, 수지층의 제거 체적에 부합한 사이즈만큼, 수지층 상의 전기적 접속용의 땜납 접속 패드의 사이즈보다도 작게 해두면, 방열용 땜납 접속 패드 및 전기적 접속용 땜납 접속 패드의 쌍방 모두, 동일한 체적의 땜납으로 접속 가능하게 된다. 이 때문에, 방열용 땜납 접속 패드 및 전기적 접속용 땜납 접속 패드의 쌍방에 동일 사이즈의 땜납 볼을 공급하고, 동일 공정에서 일괄적으로 리플로우시킬 수 있다. 따라서, 특별한 공정을 요하지 않기 때문에, 저비용화할 수 있다.
도 2는, 마더 보드를, 양면 배선의 메탈 코어 기판(30B) 이외에는, 도 1과 마찬가지이다.
도 3~도 5에는, 마더 보드(30)로서, 이면(인터포저 기판 비탑재면) 측의 절연층의 일부의 절연 수지를, 코어 메탈이 노출하도록 제거된 양면 배선의 메탈 코어 기판(30G, 30C, 30D)을 이용한 구조를 도시한다.
이와 같이 코어 메탈을 일부 노출시켜 절연층으로 피복하지 않도록 하면, 보다 방열성을 높게 할 수 있다.
이 구조에 따르면, 예를 들면 인터포저 기판과 마더 보드 사이에, 언더필, 겔을 넣은 구조에서도, 높은 방열성을 얻을 수 있다.
코어 메탈의 열전도율은 크기 때문에, 상기 어느 실시예에서도, 칩 탑재용 카운터 보어는 기판의 중심 부근에 있을 필요는 없고, 또한, 코어 메탈에 직접 형성한 방열용 패드는 칩 탑재 부분의 바로 아래에 있을 필요도 없다. 이것은, 이상 설명한 구조의 모듈 및 이하에 설명하는 구조의 모듈에 대해서도 마찬가지이다.
도 7은, 모듈을 금속제(예를 들면 알루미늄)의 케이싱(41)에 접착한 구조를 도시한다.
도 7에 도시하는 바와 같이, 마더 보드의 이면 측의 카운터 보어부와 케이싱(41) 사이에, 고 열전도의 부재(45)를 끼워 넣으면, 더욱 방열성을 향상시킬 수 있다. 이것은, 도 5와 같은, 마더 보드의 이면 측에 복수의 카운터 보어부가 형성된 모듈에 대해서도 마찬가지이다. 여기서, 고 열전도의 부재란, 마더 보드와 알루미늄의 케이싱을 접착하고 있는 접착제보다도 열전도율이 큰 부재이고, 예를 들면, 구리, 알루미늄 등의 금속판, 땜납, 고 열전도의 수지 또는 접착제이다. 특히 땜납을 이용하는 경우에는, 케이싱에 땜납 접속용의 패드를 형성하여 접속해도 무방하고, 마더 보드의 코어 메탈에 땜납 공급해 두고, 케이싱에는 꽉 눌러, 접촉뿐인 접속이어도 무방하다. 땜납을 케이싱에 접촉시키기만 하는 경우에는, 반드시 케이싱에 패드를 형성할 필요는 없다. 금속판을 끼워 넣은 경우에는, 금속판 양면에 접착제를 도포하여 접속해도 무방하고, 간단히 접촉시키는 것만이라도 무방하다. 해당 부분 이외의 마더 보드와 케이싱의 접속은, 통상의 접착제, 고 열전도의 접착제 등의 접착제(43)를 이용하여 행한다.
도 8은, 메탈 코어 인터포저 기판 상의 LSI 칩(11)이 페이스 다운이고, 단자가 범프(51)로 플립 칩 접속되어 있는 예이다. 인터포저 기판과 LSI 칩(11) 사이에는 언더필(53)을 개재시키고 있다. 이와 같이 언더필(53)을 이용하면, 신뢰성과 방열성이 향상된다.
도 9는, 메탈 코어 인터포저 기판 상에, 반도체 패키지(55)가, 땜납 범프(57)로 접속된 구조의 예이다. 이와 같은 구조에서도, 방열성을 높일 수 있다.
도 10은, 또한 고방열의 MCM 구조를 얻기 위한 인터포저 구조의 예이다. 인터포저 기판(20B)은, 금속을 코어로 하고, 코어 메탈(13) 양면에 절연층(21) 및 배선층(15)을 형성한 메탈 코어 기판이다. 기판의 한쪽의 면에는, 고발열 LSI를 탑재하기 위해, 절연 수지에 카운터 보어가 형성되고, 코어 메탈(13)이 노출한 부분이 형성되어 있다. 기판(20B)의 다른 쪽의 면의 절연 수지층에는, 전기적으로 마더 보드와 접속하기 위한 땜납 접속용 패드(61)와, 원하는 사이즈의 카운터 보어가 형성되어 있다. 방열 땜납 접속용의 패드(63)는, 직접, 카운터 보어의 바닥부에서 노출되어 있는 코어 메탈(13)에 형성하고 있다.
도 11은, 도 10에 도시한 인터포저 기판(20B)을 얻기 위한 제조 프로세스의 예이다. 먼저, 코어로 되는 금속(13)으로서 0.2mmt×300mm×500mm의 동판을 준비한다. 이 동판은, 복수의 기판을 나중에 잘라내어 사용할 수 있는 사이즈로 되어 있다. 물론, 동판은, 기판 제조상 취급하기 쉬운 사이즈라 하더라도 무방하다. 금속의 종류는, 알루미늄, 철-Ni 합금 등이어도 무방하지만, 열전도성이 좋은 구리인 것이 바람직하다. 스루홀 형성용의 구멍(0.8mmφ)과, 나중에 기판 사이즈로 잘 라내기 쉽게 하기 위한, 기판 개편 외형을 따른 슬릿을, 에칭에 의해 형성하였다. 에칭액은, 염화 제2철로 하였다(도 11-(a)).
다음으로, 절연 수지층 및 내층 배선층으로 되는 프리프레그(21)(글래스 크로스가 들어간 에폭시 수지, 두께 O.1mmt)와 동박(15)(두께 0.012mmt)을 메탈의 양면에 각각 적층하여, 프레스로 접착한다. 프리프레그와 동박 대신에, 수지가 부착된 동박 RCF(Resin Coated Copper Foil)를 사용해도 무방하다(도 11-(b)).
배선으로서 불필요한 부분의 동박은 에칭에 의해 제거하였다. 코어 메탈과 내층 배선을 전기적으로 접속할 필요가 있는 경우에는, 내층 비아 형성용으로, 코어 메탈이 노출하도록 레이저로 직경 0.15mmφ의 카운터 보어를 형성한다. 레이저는, 탄산 레이저, YAG 레이저 등 무엇이든지 상관없지만, 탄산 레이저로 행하면 저비용으로 가공할 수 있다. 아울러, 기판 표리의 내층끼리를 전기적으로 접속하기 위한 스루홀(17)용의 관통 구멍을 드릴로 형성하였다. 이 관통 구멍도 레이저로 가공하는 것이 가능하지만, 프리프레그 사용의 경우에는, 글래스 크로스가 있기 때문에, 드릴 가공이 적합하다. 다음으로, 내층 스루홀, 내층 비아, 내층 배선용으로, 두께 0.015mm 정도의 구리 도금을 하였다(도 11-(c)).
상기의 절연 수지층 및 내층 배선층의 형성 프로세스를 재차 반복함으로써, 표층 회로를 형성하였다. 표층과 내층을 전기적으로 접속하기 위한 비아홀 형성과 동시에, LSI 탑재용의 5mm각의 카운터 보어와 코어 메탈 상 패드 형성용의 0.6mmφ의 카운터 보어를, 탄산 레이저에 의해 형성하였다. 배선 및 비아홀 부분에는 상기와 마찬가지의 두께의 구리 도금을 하고, 또한 배선 부식 방지와 땜납 접속을 위 해 무전해 니켈 도금(두께 0.005mm 정도)과 무전해 금도금(두께 0.001mm 정도)을 실시하였다. 이것에 의해, 전기적 접속용의 0.6mmφ의 BGA 땜납 접속 패드(61)와, 코어 메탈 바로 위의 방열용의 0.6mmφ의 땜납 접속 패드(63)를, 동시에 형성할 수 있었다. 패드 피치는, 전부 1.5mm로 하였다. 방열용 카운터 보어 부분은 절연 수지가 제거되어 있다. 따라서, 절연 수지분의 두께(0.2mm 정도)만큼, 땜납 접속 높이가 높아진다. 이 때문에, 땜납 접속성에 관해서는, 코어 메탈 바로 위에 형성하는 패드 직경은, 전기적 접속용 BGA 패드 직경보다도 크지 않은 것이 바람직하다. 또한, 패드 피치에 관해서는, 방열성을 보다 향상시키기 위해서는, 방열용 땜납 접속 패드의 피치는 작은 쪽이 좋다. 통상적으로, 패드 피치는, 쇼트하지 않도록 어느 정도의 안전율을 고려한 패드 피치로 하는 경우가 많지만, 방열 땜납 부분은 가령 쇼트해도 문제를 발생하지 않기 때문에, 피치를 상당히 작게 할 수 있다. 이것에 의해, 접속부 총면적을 크게 하여, 방열성을 향상시킬 수 있다. 또한, 부품 탑재용으로 필요한 부분을 남겨서, 솔더 레지스트를 패턴으로 형성하였다(도 11-(d)~(e)).
여기서는, 메탈 코어 기판(20B)의 표리에 각각 2층씩 배선층을 형성하고 있지만, 본 발명은, 배선층 수에 의존하는 것은 아니다. 이 때문에, 메탈 코어 기판(20B)의 표리의 배선층은, 반드시 2층일 필요는 없다. 메탈 코어 기판(20B)의 표리의 배선층 수를 늘리기 위해서는, 도 11(b)~(c)의 공정을 반복하면 된다.
도 12는, 상기한 바와 같이 작성한 기판(20B)을, 인터포저 기판(20)으로서, 마더 보드(30)에 접속한 구조의 예이다. 고발열의 LSI(11)는, 고 열전도의 Ag 페 이스트이고, 메탈 코어 기판(20B)의 코어 메탈 노출 부분에 접속되어 있다. 이 접속을 땜납으로 행하면, 보다 방열성을 향상시킬 수 있다. 인터포저 기판(20B)의 이면의 패드에 직경 O.75mmφ의 Sn3Ag0.5Cu 땜납 볼을 탑재하고, 땜납 융점을 초과하는 240℃에서 땜납을 리플로우시킨다. 이것에 의해, 땜납 범프를 형성한다. 이 땜납 범프를 마더 보드 상의 패드에 위치 정렬하고, 메탈 코어 기판(20B)을 마더 보드(30)에 탑재한다. 그 후, 240℃에서 땜납을 리플로우시켜, 접속하였다. 이와 같은 구조에 따르면, LSI가 발하는 열을 마더 보드로 효율적으로 보낼 수 있다.
도 13에, 도 12의 마더 보드(30)로서, 금속판을 베이스로 한 편면 배선 기판(메탈 베이스 기판)(30A)을 이용한 구조를 도시한다. 메탈 코어 기판(20B)에는, 상기한 고방열 기판과 마찬가지로, 절연 수지의 카운터 보어 구멍 및 카운터 보어 구멍의 바닥부로부터 노출한 메탈 베이스 상의 패드(61)가 형성되고, 이 패드(61)가, 메탈 베이스 기판(30A)의 패드(31)와 땜납 접속되어 있다. 이 구조에서는, LSI가 발하는 열을 마더 보드의 금속 베이스에 방산할 수 있기 때문에, 더욱 좋은 방열성을 얻을 수 있다.
도 14에, 도 12의 마더 보드(30)로서, 양면 배선의 메탈 코어 기판(30B)을 이용한 구조를 도시한다. 이 구조는, 양면 배선의 메탈 코어 기판(30B)이 마더 보드로서 이용되고 있는 것 이외에는, 도 13에서 설명한 실시예와 마찬가지이다.
도 13 및 도 14에는, 수지층으로부터 노출한 메탈에 땜납 접속 패드가 형성된 메탈 베이스 기판(30A) 및 메탈 코어 기판(30B)을 도 12의 마더 보드(30)로서 이용한 구조를 도시했지만, 도 12의 마더 보드(30)는, 반드시, 그와 같은 메탈 베 이스 기판(30A) 및 메탈 코어 기판(30B)일 필요는 없다. 예를 들면, 메탈에 직접 형성된 땜납 접속 패드를 갖지 않는 메탈 베이스 기판 또는 메탈 코어 기판을 도 12의 마더 보드(30)로서 이용하여, 마더 보드의 수지층 상의 땜납 접속 패드와, 메탈 코어 기판(20B)의 이면 측의 절연층으로부터 노출한 메탈 베이스 상의 패드(61)를 땜납으로 접속하도록 해도 무방하다.
도 15 및 16과 같이, 마더 보드의 이면(인터포저 탑재면의 반대면) 측으로부 코어 메탈을 일부 노출시키면, 보다 방열성을 높게 할 수 있다. 이 구조에 따르면, 예를 들면, 인터포저와 마더 보드의 사이에 언더필 또는 겔을 넣은 구조에서도, 높은 방열성을 얻을 수 있다.
도 17은, LSI(11)가 탑재된 메탈 코어 인터포저 기판(20B)이, 본 발명에 의해 마더 보드와 땜납 접속되고, 그것이 알루미늄제의 케이싱(41)에 접착제(43)로 고정된 ECU의 예이다.
도 18 및 도 19와 같이, 마더 보드의 이면 측의 카운터 보어부와 케이싱(41) 사이에, 고 열전도의 부재(45)를 끼워 넣으면, 더욱 방열성을 향상시킬 수 있다. 고 열전도의 부재란, 마더 보드와 알루미늄의 케이싱을 접착하고 있는 접착제보다도 열전도율이 큰 부재이고, 예를 들면, 구리, 알루미늄 등의 금속판, 땜납, 고 열전도의 수지 또는 접착제이다. 특히 땜납을 이용하는 경우에는, 케이싱에 땜납 접속용의 패드를 형성하여 접속해도 무방하고, 마더 보드의 코어 메탈에 땜납 공급해 두고, 케이싱에는 꽉 눌러, 접촉뿐인 접속이어도 무방하다. 땜납을 케이싱에 접촉시키기만 하는 경우에는, 반드시 케이싱에 패드를 형성할 필요는 없다. 금속판을 끼워 넣은 경우에는, 금속판 양면에 접착제를 도포하여 접속해도 무방하고, 간단히 접촉시키기만 해도 무방하다. 해당 부분 이외의 마더 보드와 케이싱의 접속은, 통상의 접착제, 고 열전도의 접착제 등의 접착제(43)를 이용하여 행한다. 도 20은, 방열 땜납 접속용의 패드를 코어 메탈에 직접 형성하고, 방열 땜납 접속부가, 칩 바로 아래로부터 벗어난 위치에 있는 예이다. 또한, 전기적인 땜납 접속 부분이 칩 바로 아래의 영역에 있어도 상관없다. 본 실시예에 도시한 바와 같이, 기판 상에서의, 칩의 위치에 상관없이, 방열용의 땜납 접속부 및 전기적인 접속부를, 배선 설계나 방열 설계에 의해 자유롭게 배치할 수 있다.
도 12~16에 도시한 구조를 실현하는 제조 프로세스의 예를, 이하에 설명한다. 먼저, 인터포저 기판(20B)의 제조 방법은, 도 11에 도시했기 때문에 생략한다. 제조된 메탈 코어 기판(20B)의, 고발열 LSI 탑재용의 카운터 보어 부분 및 다른 부품 탑재용의 원하는 부분에 Ag 페이스트를 도포하고, 전자 부품을 탑재한다. 그리고, 적절한 경화 조건(예를 들면 150℃, 1hr)에서 Ag 페이스트를 경화시켜 접착한다. 고발열 LSI의 전극과 메탈 코어 인터포저(20B)의 전극을 와이어 본딩으로 접속한다. 필요에 따라 메탈 코어 기판(20B)의 부품 탑재면을 수지로 몰드하면, 취급성이 향상된다. 인터포저 기판의 이면(부품 탑재면의 반대면) 측에는, 플럭스 도포 후, 전극 상에 땜납 볼을 탑재한다. 이 때, 코어 메탈 바로 위의 방열용의 패드에도 땜납 볼을 탑재한다. Sn3Ag0.5Cu 땜납을 이용하여, 최고 온도 240℃, 땜납 용융 시간 약 20초로 리플로우를 행하고, 땜납 범프를 형성한다. 다른 땜납을 이용해도 무방하고, 그 경우에는 땜납 종류에 부합한 리플로우 조건에서 땜납 범프 형성을 행한다. 마더 보드 측에는, 마스크 두께 O.1mm의 땜납 인쇄용 마스크를 사용하고, 인쇄법에 의해, 땜납 페이스트를 인쇄한다. 인쇄한 페이스트 형상의 땜납 상에, 땜납 범프 형성이 완료된 인터포저 기판을 위치 정렬하여 탑재한다. 그 후, 재차 땜납을 리플로우시켜, 땜납 접속을 행한다. 반드시 이 땜납 인쇄를 행할 필요는 없지만, 행하면, 인쇄한 땜납의 점성에 의해, 인터포저 기판의 위치 어긋남을 방지할 수 있다.
도 14~16에 기재한 바와 같이, 마더 보드가, 코어 메탈(35)의 양면에 절연층 및 배선층을 구비한 메탈 코어 기판(30B, 30C, 30D)인 경우에는, 이들 메탈 코어 기판을 도 11에 기재한 방법으로 제조한 후, 상기와 마찬가지의 방법으로 접속을 행한다. 도 13에 기재한 바와 같이, 마더 보드가 메탈 베이스 기판인 경우도 마찬가지이다.
도 22의 모듈에서는, 메탈 코어 기판(20C)의 표면에, 페이스 업 타입의 LSI 칩(11)이 다이 본딩되고, 메탈 코어 기판(20C)의 이면 측의 절연층 상의 땜납 접속 패드가, 메탈 베이스 기판(30E)의 절연층 상의 땜납 접속 패드에 땜납으로 접속되어 있다. 여기서는, 메탈 베이스 기판(30E)을 마더 보드(30)로서 이용하고 있지만, 도 24에 도시하는 바와 같이, 메탈 코어 기판(30F)을 마더 보드(30)로서 이용해도 무방하다.
도 23의 모듈은, 메탈 코어 인터포저 기판(20A) 상의 절연층(21)으로부터 일부의 절연 수지가 제거되고, 그 영역의 코어 메탈 상에, 절연층(21)을 통하지 않고서 LSI 칩(11)이 탑재되어 있는 것 이외에는, 도 22의 모듈과 마찬가지의 구조를 가지고 있다. 여기서는, 메탈 베이스 기판(30E)을 마더 보드(30)로서 이용하고 있지만, 도 25에 도시하는 바와 같이, 메탈 코어 기판(30F)을 마더 보드(30)로서 이용해도 무방하다.
또한, 도 22~도 25에 도시한 모듈은, 도 1 및 도 2의 모듈 등과 마찬가지의 방법에 의해 하부 케이싱(41)에 접착할 수 있다. 일례를 들면, 도 6에 도시한 바와 같이, 도 24의 모듈은, 메탈 코어 기판(30F)(마더 보드)의 이면이 하부 케이싱(41)에 접착제(43)로 접착된다.
이상, 설명한 바와 같이, 본 발명에 따르면, 인터포저 기판과 마더 보드 사이의 접속 신뢰성을 유지하면서, 저비용으로 방열성이 우수한 전자 장치를 제공할 수 있다.
인터포저 기판과 마더 보드 사이의 접속 신뢰성을 유지하면서, 방열성이 우수한 전자 장치를, 저비용으로 제공 가능하게 된다.

Claims (17)

  1. 메탈 코어 인터포저 기판이, 메탈 베이스 기판 또는 메탈 코어 기판 마더 보드 상에 땜납으로 접속되어 있는 구조에서,
    상기 마더 보드는, 베이스 메탈 또는 코어 메탈이 노출하고 있는 영역을 가지고,
    그 노출하고 있는 베이스 메탈 또는 코어 메탈과 상기 메탈 코어 인터포저 기판의 패드가 땜납으로 접속되어 있는 것을 특징으로 하는 전자 장치.
  2. 제1항에 있어서,
    상기 메탈 코어 인터포저 기판은, 코어 메탈 상에 절연층이 없는 영역을 가지고,
    그 영역에 반도체 칩이 다이 본딩되어 있는 것을 특징으로 하는 전자 장치.
  3. 제1항에 있어서,
    상기 메탈 코어 인터포저 기판은, 코어 메탈이 노출한 영역을 가지고,
    그 코어 메탈이 노출한 영역에 반도체 칩이 다이 본딩되어 있는 것을 특징으로 하는 전자 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 마더 보드는, 인터포저 기판 비탑재면 측의 일부에, 코어 메탈이 노출되어 있는 영역을 갖는 것을 특징으로 하는 전자 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 마더 보드는, 인터포저 기판 비탑재면 측의 일부에, 코어 메탈 상의 절연층이 제거되어 있는 영역을 갖는 것을 특징으로 하는 전자 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서.
    상기 마더 보드의 인터포저 기판 비탑재면과 케이싱 사이에, 상기 마더 보드와 상기 케이싱을 접착하고 있는 접착제보다도 열전도율이 큰 부재를 포함하고 있는 것을 특징으로 하는 전자 장치.
  7. 삭제
  8. 메탈 코어 기판이 인터포저 기판으로서 마더 보드에 탑재된 전자 장치로서,
    상기 인터포저 기판의 코어 메탈 상의 절연층이 제거되어 있고,
    상기 인터포저 기판의 코어 메탈과 상기 마더 보드는, 상기 절연층이 제거된 영역 내에 있는 땜납으로 접속되어 있는 것을 특징으로 하는 전자 장치.
  9. 제8항에 있어서,
    상기 인터포저 기판에는, 전자 부품이 탑재되어 있고,
    상기 인터포저 기판과 상기 마더 보드의 접속은, 신호를 전달하기 위한 접속과, 방열용의 접속이 있으며,
    상기 신호를 전달하기 위한 접속은, 절연층 상에 형성된 땜납 접속용 패드를 이용하여 이루어져 있고,
    상기 방열용의 접속은, 상기 코어 메탈 상에 형성된 땜납 접속용 패드를 이용하여 이루어져 있는 것을 특징으로 하는 전자 장치.
  10. 제9항에 있어서,
    상기 마더 보드는, 금속을 베이스로 하는 편면 배선 기판이고,
    상기 메탈 베이스 기판에 방열용으로 형성된 베이스 메탈 노출 영역의 땜납 접속용의 패드와, 상기 인터포저 기판의 코어 메탈 상의 땜납 접속용 패드가 접속되어 있는 것을 특징으로 하는 전자 장치.
  11. 제9항에 있어서,
    상기 마더 보드가, 금속판을 코어로 하여 코어 메탈 양면에 배선층을 포함한 메탈 코어 기판이고,
    상기 메탈 코어 기판에 방열용으로 형성된 코어 메탈 노출 영역에 땜납 접속용의 패드가 형성되고, 그 땜납 접속용 패드와 상기 인터포저 기판의 코어 메탈 상의 땜납 접속용 패드가 접속되어 있는 것을 특징으로 하는 전자 장치
  12. 제11항에 있어서,
    상기 마더 보드의 부품 비탑재면 측에 방열용의 카운터 보어(counterbore)가 형성되어 있는 것을 특징으로 하는 전자 장치.
  13. 제12항에 있어서,
    상기 마더 보드의 부품 비탑재면 측의 방열용 카운터 보어부 코어 메탈 노출 부분과 금속 케이싱 사이에, 상기 마더 보드의 부품 비탑재면과 상기 금속 케이싱의 접착에 사용한 접착제보다도 열전도율이 큰 부재가 충전된 전자 장치.
  14. LSI와,
    코어 메탈의 표리에 절연층과 배선층이 형성된 메탈 코어 기판으로 구성된 인터포저 기판과,
    메탈 코어 기판 또는 베이스 메탈의 표면에 절연층과 배선층이 형성된 메탈 베이스 기판으로 구성된 마더 보드
    를 갖는 전자 장치로서,
    상기 LSI는, 상기 인터포저 기판의 코어 메탈이 노출되어 있는 부분에 접착되고, 또한, 와이어 본딩에 의해 상기 인터포저 기판의 전극과 접속되어 있고,
    상기 인터포저 기판은, 상기 마더 보드 측의 면의, 상기 코어 메탈이 노출되어 있는 부분에 방열용 패드를 포함하고,
    상기 마더 보드는, 상기 인터포저 기판측의 면의, 상기 코어 메탈 또는 상기 베이스 메탈이 노출되어 있는 부분에 방열용 패드를 포함하고,
    상기 인터포저 기판의 방열용 패드와 상기 마더 보드의 방열용 패드는, 땜납으로 접속되어 있는 것을 특징으로 하는 전자 장치.
  15. 제14항에 있어서,
    상기 인터포저 기판은, 그 인터포저 기판의 상기 배선층에 형성된 신호용 패드를 포함하고,
    상기 마더 보드는, 그 마더 보드의 상기 배선층에 형성된 신호용 패드를 포함하고,
    상기 방열용 패드는, 상기 인터포저 기판의 상기 신호용 패드 및 상기 마더 보드의 상기 신호용 패드보다도 작은 것을 특징으로 하는 전자 장치.
  16. 제15항에 있어서,
    동일한 크기의 땜납 볼의 용융에 의해 형성된 땜납 범프에 의해, 상기 인터포저 기판 및 상기 마더 보드의 상기 신호용 패드 사이, 상기 인터포저 기판 및 상기 마더 보드의 상기 방열용 패드 사이가 각각 접속되어 있는 것을 특징으로 하는 전자 장치.
  17. 메탈 코어 인터포저 기판이 메탈 베이스 기판 또는 메탈 코어 기판 마더 보드에 땜납으로 접속되어 있는 구조를 가지며,
    상기 마더 보드의 인터포저 기판 비탑재면과 케이싱이 접착제에 의해 접착되고,
    상기 마더 보드의 인터포저 기판 비탑재면과 상기 케이싱 사이에, 상기 접착제보다도 열전도율이 큰 부재를 포함하고 있는 것을 특징으로 하는 전자 장치.
KR1020057009038A 2002-11-21 2003-06-20 전자 장치 KR100661044B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002337365A JP3938017B2 (ja) 2002-11-21 2002-11-21 電子装置
JP2002337366A JP3988629B2 (ja) 2002-11-21 2002-11-21 電子装置
JPJP-P-2002-00337366 2002-11-21
JPJP-P-2002-00337365 2002-11-21
PCT/JP2003/007862 WO2004047168A1 (ja) 2002-11-21 2003-06-20 電子装置

Publications (2)

Publication Number Publication Date
KR20050075032A KR20050075032A (ko) 2005-07-19
KR100661044B1 true KR100661044B1 (ko) 2006-12-26

Family

ID=32328338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009038A KR100661044B1 (ko) 2002-11-21 2003-06-20 전자 장치

Country Status (6)

Country Link
US (1) US7554039B2 (ko)
EP (1) EP1571706B1 (ko)
KR (1) KR100661044B1 (ko)
CN (1) CN100378968C (ko)
AU (1) AU2003244322A1 (ko)
WO (1) WO2004047168A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070075436A1 (en) * 2003-10-06 2007-04-05 Nec Corporation Electronic device and manufacturing method of the same
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4600065B2 (ja) * 2005-02-03 2010-12-15 富士電機システムズ株式会社 半導体装置及びその製造方法
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
US7919714B2 (en) * 2007-05-09 2011-04-05 General Electric Company System and a method for controlling flow of solder
TW200919685A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Package on package(pop) structure
US20090115045A1 (en) * 2007-11-02 2009-05-07 Phoenix Precision Technology Corporation Stacked package module and method for fabricating the same
US7939940B2 (en) * 2007-12-18 2011-05-10 Omnivision Technologies, Inc. Multilayer chip scale package
TWI573201B (zh) * 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
WO2017017885A1 (ja) * 2015-07-24 2017-02-02 日本電気株式会社 実装構造体、実装構造体の製造方法、無線機
JP2017139316A (ja) * 2016-02-03 2017-08-10 ソニー株式会社 半導体装置および製造方法、並びに電子機器
FR3049156B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire en matrice de billes
FR3073978B1 (fr) * 2017-11-17 2022-10-28 Inst Vedecom Module electronique de puissance et systeme electronique comprenant un tel module electronique
JP2020009879A (ja) * 2018-07-06 2020-01-16 太陽誘電株式会社 回路基板および回路モジュール
CN114449729B (zh) * 2020-11-06 2023-11-10 中移物联网有限公司 一种主板保护结构及其装配方法
TWI806218B (zh) * 2021-11-03 2023-06-21 群光電子股份有限公司 電子裝置及其電路板模組

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
JPH09102683A (ja) 1995-10-02 1997-04-15 Nippon Avionics Co Ltd 高周波用ハイブリッド集積回路の基板の固定方法
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6555900B1 (en) * 1998-10-21 2003-04-29 Matsushita Electric Industrial Co., Ltd. Package, semiconductor device and method for fabricating the semiconductor device
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
JP2000228452A (ja) 1999-02-05 2000-08-15 Ibiden Co Ltd 電子部品搭載用基板
JP2000315747A (ja) 1999-04-28 2000-11-14 Sumitomo Metal Electronics Devices Inc 半導体パッケージ
JP2001110928A (ja) 1999-10-04 2001-04-20 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2001177202A (ja) 1999-12-14 2001-06-29 Nitto Denko Corp メタルコア回路基板およびそれを用いたメタルコア多層回路基板
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure

Also Published As

Publication number Publication date
CN100378968C (zh) 2008-04-02
US20060234420A1 (en) 2006-10-19
EP1571706B1 (en) 2018-09-12
CN1701437A (zh) 2005-11-23
AU2003244322A1 (en) 2004-06-15
EP1571706A1 (en) 2005-09-07
KR20050075032A (ko) 2005-07-19
US7554039B2 (en) 2009-06-30
EP1571706A4 (en) 2008-08-06
WO2004047168A1 (ja) 2004-06-03

Similar Documents

Publication Publication Date Title
KR100661044B1 (ko) 전자 장치
US6400018B2 (en) Via plug adapter
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
JP2004064043A (ja) 半導体パッケージング装置
JPH0917919A (ja) 半導体装置
JPH09283695A (ja) 半導体実装構造
JP4218434B2 (ja) 電子装置
KR100300922B1 (ko) 반도체장치
US20040004285A1 (en) BGA substrate via structure
JP4028749B2 (ja) 配線基板
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
JP3988629B2 (ja) 電子装置
KR20020010489A (ko) 집적 회로 패키지
JP2005039241A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP3938017B2 (ja) 電子装置
WO1994025984A1 (en) Ic package and method of its manufacture
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JPH10256413A (ja) 半導体パッケージ
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
JP2005039240A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JPH10256414A (ja) 半導体パッケージ
JP2004304181A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JPH0936271A (ja) 半導体パッケージ
JPH10242322A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14