JP2003046022A - Electronic apparatus - Google Patents

Electronic apparatus

Info

Publication number
JP2003046022A
JP2003046022A JP2002143983A JP2002143983A JP2003046022A JP 2003046022 A JP2003046022 A JP 2003046022A JP 2002143983 A JP2002143983 A JP 2002143983A JP 2002143983 A JP2002143983 A JP 2002143983A JP 2003046022 A JP2003046022 A JP 2003046022A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
heat dissipation
via hole
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002143983A
Other languages
Japanese (ja)
Other versions
JP3849573B2 (en
Inventor
Takehide Yokozuka
剛秀 横塚
Masahide Harada
正英 原田
Takehiko Hasebe
健彦 長谷部
Nobuyuki Ushifusa
信之 牛房
Shiro Yamashita
志郎 山下
Hiroyuki Hozoji
裕之 宝蔵寺
Eiji Matsuzaki
永二 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002143983A priority Critical patent/JP3849573B2/en
Publication of JP2003046022A publication Critical patent/JP2003046022A/en
Application granted granted Critical
Publication of JP3849573B2 publication Critical patent/JP3849573B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide an electronic apparatus having improved heat-radiating characteristics. SOLUTION: This electronic apparatus has a metal core substrate having a metal plate, an insulating layer formed on the surface of the metal plate and a conductor layer formed on the insulating layer, and an electronic component, where the conductive layer and the terminals of the electronic component are connected with each other, and a high thermal conductive member is provided in contact with both the metal plate and the electronic component.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、電子部品を搭載し
たメタルコア基板を備えた電子装置の構造及びその製造
技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an electronic device having a metal core substrate on which electronic parts are mounted and a manufacturing technique thereof.

【０００２】[0002]

【従来の技術】電子基板を備えた電子装置は、電子部品
による発熱に起因した不良が生じないようにする必要が
ある。そのため、出荷前には熱サイクル試験を行うこと
にしている。特に、ＥＣＵ等の車載用電子装置では、環
境等の変化による車体内の温度変化に加えてエンジンの
オンオフによるＬＳＩチップ発熱の有無が影響し、電子
部品等は広い温度領域での熱サイクル（例えば、−４０
度〜１２０度：自動車用電子機器の環境試験通則JASOD0
01）に耐える必要がある。今般、ＥＣＵをよりエンジン
近くに配置する傾向があり、さらに、この温度範囲の上
限がより高くなる傾向がある。このような熱サイクルに
さらされると、ＥＣＵ内の電子部品の性能が安定しなく
なったり、電子部品の搭載基板と電子部品との間の接続
不良が生じやすくなる。すなわち、電子装置には高い放
熱性が要求され、特にＥＣＵ等の車載用電子装置は一般
の電子部品よりも優れた放熱性が求められている。2. Description of the Related Art In an electronic device having an electronic substrate, it is necessary to prevent defects due to heat generation from electronic components. Therefore, a thermal cycle test will be conducted before shipment. In particular, in an on-vehicle electronic device such as an ECU, the presence or absence of heat generated in the LSI chip due to the turning on / off of the engine affects the temperature change in the vehicle body due to changes in the environment, etc. , -40
-120 degrees: General rules for environmental testing of automobile electronic equipment JASOD0
It is necessary to endure 01). Nowadays, the ECU tends to be arranged closer to the engine, and further, the upper limit of this temperature range tends to be higher. When exposed to such a thermal cycle, the performance of the electronic components in the ECU becomes unstable, and a connection failure between the electronic component mounting board and the electronic components is likely to occur. That is, the electronic device is required to have a high heat dissipation property, and particularly the vehicle-mounted electronic device such as the ECU is required to have a better heat dissipation property than general electronic components.

【０００３】基板に搭載される電子部品の発熱を考慮し
た一般的な電子装置の構造に関する従来技術に、特開平
６−１６９１８９号公報がある。Japanese Patent Application Laid-Open No. 6-169189 discloses a conventional technique relating to the structure of a general electronic device in consideration of heat generation of electronic components mounted on a substrate.

【０００４】この公報には、内層にグランドを有するプ
リント基板上にスルーホールを介してこのグランドと接
続されている放熱電極用パッドが形成され、さらにその
放熱電極用パッドとチップ形発熱部品に設けられた放熱
用電極とが整合するよう搭載されている電子回路基板が
記載されている。この電子回路基板の構造は、チップ形
発熱部品が発生する熱を、放熱用電極、放熱電極用パッ
ド、スルーホールを介してグランドへ逃がすことでプリ
ント基板の放熱性を確保している。In this publication, a heat dissipation electrode pad connected to the ground via a through hole is formed on a printed circuit board having a ground in the inner layer, and the heat dissipation electrode pad and the chip heat generating component are provided. An electronic circuit board mounted so as to be aligned with the heat dissipation electrode is described. The structure of this electronic circuit board ensures the heat dissipation of the printed circuit board by allowing the heat generated by the chip-type heat-generating component to escape to the ground through the heat dissipation electrode, the heat dissipation electrode pad, and the through hole.

【０００５】また、一般的な電子部品の基板としてメタ
ルコア基板があり、そのメタルコア基板の放熱性を考慮
した従来技術として特開平７−３２６６９０号公報があ
る。Further, there is a metal core substrate as a substrate for general electronic parts, and Japanese Patent Laid-Open No. Hei 7-326690 is a conventional technique in consideration of heat dissipation of the metal core substrate.

【０００６】この公報には、内部配線パターンがメタル
コア基板に形成され、アウターリードがその内部配線パ
ターンに接続され、その内部配線パターンを、例えば銅
箔をエッチング加工するなど薄膜を加工して形成するこ
と、および内部配線パターンが形成されたメタルコア基
板のチップ部品が搭載される部分を凹部に形成すること
が記載されている。In this publication, an internal wiring pattern is formed on a metal core substrate, outer leads are connected to the internal wiring pattern, and the internal wiring pattern is formed by processing a thin film, for example, by etching a copper foil. And forming a portion of the metal core substrate, on which the internal wiring pattern is formed, on which the chip component is mounted in the recess.

【０００７】[0007]

【発明が解決しようとする課題】特開平６−１６９１８
９号公報は、ガラスエポキシ材を基板のコアとして使用
しているので、基板の種類に対応した放熱構造どころか
メタルコア基板に関しても何ら記載されていない。ま
た、半導体部品のグランド端子も他の信号端子と同様に
一定の大きさにしているため、放熱性を確保するには十
分でない。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
Since No. 9 uses a glass epoxy material as the core of the substrate, it does not describe anything about a heat dissipation structure corresponding to the type of the substrate or a metal core substrate. In addition, the ground terminal of the semiconductor component has a constant size like other signal terminals, and is not sufficient to secure heat dissipation.

【０００８】また、特開平７−３２６６９０号公報で
は、メタルコア基板を用いているので基板自体の熱拡散
効率は向上しているが、メタルコア基板と電子部品との
間にエポキシ樹脂等の有機接着材やポリイミド等の有機
絶縁層を備えているので、電子部品から基板への熱導伝
性が低い。つまり、電子部品から搭載基板への熱伝導性
が十分に考慮されているとはいえない。Further, in Japanese Patent Application Laid-Open No. 7-326690, since a metal core substrate is used, the heat diffusion efficiency of the substrate itself is improved, but an organic adhesive such as an epoxy resin is provided between the metal core substrate and the electronic component. Since it has an organic insulating layer such as or polyimide, the heat conductivity from the electronic component to the substrate is low. That is, it cannot be said that the thermal conductivity from the electronic component to the mounting substrate is sufficiently taken into consideration.

【０００９】また、これらの従来技術でメタルコア基板
に配線を形成し、その配線されたメタルコア基板にフリ
ップチップ方式の半導体部品を採用する場合に生じる半
導体部品端子と配線との間の接続不良に関して何ら配慮
がなされていない。Further, there is no problem with connection defects between semiconductor component terminals and wiring that occur when wiring is formed on a metal core substrate by these conventional techniques and a flip chip type semiconductor component is adopted on the wired metal core substrate. No consideration is given.

【００１０】また、電子基板を他の基板にインターポー
ザとして搭載する場合やチップを複数搭載したＭＣＭ
（マルチチップモジュール）の場合の放熱構造に関して
も何ら考慮されていない。Also, when an electronic board is mounted on another board as an interposer, or an MCM in which a plurality of chips are mounted.
No consideration is given to the heat dissipation structure in the case of (multi-chip module).

【００１１】本発明の目的は、メタルコア基板の構造を
使用して電子基板の放熱性を向上させ、電子部品全体の
放熱性（耐熱性）を向上させることにある。An object of the present invention is to improve the heat dissipation of the electronic board by using the structure of the metal core board, and to improve the heat dissipation (heat resistance) of the entire electronic component.

【００１２】また、インターポーザを搭載した基板やＭ
ＣＭ構造を採用した基板を有する電子装置全体の放熱性
（耐熱性）を向上させることにある。Also, a substrate having an interposer or an M
It is to improve the heat dissipation (heat resistance) of the entire electronic device having a substrate having a CM structure.

【００１３】[0013]

【課題を解決するための手段】本発明の実施態様のひと
つに、金属板又は複合金属板で構成されるコア材と該コ
ア材上に形成された配線層とを備えたメタルコア基板
と、前記配線層と端子が接続されている前記電子部品と
を有する電子装置であって、前記コア材と前記電子部品
とが高熱導伝性部材を介して隣接するように該高熱伝導
性部材が配置されているものがある。According to one embodiment of the present invention, there is provided a metal core substrate comprising a core material composed of a metal plate or a composite metal plate, and a wiring layer formed on the core material, An electronic device having the wiring layer and the electronic component to which a terminal is connected, wherein the high thermal conductivity member is arranged such that the core member and the electronic component are adjacent to each other via a high thermal conductivity member. There is something.

【００１４】このような構造により、電子装置の放熱性
が向上する。With such a structure, the heat dissipation of the electronic device is improved.

【００１５】また、このような基板をインターポーザ
（他の基板に搭載する基板のことをいう）として用いる
場合、インターポーザが搭載される他の基板と高発熱電
子部品とが、高熱導伝性部材を介して接するように該高
熱導伝性部材を配置した構造、もしくはインターポーザ
が搭載される他の基板とインターポーザとして用いた基
板を構成する金属板とが高熱導伝性部材を介して接する
ように該高熱導伝性部材を配置した構造を備えた電子装
置が好ましい。When such a substrate is used as an interposer (which means a substrate to be mounted on another substrate), the other substrate on which the interposer is mounted and the high-heat-generating electronic component have a high heat-conducting member. The structure in which the high heat conductive member is arranged so as to be in contact with each other, or another substrate on which the interposer is mounted and the metal plate constituting the substrate used as the interposer are in contact with each other through the high heat conductive member. An electronic device having a structure in which a high heat conductive member is arranged is preferable.

【００１６】なお、上述の金属板に、少なくともニッケ
ル、クロム、コバルト、アルミニウムのいずれかを含む
鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄
系複合材、タングステン、銅、モリブデン、タンタル、
ニッケル、アルミニウムなどを用いると、高熱伝導性と
高剛性を備えることができるようになる。例えば表１に
示すように、銅やアルミニウムを用いると、安価に製造
できるだけでなく、熱伝導率も高いので、放熱性が良
い。また、メイン基板をアルミナやガラセラ等のセラミ
ックを用いた基板とする場合には、インバー（鉄−３６
ｗｔ％ニッケル合金）や４２アロイ（鉄−４２ｗｔ％ニ
ッケル合金）は高弾性でかつ熱膨張係数が低いので、こ
れらを使用したメタルコアインタポーザを使用すること
により、インタポーザとメイン基板の熱膨張率差を小さ
くして、はんだ接続信頼性を向上することができる。特
にインバーや４２アロイのような鉄−ニッケルを主成分
とする合金は、それらの組成を変化させることにより、
メイン基板の種類に応じた熱膨張率のインタポーザとす
ることが可能であり、メイン基板とインタポーザ間のは
んだ接続信頼性を向上することができる。An iron-based alloy containing at least one of nickel, chromium, cobalt, and aluminum on the above-mentioned metal plate, or an iron-based composite material obtained by applying copper clad to the iron-based alloy, tungsten, copper, molybdenum, tantalum,
By using nickel, aluminum or the like, it becomes possible to provide high thermal conductivity and high rigidity. For example, as shown in Table 1, when copper or aluminum is used, not only can it be manufactured at low cost, but also the thermal conductivity is high, so that the heat dissipation is good. When the main substrate is a substrate made of ceramics such as alumina or glass ceramic, Invar (iron-36
wt% nickel alloy) and 42 alloy (iron-42 wt% nickel alloy) have high elasticity and a low coefficient of thermal expansion. Therefore, by using a metal core interposer that uses them, the difference in the coefficient of thermal expansion between the interposer and the main board can be reduced. By making it smaller, the solder connection reliability can be improved. In particular, alloys containing iron-nickel as a main component, such as Invar and 42 alloy, are changed by changing their composition.
It is possible to use an interposer having a coefficient of thermal expansion according to the type of the main board, and it is possible to improve reliability of solder connection between the main board and the interposer.

【００１７】[0017]

【表１】 また、このような鉄−ニッケルを主成分とする高弾性金
属を前記金属板として用いる場合には、これらは熱伝導
率が低いので、表面を熱伝導性が高い部材、例えば銅め
っきで被覆する構造（複合金属板）とすることが好まし
い。この被覆は、絶縁樹脂との密着性向上のための粗化
処理を行う際にも有効に使用できる。[Table 1] Further, when such a highly elastic metal containing iron-nickel as a main component is used as the metal plate, since they have low thermal conductivity, the surface is coated with a member having high thermal conductivity, for example, copper plating. The structure (composite metal plate) is preferable. This coating can be effectively used also when performing a roughening treatment for improving the adhesion to the insulating resin.

【００１８】なお、これまで述べてきた高熱伝導性部材
は、一般に配線基板の絶縁材料として使用されるエポキ
シ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/
m・k）と比較して、熱伝導性の高い材料のことをいい、
Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくと
も１つ若しくはこれらを組み合わせた材料（熱伝導率：
数W/m・k以上）を用いるのが好ましい。The high heat conductive member described so far is a resin material (heat conductivity: 0.2 to 0.3 W // W) which is generally used as an insulating material for a wiring board.
m ・ k) is a material with higher thermal conductivity than
At least one of Al, silver, gold, conductive resin, copper, and solder, or a material combining these (thermal conductivity:
It is preferable to use several W / m · k or more).

【００１９】特に、その接続に少なくともはんだを用い
ると、電子部品の搭載工程（リフロー）を用いて形成す
ることができるので、プロセス工程の簡略化が可能であ
る。In particular, if at least solder is used for the connection, it can be formed by using the mounting process (reflow) of the electronic component, so that the process steps can be simplified.

【００２０】また、電子部品の搭載を考慮すると、電子
部品に金属（特に、Ａｌ、銀、金）の電極を形成してお
き、この電極と金属板をはんだ、導電性樹脂などで接続
する構成とすることが望ましい。場合によっては低コス
ト化のため、特に接続のためだけの金属電極を設けない
電子部品を、銀ペースト等の導線性樹脂や接着剤で接続
しても良い。ただし接着剤は、放熱性という観点では有
利ではない。In consideration of mounting electronic components, a metal (particularly, Al, silver, and gold) electrode is formed on the electronic component, and the electrode and the metal plate are connected by solder, conductive resin, or the like. Is desirable. In some cases, in order to reduce costs, electronic components not provided with metal electrodes only for connection may be connected with a conductive resin such as silver paste or an adhesive. However, the adhesive is not advantageous in terms of heat dissipation.

【００２１】さらに、これまで述べてきた導体層は、一
般的に多層配線板に使用されるステンレス、ニクロム、
タングステン、アルミニウムなどの箔でもよいが、好ま
しくは銅の箔である。Further, the conductor layers described so far are made of stainless steel, nichrome, which are generally used for multilayer wiring boards.
A foil such as tungsten or aluminum may be used, but a copper foil is preferable.

【００２２】また、放熱用ビアホールを形成する方法と
しては、ドリルやプラズマ、感光性材料を混練した樹脂
のフォトリソグラフィでも可能であるが、望ましくはレ
ーザによる加工である。レーザとして、高エネルギ出力
のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマ
レーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなど
を用いてい形成することが可能であるが、ＣＯ２レーザ
又は紫外線レーザで形成することが好ましい。特に、紫
外線レーザは、樹脂を炭化させることなく分解し、微小
径のビアホールを形成できる特徴を持っているので、高
熱導伝性部材と信号配線の不要なコンタクトを防止する
ことができる。また、ドリルを用いれば、製造コストを
下げることができる。As a method for forming the heat dissipation via hole, a drill, plasma, or photolithography of a resin in which a photosensitive material is kneaded can be used, but laser processing is preferable. As a laser, a high energy output CO 2 laser, an ultraviolet laser, a Xe laser, an excimer laser, a YAG laser, a YLF laser, an Ar laser, or the like can be used, but a CO 2 laser or an ultraviolet laser can be used. preferable. In particular, the ultraviolet laser has a feature that it can decompose a resin without carbonizing it and form a via hole having a minute diameter, so that unnecessary contact between the high heat conductive member and the signal wiring can be prevented. Moreover, if a drill is used, the manufacturing cost can be reduced.

【００２３】本発明に用いる配線形成法のめっきに、
銅、錫、はんだ、ニッケル、クロム、金、およびこれら
の複合材のいずれかを用いることも好ましい。For the plating of the wiring forming method used in the present invention,
It is also preferable to use any of copper, tin, solder, nickel, chromium, gold, and composite materials thereof.

【００２４】本発明に用いる放熱用ビアホールを介して
電子部品および基板の金属板を接続する方法は、金属め
っきにより接続する方法、導伝性物質（金属フィラを混
練した樹脂・接着剤、導伝性樹脂など）をビアホールに
塗布・充填する方法、またははんだを充填する方法など
である。The method of connecting the electronic component and the metal plate of the substrate through the heat dissipation via hole used in the present invention includes a method of connecting by metal plating, a conductive material (resin / adhesive mixed with metal filler, conductive material). Resin or the like) is applied and filled in the via hole, or a method of filling solder is used.

【００２５】[0025]

【発明の実施の形態】以下、本発明の実施例について詳
細に説明する。 ＜実施例１＞図１は、本発明に関わる電子装置に用いる
電子基板の製造フローを示す図である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below. <Embodiment 1> FIG. 1 is a diagram showing a manufacturing flow of an electronic substrate used in an electronic device according to the present invention.

【００２６】まず、本実施例により製造した電子基板の
一例を図１の工程（ｇ）で説明する。First, an example of the electronic substrate manufactured according to this embodiment will be described with reference to step (g) in FIG.

【００２７】本実施例による電子基板は、金属板１０１
（厚さ０．２ｍｍの４２アロイ）とその金属板１０１の
表面を覆っている粗化されためっき層１０２とを備えた
コア材である複合金属板１０３と、複合金属板１０３の
上に絶縁層であるエポキシ樹脂（８０μｍ厚程度）とそ
のエポキシ樹脂により積層接着された導体層である銅箔
（約１８μｍ厚）とエポキシ樹脂に開口されているビア
ホール１０７とで構成される配線層１０４と、放熱用ビ
アホール１０８（１１３）と、厚膜銅めっき１０９と、
ソルダレジスト１１４と、外部端子１１８（Ａｇ、Ａ
ｕ、あるいはアルミのいずれかであるが本実施例ではＡ
ｕ）を有する半導体部品１１５と、放熱用電極１１７
（Ａｕ）と、はんだ１１６とで構成されており、放熱用
ビアホール１１３に充填され複合金属板１０３と放熱用
電極１１７に接するように高熱導電性部材の一つである
はんだが形成されている。The electronic substrate according to this embodiment is the metal plate 101.
A composite metal plate 103 which is a core material including (42 alloy having a thickness of 0.2 mm) and a roughened plating layer 102 covering the surface of the metal plate 101, and insulation on the composite metal plate 103. A wiring layer 104 composed of an epoxy resin (about 80 μm thick) which is a layer, a copper foil (about 18 μm thick) which is a conductor layer laminated and adhered by the epoxy resin, and a via hole 107 opened in the epoxy resin; A heat dissipation via hole 108 (113), a thick film copper plating 109,
Solder resist 114 and external terminals 118 (Ag, A
Either u or aluminum, but in this embodiment A
u), a semiconductor component 115, and a heat dissipation electrode 117.
It is composed of (Au) and solder 116, and a solder, which is one of the high thermal conductive members, is formed so as to fill the heat dissipation via hole 113 and contact the composite metal plate 103 and the heat dissipation electrode 117.

【００２８】このように半導体部品の外部端子１１８以
外の領域に形成されている放熱用電極１１７と放熱用ビ
アホール１１３に充填されたはんだの2層からなる高熱
導伝性部材が半導体部品１０１から生じる熱を基板に拡
散させているので、電子基板の一部に熱がこもることが
無く、電子部品全体の放熱性を向上させることができ
る。As described above, a high heat conductive member composed of two layers of the heat radiating electrode 117 formed in the region other than the external terminal 118 of the semiconductor component and the solder filled in the heat radiating via hole 113 is generated from the semiconductor component 101. Since the heat is diffused in the substrate, the heat does not stay in a part of the electronic substrate, and the heat dissipation of the entire electronic component can be improved.

【００２９】次に、この電子基板の製造方法の一例につ
いて説明する。この製造方法は次の工程によりなされ
る。Next, an example of a method of manufacturing this electronic substrate will be described. This manufacturing method is performed by the following steps.

【００３０】工程（ａ）：金属板１０１として、厚さ
０．２ｍｍの４２アロイ（鉄−４２ｗｔ％ニッケル合
金）を用意する。この金属板１０１の４２アロイに対
し、銅めっき１０２を施して熱伝導性を向上させる。さ
らに、この銅めっき１０２の表面を粗化して複合金属板
１０３を形成する。Step (a): As the metal plate 101, 42 alloy (iron-42 wt% nickel alloy) having a thickness of 0.2 mm is prepared. Copper alloy 102 is applied to 42 alloy of the metal plate 101 to improve thermal conductivity. Further, the surface of the copper plating 102 is roughened to form the composite metal plate 103.

【００３１】工程（ｂ）：工程（ａ）の後、複合金属板
の片面に樹脂（８０μｍ厚程度）を塗布し、約１８μｍ
厚の銅箔１０４を積層して接着することによりメタルコ
ア基板１０５を形成する。ここで、プリプレグと銅箔を
積層すると安価ですむ。樹脂つき銅箔（ＲＣＦ；Resin
Coated Copper Foil）を使用すると、後の工程のレーザ
ー穴あけ性や基板完成後の耐電触性が良いので、微細化
対応に有利である。Step (b): After the step (a), a resin (about 80 μm thick) is applied on one surface of the composite metal plate to a thickness of about 18 μm.
A metal core substrate 105 is formed by laminating and adhering thick copper foils 104. It is cheaper to stack the prepreg and copper foil here. Copper foil with resin (RCF; Resin)
The use of Coated Copper Foil) is advantageous for the miniaturization because it has good laser drilling property in the later process and electric contact resistance after the substrate is completed.

【００３２】工程（ｃ）：工程（ｂ）の後、メタルコア
基板１０５の一部の銅箔１０６を除去し、次にＣＯ２レ
ーザの照射によりエポキシ樹脂を溶解、除去した後、複
合金属板１０３まで到達する放熱用ビアホール１０８
と、信号配線用のビアホール１０７を形成する。また、
ビアホールの形成はドリルで行っても良く、この場合に
は安価ですむ。Step (c): After the step (b), a part of the copper foil 106 of the metal core substrate 105 is removed, and then the epoxy resin is dissolved and removed by irradiation of a CO 2 laser. Heat dissipation via hole 108 to reach
Then, a via hole 107 for signal wiring is formed. Also,
The via holes may be formed by a drill, which is inexpensive in this case.

【００３３】工程（ｄ）：工程（ｃ）の後、過マンガン
酸カリウム法により樹脂残さの除去処理を施した後、薄
付け化学銅めっき、電気銅めっき液に順次投入すること
で厚膜銅めっき１０９を析出させ、ビアホール１０７お
よび放熱用ビアホール１０８を介して複合金属板１０３
の表面銅箔と導通せしめる。Step (d): After the step (c), a resin residue is removed by the potassium permanganate method, and then a thin chemical copper plating and an electrolytic copper plating solution are sequentially added to the thick film copper. The plating 109 is deposited, and the composite metal plate 103 is inserted through the via hole 107 and the heat dissipation via hole 108.
Conduct electrical contact with the surface copper foil.

【００３４】工程（ｅ）：工程（ｄ）の後、表面銅箔の
配線およびランド部となる箇所にエッチングレジスト１
１０をラミネートし、塩化第二鉄を用いたエッチングに
より配線層１１１を形成する。Step (e): After the step (d), the etching resist 1 is formed on the wirings and lands of the surface copper foil.
10 is laminated and the wiring layer 111 is formed by etching using ferric chloride.

【００３５】工程（ｆ）：以上の工程（ｂ）〜（ｅ）を
繰り返して多層配線層１１１を形成する。多層配線層を
形成した後、基板側配線の端子となる電極１１２及び放
熱用ビアホール１１３を形成する。Step (f): The above steps (b) to (e) are repeated to form the multilayer wiring layer 111. After forming the multi-layered wiring layer, the electrode 112 that serves as a terminal of the board-side wiring and the heat dissipation via hole 113 are formed.

【００３６】工程（ｇ）：電極１１２（基板側端子）お
よび放熱用ビアホール１１３が形成されている領域を除
く領域にソルダレジスト１１４をラミネートすることに
より、半導体部品１１５の外部端子１１８（素子自体の
金メッキされた外部端子若しくは素子自体の端子から再
配線された金メッキ再配線端子）と接続される基板側配
線の電極（端子）１１２を形成する。その後、半導体部
品１１５の外部端子以外の表面に形成された外部端子１
１８とは絶縁されている放熱用電極１１７を半導体部品
に形成する。次に、放熱用電極１１７と複合金属板１０
３の間の放熱用ビアホール１１３にはんだをソルダレジ
ストより若干高く充填するとともに、外部端子１１８と
電極１１２の間にはんだを印刷形成する。Step (g): Solder resist 114 is laminated on a region other than the regions where electrodes 112 (terminals on the substrate side) and heat-dissipating via holes 113 are formed, so that external terminals 118 (of the device itself) of semiconductor component 115 are laminated. An electrode (terminal) 112 of the wiring on the substrate is formed, which is connected to a gold-plated external terminal or a gold-plated rewiring terminal that is rewired from the terminal of the element itself. After that, the external terminal 1 formed on the surface of the semiconductor component 115 other than the external terminal 1
A heat-radiating electrode 117 insulated from 18 is formed on the semiconductor component. Next, the heat dissipation electrode 117 and the composite metal plate 10
The heat-dissipating via holes 113 between 3 are filled with solder slightly higher than the solder resist, and the solder is printed between the external terminals 118 and the electrodes 112.

【００３７】その後、半導体部品を載置し、リフローす
ることにより半導体部品１１５を基板にはんだ接続す
る。Thereafter, the semiconductor component is placed and reflowed to solder-connect the semiconductor component 115 to the substrate.

【００３８】本実施例の製造方法によれば、放熱用電極
１１７と複合金属板１０３の接続にはんだを用いている
ので、外部端子１１８と電極１１２との接続に用いるリ
フロー工程で放熱用電極１１７と複合金属板１０３を接
続できるようになり工程数の増加を抑制することができ
る。According to the manufacturing method of this embodiment, since solder is used to connect the heat dissipation electrode 117 and the composite metal plate 103, the heat dissipation electrode 117 is used in the reflow process used to connect the external terminal 118 and the electrode 112. Thus, the composite metal plate 103 can be connected, and an increase in the number of steps can be suppressed.

【００３９】また、高熱導伝性部材を２層で形成してい
るので、下層の高熱導伝性部材の高さを調整することが
できる。外部端子１１８と放熱用電極１１７の高さをほ
ぼ同じ高さにすることができるので、リフローの条件を
ほぼ一致させることができる。Further, since the high heat conductive member is formed in two layers, the height of the lower layer high heat conductive member can be adjusted. Since the height of the external terminal 118 and the height of the heat dissipation electrode 117 can be made substantially the same, the reflow conditions can be made substantially the same.

【００４０】また、金属板の表面に金属板（４２アロ
イ）よりも高熱導伝性材料である銅の膜を形成している
ので、高い放熱性を確保できている。また、放熱性の確
保を銅膜で行ない、金属板で熱膨張係数の制御を行って
いるので、基板と電子部品の熱膨張率差に起因する接続
不良や電子部品の破壊を抑制することができる。また、
金属板に高剛性で弾性率の高い材料を用いているので、
コア基板の薄化によるスルーホール密度の低下を防止す
ることができるとともに、製造上の優れたハンドリング
特性が得られる。Since a copper film, which is a material having a higher heat conductivity than the metal plate (42 alloy), is formed on the surface of the metal plate, high heat dissipation can be ensured. In addition, since the heat dissipation is ensured by the copper film and the coefficient of thermal expansion is controlled by the metal plate, it is possible to suppress the connection failure and the destruction of the electronic component due to the difference in the thermal expansion coefficient between the substrate and the electronic component. it can. Also,
Because a material with high rigidity and high elastic modulus is used for the metal plate,
It is possible to prevent a decrease in through hole density due to the thinning of the core substrate, and obtain excellent handling characteristics in manufacturing.

【００４１】なお、上述の金属板に、少なくともニッケ
ル、クロム、コバルト、アルミニウムのいずれかを含む
鉄系合金、あるいは該鉄系合金に銅クラッドを施した鉄
系複合材、タングステン、銅、モリブデン、タンタル、
ニッケル、アルミニウムなどを用いると、高熱伝導性と
高剛性を備えることができるようになる。例えば表１に
示すように、銅やアルミニウムを用いると、安価に製造
できるだけでなく、熱伝導率も高いので、放熱性が良
い。また、メイン基板をアルミナやガラセラ等のセラミ
ックを用いた基板とする場合には、高弾性率のインバー
（鉄−３６ｗｔ％ニッケル合金）や４２アロイ（鉄−４
２ｗｔ％ニッケル合金）は熱膨張係数が低いので、これ
らを使用したメタルコアインタポーザを使用することに
より、インタポーザとメイン基板の熱膨張率差を小さく
して、はんだ接続信頼性を向上することができる。特に
インバーや４２アロイのような鉄−ニッケルを主成分と
する合金は、それらの組成を変化させることにより、メ
イン基板の種類に応じた熱膨張率のインタポーザとする
ことが可能であり、メイン基板とインタポーザ間のはん
だ接続信頼性を向上することができる。An iron-based alloy containing at least one of nickel, chromium, cobalt, and aluminum on the above-mentioned metal plate, or an iron-based composite material obtained by copper-cladding the iron-based alloy, tungsten, copper, molybdenum, tantalum,
By using nickel, aluminum or the like, it becomes possible to provide high thermal conductivity and high rigidity. For example, as shown in Table 1, when copper or aluminum is used, not only can it be manufactured at low cost, but also the thermal conductivity is high, so that the heat dissipation is good. When the main substrate is made of a ceramic such as alumina or glass ceramic, Invar (iron-36 wt% nickel alloy) or 42 alloy (iron-4) having a high elastic modulus is used.
Since the 2 wt% nickel alloy) has a low coefficient of thermal expansion, it is possible to reduce the difference in the coefficient of thermal expansion between the interposer and the main board by using the metal core interposer using them, and improve the solder connection reliability. In particular, alloys containing iron-nickel as a main component, such as Invar and 42 alloy, can be used as an interposer having a coefficient of thermal expansion according to the type of the main substrate by changing the composition thereof. The reliability of solder connection between the interposer and the interposer can be improved.

【００４２】また、このような鉄−ニッケルを主成分と
する高弾性金属を前記金属板として用いる場合には、こ
れらは熱伝導率が低いので、表面を熱伝導性が高い部
材、例えば銅めっきで被覆する構造（複合金属板）とす
ることが好ましい。この被覆は、絶縁樹脂との密着性向
上のための粗化処理を行う際にも有効に使用できる。Further, when such a highly elastic metal containing iron-nickel as a main component is used as the metal plate, since they have a low thermal conductivity, the surface thereof has a high thermal conductivity, for example, copper plating. It is preferable that the structure (composite metal plate) is covered with. This coating can be effectively used also when performing a roughening treatment for improving the adhesion to the insulating resin.

【００４３】なお、これまで述べてきた高熱伝導性部材
は、一般に配線基板の絶縁材料として使用されるエポキ
シ・ポリイミドなどの樹脂材料（熱伝導率：0.2〜0.3W/
m・k）と比較して、熱伝導性の高い材料のことをいい、
Ａｌ、銀、金、導電性樹脂、銅、及びはんだの少なくと
も１つ若しくはこれらを組み合わせた材料（熱伝導率：
数W/m・k以上）を用いるのが好ましい。The high heat conductive member described so far is a resin material (heat conductivity: 0.2 to 0.3 W /
m ・ k) is a material with higher thermal conductivity than
At least one of Al, silver, gold, conductive resin, copper, and solder, or a material combining these (thermal conductivity:
It is preferable to use several W / m · k or more).

【００４４】特に、その接続にはんだを用いると電子部
品の搭載工程（リフロー）を用いて形成することができ
るので、プロセス工程の簡略化が可能である。In particular, when solder is used for the connection, it can be formed by the mounting process (reflow) of the electronic component, so that the process steps can be simplified.

【００４５】また、電子部品との搭載を考慮すると、電
子部品に金属（特に、Ａｌ、銀、金）の電極を形成して
おき、この電極と金属板をはんだ、導電性樹脂などで接
続する構成とすることが望ましい。In consideration of mounting on electronic parts, electrodes of metal (in particular, Al, silver, and gold) are formed on the electronic parts, and the electrodes and the metal plate are connected by solder, conductive resin, or the like. It is desirable to have a configuration.

【００４６】さらに、これまで述べてきた導体層は、一
般的に多層配線板に使用されるステンレス、ニクロム、
タングステン、アルミニウムなどの箔でもよいが、好ま
しくは銅の箔である。Further, the conductor layers described so far are made of stainless steel, nichrome, which are generally used for multilayer wiring boards.
A foil such as tungsten or aluminum may be used, but a copper foil is preferable.

【００４７】また、放熱用ビアホールを形成する方法と
しては、ドリルやプラズマ、感光性材料を混練した樹脂
のフォトリソグラフィでも可能であるが、望ましくはレ
ーザによる加工である。レーザとして、高エネルギ出力
のＣＯ２レーザ、紫外線レーザ、Ｘｅレーザ、エキシマ
レーザ、ＹＡＧレーザ、ＹＬＦレーザ、Ａｒレーザなど
を用いてい形成することが可能であるが、ＣＯ２レーザ
又は紫外線レーザで形成することが好ましい。特に、紫
外線レーザは、樹脂を炭化させることなく分解し、微小
径のビアホールを形成できる特徴を持っているので、高
熱導伝性部材と信号配線の不要なコンタクトを防止する
ことができる。放熱用ビアホールの形成は、複数の絶縁
層および配線層を一括で行うことも可能である。すなわ
ち基板表面から複合金属板１０３まで到達するざぐり加
工１１３を工程（ｆ）で行い、工程（ｃ）のざぐり加工
１０８を省略することができるため、工程数削減による
低コスト化が可能である。このときの放熱用ビアホール
端面の構造を図４５（ｂ）に、図１記載の工程による放
熱用ビアホール端面の構造を図４５（ａ）に示す。As a method of forming the heat dissipation via hole, photolithography of a resin in which a drill, plasma, or a photosensitive material is kneaded can be used, but laser processing is preferable. As a laser, a high energy output CO 2 laser, an ultraviolet laser, a Xe laser, an excimer laser, a YAG laser, a YLF laser, an Ar laser, or the like can be used, but a CO 2 laser or an ultraviolet laser can be used. preferable. In particular, the ultraviolet laser has a feature that it can decompose a resin without carbonizing it and form a via hole having a minute diameter, so that unnecessary contact between the high heat conductive member and the signal wiring can be prevented. The heat dissipation via hole can be formed by collectively forming a plurality of insulating layers and wiring layers. That is, since the counterbore processing 113 that reaches the composite metal plate 103 from the substrate surface can be performed in the step (f) and the counterbore processing 108 in the step (c) can be omitted, it is possible to reduce the cost by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a).

【００４８】本発明に用いる配線形成法のめっきに、
銅、錫、はんだ、ニッケル、クロム、金、およびこれら
の複合材のいずれかを用いることも好ましい。For the plating of the wiring forming method used in the present invention,
It is also preferable to use any of copper, tin, solder, nickel, chromium, gold, and composite materials thereof.

【００４９】本発明に用いる放熱用ビアホールを介して
電子部品および基板の金属板を接続する方法は、金属め
っきにより接続する方法、導伝性物質（金属フィラを混
練した樹脂・接着剤、導伝性樹脂など）をビアホールに
塗布・充填する方法、またははんだを充填する方法など
である。 ＜実施例２＞実施例２を電子基板の構造断面図である図
２を用いて説明する。The method of connecting the electronic component and the metal plate of the substrate through the heat-dissipating via hole used in the present invention includes a method of connecting by metal plating, a conductive material (resin / adhesive mixed with metal filler, conductive material). Resin or the like) is applied and filled in the via hole, or a method of filling solder is used. Example 2 Example 2 will be described with reference to FIG. 2, which is a structural cross-sectional view of an electronic substrate.

【００５０】多層配線層２０１が複合金属板の両面に積
層されていること以外は、実施例１と同様の構造であ
る。The structure is the same as that of the first embodiment except that the multilayer wiring layer 201 is laminated on both surfaces of the composite metal plate.

【００５１】この構造は、実施例１の工程（ｂ）の前
に、基板の反対側の面に放熱用ビアホールの形成を除い
て（ｂ）〜（ｆ）の工程を順に実施し、基板の反転を行
って（ｂ）〜（ｇ）を実施する。In this structure, prior to the step (b) of Example 1, steps (b) to (f) are sequentially performed except for the formation of a heat dissipation via hole on the opposite surface of the substrate, and Inversion is carried out to carry out (b) to (g).

【００５２】この実施例の構造は、メタルコア基板の表
裏の構成が近くなるので、コア材を中心として表裏の熱
膨張係数が近くなるため、バイメタル効果による基板の
反りが少さくなる。本実施例によれば、実施例１よりも
半導体部品の外部端子と電子基板の電極との間の接続信
頼性を高めることができる。また、基板のコア材を薄く
することが可能となるため、基板の軽量化、低コスト化
が可能となる。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３＞実施例３について電子基板の製造フローを
示す図３を用いて説明する。In the structure of this embodiment, since the front and back surfaces of the metal core substrate are close to each other, the thermal expansion coefficients of the front and back surfaces around the core material are close to each other, so that the warpage of the substrate due to the bimetal effect is reduced. According to the present embodiment, the connection reliability between the external terminal of the semiconductor component and the electrode of the electronic substrate can be improved as compared with the first embodiment. Moreover, since the core material of the substrate can be made thin, the weight and cost of the substrate can be reduced. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Embodiment 3> Embodiment 3 will be described with reference to FIG. 3 showing a flow of manufacturing an electronic substrate.

【００５３】（１文削除）(Delete one sentence)

【００５４】実施例３の構造で、実施例２の構造と異な
るのは、複合金属板３０５の一部に窓３０３があり、そ
の窓を用いて形成されている銅めっきされたスルーホー
ル３１２により他方の面に形成されている配線層と接続
されている点である。The structure of the third embodiment differs from the structure of the second embodiment in that a window 303 is formed in a part of the composite metal plate 305, and a copper-plated through hole 312 formed using the window 303 is used. The point is that it is connected to the wiring layer formed on the other surface.

【００５５】（削除）図３の（ａ）〜（ｈ）を用いてこ
の構成を製造することが可能な製造方法について説明す
る。(Deleted) A manufacturing method capable of manufacturing this structure will be described with reference to FIGS.

【００５６】工程（ａ）：金属板３０１として厚さ０．
１ｍｍの４２アロイを用意する。次に、金属板の両面に
エッチングレジスト３０２をラミネートし、両面より露
光・現像することにより、窓３０３を形成する箇所のレ
ジストを除去する。さらに、塩化第二鉄溶液を用いたエ
ッチングにより金属板に窓３０３を形成する。この窓と
しては、０．２ｍｍ2を０．４ｍｍ間隔に、必要な箇所
に並べて配置する。Step (a): The metal plate 301 has a thickness of 0.
Prepare 1 mm of 42 alloy. Next, etching resists 302 are laminated on both surfaces of the metal plate, and exposed and developed from both surfaces to remove the resist at the portions where the windows 303 are formed. Further, the window 303 is formed in the metal plate by etching using a ferric chloride solution. As this window, 0.2 mm 2 is arranged at 0.4 mm intervals and arranged at necessary positions.

【００５７】工程（ｂ）：金属板に対して銅めっき３０
４を施すことにより電気伝導性の向上させて複合金属板
を形成する。この形成後、銅めっきの表面を粗化する。Step (b): Copper plating 30 on metal plate
By applying No. 4, the electrical conductivity is improved and the composite metal plate is formed. After this formation, the surface of the copper plating is roughened.

【００５８】工程（ｃ）：複合金属板の両面に樹脂付き
銅箔３０６もしくは樹脂プリプレグと銅箔を個別にを積
層接着し、メタルコア基板３０７とする。Step (c): A resin-coated copper foil 306 or a resin prepreg and a copper foil are separately laminated and adhered to both surfaces of the composite metal plate to form a metal core substrate 307.

【００５９】工程（ｄ）：複合金属板３０１の窓３０３
および窓ではない領域の一部の表面銅箔３０８を除去し
た後、ＣＯ２レーザを照射してエポキシ樹脂を溶解・除
去することにより、窓を貫通するスルーホール３０９、
複合金属板を底とするビアホール３１０および放熱用ビ
アホール３１１を形成する。Step (d): Window 303 of composite metal plate 301
And after removing a part of the surface copper foil 308 in a region other than the window, a through hole 309 penetrating the window is obtained by irradiating a CO 2 laser to dissolve and remove the epoxy resin.
A via hole 310 having a bottom of the composite metal plate and a heat radiating via hole 311 are formed.

【００６０】工程（ｅ）：過マンガン酸カリウム法によ
り樹脂残さの除去処理を施した後、薄付け化学銅めっ
き、電気銅めっき液に順次投入することで厚膜銅めっき
３１２を析出させ、スルーホール３０９を介して基板表
裏の銅箔間、ビアホール３１０および放熱用ビアホール
３１１を介して複合金属板と最上面の銅箔との間を導通
せしめる。Step (e): After the resin residue is removed by the potassium permanganate method, the thin film copper plating 312 is deposited by sequentially adding it to thin chemical copper plating and electrolytic copper plating solution, and then through. Conduction is provided between the copper foils on the front and back of the substrate via the hole 309, and between the composite metal plate and the copper foil on the uppermost surface via the via hole 310 and the heat dissipation via hole 311.

【００６１】工程（ｆ）：基板側配線の電極及びランド
部となる箇所にエッチングレジスト３１３をラミネート
し、塩化第二鉄を用いたエッチングにより多層配線層３
１４の１層目の配線を形成する。Step (f): A multilayer wiring layer 3 is formed by laminating an etching resist 313 on the electrodes and lands of the wiring on the substrate and by etching with ferric chloride.
The wiring of the first layer 14 is formed.

【００６２】工程（ｇ）：（ｃ）〜（ｅ）の工程を繰り
返して多層化した多層配線層３１４を構成する。Step (g): The steps (c) to (e) are repeated to form a multilayer wiring layer 314.

【００６３】工程（ｈ）：基板の配線電極（端子）３０
８と放熱用ビアホールに充填した銅めっき３１９を除く
領域にソルダレジスト３１５を製膜する。Step (h): Wiring electrode (terminal) 30 on the substrate
8 and a solder resist 315 is formed in a region excluding the copper plating 319 filling the heat dissipation via holes.

【００６４】次に、半導体部品に外部端子と同じ高さに
放熱用電極３１７を形成する。最後に、半導体部品３１
６の外部端子３１８と基板側配線の電極（端子）３０
８、半導体部品３１６の放熱用電極３１７と銅めっき３
０４とを、はんだを用いて接続する。Next, the heat dissipation electrode 317 is formed on the semiconductor component at the same height as the external terminal. Finally, the semiconductor component 31
6, the external terminal 318 of FIG.
8. Semiconductor component 316 heat dissipation electrode 317 and copper plating 3
04 and 04 are connected using solder.

【００６５】本実施例の構造によれば、実施例２よりも
表裏の配線の接続の自由度を上げることができるため、
配線パターンの設計自由度が増し、またより高性能、多
機能な電子部品を搭載することが可能となる。実施例１
にも記載のとおり、放熱用ビアホールの形成を複数の絶
縁層および配線層を一括で行えば、図１の工程（ｃ）の
ざぐり加工１０８を省略することができるため、工程数
削減による低コスト化が可能である。このときの放熱用
ビアホール端面の構造を図４５（ｂ）に、図１記載の工
程による放熱用ビアホール端面の構造を図４５（ａ）に
示す。 ＜実施例４＞実施例４を、電子基板の構造断面図である
図４を用いて説明する。According to the structure of this embodiment, the degree of freedom in connecting the front and back wirings can be increased more than that of the second embodiment.
The degree of freedom in designing the wiring pattern is increased, and it becomes possible to mount electronic parts with higher performance and more functions. Example 1
As described above, if the heat-dissipating via hole is formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted. Is possible. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Fourth Embodiment> A fourth embodiment will be described with reference to FIG. 4, which is a structural cross-sectional view of an electronic substrate.

【００６６】実施例４と実施例３の構成上の相違点は、
実施例３では１つの放熱用ビアホール３１１に高熱導伝
性部材が充填されていたのに対して、実施例４では２つ
の放熱用ビアホール部４０１、４０２を設け、はんだを
充填している。The difference in structure between the fourth embodiment and the third embodiment is that
In the third embodiment, one heat-dissipating via hole 311 is filled with the high heat conductive member, whereas in the fourth embodiment, two heat-dissipating via hole portions 401 and 402 are provided and filled with solder.

【００６７】また、本実施例の構造は、実施例３の工程
（ｃ）（ｄ）における放熱用ビアホールの形成個所を別
のマスクを用いて複数個に分割して行うことにより、実
施例３の工程を用いて製造することができる。Further, the structure of this embodiment is such that the heat dissipation via holes formed in the steps (c) and (d) of the third embodiment are divided into a plurality of parts by using another mask, so that the structure of the third embodiment is improved. Can be manufactured using the process of.

【００６８】本実施例の構造によれば、個々の放熱用ビ
アホールの大きさを小さくすることにより、その形成方
法が容易になるため、低コスト化が可能となる。また、
放熱パスに使用して、配線等に使用できなくなるスペー
スを小さくすることができるため、基板スペースを効率
よく使用することができ、また配線設計ルールを緩和す
ることができる。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例５＞実施例５を、電子基板の構造断面図である
図５を用いて説明する。According to the structure of this embodiment, by reducing the size of each heat dissipation via hole, the method of forming the via hole can be facilitated, and the cost can be reduced. Also,
Since it can be used as a heat dissipation path to reduce the space that cannot be used for wiring, etc., the board space can be used efficiently and the wiring design rule can be relaxed. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
5 (b) shows the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 (a). <Fifth Embodiment> A fifth embodiment will be described with reference to FIG. 5, which is a structural cross-sectional view of an electronic substrate.

【００６９】実施例１の構造と異なるのは、図１の放熱
用電極１１７の下方のはんだの層をはんだではなく銅め
っきが充填されており、その銅めっきと放熱用電極がは
んだで接続される点である。The difference from the structure of the first embodiment is that the solder layer below the heat dissipation electrode 117 of FIG. 1 is filled with copper plating instead of solder, and the copper plating and the heat dissipation electrode are connected by solder. That is the point.

【００７０】この構造は次の工程により製造される。 工程（ａ）〜工程（ｆ）：実施例１と同様。 工程（ｇ）：実施例１の工程（ｇ）では、放熱用ビアホ
ールをはんだで充填しているが、本実施例では、はんだ
を充填するのではなく銅めっきで充填し、充填後基板表
面を研磨により平坦化させる。This structure is manufactured by the following steps. Steps (a) to (f): The same as in Example 1. Step (g): In step (g) of Example 1, the heat dissipation via holes are filled with solder, but in the present example, instead of filling the solder, copper plating is used to fill the substrate surface after filling. It is made flat by polishing.

【００７１】上述の工程の後、基板側配線の電極（端
子）および銅めっきを除く領域にソルダレジスト５１５
をラミネートする。その後、半導体部品を仮置した後、
半導体部品５１６の外部端子５１９とメタルコア基板の
電極５１２、半導体部品５１６の放熱用電極５１８と充
填した銅を、はんだ５１７で接続する。After the above steps, the solder resist 515 is formed on the area of the substrate side wiring except the electrodes (terminals) and the copper plating.
Laminate. After that, after temporarily placing the semiconductor parts,
The external terminal 519 of the semiconductor component 516, the electrode 512 of the metal core substrate, the heat radiation electrode 518 of the semiconductor component 516, and the filled copper are connected by the solder 517.

【００７２】本実施例の構造によれば、放熱用ビアホー
ルを熱導伝性の高い銅で充填しているので、電子基板の
放熱特性を向上させることができる。また、絶縁層高さ
と放熱用ビアホール高さをほぼ一致させておくことによ
り、はんだ接続性を良くし、またはんだボイドの発生率
を低下することができる。According to the structure of this embodiment, since the heat dissipation via hole is filled with copper having high heat conductivity, the heat dissipation characteristic of the electronic substrate can be improved. Further, by making the height of the insulating layer and the height of the heat dissipation via holes substantially the same, it is possible to improve the solder connectivity and reduce the occurrence rate of voids.

【００７３】また、充填した銅をはんだで接続している
ので、半導体部品５１６の外部端子５１９と電極５１２
との接続を行うリフロー工程で、放熱用電極５１８との
接続も行うことができるので、製造コストを抑えること
ができる。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例６＞実施例６を、電子基板の構造断面図である
図６を用いて説明する。Further, since the filled copper is connected by the solder, the external terminal 519 of the semiconductor component 516 and the electrode 512 are connected.
Since the connection with the heat dissipation electrode 518 can also be performed in the reflow step of connecting with, the manufacturing cost can be suppressed. As described in Example 1, if a heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once,
Since the counterbore processing 108 of the step (c) of FIG. 1 can be omitted, the cost can be reduced by reducing the number of steps. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Sixth Embodiment> A sixth embodiment will be described with reference to FIG. 6, which is a structural cross-sectional view of an electronic substrate.

【００７４】実施例６は、積層配線層を複合金属板の他
方の面にも積層したこと以外は、実施例５と同様の構造
である。The sixth embodiment has the same structure as the fifth embodiment except that the laminated wiring layer is also laminated on the other surface of the composite metal plate.

【００７５】この実施例の構造は、実施例５の工程
（ｂ）の前に、基板の反対側の面に放熱用ビアホールの
形成を除いて（ｂ）〜（ｆ）の工程を順に実施した後、
基板を反転することで製造することができる。In the structure of this embodiment, before the step (b) of the fifth embodiment, steps (b) to (f) are sequentially carried out except that the heat dissipation via hole is not formed on the surface opposite to the substrate. rear,
It can be manufactured by inverting the substrate.

【００７６】この実施例の構造によれば、メタルコア基
板の表裏の材料構成が近くなるので、コア材を中心とし
て表裏の熱膨張係数が近似することになる。従って、基
板の反りを抑制でき、半導体部品の外部端子５１９と基
板側配線の電極５１２との間の接続信頼性を高めること
ができる。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例７＞実施例７を、電子基板の構造断面図である
図７を用いて説明する。According to the structure of this embodiment, the material composition of the front and back surfaces of the metal core substrate is close to each other, so that the thermal expansion coefficients of the front and back surfaces are approximated with the core material as the center. Therefore, the warp of the substrate can be suppressed, and the connection reliability between the external terminal 519 of the semiconductor component and the electrode 512 of the substrate side wiring can be improved. As described in Example 1, if a heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once,
Since the counterbore processing 108 of the step (c) of FIG. 1 can be omitted, the cost can be reduced by reducing the number of steps. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Example 7> Example 7 will be described with reference to FIG. 7, which is a structural cross-sectional view of an electronic substrate.

【００７７】実施例７の構造は、金属板の上下の配線構
造体を金属板に設けた窓を貫通するビアホール７０１が
設けられていること以外は、実施例６と同様である。な
お、スルーホール７０１の形成は実施例３の工程を用い
る。The structure of the seventh embodiment is the same as that of the sixth embodiment except that a via hole 701 is provided which penetrates a window in which wiring structures above and below the metal plate are provided in the metal plate. The formation of the through hole 701 uses the process of the third embodiment.

【００７８】実施例７の構造によれば、実施例６の構造
に比べ、上下の配線層を接続するビアホールを高密度化
することができるため、基板の配線密度を向上すること
ができる。 （一文削除）According to the structure of the seventh embodiment, the density of via holes connecting the upper and lower wiring layers can be increased as compared with the structure of the sixth embodiment, so that the wiring density of the substrate can be improved. (Delete one sentence)

【００７９】この構造は実施例６の工程（ａ）の前に、
実施例３の工程（ａ）を実施することで製造可能であ
る。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例８＞実施例８を、電子基板の構造断面図である
図８を用いて説明する。This structure was formed before the step (a) in Example 6
It can be manufactured by carrying out the step (a) of Example 3. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole according to the process shown in FIG. <Embodiment 8> Embodiment 8 will be described with reference to FIG. 8 which is a structural cross-sectional view of an electronic substrate.

【００８０】実施例８の構造で実施例７の構造と異なる
のは、複合金属板に接続された放熱用ビアホール８０１
が複数に分割され、そのビアホールに銅めっきが充填さ
れ、その銅めっきがはんだを介して半導体部品の放熱用
電極と接続されている点である。The structure of the eighth embodiment differs from the structure of the seventh embodiment in that a heat dissipation via hole 801 connected to the composite metal plate is used.
Is divided into a plurality of parts, the via hole is filled with copper plating, and the copper plating is connected to the heat dissipation electrode of the semiconductor component via solder.

【００８１】この構造は、実施例６の工程（ｂ）〜
（ｇ）における絶縁層と導体層の除去パターンを変更す
ることにより製造可能である。This structure corresponds to the steps (b) to (6) in Example 6.
It can be manufactured by changing the removal pattern of the insulating layer and the conductor layer in (g).

【００８２】実施例８の構造によれば、実施例７と比較
して、配線を施すことが可能なスペースを増やすことが
可能で、基板の小面積化や配線設計ルールの緩和が可能
である。また、放熱ビア部形成コストも下げることがで
きる。実施例１にも記載のとおり、放熱用ビアホールの
形成を複数の絶縁層および配線層を一括で行えば、図１
の工程（ｃ）のざぐり加工１０８を省略することができ
るため、工程数削減による低コスト化が可能である。こ
のときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例９＞実施例９を、電子基板の構造断面図である
図９を用いて説明する。According to the structure of the eighth embodiment, as compared with the seventh embodiment, it is possible to increase the space where wiring can be provided, and it is possible to reduce the area of the substrate and relax the wiring design rule. . Also, the cost for forming the heat dissipation via portion can be reduced. As described in Example 1, if a heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once, the structure shown in FIG.
Since the counterbore processing 108 in the step (c) can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole by the process described in FIG. <Embodiment 9> Embodiment 9 will be described with reference to FIG. 9 which is a structural cross-sectional view of an electronic substrate.

【００８３】実施例９の構造で実施例８の構造と異なる
のは、ビアホール８０１を配線層の最上層から複合金属
板までではなく、配線層の第1層目のビアホールが形成
されていた領域に第１層目の配線層を形成している点、
ビアホール８０１の第２層目から最上層までが銅めっき
９０２で充填されているビアホール９０１としている点
である。The structure of the ninth embodiment differs from that of the eighth embodiment in that the via hole 801 is not formed from the uppermost layer of the wiring layer to the composite metal plate, but in the region where the first layer via hole of the wiring layer is formed. The point that the first wiring layer is formed in
The second layer to the uppermost layer of the via hole 801 is the via hole 901 filled with the copper plating 902.

【００８４】実施例９の構造では、放熱用ビアホール部
における熱伝導性が実施例８に比べて若干劣るが、ビア
ホール穴あけの工程を１回省略できるので、低コスト化
が可能である。 ＜実施例１０＞実施例１０を、電子基板の構造断面図で
ある図１０を用いて説明する。In the structure of the ninth embodiment, the thermal conductivity in the heat dissipation via hole portion is slightly inferior to that of the eighth embodiment, but the cost of the via hole drilling process can be reduced because the step of drilling the via hole can be omitted once. <Example 10> Example 10 will be described with reference to FIG. 10, which is a structural cross-sectional view of an electronic substrate.

【００８５】実施例１０の構造で実施例７と異なるの
は、配線層の第２層目の放熱用ビアホールを複数個に分
けて設け、内部を銅めっき１００２で充填する点と、２
箇所の放熱用電極を共通のはんだで半導体部品に接続し
ている点である。The structure of the tenth embodiment differs from that of the seventh embodiment in that the second layer of heat dissipation via holes of the wiring layer are separately provided and the inside is filled with copper plating 1002.
This is that the heat-radiating electrodes at some points are connected to the semiconductor component by common solder.

【００８６】実施例１０の構造によれば、放熱用ビアホ
ール部における熱伝導性向上により半導体部品駆動時の
熱をさらに効率よく拡散することができる。According to the structure of the tenth embodiment, the heat conductivity in the heat dissipation via hole portion is improved, so that the heat when driving the semiconductor component can be diffused more efficiently.

【００８７】また、この構造もビアホールのパターンを
変化させることで、実施例７の製造方法により製造する
ことができる。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例１１＞実施例１１を、電子基板の構造断面図で
ある図１１を用いて説明する。Also, this structure can be manufactured by the manufacturing method of the seventh embodiment by changing the pattern of the via hole. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Embodiment 11> Embodiment 11 will be described with reference to FIG. 11, which is a structural cross-sectional view of an electronic substrate.

【００８８】実施例１１の構造は、半導体部品の外部端
子をバンプ型端子１１０２にしている点、そのバンプ型
端子１１０２と接続されている基板の電極をバンプ型電
極１１０３にしている点、放熱用電極を放熱用バンプ型
電極１１０５にしている点、放熱用ビアホールに充填さ
れた銅めっきの上にバンプ型端子１１０６が形成されて
いる点、バンプ型端子１１０２とバンプ型電極１１０３
とが異方性導電樹脂により電気的に接続されている点、
及び放熱用バンプ型電極１１０５とバンプ型端子１１０
３と異方性導電樹脂により電気的に接続されている点以
外は実施例７と同様である。The structure of Example 11 is such that the external terminal of the semiconductor component is the bump type terminal 1102, the electrode of the substrate connected to the bump type terminal 1102 is the bump type electrode 1103, and heat dissipation is performed. The electrode is a heat radiation bump type electrode 1105, the bump type terminal 1106 is formed on the copper plating filled in the heat radiation via hole, the bump type terminal 1102 and the bump type electrode 1103.
And are electrically connected by an anisotropic conductive resin,
And a bump type electrode 1105 for heat dissipation and a bump type terminal 110.
Example 7 is the same as Example 7 except that it is electrically connected to No. 3 by an anisotropic conductive resin.

【００８９】より具体的には、実施例５の工程（ａ）〜
（ｆ）を実施することにより、積層配線層を形成した
後、銅めっきを放熱用ビアホールに施して配線層の最上
層と近接する高さにそろえる。電極及びビアホールを除
く領域にソルダレジストを製膜する。次に基板の配線端
子にバンプ型電極１１０３を、放熱用ビアホールに充填
した銅めっき上にバンプ型端子１１０６を形成する。半
導体部品の外部端子として、バンプ型端子１１０２、１
１０５を形成する。これら形成したバンプ型の端子（電
極）１１０２と１１０３の間、端子（電極）１１０５と
１１０６の間に異方性導電樹脂を挟み込み、熱圧着する
ことにより接続する。More specifically, steps (a) to (5) of Example 5 are repeated.
By carrying out (f), after forming the laminated wiring layer, copper plating is applied to the heat radiating via hole so that the height is close to the uppermost layer of the wiring layer. A solder resist is formed on the area excluding the electrodes and via holes. Next, bump type electrodes 1103 are formed on the wiring terminals of the substrate, and bump type terminals 1106 are formed on the copper plating filled in the heat dissipation via holes. Bump type terminals 1102, 1 are used as external terminals of semiconductor parts.
Form 105. Anisotropic conductive resin is sandwiched between the formed bump-type terminals (electrodes) 1102 and 1103, and between the terminals (electrodes) 1105 and 1106, and thermocompression bonding is performed for connection.

【００９０】本実施例の構造によれば、はんだを用いる
接続工程よりも低温で載置できるため、基板製造時の熱
履歴を低減できる。さらに、材料コストも低減できる。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例１２＞実施例１２は、図１２に示すように、メ
タルコア基板と半導体部品の外部端子のない面とを対向
させて載置し、ワイヤボンディングによりメタルコア基
板表面の電極と半導体部品の外部端子とを接続している
点、及び放熱用電極を設けずに充填したはんだのみで接
続している点以外は、実施例３と同様である。According to the structure of this embodiment, since the mounting can be performed at a temperature lower than that of the connection process using solder, the thermal history at the time of manufacturing the substrate can be reduced. Further, the material cost can be reduced.
As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Embodiment 12> In Embodiment 12, as shown in FIG. 12, the metal core substrate and the surface of the semiconductor component having no external terminals are placed so as to face each other, and the electrodes on the surface of the metal core substrate and the outside of the semiconductor component are bonded by wire bonding. The third embodiment is the same as the third embodiment except that the terminals are connected and that only the filled solder is provided without providing the heat dissipation electrode.

【００９１】本実施例の構造によれば、一般的に用いら
れるワイヤボンディングによる接続に対応し、また半導
体部品と複合金属板との接続面積の増加により、複合金
属板への熱拡散を高めることができる。実施例１にも記
載のとおり、放熱用ビアホールの形成を複数の絶縁層お
よび配線層を一括で行えば、図１の工程（ｃ）のざぐり
加工１０８を省略することができるため、工程数削減に
よる低コスト化が可能である。このときの放熱用ビアホ
ール端面の構造を図４５（ｂ）に、図１記載の工程によ
る放熱用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１３＞実施例１３は、図１３に示すように、メ
タルコア基板と半導体部品の外部端子のない面（背面）
とを対向させて載置し、ワイヤボンディングによりメタ
ルコア基板表面の電極と半導体部品の端子とを接続して
いる点、及び放熱用電極を設けずに、充填しためっき
と、そのめっきと半導体部品背面をはんだで接続してい
る点以外は、実施例７と同様である。According to the structure of the present embodiment, it is possible to cope with the connection by the commonly used wire bonding and to increase the heat diffusion to the composite metal plate by increasing the connection area between the semiconductor component and the composite metal plate. You can As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Embodiment 13> As shown in FIG. 13, Embodiment 13 is a surface (rear surface) having no external terminals of the metal core substrate and the semiconductor component.
Are placed facing each other, and the electrode on the surface of the metal core substrate is connected to the terminal of the semiconductor component by wire bonding, and the plated plating and the plating and the semiconductor component rear surface without providing the heat dissipation electrode. Example 7 is the same as Example 7 except that is connected with solder.

【００９２】本実施例の構造によれば、半導体部品と複
合金属板との接続面積の増加により、複合金属板への熱
拡散をより高めることができる。実施例１にも記載のと
おり、放熱用ビアホールの形成を複数の絶縁層および配
線層を一括で行えば、図１の工程（ｃ）のざぐり加工１
０８を省略することができるため、工程数削減による低
コスト化が可能である。このときの放熱用ビアホール端
面の構造を図４５（ｂ）に、図１記載の工程による放熱
用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１４＞実施例１４の構造は、図１４に示すよう
に、半導体部品１４０１の主表面より大きなビアホール
を形成して複合金属板を露出させ、そのビアホールの底
面に半導体部品をはめ込み、はんだにより接続している
点、半導体部品の外部端子１４０２とメタルコア基板側
配線の電極（配線）１４０４とをワイヤボンディング１
４０３により接続したこと以外は、実施例１と同様であ
る。半導体部品１４０１と複合金属板との接続は、はん
だ以外にも、銀ペーストや接着剤でも良く、この場合半
導体部品にはんだ接続用の金属層を形成しなくても良い
ため、低コスト化できる。According to the structure of this embodiment, the increase of the connection area between the semiconductor component and the composite metal plate can further enhance the heat diffusion to the composite metal plate. As described in Example 1, if the heat-dissipating via holes are collectively formed by a plurality of insulating layers and wiring layers, the spot facing process 1 in the step (c) of FIG. 1 is performed.
Since 08 can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Embodiment 14> As shown in FIG. 14, the structure of Embodiment 14 is such that a via hole larger than the main surface of the semiconductor component 1401 is formed to expose the composite metal plate, and the semiconductor component is fitted to the bottom surface of the via hole and soldered. The external terminal 1402 of the semiconductor component and the electrode (wiring) 1404 of the metal core substrate side wiring are connected by wire bonding 1
The same as Example 1 except that the connection is made by 403. The connection between the semiconductor component 1401 and the composite metal plate may be silver paste or an adhesive other than solder. In this case, the metal layer for solder connection need not be formed on the semiconductor component, so that the cost can be reduced.

【００９３】本実施例の構造によれば、熱拡散効率を向
上させることができるとともに、製造コストを下げるこ
とができる。実施例１にも記載のとおり、放熱用ビアホ
ールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例１５＞実施例１５は、図１５に示すように、半
導体部品９０１を載置するメタルコア基板の複合金属部
に窪み１５０１を設け、窪みに半導体部品９０１を載置
した以外は、実施例１４と同様である。According to the structure of this embodiment, the heat diffusion efficiency can be improved and the manufacturing cost can be reduced. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Embodiment 15> Embodiment 15 is the same as Embodiment 15 except that the recess 1501 is provided in the composite metal portion of the metal core substrate on which the semiconductor component 901 is mounted and the semiconductor component 901 is mounted in the recess. Similar to 14.

【００９４】本実施例の構造によれば、半導体の載置位
置精度を高めることができ、放熱経路上の複合金属板厚
さを薄くすることによる放熱性向上の効果を得ることが
できる。According to the structure of this embodiment, the mounting position accuracy of the semiconductor can be improved, and the effect of improving the heat dissipation by reducing the thickness of the composite metal plate on the heat dissipation path can be obtained.

【００９５】本実施例の構造は、実施例１２（実施例
１）の工程（ａ）の前に、複合金属板にくぼみを設ける
工程を加えることで作成できる。実施例１にも記載のと
おり、放熱用ビアホールの形成を複数の絶縁層および配
線層を一括で行えば、図１の工程（ｃ）のざぐり加工１
０８を省略することができるため、工程数削減による低
コスト化が可能である。このときの放熱用ビアホール端
面の構造を図４５（ｂ）に、図１記載の工程による放熱
用ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例１６＞実施例１６の構造は、図１６に示す工程
（ｆ）までを、パターンを変えて実施し、放熱用ビアホ
ールに充填した銅めっき１６０２を介して半導体部品１
６０１をメタルコア基板に実装するとともに、半導体実
装面の裏面に放熱用ビアホールを介して金属板と接続さ
れた放熱用電極１６０３を設けたこと以外は、実施例７
と同様である。The structure of this embodiment can be prepared by adding a step of providing a recess to the composite metal plate before the step (a) of the twelfth embodiment (embodiment 1). As described in Example 1, if the heat-dissipating via holes are collectively formed by a plurality of insulating layers and wiring layers, the spot facing process 1 in the step (c) of FIG. 1 is performed.
Since 08 can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Example 16> In the structure of Example 16, the steps up to step (f) shown in FIG. 16 are performed by changing the pattern, and the semiconductor component 1 is inserted through the copper plating 1602 filled in the heat dissipation via holes.
Example 7 except that 601 was mounted on a metal core substrate and a heat dissipation electrode 1603 connected to a metal plate via a heat dissipation via hole was provided on the back surface of the semiconductor mounting surface.
Is the same as.

【００９６】本実施例の構造によれば、放熱用電極を介
して熱を拡散することができるため、より優れた冷却能
力を付加することができる。本実施例の構造は、両面に
ビアホールを設ける点を除いて実施例３と同様の工程で
製造可能である。つまり、半導体部品の接続を除いて実
施例３の（ａ）〜（ｇ）を両面に対して行うことで可能
である。実施例１にも記載のとおり、放熱用ビアホール
の形成を複数の絶縁層および配線層を一括で行えば、図
１の工程（ｃ）のざぐり加工１０８を省略することがで
きるため、工程数削減による低コスト化が可能である。
このときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例１７＞実施例１７は、図１７に示すように、複
数の半導体部品１７０１および１７０２をメタルコア基
板の主表面に載置し、さらに電子部品１７０３を半導体
部品１７０１および１７０２の裏面に実装したこと以外
は、実施例３と同様である。According to the structure of this embodiment, the heat can be diffused through the heat dissipation electrode, so that a more excellent cooling capacity can be added. The structure of this embodiment can be manufactured by the same process as that of the third embodiment except that via holes are provided on both sides. That is, it is possible to perform (a) to (g) of Example 3 on both sides except for the connection of the semiconductor components. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost.
The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole by the process described in FIG. <Embodiment 17> In Embodiment 17, as shown in FIG. 17, a plurality of semiconductor components 1701 and 1702 are placed on the main surface of a metal core substrate, and further electronic components 1703 are mounted on the back surfaces of the semiconductor components 1701 and 1702. Other than the above, the same as Example 3.

【００９７】本実施例の構造によれば、放熱用電極を介
して熱を拡散することができるため、より優れた冷却能
力を付加されたＭＣＭ構造が実現できる。実施例１にも
記載のとおり、放熱用ビアホールの形成を複数の絶縁層
および配線層を一括で行えば、図１の工程（ｃ）のざぐ
り加工１０８を省略することができるため、工程数削減
による低コスト化が可能である。このときの放熱用ビア
ホール端面の構造を図４５（ｂ）に、図１記載の工程に
よる放熱用ビアホール端面の構造を図４５（ａ）に示
す。 ＜実施例１８＞実施例１８について図１８を用いて説明
する。According to the structure of the present embodiment, heat can be diffused through the heat dissipation electrode, so that an MCM structure with a better cooling capacity can be realized. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Embodiment 18> Embodiment 18 will be described with reference to FIG.

【００９８】図18において、1801~1812は実施例1の101
〜112と同じ構成を示し、工程（ａ）〜（ｆ）までは、
電極1812を形成するとともに、電極1813を形成している
点を除いて同様である。 工程（ｇ）：電極1813の形成後、少なくとも電極および
放熱用ビアホールを除く所望部にソルダレジスト1815を
ラミネートし、半導体部品1816の端子と電極1812、半導
体部品1816の表面と放熱用ビアホール1814とを、はんだ
1817を介して接続した。 工程（ｈ）：最後に、プリプレグを介して銅配線を積層
したプリント基板の最外層に設けた電極1818とメタルコ
ア基板の電極1813をはんだ1819を介して接続した。In FIG. 18, reference numerals 1801 to 1812 designate 101 of the first embodiment.
~ 112 shows the same configuration, steps (a) ~ (f),
This is the same except that the electrode 1812 is formed and the electrode 1813 is formed. Step (g): After forming the electrode 1813, a solder resist 1815 is laminated on a desired portion except at least the electrode and the heat dissipation via hole, and the terminal of the semiconductor component 1816 and the electrode 1812, the surface of the semiconductor component 1816 and the heat dissipation via hole 1814 are formed. , Solder
Connected via 1817. Step (h): Finally, the electrode 1818 provided on the outermost layer of the printed board on which the copper wiring was laminated via the prepreg and the electrode 1813 of the metal core board were connected via the solder 1819.

【００９９】本実施例の構造によれば、半導体部品の駆
動時における熱を効率よく拡散することができた。さら
にはビアホールおよび放熱用ビアホール部において良好
な電気接続がなされているとともに高剛性である金属板
をコアとしたため、製造上のハンドリングにも優れてい
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例１９＞実施例１９について図１９を用いて説明
する。図１９において、１９０１〜１９１２は実施例３
の301〜312と同じ構成を示し、工程（ａ）〜（ｆ）まで
は電極１９１５を形成するとともに、電極１９１６を形
成している点を除いて図3と同様な構成である。電極１
９１５および１９１６を形成した後、さらに、複合金属
板より電気めっきを析出させ、放熱用ビアホールを銅で
充填することで、複合金属板１９０５と接続された放熱
用電極１９１８を形成する。少なくとも電極および放熱
用電極を除く所望部にソルダレジスト１９１９を製膜す
る。半導体部品１９２０の端子とメタルコア基板の電極
１９１５、半導体部品１９２０の表面とメタルコア基板
の放熱用電極１９１８とを、はんだ１９２１を介して載
置、接続した。最後にプリプレグを介して銅配線を積層
したプリント基板の最外層に設けた電極１９２２とメタ
ルコア基板の電極１９１６とをはんだ１９２３を介して
接続した。According to the structure of this embodiment, the heat when driving the semiconductor component can be efficiently diffused. Furthermore, since the via hole and the radiating via hole portion have good electrical connection and a metal plate having high rigidity is used as the core, the handling in manufacturing is also excellent. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole according to the process shown in FIG. <Embodiment 19> Embodiment 19 will be described with reference to FIG. In FIG. 19, 1901-1912 are the third embodiment
No. 301 to 312, and has the same structure as that of FIG. 3 except that the electrode 1915 is formed and the electrode 1916 is formed in steps (a) to (f). Electrode 1
After forming 915 and 1916, electroplating is further deposited from the composite metal plate and the heat dissipation via holes are filled with copper to form a heat dissipation electrode 1918 connected to the composite metal plate 1905. A solder resist 1919 is formed on a desired portion except at least the electrode and the heat dissipation electrode. The terminal of the semiconductor component 1920 and the electrode 1915 of the metal core substrate, and the surface of the semiconductor component 1920 and the heat dissipation electrode 1918 of the metal core substrate were placed and connected via the solder 1921. Finally, the electrode 1922 provided on the outermost layer of the printed board on which the copper wiring was laminated via the prepreg and the electrode 1916 of the metal core board were connected via the solder 1923.

【０１００】本実施例の構造によれば、半導体部品駆動
時の熱を効率よく拡散することができた。高剛性である
４２アロイをコアとしたため、コア基板の薄化によるコ
ア層におけるスルーホール密度の向上が可能となるばか
りでなく、製造上のハンドリングにも優れていた。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例２０＞実施例２０は、図２０に示すように、半
導体部品２００１を載置したメタルコア基板を実装する
プリント基板の実装箇所に、放熱用電極２００２を設
け、半導体部品２００１と放熱用電極２００２とをはん
だ２００３を介して接続したこと以外は、実施例18と同
様にして作成した。According to the structure of this embodiment, the heat when driving the semiconductor component can be efficiently diffused. Since 42 alloy having high rigidity was used as the core, not only the through hole density in the core layer could be improved by thinning the core substrate, but also the handling in manufacturing was excellent. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Embodiment 20> In Embodiment 20, as shown in FIG. 20, a heat dissipation electrode 2002 is provided at a mounting portion of a printed circuit board on which a metal core substrate on which a semiconductor component 2001 is mounted is mounted, and the semiconductor component 2001 and the heat dissipation electrode are provided. It was produced in the same manner as in Example 18 except that the 2002 and 2002 were connected via solder 2003.

【０１０１】本実施例の構造によれば、半導体部品の駆
動時における熱をさらに効率よく拡散することができ
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例２１＞実施例２１は、図21に示すように、複合
金属板の両面に放熱用電極2101、2102を形成したメタル
コア基板の表裏一方の放熱用電極2101に半導体部品2103
を載置し、他方の放熱用電極2102とプリント基板の放熱
用電極2104とを、はんだ2105を介して接続したこと以外
は、実施例19と同様に実装構造体を作成した。According to the structure of this embodiment, the heat when driving the semiconductor component can be diffused more efficiently. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole according to the process shown in FIG. <Example 21> In Example 21, as shown in FIG. 21, a semiconductor component 2103 is provided on one of the front and back heat radiating electrodes 2101 of a metal core substrate in which heat radiating electrodes 2101 and 2102 are formed on both surfaces of a composite metal plate.
A mounting structure was prepared in the same manner as in Example 19 except that the heat-dissipating electrode 2102 on the other side and the heat-dissipating electrode 2104 on the printed circuit board were connected via the solder 2105.

【０１０２】本実施例の構造によれば、プリント基板へ
の半導体を実装する際の熱拡散効率向上することができ
た。実施例１にも記載のとおり、放熱用ビアホールの形
成を複数の絶縁層および配線層を一括で行えば、図１の
工程（ｃ）のざぐり加工１０８を省略することができる
ため、工程数削減による低コスト化が可能である。この
ときの放熱用ビアホール端面の構造を図４５（ｂ）に、
図１記載の工程による放熱用ビアホール端面の構造を図
４５（ａ）に示す。 ＜実施例２２＞実施例２２は、図22に示すように、複数
の半導体部品2201，2202とメモリ2203をメタルコア基板
に載置したこと以外は、実施例19と同様に作製した。According to the structure of this embodiment, the heat diffusion efficiency when mounting the semiconductor on the printed circuit board can be improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole according to the process shown in FIG. <Example 22> Example 22 was prepared in the same manner as Example 19 except that a plurality of semiconductor components 2201 and 2202 and a memory 2203 were mounted on a metal core substrate as shown in FIG.

【０１０３】本実施例の構造によれば、プリント基板へ
の実装密度を向上できた。実施例１にも記載のとおり、
放熱用ビアホールの形成を複数の絶縁層および配線層を
一括で行えば、図１の工程（ｃ）のざぐり加工１０８を
省略することができるため、工程数削減による低コスト
化が可能である。このときの放熱用ビアホール端面の構
造を図４５（ｂ）に、図１記載の工程による放熱用ビア
ホール端面の構造を図４５（ａ）に示す。 ＜実施例２３＞実施例２３は、図23に示すように、半導
体部品2301，2302，2303を載置した複数のメタルコア基
板2304，2305をプリント基板2306に載置したこと以外
は、実施例19と同様に作製した。According to the structure of this embodiment, the mounting density on the printed board can be improved. As described in Example 1,
If the heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted, so that the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Example 23> Example 23 is the same as Example 19 except that a plurality of metal core substrates 2304 and 2305 on which semiconductor components 2301, 2302 and 2303 are mounted are mounted on a printed circuit board 2306 as shown in FIG. Was prepared in the same manner as in.

【０１０４】本実施例の構造によれば、プリント基板へ
の実装密度向上できた。実施例１にも記載のとおり、放
熱用ビアホールの形成を複数の絶縁層および配線層を一
括で行えば、図１の工程（ｃ）のざぐり加工１０８を省
略することができるため、工程数削減による低コスト化
が可能である。このときの放熱用ビアホール端面の構造
を図４５（ｂ）に、図１記載の工程による放熱用ビアホ
ール端面の構造を図４５（ａ）に示す。 ＜実施例２４＞実施例２４は、図24に示すように、半導
体部品2401を載置したメタルコア基板2402の電極2403と
セラミック基板2404に形成した電極2405とをはんだ2406
を介して接続・載置したこと以外は、実施例19と同様に
して電子装置を作製した。According to the structure of this embodiment, the mounting density on the printed board can be improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). Example 24 In Example 24, as shown in FIG. 24, an electrode 2403 of a metal core substrate 2402 on which a semiconductor component 2401 is mounted and an electrode 2405 formed on a ceramic substrate 2404 are soldered 2406.
An electronic device was produced in the same manner as in Example 19 except that the electronic device was connected and placed via.

【０１０５】本実施例の構造によれば、耐熱性を向上す
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２５＞実施例２５は、図25に示すように、半導
体部品2501を載置したメタルコア基板2502の電極2503と
セラミック基板2504に形成した電極2505、メタルコア基
板の内層金属板2506と接続された放熱用電極2507とセラ
ミック基板に設けた放熱用電極2508とを、はんだ2509を
介して接続・載置したこと以外は、実施例19と同様にし
て電子装置を作製した。According to the structure of this example, the heat resistance could be improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
5 (b) shows the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 (a). Example 25 In Example 25, as shown in FIG. 25, an electrode 2503 of a metal core substrate 2502 on which a semiconductor component 2501 is mounted, an electrode 2505 formed on a ceramic substrate 2504, and an inner metal plate 2506 of the metal core substrate are connected. An electronic device was produced in the same manner as in Example 19 except that the heat dissipation electrode 2507 and the heat dissipation electrode 2508 provided on the ceramic substrate were connected and placed via the solder 2509.

【０１０６】本実施例の構造によれば、耐熱性を向上す
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２６＞実施例２６は、図26に示すように、半導
体部品２６０１を載置したメタルコア基板Ａ２６０２の
電極Ａ２６０３とメタルコア基板Ｂ２６０４に形成した
電極Ｂ２６０５とを、はんだ２６０６を介して接続・載
置したこと以外は、実施例19と同様である。According to the structure of this example, the heat resistance could be improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
5 (b) shows the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 (a). <Example 26> In Example 26, as shown in FIG. 26, an electrode A2603 of a metal core substrate A2602 on which a semiconductor component 2601 was placed and an electrode B2605 formed on a metal core substrate B2604 were connected and placed via solder 2606. The same as Example 19 except that it was placed.

【０１０７】本実施例の構造によれば、耐熱性を向上す
ることができた。実施例１にも記載のとおり、放熱用ビ
アホールの形成を複数の絶縁層および配線層を一括で行
えば、図１の工程（ｃ）のざぐり加工１０８を省略する
ことができるため、工程数削減による低コスト化が可能
である。このときの放熱用ビアホール端面の構造を図４
５（ｂ）に、図１記載の工程による放熱用ビアホール端
面の構造を図４５（ａ）に示す。 ＜実施例２７＞実施例２７は、図27に示すように、半導
体部品2701を載置したメタルコア基板Ａ2702の電極Ａ27
03とメタルコア基板Ｂ2704に形成した電極Ｂ2705、メタ
ルコア基板Ａの内層金属板2706と接続された放熱用電極
Ａ2707とメタルコア基板Ｂに設けた放熱用電極Ｂ2708と
を、はんだ2709を介して接続・載置したこと以外は、実
施例19と同様にして作製した。According to the structure of this example, the heat resistance could be improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
5 (b) shows the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 (a). <Example 27> In Example 27, as shown in FIG. 27, an electrode A27 of a metal core substrate A2702 on which a semiconductor component 2701 was mounted was used.
03, the electrode B2705 formed on the metal core board B2704, the heat dissipation electrode A2707 connected to the inner metal plate 2706 of the metal core board A, and the heat dissipation electrode B2708 provided on the metal core board B are connected and mounted via the solder 2709. Except for the above, it was prepared in the same manner as in Example 19.

【０１０８】本実施例の構造によれば、耐熱性およびメ
イン基板への放熱性を向上することができた。実施例１
にも記載のとおり、放熱用ビアホールの形成を複数の絶
縁層および配線層を一括で行えば、図１の工程（ｃ）の
ざぐり加工１０８を省略することができるため、工程数
削減による低コスト化が可能である。このときの放熱用
ビアホール端面の構造を図４５（ｂ）に、図１記載の工
程による放熱用ビアホール端面の構造を図４５（ａ）に
示す。 ＜実施例２８＞実施例２８は、図28に示すように、メタ
ルコア基板2801の複合金属板2802に接続された複数の放
熱用ビアホール部2803，2804と、半導体部品2805とを、
はんだ2806を介して接続したこと以外は、実施例19と同
様にして作製した。According to the structure of this embodiment, heat resistance and heat dissipation to the main board can be improved. Example 1
As described above, if the heat-dissipating via hole is formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted. Is possible. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Embodiment 28> As shown in FIG. 28, Embodiment 28 includes a plurality of heat dissipation via hole portions 2803 and 2804 connected to a composite metal plate 2802 of a metal core substrate 2801 and a semiconductor component 2805.
It was produced in the same manner as in Example 19 except that the connection was made via the solder 2806.

【０１０９】本実施例の構造によれば、半導体部品駆動
時の熱による応力を拡散することができた。また、放熱
用ビアホールの形成工程が簡単化されるので、低コスト
化できた。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例２９＞実施例２９は、図29に示すように、メタ
ルコア基板２９０１の複合金属板２９０２に接続された
複数の放熱用ビアホール２９０３，２９０４を設け、電
気銅めっき２９０５を充填し、はんだ２９０６を介して
半導体部品２９０７と接続したこと以外は、実施例19と
同様にして作製した。According to the structure of this embodiment, it is possible to diffuse the stress due to heat when the semiconductor component is driven. Further, since the process of forming the heat dissipation via hole is simplified, the cost can be reduced. As described in Example 1, if a heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once,
Since the counterbore processing 108 of the step (c) of FIG. 1 can be omitted, the cost can be reduced by reducing the number of steps. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Example 29> In Example 29, as shown in FIG. 29, a plurality of heat-dissipating via holes 2903 and 2904 connected to the composite metal plate 2902 of the metal core substrate 2901 were provided, electrolytic copper plating 2905 was filled, and solder 2906 was used. It was produced in the same manner as in Example 19 except that the semiconductor component 2907 was connected via.

【０１１０】本実施例の構造によれば、熱拡散性を有し
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。実施例１にも記載のとおり、放熱用ビア
ホールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３０＞実施例３０は、図30に示すように、メタ
ルコア基板3001の複合金属板3002に接続された第１層目
の樹脂付き銅箔部におけるビアホール3003を介して第２
層目の樹脂付き銅箔部における放熱用ビアホール3004を
複数個設け、電気銅めっきによりこれを充填し、これら
の表面を放熱用電極3005としてはんだ3006を介して半導
体部品3007と接続したこと以外は、実施例19と同様にし
て作製した。According to the structure of this embodiment, it is possible to simplify the initial connecting property of the solder between the semiconductor component and the metal core substrate and the connecting process while maintaining the thermal diffusivity, and to reduce the cost. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Embodiment 30> As shown in FIG. 30, Embodiment 30 uses the second via via hole 3003 in the resin-coated copper foil portion of the first layer connected to the composite metal plate 3002 of the metal core substrate 3001.
A plurality of heat-dissipating via holes 3004 are provided in the resin-coated copper foil portion of the layer, these are filled by electrolytic copper plating, and these surfaces are connected to the semiconductor component 3007 via the solder 3006 as heat-dissipating electrodes 3005. Was prepared in the same manner as in Example 19.

【０１１１】本実施例の構造によれば、熱拡散性を有し
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。 ＜実施例３１＞実施例３１は、図31に示すように、メタ
ルコア基板3101の複合金属板3102に接続された第１層目
の樹脂付き銅箔部における１つの放熱用ビアホールに電
気銅めっき3103を充填し、第２層目の樹脂付き銅箔部に
おける放熱用ビアホールを複数個設け、内部を電気銅め
っき3104を充填し、これを放熱用電極3105として、はん
だ3106を介して半導体部品3107と接続したこと以外は、
実施例19と同様にして実装構造体を作製した。According to the structure of this embodiment, it is possible to simplify the initial connecting property of the semiconductor component and the solder of the metal core substrate and the connecting process while maintaining the thermal diffusivity, and to reduce the cost. <Example 31> In Example 31, as shown in FIG. 31, one heat radiation via hole in the resin-coated copper foil portion of the first layer connected to the composite metal plate 3102 of the metal core substrate 3101 was plated with electrolytic copper 3103. And a plurality of heat dissipation via holes are provided in the second-layer resin-coated copper foil portion, and the inside is filled with electrolytic copper plating 3104. This is used as a heat dissipation electrode 3105 and a semiconductor component 3107 via solder 3106. Except for the connection
A mounting structure was produced in the same manner as in Example 19.

【０１１２】本実施例の構造によれば、熱拡散性を有し
たまま、半導体部品とメタルコア基板のはんだの初期接
続性および接続プロセスを簡易化することができ、低コ
スト化できた。 ＜実施例３２＞実施例３２は、図32に示すように、半導
体部品3201のバンプ型端子3202をメタルコア基板3203の
バンプ型電極3204とを、異方性導伝性樹脂3205を介して
裁置したこと以外は、実施例19と同様にして実装構造体
を作製した。According to the structure of this embodiment, it is possible to simplify the initial connecting property of the semiconductor component and the solder of the metal core substrate and the connecting process while maintaining the thermal diffusivity, and to reduce the cost. <Example 32> In Example 32, as shown in FIG. 32, a bump type terminal 3202 of a semiconductor component 3201 and a bump type electrode 3204 of a metal core substrate 3203 are placed via an anisotropic conductive resin 3205. A mounting structure was produced in the same manner as in Example 19 except for the above.

【０１１３】本実施例の構造によれば、はんだを用いる
接続工程よりも低温で載置できるため、基板製造時の熱
履歴を低減できた。さらに、材料コストも低減できた。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３３＞実施例３３は、図33に示すように、メタ
ルコア基板3301と半導体部品3302の端子のない面とを対
向させて載置し、ワイヤボンディング3303によりメタル
コア基板表面の電極3304と半導体部品の端子3305とを接
続したこと以外は、実施例19と同様にして作製した。According to the structure of this embodiment, the mounting can be performed at a temperature lower than that of the connection process using solder, so that the thermal history at the time of manufacturing the substrate can be reduced. Further, the material cost could be reduced.
As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Example 33> In Example 33, as shown in FIG. 33, the metal core substrate 3301 and the surface of the semiconductor component 3302 having no terminals are placed to face each other, and the electrode 3304 on the surface of the metal core substrate and the semiconductor are mounted by wire bonding 3303. It was produced in the same manner as in Example 19 except that the terminal 3305 of the component was connected.

【０１１４】本実施例の構造によれば、半導体部品と複
合金属板との接続面積の増加により、複合金属板への熱
拡散を高めることができた。実施例１にも記載のとお
り、放熱用ビアホールの形成を複数の絶縁層および配線
層を一括で行えば、図１の工程（ｃ）のざぐり加工１０
８を省略することができるため、工程数削減による低コ
スト化が可能である。このときの放熱用ビアホール端面
の構造を図４５（ｂ）に、図１記載の工程による放熱用
ビアホール端面の構造を図４５（ａ）に示す。 ＜実施例３４＞実施例３４は、図34に示すように、半導
体部品3401の主表面より大きく露出させたメタルコア基
板の露出複合金属部3402と、半導体部品の電極Ａ3403を
有する面Ａの裏面Ｂとを、はんだにより接続し、電極Ａ
とメタルコア基板の樹脂付き銅箔の表面に形成した電極
Ｂ3404とをワイヤボンディング3405により接続したこと
以外は、実施例19と同様にして作製した。According to the structure of this embodiment, the increase of the connection area between the semiconductor component and the composite metal plate can enhance the heat diffusion to the composite metal plate. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the spot facing process 10 in the step (c) of FIG. 1 is performed.
Since 8 can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a). <Example 34> In Example 34, as shown in FIG. 34, the exposed composite metal portion 3402 of the metal core substrate exposed more than the main surface of the semiconductor component 3401 and the back surface B of the surface A having the electrode A 3403 of the semiconductor component. And the electrode A
Example 19 was prepared in the same manner as in Example 19 except that the electrode B3404 formed on the surface of the resin-coated copper foil of the metal core substrate was connected by wire bonding 3405.

【０１１５】本実施例の構造によれば、熱拡散効率を向
上させることができるとともに、実装構造体の製造コス
トを安価にすることができた。さらに図41に示すよう
に、チップサイズよりも小さな放熱用ビアホールとし
て、チップ直下の領域にも内層配線を施せるようにする
と、放熱性はやや落ちるが、配線パターン設計の自由度
を上げ、またメタルコア基板の大きさを小さくすること
が出来た。図40に代表される放熱性と放熱部面積の関係
に従い、放熱性や基板配線自由度を考慮した基板設計が
可能である。実施例１にも記載のとおり、放熱用ビアホ
ールの形成を複数の絶縁層および配線層を一括で行え
ば、図１の工程（ｃ）のざぐり加工１０８を省略するこ
とができるため、工程数削減による低コスト化が可能で
ある。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３５＞実施例３５は、図35に示すように、半導
体部品3501を載置するメタルコア基板3502の複合金属板
3503の一部に窪みを設け、窪みに半導体部品3501を載置
したこと以外は、実施例19と同様にして作製した。According to the structure of this embodiment, the heat diffusion efficiency can be improved and the manufacturing cost of the mounting structure can be reduced. Furthermore, as shown in Fig. 41, if the inner layer wiring can be applied to the area directly under the chip as a heat dissipation via hole smaller than the chip size, the heat dissipation will be slightly reduced, but the flexibility of wiring pattern design will be increased and the metal core The size of the board could be reduced. According to the relationship between the heat dissipation property and the area of the heat dissipation part represented in FIG. 40, it is possible to design the board in consideration of the heat dissipation property and the degree of freedom of the board wiring. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Example 35> Example 35 is a composite metal plate of a metal core substrate 3502 on which a semiconductor component 3501 is mounted as shown in FIG.
It was produced in the same manner as in Example 19 except that a recess was provided in a part of 3503 and the semiconductor component 3501 was placed in the recess.

【０１１６】本実施例の構造によれば、半導体の載置位
置精度を高めることができ、半導体部品と複合金属板と
の距離を短縮することによる放熱性向上の効果を得た。
実施例１にも記載のとおり、放熱用ビアホールの形成を
複数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３６＞実施例３６は、図36に示すように、電極
3601および放熱用電極3602を介して半導体部品3603をメ
タルコア基板3604に実装するとともに、半導体実装面の
裏面に放熱用ビアホールを介して内層金属板と接続され
た放熱用電極3605を設けたこと以外は、実施例19と同様
にして作製した。According to the structure of this embodiment, the placement accuracy of the semiconductor can be improved, and the effect of improving the heat dissipation can be obtained by shortening the distance between the semiconductor component and the composite metal plate.
As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Example 36> In Example 36, as shown in FIG.
Semiconductor component 3603 is mounted on metal core substrate 3604 via 3601 and heat dissipation electrode 3602, and heat dissipation electrode 3605 connected to the inner metal plate via a heat dissipation via hole is provided on the back surface of the semiconductor mounting surface. Was prepared in the same manner as in Example 19.

【０１１７】本実施例の構造によれば、放熱用電極を介
して熱を拡散することができるため、より優れた冷却能
力を付加することができた。実施例１にも記載のとお
り、放熱用ビアホールの形成を複数の絶縁層および配線
層を一括で行えば、図１の工程（ｃ）のざぐり加工１０
８を省略することができるため、工程数削減による低コ
スト化が可能である。このときの放熱用ビアホール端面
の構造を図４５（ｂ）に、図１記載の工程による放熱用
ビアホール端面の構造を図４５（ａ）に示す。According to the structure of this embodiment, the heat can be diffused through the heat dissipation electrode, so that a more excellent cooling capacity can be added. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the spot facing process 10 in the step (c) of FIG. 1 is performed.
Since 8 can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a).

【０１１８】＜実施例３７＞実施例３７は、図37に示す
ように、メタルコア基板３７０１の半導体実装面の裏面
に放熱用ビアホールに銅めっきを充填した部分３７０６
を設ける以外は、実施例３３と同様である。このことに
より、さらに効率よく熱を拡散することができた。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例３８＞実施例３８は、図38に示すように、チッ
プサイズよりも小さな放熱用ビアホールとしている以外
は、実施例３７と同様である。本実施例の構造によれ
ば、チップ直下の領域にも内層配線を施せるようにな
り、放熱性はやや落ちるが、配線パターン設計の自由度
を上げ、またメタルコア基板の大きさを小さくすること
が出来た。実施例１にも記載のとおり、放熱用ビアホー
ルの形成を複数の絶縁層および配線層を一括で行えば、
図１の工程（ｃ）のざぐり加工１０８を省略することが
できるため、工程数削減による低コスト化が可能であ
る。このときの放熱用ビアホール端面の構造を図４５
（ｂ）に、図１記載の工程による放熱用ビアホール端面
の構造を図４５（ａ）に示す。 ＜実施例３９＞実施例３９は、図39に示すように、メタ
ルコア基板３９０１の半導体実装面の裏面側の放熱用ビ
アホールの銅めっき充填部の表面に、ソルダーレジスト
により、電気的接続用電極径とほぼ同程度の大きさの放
熱用電極を形成し、はんだ付け用にニッケル、金めっき
を施し、メイン基板とはんだ接続する以外は、実施例３
７と同様である。本実施例によれば、はんだ接続性が良
くなる。実施例１にも記載のとおり、放熱用ビアホール
の形成を複数の絶縁層および配線層を一括で行えば、図
１の工程（ｃ）のざぐり加工１０８を省略することがで
きるため、工程数削減による低コスト化が可能である。
このときの放熱用ビアホール端面の構造を図４５（ｂ）
に、図１記載の工程による放熱用ビアホール端面の構造
を図４５（ａ）に示す。 ＜実施例４０＞実施例４０は、図40に示すように、メタ
ルコア基板Ａ４００１を接続するメイン基板も、放熱ビ
アが形成されたメタルコア基板Ｂ４００２であり、これ
らの放熱ビア同士をはんだ接続する以外は、実施例３７
と同様である。本実施例によれば、メイン基板への放熱
性およびメイン基板からの熱の放散性が良くなる。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４１＞実施例４１は、図41に示すように、メタ
ルコア基板Ａ４１０１を接続するメイン基板も、放熱ビ
アが形成されたメタルコア基板Ｂ４１０２であり、これ
らの放熱ビア同士をはんだ接続する以外は、実施例３９
と同様である。本実施例によれば、メイン基板への放熱
性およびメイン基板からの熱の放散性が良くなる。実施
例１にも記載のとおり、放熱用ビアホールの形成を複数
の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４２＞実施例４２は、図42に示すように、メタ
ルコア基板４２０１を接続するメイン基板が、放熱ビア
が形成されたメタルベース基板４２０２であり、これら
の放熱ビア同士をはんだ接続する以外は、実施例３７と
同様である。本実施例によれば、メイン基板への放熱性
およびメイン基板からの熱の放散性が良くなる。実施例
１にも記載のとおり、放熱用ビアホールの形成を複数の
絶縁層および配線層を一括で行えば、図１の工程（ｃ）
のざぐり加工１０８を省略することができるため、工程
数削減による低コスト化が可能である。このときの放熱
用ビアホール端面の構造を図４５（ｂ）に、図１記載の
工程による放熱用ビアホール端面の構造を図４５（ａ）
に示す。 ＜実施例４３＞実施例４３は、図43に示すように、半導
体部品4301を載置したメタルコア基板Ａ4302の電極Ａ43
03とメタルベース基板Ｂ4304に形成した電極Ｂ4305、メ
タルコア基板Ａのベースとなる金属板4306と接続された
放熱用電極Ａ4307とメタルベース基板Ｂに設けた放熱用
電極Ｂ4308とを、はんだ4309を介して接続・載置したこ
と以外は、実施例19と同様にして作製した。本実施例の
構造によれば、耐熱性およびメイン基板への放熱性の向
上だけでなく、メイン基板からの放熱性が向上した。実
施例１にも記載のとおり、放熱用ビアホールの形成を複
数の絶縁層および配線層を一括で行えば、図１の工程
（ｃ）のざぐり加工１０８を省略することができるた
め、工程数削減による低コスト化が可能である。このと
きの放熱用ビアホール端面の構造を図４５（ｂ）に、図
１記載の工程による放熱用ビアホール端面の構造を図４
５（ａ）に示す。 ＜実施例４４＞実施例４４は、図44に示すように、メタ
ルコア基板４４０１を接続するメイン基板も、放熱ビア
が形成されたメタルベース基板４４０２であり、これら
の放熱ビア同士をはんだ接続する以外は、実施例３９と
同様である。本実施例によれば、メイン基板への放熱性
およびメイン基板からの熱の放散性が良くなる。実施例
１にも記載のとおり、放熱用ビアホールの形成を複数の
絶縁層および配線層を一括で行えば、図１の工程（ｃ）
のざぐり加工１０８を省略することができるため、工程
数削減による低コスト化が可能である。このときの放熱
用ビアホール端面の構造を図４５（ｂ）に、図１記載の
工程による放熱用ビアホール端面の構造を図４５（ａ）
に示す。<Example 37> In Example 37, as shown in FIG. 37, a portion 3706 in which a heat dissipation via hole was filled with copper plating on the back surface of the semiconductor mounting surface of the metal core substrate 3701.
Example 33 is the same as Example 33 except that is provided. As a result, the heat could be diffused more efficiently. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in step (c) of FIG. 1 can be omitted, so the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Embodiment 38> Embodiment 38 is the same as Embodiment 37 except that it is used as a heat dissipation via hole smaller than the chip size, as shown in FIG. According to the structure of the present embodiment, the inner layer wiring can be provided even in the region immediately below the chip, and the heat dissipation is slightly lowered, but the degree of freedom in wiring pattern design can be increased and the size of the metal core substrate can be reduced. done. As described in Example 1, if a heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once,
Since the counterbore processing 108 of the step (c) of FIG. 1 can be omitted, the cost can be reduced by reducing the number of steps. FIG. 45 shows the structure of the end surface of the heat dissipation via hole at this time.
FIG. 45 (a) shows the structure of the end surface of the heat dissipation via hole in the step shown in FIG. 1 (b). <Example 39> In Example 39, as shown in FIG. 39, the diameter of the electrical connection electrode was made by solder resist on the surface of the copper plating filled portion of the heat dissipation via hole on the back surface side of the semiconductor mounting surface of the metal core substrate 3901. Example 3 except that a heat dissipation electrode having a size approximately the same as that of the above is formed, nickel and gold plating are applied for soldering, and solder connection with the main board is performed.
Similar to 7. According to this embodiment, the solder connectivity is improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted, so that the number of steps can be reduced. It is possible to reduce the cost.
The structure of the end surface of the heat dissipation via hole at this time is shown in FIG.
FIG. 45A shows the structure of the end surface of the heat-dissipating via hole by the process described in FIG. <Example 40> In Example 40, as shown in FIG. 40, the main board to which the metal core board A4001 is connected is also the metal core board B4002 in which heat dissipation vias are formed. Example 37
Is the same as. According to this embodiment, the heat dissipation to the main board and the heat dissipation from the main board are improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted, so that the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Embodiment 41> In Embodiment 41, as shown in FIG. 41, the main board to which the metal core board A 4101 is connected is also a metal core board B 4102 in which heat dissipation vias are formed. Example 39
Is the same as. According to this embodiment, the heat dissipation to the main board and the heat dissipation from the main board are improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted, so that the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Example 42> In Example 42, as shown in FIG. 42, the main substrate to which the metal core substrate 4201 is connected is a metal base substrate 4202 in which heat dissipation vias are formed, and these heat dissipation vias are connected by soldering. Is the same as in Example 37. According to this embodiment, the heat dissipation to the main board and the heat dissipation from the main board are improved. As described in Example 1, if the heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once, the step (c) in FIG.
Since the counterbore processing 108 can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG.
Shown in. <Example 43> In Example 43, as shown in FIG. 43, an electrode A43 of a metal core substrate A4302 on which a semiconductor component 4301 is mounted is mounted.
03, the electrode B4305 formed on the metal base substrate B4304, the heat dissipation electrode A4307 connected to the metal plate 4306 serving as the base of the metal core substrate A, and the heat dissipation electrode B4308 provided on the metal base substrate B via the solder 4309. It was produced in the same manner as in Example 19 except that it was connected and placed. According to the structure of this example, not only the heat resistance and the heat dissipation to the main board were improved, but also the heat dissipation from the main board was improved. As described in Example 1, if the heat dissipation via holes are formed in a batch using a plurality of insulating layers and wiring layers, the counterbore processing 108 in the step (c) of FIG. 1 can be omitted, so that the number of steps can be reduced. It is possible to reduce the cost. The structure of the end surface of the heat dissipation via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat dissipation via hole is shown in FIG.
5 (a). <Embodiment 44> In Embodiment 44, as shown in FIG. 44, the main board to which the metal core board 4401 is connected is also the metal base board 4402 in which the heat dissipation vias are formed. Is the same as in Example 39. According to this embodiment, the heat dissipation to the main board and the heat dissipation from the main board are improved. As described in Example 1, if the heat dissipation via hole is formed in a plurality of insulating layers and wiring layers at once, the step (c) in FIG.
Since the counterbore processing 108 can be omitted, the cost can be reduced by reducing the number of steps. The structure of the end surface of the heat-dissipating via hole at this time is shown in FIG. 45 (b), and the structure of the end surface of the heat-dissipating via hole by the process shown in FIG. 1 is shown in FIG. 45 (a).
Shown in.

【発明の効果】本発明によれば、放熱性の高い電子装置
を提供することができる。According to the present invention, it is possible to provide an electronic device having high heat dissipation.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に関わる電子装置に用いる電子基板の製
造フローを示す図FIG. 1 is a diagram showing a manufacturing flow of an electronic substrate used for an electronic device according to the present invention.

【図２】本発明に関わる電子装置に用いた電子基板の断
面構造図FIG. 2 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３】本発明に関わる電子装置に用いる電子基板の製
造フローを示す図FIG. 3 is a diagram showing a manufacturing flow of an electronic substrate used for an electronic device according to the present invention.

【図４】本発明に関わる電子装置に用いた電子基板の断
面構造図FIG. 4 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図５】本発明に関わる電子装置に用いる電子基板の製
造フローを示す図FIG. 5 is a diagram showing a manufacturing flow of an electronic substrate used for an electronic device according to the present invention.

【図６】本発明に関わる電子装置に用いた電子基板の断
面構造図FIG. 6 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図７】本発明に関わる電子装置に用いた電子基板の断
面構造図FIG. 7 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図８】本発明に関わる電子装置に用いた電子基板の断
面構造図FIG. 8 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図９】本発明に関わる電子装置に用いた電子基板の断
面構造図FIG. 9 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１０】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 10 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１１】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 11 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１２】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 12 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１３】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 13 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１４】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 14 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１５】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 15 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１６】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 16 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１７】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 17 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図１８】本発明に関わる電子装置に用いる電子基板の
製造フローを示す図FIG. 18 is a view showing a manufacturing flow of an electronic substrate used for the electronic device according to the present invention.

【図１９】本発明に関わる電子装置に用いる電子基板の
製造フローを示す図FIG. 19 is a diagram showing a manufacturing flow of an electronic substrate used for an electronic device according to the present invention.

【図２０】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 20 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２１】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 21 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２２】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 22 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２３】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 23 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２４】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 24 is a sectional structural view of an electronic substrate used for an electronic device according to the present invention.

【図２５】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 25 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２６】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 26 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２７】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 27 is a sectional structural view of an electronic substrate used for an electronic device according to the present invention.

【図２８】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 28 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図２９】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 29 is a sectional structural view of an electronic substrate used for an electronic device according to the present invention.

【図３０】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 30 is a sectional structural view of an electronic substrate used for an electronic device according to the present invention.

【図３１】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 31 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３２】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 32 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３３】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 33 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３４】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 34 is a sectional structural view of an electronic substrate used for an electronic device according to the present invention.

【図３５】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 35 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３６】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 36 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３７】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 37 is a sectional structural view of an electronic substrate used in the electronic device according to the present invention.

【図３８】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 38 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図３９】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 39 is a sectional structural view of an electronic substrate used in the electronic device according to the present invention.

【図４０】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 40 is a sectional structural view of an electronic substrate used for an electronic device according to the present invention.

【図４１】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 41 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図４２】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 42 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図４３】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 43 is a sectional structural view of an electronic substrate used in an electronic device according to the present invention.

【図４４】本発明に関わる電子装置に用いた電子基板の
断面構造図FIG. 44 is a sectional structural view of an electronic substrate used in the electronic device according to the present invention.

【図４５】本発明に関わる放熱用ビアホール端面の構造
図FIG. 45 is a structural diagram of an end surface of a heat dissipation via hole according to the present invention.

【符号の説明】[Explanation of symbols]

金属板・・・１０１ めっき層・・・１０２ 複合金属板・・・１０３ ビアホール・・・１０７ 配線層・・・１０４ 放熱用ビアホール・・・１０８ 厚膜銅めっき・・・１０９ ソルダレジスト・・・１１４ 外部端子・・・１１８ 半導体部品・・・１１５ 放熱用電極・・・１１７ はんだ・・・１１６ Metal plate ... 101 Plating layer ... 102 Composite metal plate ... 103 Beer hole ... 107 Wiring layer ... 104 Heat dissipation via hole ... 108 Thick film copper plating ... 109 Solder resist ... 114 External terminal ... 118 Semiconductor parts ・ ・ ・ 115 Heat dissipation electrode ... 117 Solder ... 116

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｓ (72)発明者 長谷部 健彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 牛房 信之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山下 志郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 松崎 永二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E315 AA01 BB01 BB15 CC01 CC16 DD16 DD17 DD20 DD25 DD29 GG01 5E336 AA04 BB03 BB19 CC32 CC58 EE03 GG03 5E338 AA03 AA18 BB05 BB13 BB25 BB75 CC08 CD32 EE02 5E346 AA03 AA11 AA12 AA15 BB01 BB16 CC02 CC08 CC31 DD02 DD03 DD12 DD32 EE31 FF45 GG15 GG17 GG19 GG22 GG25 GG28 HH17 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 23/12 S (72) Inventor Takehiko Hasebe 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi Ltd. Production Technology Laboratory (72) Inventor Nobuyuki Ushifusa 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Stock Company Hitachi, Ltd. Production Technology Laboratory (72) Inventor Shiro Yamashita 292, Yoshida-cho, Totsuka-ku, Yokohama Hitachi, Ltd., Production Engineering Laboratory (72) Inventor, Hiroyuki Hozoji, 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa, Ltd. Familiar company F-term in Hitachi, Ltd. Production Technology Laboratory (reference) 5E315 AA01 BB01 BB15 CC01 CC16 DD16 DD17 DD20 D D25 DD29 GG01 5E336 AA04 BB03 BB19 CC32 CC58 EE03 GG03 5E338 AA03 AA18 BB05 BB13 BB25 BB75 CC08 CD32 EE02 5E346 AA03 AA11 AA12 AA15 BB01 BB16 CC02 CC08 CC31 DD02 DD03 DD12 DD32 GG15 GG15 EE15 FF31

Claims (22)

【特許請求の範囲】[Claims] 【請求項１】金属板又は複合金属板で構成されるコア材
と該コア材上に形成された絶縁層と導体層とで構成され
た配線層とを備えたメタルコア基板と、前記配線層の導
体層と端子とが接続されている前記電子部品と、を有す
る電子装置であって、 前記電子部品と前記コア材とに接する高熱導伝性部材を
有していることを特徴とする電子装置。1. A metal core substrate comprising a core material composed of a metal plate or a composite metal plate, and a wiring layer composed of an insulating layer and a conductor layer formed on the core material; An electronic device having the electronic component in which a conductor layer and a terminal are connected to each other, the electronic device having a high heat conductive member in contact with the electronic component and the core material. . 【請求項２】請求項1において、 前記高熱導伝性部材は、複数の層から構成されているこ
とを特徴とする電子装置。2. The electronic device according to claim 1, wherein the high thermal conductivity member is composed of a plurality of layers. 【請求項３】請求項１または２において、 前記高熱導伝性部材は、 前記電子部品と接する層を銀、金又ははんだで構成し、 前記金属板と接する層を銅、金又ははんだで構成してい
ることを特徴とする電子装置。3. The high heat conductive member according to claim 1, wherein the layer in contact with the electronic component is made of silver, gold or solder, and the layer in contact with the metal plate is made of copper, gold or solder. An electronic device characterized by being. 【請求項４】請求項1から３のいずれかにおいて、 前記導体層と前記端子との接続は、フリップチップ方式
での接続であることを特徴とする電子装置。4. The electronic device according to claim 1, wherein the conductor layer and the terminal are connected by a flip chip method. 【請求項５】請求項１から４のいずれかにおいて、 前記配線層は前記コア材の両面に形成されていることを
特徴とする電子装置。5. The electronic device according to claim 1, wherein the wiring layer is formed on both surfaces of the core material. 【請求項６】請求項５において、 前記コア材の一方の面は、電子部品との間に高熱導伝性
部材が形成されており、 前記コア材の他方の面は、コア材から基板表面まで高熱
伝導性部材が形成されていることを特徴とする電子装
置。6. The high heat conductive member is formed between one surface of the core material and an electronic component according to claim 5, and the other surface of the core material is a surface of the substrate from the core material. An electronic device having a high thermal conductivity member formed therein. 【請求項７】請求項１から６のいずれかにおいて、 前記電子部品を備えた電子基板を他の基板に搭載するこ
とによりインターポーザとして用いる場合、 前記他の基板と前記電子基板のコア材とに接する高熱導
伝性部材で構成することを特徴とする電子装置。7. The electronic substrate having the electronic component according to claim 1, wherein the electronic substrate is mounted on another substrate to be used as an interposer. An electronic device comprising a high heat conductive member in contact with the electronic device. 【請求項８】請求項７において、 前記高熱伝導性部材は複数の層で構成されていることを
特徴とする電子装置。8. The electronic device according to claim 7, wherein the high thermal conductivity member is composed of a plurality of layers. 【請求項９】金属板又は複合金属板で構成されるコア材
と、該コア材上片面もしくは両面に形成された配線層
と、前記配線層と端子が接続されている前記電子部品を
有する第1の基板と、 該第1の基板が搭載され、該第1の基板の配線と電気的に
接続された第２の基板とを有する電子装置であって、 前記第1の基板のコア材と前記第２の基板とに接してい
る高熱導電性部材を有することを特徴とする電子装置。9. A core material comprising a metal plate or a composite metal plate, a wiring layer formed on one or both surfaces of the core material, and the electronic component having terminals connected to the wiring layer. An electronic device comprising: a first substrate; and a second substrate on which the first substrate is mounted and which is electrically connected to the wiring of the first substrate, the core material of the first substrate An electronic device comprising a high thermal conductive member in contact with the second substrate. 【請求項１０】請求項９において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料もしくは導電金属フィラー入り樹脂の
いずれか又はそれら複数であることを特徴とする電子装
置。10. The electronic device according to claim 9, wherein the high thermal conductivity member is any one or more of a metal material, a metal plating, a solder material, and a resin containing a conductive metal filler. 【請求項１１】請求項９において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料のいずれか又はそれら複数であること
を特徴とする電子装置。11. The electronic device according to claim 9, wherein the high thermal conductivity member is a metal material, a metal plating material, a solder material, or a plurality thereof. 【請求項１２】請求項９から１１のいずれかにおいて、 前記第２の基板における前記第１の基板非搭載面を筐体
カバーに接着されていることを特徴とする電子装置。12. The electronic device according to claim 9, wherein the first substrate non-mounting surface of the second substrate is adhered to a housing cover. 【請求項１３】請求項９〜１１のいずれかにおいて、 前記第２の基板も、金属板又は複合金属板で構成される
コア材と、該コア材上に形成された配線層と、前記配線
層と端子が接続されている前記電子部品とを有するメタ
ルコア基板であることを特徴とする電子装置。13. The core material made of a metal plate or a composite metal plate, the wiring layer formed on the core material, and the wiring according to any one of claims 9 to 11. An electronic device, which is a metal core substrate having a layer and the electronic component to which a terminal is connected. 【請求項１４】請求項１３において、 前記第２の基板における前記第１の基板非搭載面を筐体
カバーに接着されていることを特徴とする電子装置14. The electronic device according to claim 13, wherein the first substrate non-mounting surface of the second substrate is bonded to a housing cover. 【請求項１５】請求項９〜１１のいずれかにおいて、 前記第２の基板が、金属板又は複合金属板で構成される
コア材と、該コア材片側上に形成された配線層と、前記
配線層と端子が接続されている前記電子部品とを有し、
配線層および絶縁層を有さない側にはコアメタルが露出
したメタルベース基板であることを特徴とする電子装
置。15. The core material made of a metal plate or a composite metal plate, the wiring layer formed on one side of the core material, and the second substrate according to any one of claims 9 to 11. Having the electronic component in which the wiring layer and the terminal are connected,
An electronic device comprising a metal base substrate having a core metal exposed on a side having no wiring layer or insulating layer. 【請求項１６】請求項１５において、 前記第２の基板における配線層および絶縁層を有さない
側を筐体カバーに接着されていることを特徴とする電子
装置。16. The electronic device according to claim 15, wherein a side of the second substrate having no wiring layer and no insulating layer is bonded to a housing cover. 【請求項１７】請求項９〜１６のいずれかにおいて、 前記第１のコア材と前記電子部品とに接している高熱伝
導性部材を有することを特徴とする電子装置。17. The electronic device according to claim 9, further comprising a high thermal conductive member that is in contact with the first core material and the electronic component. 【請求項１８】請求項１７において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料もしくは導電金属フィラー入り樹脂の
いずれか又はそれら複数であることを特徴とする電子装
置。18. The electronic device according to claim 17, wherein the high thermal conductivity member is one or more of a metal material, a metal plating, a solder material, and a resin containing a conductive metal filler. 【請求項１９】請求項１７において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料のいずれか又はそれら複数であること
を特徴とする電子装置。19. The electronic device according to claim 17, wherein the high thermal conductivity member is made of a metal material, a metal plating material, a solder material, or a plurality thereof. 【請求項２０】請求項１２〜１９のいずれかにおいて、 前記第１の基板の金属コア材と第２の基板の金属コア材
もしくは金属ベース材に接する高熱伝導性部材を有する
ことを特徴とする電子装置。20. The high thermal conductive member according to claim 12, comprising a metal core material of the first substrate and a metal core material or a metal base material of the second substrate. Electronic device. 【請求項２１】請求項２０において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料もしくは導電金属フィラー入り樹脂の
いずれか又はそれら複数であることを特徴とする電子装
置。21. The electronic device according to claim 20, wherein the high thermal conductivity member is one or more of a metal material, a metal plating, a solder material, and a resin containing a conductive metal filler. 【請求項２２】請求項２０において、 前記高熱伝導性部材が、金属材料もしくは金属めっきも
しくははんだ材料のいずれか又はそれら複数であること
を特徴とする電子装置。22. The electronic device according to claim 20, wherein the high thermal conductivity member is made of a metal material, a metal plating material, a solder material, or a plurality thereof.
JP2002143983A 2001-05-22 2002-05-20 Electronic equipment Expired - Lifetime JP3849573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002143983A JP3849573B2 (en) 2001-05-22 2002-05-20 Electronic equipment

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001151818 2001-05-22
JP2001-151818 2001-05-22
JP2002143983A JP3849573B2 (en) 2001-05-22 2002-05-20 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2003046022A true JP2003046022A (en) 2003-02-14
JP3849573B2 JP3849573B2 (en) 2006-11-22

Family

ID=26615451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002143983A Expired - Lifetime JP3849573B2 (en) 2001-05-22 2002-05-20 Electronic equipment

Country Status (1)

Country Link
JP (1) JP3849573B2 (en)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112129A1 (en) * 2003-06-16 2004-12-23 Hitachi, Ltd. Electronic device
JP2005183559A (en) * 2003-12-18 2005-07-07 Nec Corp Printed wiring board and method for manufacturing the same
WO2005081312A1 (en) * 2004-02-24 2005-09-01 Ibiden Co., Ltd. Substrate for mounting semiconductor
JP2006318986A (en) * 2005-05-10 2006-11-24 Sumitomo Electric Printed Circuit Inc Flexible printed circuit board and its manufacturing method
JP2007042765A (en) * 2005-08-02 2007-02-15 Cmk Corp Multilayer printed circuit board and manufacturing method thereof
JP2008047843A (en) * 2006-07-20 2008-02-28 Sanyo Electric Co Ltd Circuit device, manufacturing method thereof, wiring board, and manufacturing method thereof
JP2008066375A (en) * 2006-09-05 2008-03-21 Mitsubishi Electric Corp Excellent heat radiating substrate and method for manufacturing the same
JP2008193099A (en) * 2007-02-07 2008-08-21 Nitto Denko Corp Ground vias for enhanced preamp heat release in hard disk drives
JP2009522761A (en) * 2005-12-30 2009-06-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Integrated electronic component and cooling device for integrated electronic component
JP2009200212A (en) * 2008-02-21 2009-09-03 Keihin Corp Heat radiation structure of printed circuit board
JP2009533865A (en) * 2006-04-14 2009-09-17 アギア システムズ インコーポレーテッド Method and apparatus for improving the dissipation of thermal energy in a direct chip attach coupling configuration of integrated circuits and circuit boards
US7679176B2 (en) 2005-12-09 2010-03-16 Hitachi, Ltd. Semiconductor device and electronic control unit using the same
JP2010219554A (en) * 2010-06-04 2010-09-30 Hitachi Automotive Systems Ltd Semiconductor device and electronic controller using the same
JP2012060159A (en) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd Wiring board, semiconductor device and wiring board manufacturing method
US8148647B2 (en) 2006-08-23 2012-04-03 Mitsubishi Electric Corporation Printed circuit board and method of manufacturing the same
JP2013038386A (en) * 2011-08-05 2013-02-21 Kinko Denshi Kofun Yugenkoshi Package substrate having embedded intermediate layer, and manufacturing method therefor
JP2015119057A (en) * 2013-12-18 2015-06-25 株式会社伸光製作所 Printed wiring board with increased arrangement density of via hole and manufacturing method therefor
JP2015222776A (en) * 2014-05-23 2015-12-10 イビデン株式会社 Printed wiring board, printed wiring board manufacturing method
JP2016076509A (en) * 2014-10-02 2016-05-12 太陽誘電株式会社 Circuit module
JP2016076510A (en) * 2014-10-02 2016-05-12 太陽誘電株式会社 Circuit module
JP2016092138A (en) * 2014-10-31 2016-05-23 カルソニックカンセイ株式会社 Mounting structure of electronic component
JP2016157924A (en) * 2015-02-24 2016-09-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． Circuit board and circuit board assembly
JP2017505991A (en) * 2014-01-13 2017-02-23 アウト カーベル マネージメントゲゼルシャフト ミット ベシュレンクテル ハフツング Printed circuit board, circuit, and method for manufacturing the circuit
JP2017073533A (en) * 2015-10-08 2017-04-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board and manufacturing method of the same
WO2017119248A1 (en) * 2016-01-07 2017-07-13 株式会社村田製作所 Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
JP2017220566A (en) * 2016-06-08 2017-12-14 本田技研工業株式会社 Multilayer substrate
KR20180013669A (en) * 2016-07-29 2018-02-07 오태헌 Method For Manufacturing Hybrid PCB and Hybrid PCB Manufactured Using the Same
JP2018207118A (en) * 2018-08-10 2018-12-27 太陽誘電株式会社 Circuit module
JP2019195039A (en) * 2018-05-04 2019-11-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board
JP2020009879A (en) * 2018-07-06 2020-01-16 太陽誘電株式会社 Circuit board and circuit module
JPWO2020012598A1 (en) * 2018-07-12 2021-04-30 三菱電機株式会社 Semiconductor device

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112129A1 (en) * 2003-06-16 2004-12-23 Hitachi, Ltd. Electronic device
JP2005183559A (en) * 2003-12-18 2005-07-07 Nec Corp Printed wiring board and method for manufacturing the same
WO2005081312A1 (en) * 2004-02-24 2005-09-01 Ibiden Co., Ltd. Substrate for mounting semiconductor
US7738258B2 (en) 2004-02-24 2010-06-15 Ibiden Co., Ltd. Semiconductor mounting board
EP1677349A4 (en) * 2004-02-24 2010-12-01 Ibiden Co Ltd Substrate for mounting semiconductor
JPWO2005081312A1 (en) * 2004-02-24 2008-01-17 イビデン株式会社 Semiconductor mounting substrate
JP2006318986A (en) * 2005-05-10 2006-11-24 Sumitomo Electric Printed Circuit Inc Flexible printed circuit board and its manufacturing method
JP2007042765A (en) * 2005-08-02 2007-02-15 Cmk Corp Multilayer printed circuit board and manufacturing method thereof
US7679176B2 (en) 2005-12-09 2010-03-16 Hitachi, Ltd. Semiconductor device and electronic control unit using the same
JP4843684B2 (en) * 2005-12-30 2011-12-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Integrated electronic component and cooling device for integrated electronic component
JP2009522761A (en) * 2005-12-30 2009-06-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Integrated electronic component and cooling device for integrated electronic component
KR101212473B1 (en) * 2006-04-14 2012-12-18 에이저 시스템즈 엘엘시 Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
JP2009533865A (en) * 2006-04-14 2009-09-17 アギア システムズ インコーポレーテッド Method and apparatus for improving the dissipation of thermal energy in a direct chip attach coupling configuration of integrated circuits and circuit boards
JP2008047843A (en) * 2006-07-20 2008-02-28 Sanyo Electric Co Ltd Circuit device, manufacturing method thereof, wiring board, and manufacturing method thereof
US8148647B2 (en) 2006-08-23 2012-04-03 Mitsubishi Electric Corporation Printed circuit board and method of manufacturing the same
JP2008066375A (en) * 2006-09-05 2008-03-21 Mitsubishi Electric Corp Excellent heat radiating substrate and method for manufacturing the same
JP2008193099A (en) * 2007-02-07 2008-08-21 Nitto Denko Corp Ground vias for enhanced preamp heat release in hard disk drives
US8233287B2 (en) 2007-02-07 2012-07-31 Nitto Denko Corporation Ground vias for enhanced preamp heat release in hard disk drives
US8730684B2 (en) 2007-02-07 2014-05-20 Nitto Denko Corporation Ground vias for enhanced preamp heat release in hard disk drives
JP2009200212A (en) * 2008-02-21 2009-09-03 Keihin Corp Heat radiation structure of printed circuit board
JP2010219554A (en) * 2010-06-04 2010-09-30 Hitachi Automotive Systems Ltd Semiconductor device and electronic controller using the same
JP2013038386A (en) * 2011-08-05 2013-02-21 Kinko Denshi Kofun Yugenkoshi Package substrate having embedded intermediate layer, and manufacturing method therefor
US9385056B2 (en) 2011-08-05 2016-07-05 Unimicron Technology Corporation Packaging substrate having embedded interposer and fabrication method thereof
JP2012060159A (en) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd Wiring board, semiconductor device and wiring board manufacturing method
JP2015119057A (en) * 2013-12-18 2015-06-25 株式会社伸光製作所 Printed wiring board with increased arrangement density of via hole and manufacturing method therefor
JP2017505991A (en) * 2014-01-13 2017-02-23 アウト カーベル マネージメントゲゼルシャフト ミット ベシュレンクテル ハフツング Printed circuit board, circuit, and method for manufacturing the circuit
JP2015222776A (en) * 2014-05-23 2015-12-10 イビデン株式会社 Printed wiring board, printed wiring board manufacturing method
JP2016076510A (en) * 2014-10-02 2016-05-12 太陽誘電株式会社 Circuit module
JP2016076509A (en) * 2014-10-02 2016-05-12 太陽誘電株式会社 Circuit module
JP2016092138A (en) * 2014-10-31 2016-05-23 カルソニックカンセイ株式会社 Mounting structure of electronic component
JP2016157924A (en) * 2015-02-24 2016-09-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． Circuit board and circuit board assembly
KR20160103370A (en) * 2015-02-24 2016-09-01 삼성전기주식회사 Circuit board and assembly thereof
KR102295103B1 (en) * 2015-02-24 2021-08-31 삼성전기주식회사 Circuit board and assembly thereof
JP2017073533A (en) * 2015-10-08 2017-04-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board and manufacturing method of the same
US10813209B2 (en) 2016-01-07 2020-10-20 Murata Manufacturing Co., Ltd. Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
WO2017119248A1 (en) * 2016-01-07 2017-07-13 株式会社村田製作所 Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
JPWO2017119248A1 (en) * 2016-01-07 2018-10-04 株式会社村田製作所 Multilayer substrate, electronic device, and method for manufacturing multilayer substrate
JP2017220566A (en) * 2016-06-08 2017-12-14 本田技研工業株式会社 Multilayer substrate
KR20180013669A (en) * 2016-07-29 2018-02-07 오태헌 Method For Manufacturing Hybrid PCB and Hybrid PCB Manufactured Using the Same
KR20190127254A (en) * 2018-05-04 2019-11-13 삼성전기주식회사 Printed circuit board
JP2019195039A (en) * 2018-05-04 2019-11-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board
JP7464217B2 (en) 2018-05-04 2024-04-09 サムソン エレクトロ－メカニックス カンパニーリミテッド． Printed Circuit Board
KR102586068B1 (en) 2018-05-04 2023-10-05 삼성전기주식회사 Printed circuit board
JP2020009879A (en) * 2018-07-06 2020-01-16 太陽誘電株式会社 Circuit board and circuit module
JPWO2020012598A1 (en) * 2018-07-12 2021-04-30 三菱電機株式会社 Semiconductor device
US11557554B2 (en) 2018-07-12 2023-01-17 Mitsubishi Electric Corporation Semiconductor device
JP7080322B2 (en) 2018-07-12 2022-06-03 三菱電機株式会社 Semiconductor device
JP2018207118A (en) * 2018-08-10 2018-12-27 太陽誘電株式会社 Circuit module

Also Published As

Publication number Publication date
JP3849573B2 (en) 2006-11-22

Similar Documents

Publication Publication Date Title
JP3849573B2 (en) Electronic equipment
US7425762B2 (en) Electronic apparatus
CN107112297B (en) Printed circuit board, semiconductor device, method for manufacturing printed circuit board, and method for manufacturing semiconductor device
JPWO2007129545A1 (en) Circuit board with built-in heat-resistant board
JP4669392B2 (en) Metal core multilayer printed wiring board
JP2007201254A (en) Built-in semiconductor-element including board, and built-in semiconductor-element including multilayer circuit board
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JPH07283538A (en) Manufacture of multilayered printed wiring board
KR100661044B1 (en) Electronic device
JP2000100987A (en) Semiconductor chip module multilayer circuit board and manufacture thereof
JP3691995B2 (en) Semiconductor package, manufacturing method thereof, and semiconductor device
JP2000294677A (en) High-density thin film wiring board and its manufacture
JP2002313996A (en) Substrate for semiconductor package, and its manufacturing method
JP3988629B2 (en) Electronic equipment
JP3938017B2 (en) Electronic equipment
JP3153062B2 (en) Substrate for mounting electronic components
JP2002043456A (en) Multi-layer printed wiring board
JP2000031319A (en) Substrate carrier for mounting semiconductor element and semiconductor device using the same
JP2001144398A (en) Wiring board and manufacturing method of the wiring board
JP2000156432A (en) Substrate for mounting flip chip
JP4663470B2 (en) Multi-layer circuit board with built-in semiconductor elements
JP3863534B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JPH06291246A (en) Multi-chip semiconductor device
JPH0936271A (en) Semiconductor package
JP2002319762A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060821

R151 Written notification of patent or utility model registration

Ref document number: 3849573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term