JP2003023250A - 多層基板のおよびその製造方法 - Google Patents

多層基板のおよびその製造方法

Info

Publication number
JP2003023250A
JP2003023250A JP2001206889A JP2001206889A JP2003023250A JP 2003023250 A JP2003023250 A JP 2003023250A JP 2001206889 A JP2001206889 A JP 2001206889A JP 2001206889 A JP2001206889 A JP 2001206889A JP 2003023250 A JP2003023250 A JP 2003023250A
Authority
JP
Japan
Prior art keywords
conductor pattern
multilayer substrate
heat dissipation
film
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001206889A
Other languages
English (en)
Inventor
Koji Kondo
宏司 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001206889A priority Critical patent/JP2003023250A/ja
Priority to US10/179,203 priority patent/US6768061B2/en
Priority to SG200203906A priority patent/SG107602A1/en
Priority to TW091114202A priority patent/TW519863B/zh
Priority to MXPA02006635A priority patent/MXPA02006635A/es
Priority to EP02015076A priority patent/EP1280393B1/en
Priority to KR10-2002-0038933A priority patent/KR100502498B1/ko
Priority to DE60217023T priority patent/DE60217023T2/de
Priority to CNB021411255A priority patent/CN1247053C/zh
Publication of JP2003023250A publication Critical patent/JP2003023250A/ja
Priority to US10/842,526 priority patent/US7328505B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 片側の表面のみに電極を有する多層基板であ
っても、製造工程を簡素化することが可能な多層基板お
よびその製造方法を提供すること。 【解決手段】 熱可塑性樹脂からなる樹脂フィルム２３
に導体パターン２２を形成した後導体パターン２２の表
面にニッケル金めっき処理による表面処理層３２を形成
するとともに、ビアホール２４内に導電ペースト５０を
充填した片面導体パターンフィルム３１と、表面処理層
３２の形成以外は片面導体パターンフィルム３１と同様
の工程により形成した片面導体パターンフィルム２１と
を積層した（（ｅ）に図示）後、両面から加熱プレスし
て多層基板１００を得る（（ｆ）に図示）。このよう
に、片面導体パターンフィルム２１、３１のみから、片
側の表面のみに電極３３を有する多層基板１００が製造
でき、製造工程を簡素化することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層基板およびそ
の製造方法に関し、特に、基板の片側の表面のみに実装
素子の接合に利用される電極を有する多層基板およびそ
の製造方法に関する。
【０００２】
【従来の技術】従来から、層間接続をした導体パターン
を両面に有する所謂両面基板を用いて両面に導体パター
ンを有する多層基板を形成し、この多層基板の実装素子
を接合しない片側の表面に絶縁層を形成する製造方法に
より得られる、基板の片側の表面のみに実装素子の接合
に利用される電極を有する多層基板が知られている。
【０００３】そして、その製造方法の一例としては、層
間接続をした熱硬化性樹脂基材（例えば熱硬化性樹脂フ
ィルム基材）を備える複数の両面基板を製造し、この複
数の両面基板を層間接続可能な処理をした未硬化状態
（Ｂステージ状態）の熱硬化性樹脂フィルムを介して積
層するとともに、この積層体の片面を覆うように未硬化
状態の熱硬化性樹脂フィルムを積層した後加熱プレスす
ることで、基板の片面のみに電極を有する多層基板を製
造する方法がある。
【０００４】また他の例としては、層間接続をした熱硬
化性樹脂基材の両面基板を製造し、この両面基板の両面
に、層間接続可能な処理をした未硬化状態の熱硬化性樹
脂フィルムおよび導体箔を積層加熱プレスした後、導体
箔をエッチング処理等によりパターン形成し、層間接続
可能な処理をした未硬化状態の熱硬化性樹脂フィルムお
よび導体箔の積層加熱プレスと導体箔のパターン形成を
繰り返して所望層数の基板を形成し、さらにこの基板の
片面を覆うように未硬化状態の熱硬化性樹脂フィルムを
積層した後加熱プレスすることで、基板の片面のみに電
極を有する多層基板を製造する方法がある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来技術は、両面基板と未硬化状態の熱硬化性樹脂フィ
ルムとをそれぞれ製造し、これらを組み合わせて基板の
片面のみに電極を有する多層基板を製造する方法であっ
たり、両面基板と未硬化状態の熱硬化性樹脂フィルムと
をそれぞれ製造し、これらに導体箔を組み合わせて基板
の片面のみに電極を有する多層基板を製造する方法であ
るため、製造工程が非常に複雑であるという問題があ
る。
【０００６】本発明は上記点に鑑みてなされたもので、
基板の片側の表面のみに実装素子の接合に利用される電
極を有する多層基板であっても、製造工程を簡素化する
ことが可能な多層基板およびその製造方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明の多層基板では、熱可塑性樹
脂からなる樹脂フィルム（２３）の片面にのみ導体パタ
ーン（２２）が形成され、かつ所望の位置に層間接続材
料（５０）が充填されたビアホール（２４）を備える片
面導体パターンフィルム（２１、３１）のみを、導体パ
ターン（２２）が形成された面と導体パターン（２２）
が形成されていない面が向かい合うように複数枚積層し
たものであって、片側の表面のみにおいて導体パターン
（２２）による電極（３３）が形成されていることを特
徴としている。
【０００８】これによると、熱可塑性樹脂からなる樹脂
フィルム（２３）の片面のみに導体パターン（２２）が
形成された片面導体パターンフィルム（２１、３１）の
みを積層し、片側の表面のみに導体パターン（２２）に
よる電極（３３）が形成された多層基板とすることがで
きる。従って、片面導体パターンフィルム（２１、３
１）以外のフィルム等を準備、加工する必要がないの
で、製造工程を簡素化することが可能である。
【０００９】また、請求項２に記載の発明の多層基板で
は、電極（３３）を形成している導体パターン（２２）
は、その表面に、電極（３３）に実装素子を接合すると
きに用いられる接合材の接合強度を向上するための表面
処理層（３２）が形成されていることを特徴としてい
る。
【００１０】これによると、多層基板の電極（３３）に
実装素子を接合したときの接合信頼性を向上することが
可能である。
【００１１】また、請求項３に記載の発明の多層基板で
は、電極（３３）が形成されている片側の表面に対向す
る側の表面に、放熱部材（４６）が接続されていること
を特徴としている。
【００１２】これによると、多層基板からの放熱特性を
向上することが可能である。
【００１３】また、請求項４に記載の発明の多層基板で
は、放熱部材（４６）が接続された側に位置する片面導
体パターンフィルム（２１ａ）が備えるビアホール（２
４ａ）内の層間接続材料（５０）は、放熱部材（４６）
に接続し、放熱部材（４６）に接続した層間接続材料
（５０）を介して、基板から放熱部材（４６）に熱伝導
する構成であることを特徴としている。
【００１４】これによると、多層基板側の熱を、放熱部
材（４６）に接続した層間接続材料（５０）を介して、
放熱部材（４６）に伝導することができる。従って、多
層基板からの放熱特性をさらに向上することが可能であ
る。
【００１５】また、請求項５に記載の発明の多層基板の
ように、放熱部材（４６）に接続した層間接続材料（５
０）は、基板内において電気配線回路を構成する導体パ
ターン（２２）に対し電気的に絶縁し、電気配線回路に
組み込まない構成とすることもできるし、請求項６に記
載の発明の多層基板のように、放熱部材（４６）に接続
した層間接続材料（５０）は、基板内において電気配線
回路をの一部を構成するようにすることもできる。
【００１６】また、請求項７に記載の発明の多層基板の
製造方法では、熱可塑性樹脂からなる樹脂フィルム（２
３）の片面にのみ導体パターン（２２）が形成され、か
つ所望の位置に層間接続材料（５０）が充填されたビア
ホール（２４）を備える片面導体パターンフィルム（２
１、３１）のみを、導体パターン（２２）が形成された
面と導体パターン（２２）が形成されていない面が向か
い合うように複数枚積層する積層工程と、この積層工程
後に、積層体の両面から加圧しつつ加熱することによ
り、各片面導体パターンフィルム（２１、３１）相互の
接着を行なう接着工程を備え、片面導体パターンフィル
ム（２１、３１）からなる多層基板の片側の表面のみに
おいて導体パターン（２２）による電極（３３）が形成
されることを特徴としている。
【００１７】これによると、熱可塑性樹脂からなる樹脂
フィルム（２３）の片面のみに導体パターン（２２）が
形成された片面導体パターンフィルム（２１、３１）の
みを複数枚一括して接着し、片側の表面のみに導体パタ
ーン（２２）による電極（３３）が形成された多層基板
を製造することができる。従って、片面導体パターンフ
ィルム（２１、３１）以外のフィルム等を準備、加工す
る必要がないとともに、片面導体パターンフィルム（２
１、３１）を順次接着していく必要がないので、製造工
程を簡素化することが可能である。
【００１８】また、請求項８に記載の発明の多層基板の
製造方法では、接着工程において、樹脂フィルム（２
３）を構成する熱可塑性樹脂の弾性率が１〜１０００Ｍ
Ｐａとなる温度で加熱することを特徴としている。
【００１９】これによると、樹脂フィルム（２３）の弾
性率を１〜１０００ＭＰａと充分に低下させた状態で加
圧することにより、各片面導体パターンフィルム（２
１、３１）相互を確実に接着することができる。
【００２０】また、請求項９に記載の発明の多層基板の
製造方法では、積層工程を行なう前に、電極（３３）を
形成する導体パターン（２２）の表面に、電極（３３）
に実装素子を接合するときに用いられる接合材の接合強
度を向上するための表面処理を施す表面処理工程を備え
ることを特徴としている。
【００２１】これによると、多層基板の電極（３３）に
実装素子を接合したときの接合信頼性を向上することが
可能である。
【００２２】また、請求項１０に記載の発明の多層基板
の製造方法では、層間接続材料（５０）は導電ペースト
（５０）であり、片面導体パターンフィルム（２１、３
１）には、導体パターン（２２）を底面とする有底ビア
ホール（２４）が形成され、その有底ビアホール（２
４）内に導電ペースト（５０）を充填することにより、
この導電ペースト（５０）を介して隣接する片面導体パ
ターンフィルム（２１、３１）同士の導体パターン（２
２）を導通させることを特徴としている。
【００２３】これによると、多層基板の各導体パターン
（２２）層間をビアホール（２４）内の導電ペースト
（５０）により確実に導通させることができる。
【００２４】また、請求項１１に記載の発明の多層基板
の製造方法では、積層された片面導体パターンフィルム
（２１、２１ａ、３１）における樹脂フィルム（２３）
が表面をなしている側の表面に、放熱部材（４６）を接
続する接続工程を備えることを特徴としている。
【００２５】これによると、多層基板からの放熱特性を
向上することが可能である。
【００２６】また、請求項１２に記載の発明の多層基板
の製造方法では、放熱部材（４６）を接続する接続工程
において、放熱部材（４６）が接続される片面導体パタ
ーンフィルム（２１ａ）に備えられたビアホール（２４
ａ）に充填された層間接続材料（５０）が放熱部材（４
６）に接続し、この層間接続材料（５０）を介して、基
板から放熱部材（４６）に熱伝導する構成が形成される
ことを特徴としている。
【００２７】これによると、多層基板（１００）側の熱
を、放熱部材（４６）に接続した層間接続材料（５０）
を介して、放熱部材（４６）に伝達することができる。
従って、多層基板からの放熱特性をさらに向上すること
が可能である。
【００２８】また、請求項１３に記載の発明の多層基板
の製造方法では、層間接続材料（５０）は導電ペースト
（５０）であり、放熱部材（４６）が接続する片面導体
パターンフィルム（２１ａ）には、導体パターン（２
２）を底面とする有底ビアホール（２４ａ）が形成さ
れ、その有底ビアホール（２４ａ）内に導電ペースト
（５０）を充填することにより、この導電ペースト（５
０）を介して片面導体パターンフィルム（２１ａ）の導
体パターン（２２）と放熱部材（４６）とを接続させる
ことを特徴としている。
【００２９】このように、放熱部材（４６）に接続した
ビアホール（２４ａ）内の導電ペースト（５０）によ
り、多層基板からの放熱特性を向上することができる。
【００３０】なお、上記各手段に付した括弧内の符号
は、後述する実施形態記載の具体的手段との対応関係を
示す。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
【００３２】（第１の実施形態）図１は、本実施形態に
おける多層基板の製造工程を示す工程別断面図である。
【００３３】図１（ａ）において、２１は絶縁基材であ
る樹脂フィルム２３の片面に貼着された導体箔（本例で
は厚さ１８μｍの銅箔）をエッチングによりパターン形
成した導体パターン２２を有する片面導体パターンフィ
ルムである。本例では、樹脂フィルム２３としてポリエ
ーテルエーテルケトン樹脂６５〜３５重量％とポリエー
テルイミド樹脂３５〜６５重量％とからなる厚さ２５〜
７５μｍの熱可塑性樹脂フィルムを用いている。
【００３４】図１（ａ）に示すように、導体パターン２
２の形成が完了すると、後述する片面導体パターンフィ
ルムの積層工程において最も外側に位置し、導体パター
ン２２により電極３３が形成される片面導体パターンフ
ィルムを、めっき処理液槽に浸漬させ導体パターン２２
の表面にニッケルめっきおよび金めっきを施す所謂ニッ
ケル金めっき処理を行ない、図１（ｂ）に示すような導
体パターン２２の表面に表面処理層３２を形成した片面
導体パターンフィルム３１を得る。
【００３５】ここでニッケル金めっき処理が本実施形態
における表面処理である。この表面処理は、電極３３に
実装素子を半田等の接合材で接合するときの接合強度の
向上を目的に行なっている。
【００３６】図１（ａ）に示すように、片面導体パター
ンフィルム２１に導体パターン２２の形成が完了する
と、次に、図１（ｃ）に示すように、樹脂フィルム２３
側から炭酸ガスレーザを照射して、導体パターン２２を
底面とする有底ビアホールであるビアホール２４を形成
する。ビアホールの形成は、炭酸ガスレーザの出力と照
射時間等を調整することで、導体パターン２２に穴を開
けないようにしている。
【００３７】ビアホール２４の形成には、炭酸ガスレー
ザ以外にエキシマレーザ等が使用可能である。レーザ以
外のドリル加工等のビアホール形成方法も可能である
が、レーザビームで穴あけ加工すると、微細な径で穴あ
けでき、導体パターン２２にダメージを与えることが少
ないため好ましい。
【００３８】図１（ｃ）に示すように、ビアホール２４
の形成が完了すると、次に、図１（ｄ）に示すように、
ビアホール２４内に層間接続材料である導電ペースト５
０を充填する。導電ペースト５０は、銅、銀、錫等の金
属粒子にバインダ樹脂や有機溶剤を加え、これをミキサ
ーによって混練しペースト化したものである。
【００３９】導電ペースト５０は、スクリーン印刷機に
より、片面導体パターンフィルム２１のビアホール２４
内に印刷充填される。ビアホール２４内への導電ペース
ト５０の充填は、本例ではスクリーン印刷機を用いた
が、確実に充填ができるのであれば、ディスペンサ等を
用いる他の方法も可能である。
【００４０】なお、図示は省略しているが、図１（ｂ）
で示した片面導体パターンフィルム３１についても、図
１（ｃ）、（ｄ）に示す工程と同様の工程により、ビア
ホール２４の形成および導電ペースト５０の充填が行な
われる。
【００４１】片面導体パターンフィルム２１、３１のビ
アホール２４内への導電ペースト５０の充填が完了する
と、図１（ｅ）に示すように、片面導体パターンフィル
ム２１を導体パターン２２が設けられた側を上側として
複数枚（本例では３枚）積層するとともに、これらの上
方側に片面導体パターンフィルム３１を導体パターン２
２が設けられた側を上側として積層する。
【００４２】ここで、最下層に位置する片面導体パター
ンフィルム２１には、ビアホール２４は形成していな
い。
【００４３】図１（ｅ）に示すように片面導体パターン
フィルム２１および片面導体パターンフィルム３１を積
層したら、これらの上下両面から真空加熱プレス機によ
り加熱しながら加圧する。本例では、２５０〜３５０℃
の温度に加熱し１〜１０ＭＰａの圧力で加圧した。
【００４４】これにより、図１（ｆ）に示すように、各
片面導体パターンフィルム２１、３１相互が接着され
る。樹脂フィルム２３が熱融着して一体化するととも
に、ビアホール２４内の導電ペースト５０により隣接す
る導体パターン２２の層間接続が行なわれ、片側の表面
に電極３３を備える多層基板１００が得られる。各樹脂
フィルム２３は同じ熱可塑性樹脂材料によって形成され
ているので、加熱により軟化し加圧されることで確実に
一体化することができる。
【００４５】樹脂フィルム２３は同じ熱可塑性樹脂材料
によって形成されており、真空加熱プレス機により加圧
しつつ加熱されているとき、樹脂フィルム２３の弾性率
は約５〜４０ＭＰａに低下している。また、導体パター
ン２２および導電ペースト５０は、２５０℃以上に加熱
されることで表面の活性度が向上している。従って、各
樹脂フィルム２３相互等を確実に接着できるとともに、
導体パターン２２および導電ペースト５０と樹脂フィル
ム２３とを確実に接着することができる。
【００４６】なお、加熱プレス時の樹脂フィルム２３の
弾性率は１〜１０００ＭＰａであることが好ましい。弾
性率が１０００ＭＰａより大きいと樹脂フィルム２３間
が熱融着し難く、加圧により導体パターン２２に大きな
応力が加わり断線等の不具合が発生し易い。また、弾性
率が１ＭＰａより小さいと加圧により樹脂フィルム２３
が流れ易く、導体パターン２２が移動したりしてプリン
ト基板１００を形成し難い。
【００４７】上述の多層基板の製造方法によれば、樹脂
フィルム２３の片面のみに導体パターン２２が形成され
た片面導体パターンフィルム２１、３１を積層し、これ
を加熱プレスすることで、片側の表面のみに実装素子の
接合に利用される電極３３を有する多層基板を製造する
ことができる。
【００４８】従って、片面導体パターンフィルム２１、
３１のみから多層基板１００を形成でき、加工工程内に
おいて片面導体パターンフィルム以外のフィルム等を準
備したり加工したりする必要がない。このようにして、
製造工程を簡素化することができる。
【００４９】また、１回の加熱プレスにより各片面導体
パターンフィルム２１、３１相互の接着を一括して行な
うことができる。従って、加工時間を短縮することがで
き、製造工程を一層簡素化することができる。
【００５０】また、実装素子を接合しない側の面の絶縁
は、最下層に配置された片面導体パターンフィルム２１
の樹脂フィルム２３により行なわれるため、絶縁層を形
成するためのフィルム等を特別に設ける必要もない。
【００５１】（第２の実施形態）次に、第２の実施形態
について図に基づいて説明する。
【００５２】第２の実施形態は、第１の実施形態に対
し、電極３３を設けた面に対向する面に放熱部材を接続
したものである。なお、第１の実施形態と同様の部分に
ついては、同一の符号をつけ、その説明を省略する。
【００５３】図２（ａ）〜（ｄ）に示す導体パターン２
２形成、表面処理層３２形成、ビアホール２４形成およ
び導電ペースト５０充填の工程は、図１（ａ）〜（ｄ）
に示す第１の実施形態と同様の工程である。
【００５４】片面導体パターンフィルム２１、２１ａ、
３１のビアホール２４内への導電ペースト５０の充填が
完了すると、図２（ｅ）に示すように、片面導体パター
ンフィルム２１、２１ａを導体パターン２２が設けられ
た側を上側として複数枚（本例では３枚）積層するとと
もに、これらの上方側に片面導体パターンフィルム３１
を導体パターン２２が設けられた側を上側として積層す
る。
【００５５】なお、片面導体パターンフィルム２１ａ
は、片面導体パターンフィルム２１と同一の工程により
形成されたものであり、ビアホール２４、２４ａ内に導
電ペースト５０が充填されている。
【００５６】そしてさらに、積層された複数枚の片面導
体パターンフィルム２１、２１ａ、３１の下方側には、
アルミニウム合金製のヒートシンク４６を積層する。ヒ
ートシンク４６は本実施形態における放熱部材である。
なお、ヒートシンク４６の上方側の面には、後述する片
面導体パターンフィルム２１ａとの接着時の接着力向上
を目的として粗化する処理が施されている。粗化面を形
成する処理としては、バフ研磨処理、ショットブラスト
処理、アルマイト処理等を採用することができる。
【００５７】図２（ｅ）に示すように片面導体パターン
フィルム２１、片面導体パターンフィルム２１ａ、片面
導体パターンフィルム３１およびヒートシンク４６を積
層したら、これらの上下両面から真空加熱プレス機によ
り加熱しながら加圧する。
【００５８】これにより、図２（ｆ）に示すように、各
片面導体パターンフィルム２１、２１ａ、３１およびヒ
ートシンク４６相互が接着される。樹脂フィルム２３が
熱融着して一体化するとともに、ビアホール２４、２４
ａ内の導電ペースト５０により隣接する導体パターン２
２の層間接続が行なわれ、片側の表面に電極３３を備え
る多層基板１００が得られる。また、多層基板１００の
電極３３が設けられた面に対向する面にはヒートシンク
４６が接続される。
【００５９】さらに、図２（ｅ）に示す積層工程におい
て下側に位置する２枚の片面導体パターンフィルム２１
ａの図中中央に位置するビアホール２４ａ内に充填され
た導電ペースト５０が、図２（ｆ）に示すように多層基
板１００に接続したヒートシンク４６に直接あるいは間
接的に接続する。
【００６０】最下層の片面導体パターンフィルム２１ａ
（ヒートシンク４６が接続する片面導体パターンフィル
ム２１ａ）のビアホール２４ａ内に充填された導電ペー
スト５０は、ヒートシンク４６に直接接続し、最下層の
片面導体パターンフィルム２１ａに形成された導体パタ
ーン２２とヒートシンク４６とを接続する。
【００６１】また、下方から２枚目の片面導体パターン
フィルム２１ａのビアホール２４ａ内に充填された導電
ペースト５０は、下方から２枚目の片面導体パターンフ
ィルム２１ａに形成された導体パターン２２と最下層の
片面導体パターンフィルム２１ａに形成された導体パタ
ーン２２とを接続する。
【００６２】すなわち、下方から２枚目の片面導体パタ
ーンフィルム２１ａのビアホール２４ａ内に充填された
導電ペースト５０は、最下層の片面導体パターンフィル
ム２１ａの導体パターン２２およびビアホール２４ａ内
の導電ペースト５０を介して、ヒートシンク４６に間接
的に接続する。
【００６３】このヒートシンク４６に直接あるいは間接
的に接続した導電ペースト５０およびこれを充填するビ
アホール２４ａからなる符号４４の構成は所謂サーマル
ビアであり、サーマルビア４４は多層基板１００側の熱
をヒートシンク４６に伝導するために設けられている。
【００６４】なお、本実施形態におけるサーマルビア４
４およびサーマルビア４４に接続した導体パターン２２
は、多層基板１００内において電気配線回路を構成する
導体パターン２２等に対し電気的に絶縁されている。す
なわち、ヒートシンク４６に接続したサーマルビア４４
の導電ペースト５０は、電気配線回路に組み込まれずヒ
ートシンク４６への熱伝導のためにのみ設けられてい
る。従って、多層基板１００は電極３３が設けられた面
に対向する面において、電気配線回路に対し絶縁状態と
することができる。
【００６５】また、サーマルビア４４を構成するビアホ
ール２４ａは、他のビアホール２４と同一の径（本例で
は直径１００μｍ）で形成され、図２（ｆ）にも示すよ
うにサーマルビア４４を複数個並設している。熱伝導性
を向上するためには、サーマルビア４４を構成するビア
ホール２４ａの径を大きくする方法があるが、この方法
を採用すると、サーマルビア４４設置部位において、多
層基板１００とヒートシンク４６との接着性が著しく低
下し好ましくない。
【００６６】本例のように、複数個のサーマルビア４４
を並設して熱伝導性を向上させれば、多層基板１００と
ヒートシンク４６との接着性の低下を抑制することがで
きるという利点がある。
【００６７】樹脂フィルム２３は同じ熱可塑性樹脂材料
によって形成されており、真空加熱プレス機により加圧
しつつ加熱されているとき、樹脂フィルム２３の弾性率
は約５〜４０ＭＰａに低下している。また、導体パター
ン２２、導電ペースト５０およびヒートシンク４６は、
２５０℃以上に加熱されることで表面の活性度が向上し
ている。従って、各樹脂フィルム２３相互等を確実に接
着できるとともに、導体パターン２２、導電ペースト５
０およびヒートシンク４６と樹脂フィルム２３とを確実
に接着することができる。
【００６８】なお、加熱プレス時の樹脂フィルム２３の
弾性率は１〜１０００ＭＰａであることが好ましい。弾
性率が１０００ＭＰａより大きいと樹脂フィルム２３間
が熱融着し難く、加圧により導体パターン２２に大きな
応力が加わり断線等の不具合が発生し易い。また、弾性
率が１ＭＰａより小さいと加圧により樹脂フィルム２３
が流れ易く、導体パターン２２が移動したりしてプリン
ト基板１００を形成し難い。
【００６９】上述の多層基板の製造方法によれば、樹脂
フィルム２３の片面のみに導体パターン２２が形成され
た片面導体パターンフィルム２１、２１ａ、３１を積層
し、これを加熱プレスすることで、片側の表面のみに実
装素子の接合に利用される電極３３を有する多層基板を
製造することができる。
【００７０】従って、片面導体パターンフィルム２１、
２１ａ、３１のみから多層基板１００を形成でき、加工
工程内において片面導体パターンフィルム以外のフィル
ム等を準備したり加工したりする必要がない。このよう
にして、製造工程を簡素化することができる。
【００７１】また、１回の加熱プレスにより各片面導体
パターンフィルム２１、２１ａ、３１相互の接着を一括
して行なうことができるとともに、多層基板１００にヒ
ートシンク４６を接続することができる。さらに、同時
に、ヒートシンク４６にサーマルビア４４を接続するこ
とができる。従って、放熱特性が良好な多層基板の加工
時間を短縮することができ、製造工程を一層簡素化する
ことができる。
【００７２】また、片面導体パターンフィルム２１、２
１ａ、３１およびヒートシンク４６を積層する前に、片
面導体パターンフィルム３１の導体パターン２２にニッ
ケル金めっき処理による表面処理層３２を形成してい
る。従って、ヒートシンク４６を接続した多層基板１０
０をめっき処理液槽に浸漬し、電極３３となる導体パタ
ーン２２に表面処理層３２を形成する必要がない。
【００７３】多層基板１００にヒートシンク４６を接続
した後に表面処理層３２の形成を行なうと、ヒートシン
ク４６が表面処理時にダメージを受け易い。従って、本
実施形態のように、ヒートシンク４６接続前に表面処理
層３２の形成を行えば、ヒートシンク４６への樹脂コー
ティング等の保護処理を行なう必要もないという利点が
ある。
【００７４】なお、本実施形態における各構成の材質や
加熱プレス等の加工条件は、第１の実施形態と同様であ
る。
【００７５】（他の実施形態）上記各実施形態におい
て、樹脂フィルム２３としてポリエーテルエーテルケト
ン樹脂６５〜３５重量％とポリエーテルイミド樹脂３５
〜６５重量％とからなる樹脂フィルムを用いたが、これ
に限らず、ポリエーテルエーテルケトン樹脂とポリエー
テルイミド樹脂に非導電性フィラを充填したフィルムで
あってもよいし、ポリエーテルエーテルケトン（ＰＥＥ
Ｋ）もしくはポリエーテルイミド（ＰＥＩ）を単独で使
用することも可能である。
【００７６】さらに、熱可塑性ポリイミド、または所謂
液晶ポリマー等の熱可塑性樹脂を用いてもよい。加熱プ
レス時の加熱温度において弾性率が１〜１０００ＭＰａ
であり、後工程である半田付け工程等で必要な耐熱性を
有する樹脂フィルムであれば好適に用いることができ
る。
【００７７】また、上記各実施形態において、片面導体
パターンフィルム３１の導体パターン２２にのみ表面処
理層３２を形成したが、片面導体パターンフィルム２
１、２１ａの導体パターン２２にも形成するものであっ
てもよい。
【００７８】また、上記各実施形態において、実装素子
を接合するときに用いられる接合材の接合強度を向上す
るために電極３３を形成する導体パターン２２に施され
る表面処理は、ニッケル金めっき処理であったが、耐熱
プリフラックス処理やパラジウムめっき処理等の表面処
理であってもよい。また、充分な接合材の接合強度が得
られるものであれば、電極３３を形成する導体パターン
２２に表面処理層３２を形成する必要はない。
【００７９】また、上記第２の実施形態において、放熱
部材であるヒートシンク４６はアルミニウム合金製であ
ったが、他の金属製であってもよいし、セラミック製等
であってもよい。
【００８０】また、上記第２の実施形態において、サー
マルビア４４は、２層にのみ形成したが、これに限定さ
れるものではない。例えば、電極３３を形成した面まで
接続するサーマルビアを形成し（上記第２の実施形態の
場合には、４層にサーマルビアを形成し）、多層基板１
００の熱をヒートシンク４６に伝導するばかりでなく、
電極３３に接合された実装素子の熱をもヒートシンク４
６に伝導するものであってもよい。
【００８１】また、上記第２の実施形態において、サー
マルビア４４は、多層基板１００内において電気配線回
路を構成する導体パターン２２等から絶縁されていた
が、電気配線回路の一部を構成するものであってもよ
い。例えばヒートシンク４６が銅合金等により形成され
接地電位となる部位に配置され使用される場合には、サ
ーマルビア４４が電気配線回路の一部となり、ヒートシ
ンク４６と電気的にも接続して接地状態となるものであ
ってもよい。
【００８２】また、ヒートシンク４６がセラミック製等
の絶縁体である場合には、サーマルビア４４が電気配線
回路の一部であっても、電極３３が設けられた面に対向
する面において、電気配線回路に対し絶縁状態とするこ
とができるとともに、良好な放熱特性を確保することが
できる。
【００８３】また、上記第２の実施形態において、アル
ミニウム合金製のヒートシンク４６を、多層基板１００
の電極３３が設けられた面に対向する面に直接接続した
が、ヒートシンク４６の多層基板１００への接続面に、
接着性や熱伝導性の向上を目的として、例えばポリエー
テルイミドシート、熱伝導性フィラーを含有した熱硬化
性樹脂シートもしくは熱伝導性フィラーを含有した熱可
塑性樹脂シート等の所謂ボンディングシートを形成した
ものを接続するものであってもよい。
【００８４】ただし、ヒートシンクがサーマルビアとと
もに電気配線回路の一部を構成する場合には、サーマル
ビアがヒートシンクと接続する部位のボンディングシー
トは除去する必要がある。
【００８５】また、上記各実施形態において、プリント
基板１００は４層基板であったが、複数の導体パターン
層を有するものであれば、層数が限定されるものではな
いことは言うまでもない。
【図面の簡単な説明】
【図１】本発明における第１の実施形態の多層基板の概
略の製造工程示す工程別断面図である。
【図２】本発明における第２の実施形態の多層基板の概
略の製造工程示す工程別断面図である。
【符号の説明】
２１、２１ａ、３１ 片面導体パターンフィルム ２２ 導体パターン ２３ 樹脂フィルム（絶縁基材） ２４、２４ａ ビアホール（有底ビアホール） ３２ 表面処理層 ３３ 電極 ４４ サーマルビア ４６ ヒートシンク（放熱部材） ５０ 導電ペースト（層間接続材料） １００ 多層基板
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｎ 3/24 3/24 Ａ 3/40 3/40 Ｋ Ｆターム(参考） 5E317 AA24 BB01 BB11 CC25 CC52 CD34 GG16 5E338 AA03 AA16 BB02 BB13 BB25 BB71 BB75 CC01 CD03 CD33 EE02 EE32 EE51 5E343 AA02 AA12 AA33 BB09 BB17 BB23 BB24 BB44 BB61 BB71 DD43 GG18 5E346 AA03 AA05 AA12 AA15 AA22 AA35 AA38 AA43 BB01 BB13 BB16 CC08 CC31 DD02 DD32 EE02 EE06 EE07 FF18 FF35 FF36 GG15 GG22 GG28 HH32 HH33

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 熱可塑性樹脂からなる樹脂フィルム（２
    ３）の片面にのみ導体パターン（２２）が形成され、か
    つ所望の位置に層間接続材料（５０）が充填されたビア
    ホール（２４）を備える片面導体パターンフィルム（２
    １、３１）のみを、前記導体パターン（２２）が形成さ
    れた面と前記導体パターン（２２）が形成されていない
    面が向かい合うように複数枚積層したものであって、 片側の表面のみにおいて前記導体パターン（２２）によ
    る電極（３３）が形成されていることを特徴とする多層
    基板。
  2. 【請求項２】 前記電極（３３）を形成している前記導
    体パターン（２２）は、その表面に、前記電極（３３）
    に実装素子を接合するときに用いられる接合材の接合強
    度を向上するための表面処理層（３２）が形成されてい
    ることを特徴とする請求項１に記載の多層基板。
  3. 【請求項３】 前記電極（３３）が形成されている前記
    片側の表面に対向する側の表面に、放熱部材（４６）が
    接続されていることを特徴とする請求項１または請求項
    ２に記載の多層基板。
  4. 【請求項４】 前記放熱部材（４６）が接続された側に
    位置する前記片面導体パターンフィルム（２１ａ）が備
    える前記ビアホール（２４ａ）内の前記層間接続材料
    （５０）は、前記放熱部材（４６）に接続し、前記放熱
    部材（４６）に接続した前記層間接続材料（５０）を介
    して、基板から前記放熱部材（４６）に熱伝導する構成
    であることを特徴とする請求項３に記載の多層基板。
  5. 【請求項５】 前記放熱部材（４６）に接続した前記層
    間接続材料（５０）は、基板内において電気配線回路を
    構成する前記導体パターン（２２）に対し電気的に絶縁
    されていることを特徴とする請求項４に記載の多層基
    板。
  6. 【請求項６】 前記放熱部材（４６）に接続した前記層
    間接続材料（５０）は、基板内において電気配線回路を
    の一部を構成することを特徴とする請求項４に記載の多
    層基板。
  7. 【請求項７】 熱可塑性樹脂からなる樹脂フィルム（２
    ３）の片面にのみ導体パターン（２２）が形成され、か
    つ所望の位置に層間接続材料（５０）が充填されたビア
    ホール（２４）を備える片面導体パターンフィルム（２
    １、３１）のみを、前記導体パターン（２２）が形成さ
    れた面と前記導体パターン（２２）が形成されていない
    面が向かい合うように複数枚積層する積層工程と、 この積層工程後に、積層体の両面から加圧しつつ加熱す
    ることにより、各片面導体パターンフィルム（２１、３
    １）相互の接着を行なう接着工程を備え、 前記片面導体パターンフィルム（２１、３１）からなる
    多層基板の片側の表面のみにおいて前記導体パターン
    （２２）による電極（３３）が形成されることを特徴と
    する多層基板の製造方法。
  8. 【請求項８】 前記接着工程において、前記樹脂フィル
    ム（２３）を構成する前記熱可塑性樹脂の弾性率が１〜
    １０００ＭＰａとなる温度で加熱することを特徴とする
    請求項７に記載の多層基板の製造方法。
  9. 【請求項９】 前記積層工程を行なう前に、前記電極
    （３３）を形成する前記導体パターン（２２）の表面
    に、前記電極（３３）に実装素子を接合するときに用い
    られる接合材の接合強度を向上するための表面処理を施
    す表面処理工程を備えることを特徴とする請求項７また
    は請求項８に記載の多層基板の製造方法。
  10. 【請求項１０】 前記層間接続材料（５０）は導電ペー
    スト（５０）であり、前記片面導体パターンフィルム
    （２１、３１）には、前記導体パターン（２２）を底面
    とする有底ビアホール（２４）が形成され、その有底ビ
    アホール（２４）内に前記導電ペースト（５０）を充填
    することにより、この導電ペースト（５０）を介して隣
    接する片面導体パターンフィルム（２１、３１）同士の
    導体パターン（２２）を導通させることを特徴とする請
    求項７ないし請求項９のいずれか１つに記載の多層基板
    の製造方法。
  11. 【請求項１１】 前記積層された片面導体パターンフィ
    ルム（２１、２１ａ、３１）における前記樹脂フィルム
    （２３）が表面をなしている側の表面に、放熱部材（４
    ６）を接続する接続工程を備えることを特徴とする請求
    項７ないし請求項１０のいずれか１つに記載の多層基板
    の製造方法。
  12. 【請求項１２】 前記放熱部材（４６）を接続する前記
    接続工程において、前記放熱部材（４６）が接続される
    前記片面導体パターンフィルム（２１ａ）に備えられた
    前記ビアホール（２４ａ）に充填された前記層間接続材
    料（５０）が前記放熱部材（４６）に接続し、この層間
    接続材料（５０）を介して、基板から前記放熱部材（４
    ６）に熱伝導する構成が形成されることを特徴とする請
    求項１１に記載の多層基板の製造方法。
  13. 【請求項１３】 前記層間接続材料（５０）は導電ペー
    スト（５０）であり、前記放熱部材（４６）が接続する
    前記片面導体パターンフィルム（２１ａ）には、前記導
    体パターン（２２）を底面とする有底ビアホール（２４
    ａ）が形成され、その有底ビアホール（２４ａ）内に前
    記導電ペースト（５０）を充填することにより、この導
    電ペースト（５０）を介して前記片面導体パターンフィ
    ルム（２１ａ）の前記導体パターン（２２）と前記放熱
    部材（４６）とを接続させることを特徴とする請求項１
    ２に記載の多層基板の製造方法。
JP2001206889A 2001-07-06 2001-07-06 多層基板のおよびその製造方法 Pending JP2003023250A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2001206889A JP2003023250A (ja) 2001-07-06 2001-07-06 多層基板のおよびその製造方法
US10/179,203 US6768061B2 (en) 2001-07-06 2002-06-26 Multilayer circuit board
SG200203906A SG107602A1 (en) 2001-07-06 2002-06-27 Multilayer circuit board and method for manufacturing multilayer circuit board
TW091114202A TW519863B (en) 2001-07-06 2002-06-27 Multilayer circuit board and method for manufacturing multilayer circuit board
MXPA02006635A MXPA02006635A (es) 2001-07-06 2002-07-03 Tablero de circuitos de capas multiples y metodo para la fabricacion de un tablero de circuitos de capas multiples.
EP02015076A EP1280393B1 (en) 2001-07-06 2002-07-05 Multilayer circuit board and method for manufacturing multilayer circuit board
KR10-2002-0038933A KR100502498B1 (ko) 2001-07-06 2002-07-05 다층 회로 기판 및 그 제조 방법
DE60217023T DE60217023T2 (de) 2001-07-06 2002-07-05 Mehrschichtige Leiterplatte und Verfahren zur Herstellung einer mehrschichtigen Leiterplatte
CNB021411255A CN1247053C (zh) 2001-07-06 2002-07-05 多层电路板及制造多层电路板的方法
US10/842,526 US7328505B2 (en) 2001-07-06 2004-05-11 Method for manufacturing multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001206889A JP2003023250A (ja) 2001-07-06 2001-07-06 多層基板のおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006276796A Division JP2007053393A (ja) 2006-10-10 2006-10-10 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003023250A true JP2003023250A (ja) 2003-01-24

Family

ID=19042955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001206889A Pending JP2003023250A (ja) 2001-07-06 2001-07-06 多層基板のおよびその製造方法

Country Status (9)

Country Link
US (2) US6768061B2 (ja)
EP (1) EP1280393B1 (ja)
JP (1) JP2003023250A (ja)
KR (1) KR100502498B1 (ja)
CN (1) CN1247053C (ja)
DE (1) DE60217023T2 (ja)
MX (1) MXPA02006635A (ja)
SG (1) SG107602A1 (ja)
TW (1) TW519863B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253558A (ja) * 2005-03-14 2006-09-21 Nitto Denko Corp 配線回路基板、電子部品の実装構造および電子部品の実装方法
JP2007036050A (ja) * 2005-07-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板の製造方法
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
KR20150013008A (ko) * 2013-07-25 2015-02-04 후지쯔 가부시끼가이샤 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2015208200A (ja) * 2014-04-23 2015-11-19 株式会社デンソー 電源装置
JP2016009771A (ja) * 2014-06-25 2016-01-18 三菱電機株式会社 半導体装置
JP2016131193A (ja) * 2015-01-13 2016-07-21 宇部エクシモ株式会社 積層板の製造方法、及び多層回路基板
JP2017050311A (ja) * 2015-08-31 2017-03-09 アルプス電気株式会社 シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
WO2017081981A1 (ja) * 2015-11-10 2017-05-18 株式会社村田製作所 樹脂多層基板およびその製造方法
KR20170103835A (ko) 2015-01-13 2017-09-13 우베 에쿠시모 가부시키가이샤 플렉서블 라미네이트 보드 및 다층 회로 기판
JPWO2017119248A1 (ja) * 2016-01-07 2018-10-04 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
WO2021193385A1 (ja) * 2020-03-26 2021-09-30 株式会社クラレ 多層回路基板の製造方法
US11160174B2 (en) 2016-06-09 2021-10-26 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer substrate

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW540281B (en) * 2001-08-09 2003-07-01 Matsushita Electric Ind Co Ltd Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
US7361585B2 (en) * 2004-12-23 2008-04-22 Advantech Global, Ltd System for and method of planarizing the contact region of a via by use of a continuous inline vacuum deposition
JP4625346B2 (ja) * 2005-02-25 2011-02-02 株式会社リコー 情報処理システム
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US7948001B2 (en) * 2005-09-20 2011-05-24 Panasonic Electric Works, Co., Ltd. LED lighting fixture
JP5021216B2 (ja) 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
EP1890524A4 (en) * 2006-04-03 2009-07-01 Panasonic Corp MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP2007324200A (ja) * 2006-05-30 2007-12-13 Yazaki Corp 回路基板およびそれを備えた電気接続箱
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR101421083B1 (ko) * 2012-06-13 2014-07-18 손재설 히트싱크 일체형 회로기판의 제조방법
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
US9907190B1 (en) * 2015-02-03 2018-02-27 Amazon Technologies, Inc. Composite structures and methods of making
JP7251446B2 (ja) * 2019-10-28 2023-04-04 株式会社オートネットワーク技術研究所 伝熱部材付基板及び伝熱部材付基板の製造方法
DE102021112611A1 (de) 2021-05-14 2022-11-17 Alpha Deuren International Bv Sektionaltor
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111890B1 (en) * 1982-12-15 1991-03-13 Nec Corporation Monolithic multicomponents ceramic substrate with at least one dielectric layer of a composition having a perovskite structure
US4897338A (en) * 1987-08-03 1990-01-30 Allied-Signal Inc. Method for the manufacture of multilayer printed circuit boards
US5158801A (en) * 1988-04-01 1992-10-27 The United States Of America As Represented By The United States Administrator Of The National Aeronautics And Space Administration Method of forming a multiple layer dielectric and a hot film sensor therewith
JPH03283594A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 回路基板
US5259100A (en) * 1992-05-27 1993-11-09 Amada Engineering & Service Co., Inc. Milling tool for turret punch press
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
EP0663417B1 (en) * 1993-08-03 2000-03-29 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Polyimide laminate comprising thermoplastic polyimide polymer or thermoplastic polyimide film, and process for producing the laminate
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JPH07263867A (ja) 1994-03-18 1995-10-13 Fujitsu General Ltd 多層配線基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP3603354B2 (ja) 1994-11-21 2004-12-22 株式会社デンソー 混成集積回路装置
JPH08279684A (ja) 1995-04-05 1996-10-22 Mitsui Toatsu Chem Inc 金属ベース多層配線基板
JPH0936553A (ja) * 1995-07-21 1997-02-07 Furukawa Electric Co Ltd:The 金属ベース多層配線基板
US5747164A (en) * 1995-09-19 1998-05-05 Denki Kagaku Kogyo Kabushiki Kaisha Conductive composite plastic sheet and container
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
JPH10199882A (ja) * 1997-01-13 1998-07-31 Nec Corp 半導体装置
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JPH11284342A (ja) 1998-03-31 1999-10-15 Sumitomo Metal Ind Ltd パッケージとその製造方法
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000294929A (ja) 1999-04-05 2000-10-20 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP4436946B2 (ja) * 1999-06-25 2010-03-24 イビデン株式会社 片面回路基板の製造方法、および多層プリント配線板の製造方法
JP2001024323A (ja) * 1999-07-12 2001-01-26 Ibiden Co Ltd 導電性ペーストの充填方法および多層プリント配線板用の片面回路基板の製造方法
JP3227444B2 (ja) * 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667086B2 (ja) * 2005-03-14 2011-04-06 日東電工株式会社 電子部品の実装構造および電子部品の実装方法
JP2006253558A (ja) * 2005-03-14 2006-09-21 Nitto Denko Corp 配線回路基板、電子部品の実装構造および電子部品の実装方法
JP2007036050A (ja) * 2005-07-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板の製造方法
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
KR20150013008A (ko) * 2013-07-25 2015-02-04 후지쯔 가부시끼가이샤 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP2015208200A (ja) * 2014-04-23 2015-11-19 株式会社デンソー 電源装置
JP2016009771A (ja) * 2014-06-25 2016-01-18 三菱電機株式会社 半導体装置
KR20170103835A (ko) 2015-01-13 2017-09-13 우베 에쿠시모 가부시키가이샤 플렉서블 라미네이트 보드 및 다층 회로 기판
JP2016131193A (ja) * 2015-01-13 2016-07-21 宇部エクシモ株式会社 積層板の製造方法、及び多層回路基板
US11985762B2 (en) 2015-01-13 2024-05-14 Ube Exsymo Co., Ltd. Flexible laminated board and multilayer circuit board
JP2017050311A (ja) * 2015-08-31 2017-03-09 アルプス電気株式会社 シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
JPWO2017081981A1 (ja) * 2015-11-10 2018-05-10 株式会社村田製作所 樹脂多層基板およびその製造方法
US10743414B2 (en) 2015-11-10 2020-08-11 Murata Manufacturing Co., Ltd. Resin multilayer substrate and method of manufacturing the same
WO2017081981A1 (ja) * 2015-11-10 2017-05-18 株式会社村田製作所 樹脂多層基板およびその製造方法
JPWO2017119248A1 (ja) * 2016-01-07 2018-10-04 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
US11160174B2 (en) 2016-06-09 2021-10-26 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer substrate
US11856712B2 (en) 2016-06-09 2023-12-26 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer substrate
WO2021193385A1 (ja) * 2020-03-26 2021-09-30 株式会社クラレ 多層回路基板の製造方法

Also Published As

Publication number Publication date
MXPA02006635A (es) 2003-02-10
CN1247053C (zh) 2006-03-22
DE60217023T2 (de) 2007-08-16
EP1280393A3 (en) 2004-10-13
EP1280393B1 (en) 2006-12-27
KR20030005054A (ko) 2003-01-15
EP1280393A2 (en) 2003-01-29
US6768061B2 (en) 2004-07-27
DE60217023D1 (de) 2007-02-08
US20030007330A1 (en) 2003-01-09
US7328505B2 (en) 2008-02-12
SG107602A1 (en) 2004-12-29
CN1396796A (zh) 2003-02-12
TW519863B (en) 2003-02-01
KR100502498B1 (ko) 2005-07-22
US20040208933A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
JP2003023250A (ja) 多層基板のおよびその製造方法
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
JP4341588B2 (ja) 多層基板及びその製造方法
JP3969192B2 (ja) 多層配線基板の製造方法
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
JPH06310870A (ja) 配線基板構造及びその製造方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP4201436B2 (ja) 多層配線基板の製造方法
JP2003086949A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
WO2018097112A1 (ja) 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
JPH0794868A (ja) 多層配線基板及びその製造方法
JP3945316B2 (ja) 多層配線基板及びその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2007053393A (ja) 多層基板およびその製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP2000208946A (ja) 多層配線板およびその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2712936B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2008198733A (ja) 多層配線板とその製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060808