JP4747707B2 - 多層配線基板及び基板製造方法 - Google Patents
多層配線基板及び基板製造方法 Download PDFInfo
- Publication number
- JP4747707B2 JP4747707B2 JP2005212570A JP2005212570A JP4747707B2 JP 4747707 B2 JP4747707 B2 JP 4747707B2 JP 2005212570 A JP2005212570 A JP 2005212570A JP 2005212570 A JP2005212570 A JP 2005212570A JP 4747707 B2 JP4747707 B2 JP 4747707B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- melting point
- point metal
- binder resin
- low melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0141—Liquid crystal polymer [LCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
図1は、本発明が適用された多層配線基板10の断面を模式的に表した図である。
非結晶性樹脂:熱可塑性ポリイミド(PI),変形ポリフェニレンエーテル(m−PPE),ポリアミドイミド(PAI),ポリエーテルイミド(PEI),ポリアリレート(PAR),ポリスルホン(PSF),ポリエーテルスルホン(PES)
導体パターン12は、抵抗値が低くスズと合金化する金属である。例えば、コストの面から、銅もしくは銅に防錆処理を施した一般的な基板用銅箔が望ましい。
以上のような多層配線基板10の製造プロセスについて説明をする。
これにより、ビアホール13の上下の開口部に形成された導体パターン12のビアの開口部の表面部分と液化した低融点金属23とを合金化するとともに、低融点金属23と高融点金属22とを合金化させることにより、基材11の両面に形成された導体パターン12同士の層間の電気的な導通を図ることができる。
Claims (15)
- 熱可塑性樹脂からなる絶縁基材に、金属の導体パターンが複数層形成された多層配線基板において、
上記絶縁基材の融着温度よりも高融点の少なくとも銅を含む高融点金属と、上記導体パターンと合金化でき、上記絶縁基材の融着温度よりも低融点の少なくともスズを含む低融点金属と、上記絶縁基材の融着温度以下で溶融するバインダ樹脂とが、上記絶縁基材に形成されたビアホール中に充填され、
上記ビアホールの上下の開口部に上記導体パターンが形成された後、上記絶縁基材の融着温度で加熱及び所定の圧力で加圧され、液化した上記低融点金属と上記高融点金属とが局所的に混ざった半溶融状態の金属混合物の液滴が、溶融した上記バインダ樹脂と液−液相分離しながら該液滴同士で融合する状態を経由して、上記導体パターンのビアの開口部の表面部分と上記低融点金属とが合金化されるとともに、上記低融点金属と上記高融点金属とが合金化されることにより、導体パターンの層間の電気的な導通が図られている多層配線基板。 - 上記バインダ樹脂は、弾性率が、上記絶縁基材及び上記低融点金属と上記高融点金属との合金よりも低い請求項1記載の多層配線基板。
- 上記絶縁基材は、全芳香族ポリエステル樹脂の液晶ポリマーである請求項1記載の多層配線基板。
- 上記バインダ樹脂は、ポリエステル樹脂である請求項3記載の多層配線基板。
- 上記導体パターンは、少なくとも銅を含む金属である請求項1記載の多層配線基板。
- 上記低融点金属の構成要素であるスズの重量は、上記高融点金属及び上記低融点金属の全重量に対して、75重量%乃至95重量%である請求項1記載の多層配線基板。
- 上記バインダ樹脂の体積は、上記高融点金属及び上記低融点金属を含むビアホールの充填材料の全体積に対して、0.5体積%乃至70体積%である請求項1記載の多層配線基板。
- 熱可塑性樹脂からなる絶縁基材に、金属の導体パターンが複数層形成された多層配線基板を製造する基板製造方法において、
上記絶縁基材の融着温度よりも高融点の少なくとも銅を含む高融点金属と、上記導体パターンと合金化でき、上記絶縁基材の融着温度よりも低融点の少なくともスズを含む低融点金属と、上記絶縁基材の融着温度以下で溶融するバインダ樹脂とを上記絶縁基材に形成されたビアホール中に充填する第1の工程と、
上記ビアホールの上下の開口部に上記導体パターンを形成後、上記絶縁基材の融着温度で加熱及び所定の圧力で加圧して、液化した上記低融点金属と上記高融点金属とが局所的に混ざった半溶融状態の金属混合物の液滴が、溶融した上記バインダ樹脂と液−液相分離しながら該液滴同士で融合する状態を経由して、上記導体パターンのビアの開口部の表面部分と上記低融点金属とを合金化させるとともに、上記低融点金属と上記高融点金属とを合金化させることにより、導体パターンの層間の電気的な導通を図る第2の工程と
を有する基板製造方法。 - 上記第1の工程では、上記高融点金属と、上記低融点金属と、上記バインダ樹脂の前駆体とを上記ビアホール中に充填し、上記ビアホール内で上記バインダ樹脂の前駆体を樹脂化させる請求項8記載の基板製造方法。
- 上記バインダ樹脂は、弾性率が、上記絶縁基材及び上記低融点金属と上記高融点金属との合金よりも低い請求項8記載の基板製造方法。
- 上記絶縁基材は、全芳香族ポリエステル樹脂の液晶ポリマーである請求項8記載の基板製造方法。
- 上記バインダ樹脂は、ポリエステル樹脂である請求項11記載の基板製造方法。
- 上記導体パターンは、少なくとも銅を含む金属である請求項8記載の基板製造方法。
- 上記低融点金属の構成要素であるスズの重量は、上記高融点金属及び上記低融点金属の全重量に対して、75重量%乃至95重量%である請求項8記載の基板製造方法。
- 上記バインダ樹脂の体積は、上記高融点金属及び上記低融点金属を含むビアホールの充填基材の全体積に対して、0.5乃至70体積%である請求項8記載の基板製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005212570A JP4747707B2 (ja) | 2004-11-09 | 2005-07-22 | 多層配線基板及び基板製造方法 |
US11/458,178 US7642468B2 (en) | 2004-11-09 | 2006-07-18 | Multilayer wiring board and fabricating method of the same |
CN 200610136391 CN1933696A (zh) | 2005-07-22 | 2006-07-21 | 多层布线板及其制作方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004325259 | 2004-11-09 | ||
JP2004325259 | 2004-11-09 | ||
JP2005212570A JP4747707B2 (ja) | 2004-11-09 | 2005-07-22 | 多層配線基板及び基板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165508A JP2006165508A (ja) | 2006-06-22 |
JP4747707B2 true JP4747707B2 (ja) | 2011-08-17 |
Family
ID=36667132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005212570A Expired - Fee Related JP4747707B2 (ja) | 2004-11-09 | 2005-07-22 | 多層配線基板及び基板製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7642468B2 (ja) |
JP (1) | JP4747707B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007116855A1 (ja) * | 2006-04-03 | 2007-10-18 | Panasonic Corporation | 多層プリント配線基板及びその製造方法 |
JP4570051B2 (ja) * | 2006-12-14 | 2010-10-27 | 有限会社ナプラ | 回路基板、電子デバイス及びその製造 |
JP4881193B2 (ja) * | 2007-03-09 | 2012-02-22 | 三菱樹脂株式会社 | 導電性ペースト組成物 |
WO2008143099A1 (ja) * | 2007-05-17 | 2008-11-27 | Fujikura Ltd. | 積層配線基板及びその製造方法 |
KR101114058B1 (ko) * | 2009-03-12 | 2012-03-13 | 다츠다 덴센 가부시키가이샤 | 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판 |
US9414500B2 (en) | 2009-06-02 | 2016-08-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
JP6118015B2 (ja) | 2011-05-12 | 2017-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | シリコンボードにおけるシリコン貫通配線(tsv)の形成 |
US8723049B2 (en) * | 2011-06-09 | 2014-05-13 | Tessera, Inc. | Low-stress TSV design using conductive particles |
JP5352629B2 (ja) * | 2011-06-30 | 2013-11-27 | 有限会社 ナプラ | 基板 |
JP5352647B2 (ja) * | 2011-08-29 | 2013-11-27 | 有限会社 ナプラ | 基板 |
JP5099272B1 (ja) * | 2011-12-26 | 2012-12-19 | パナソニック株式会社 | 多層配線基板とその製造方法 |
TW201340807A (zh) * | 2011-12-28 | 2013-10-01 | Panasonic Corp | 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板 |
US20140110153A1 (en) * | 2012-01-17 | 2014-04-24 | Panasonic Corporation | Wiring board and method for manufacturing the same |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
EP2954760B1 (en) * | 2013-07-11 | 2017-11-01 | HSIO Technologies, LLC | Fusion bonded liquid crystal polymer circuit structure |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
US9585240B2 (en) * | 2013-10-24 | 2017-02-28 | Qorvo Us, Inc. | Advanced grounding scheme |
CN203707402U (zh) * | 2013-12-05 | 2014-07-09 | 番禺得意精密电子工业有限公司 | 电连接器 |
JP6022492B2 (ja) * | 2014-02-13 | 2016-11-09 | 有限会社 ナプラ | 微細空間内に導体を形成する製造方法 |
JP6476562B2 (ja) * | 2014-03-18 | 2019-03-06 | 富士通株式会社 | 配線基板および配線基板の製造方法 |
CN104470215B (zh) * | 2014-11-26 | 2017-12-26 | 乐健科技(珠海)有限公司 | 具有微散热器的印刷电路板的制备方法及所得产品 |
JP6696996B2 (ja) * | 2015-11-10 | 2020-05-20 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
CN105555033A (zh) * | 2016-01-25 | 2016-05-04 | 深圳市通为信电路科技有限公司 | 一种led铝基板的过孔方法 |
US10283445B2 (en) * | 2016-10-26 | 2019-05-07 | Invensas Corporation | Bonding of laminates with electrical interconnects |
US11426818B2 (en) | 2018-08-10 | 2022-08-30 | The Research Foundation for the State University | Additive manufacturing processes and additively manufactured products |
JPWO2023090115A1 (ja) * | 2021-11-18 | 2023-05-25 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3889856B2 (ja) * | 1997-06-30 | 2007-03-07 | 松下電器産業株式会社 | 突起電極付きプリント配線基板の製造方法 |
JP2000077849A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 配線基板とその製造方法 |
WO2001005204A1 (fr) * | 1999-07-12 | 2001-01-18 | Ibiden Co., Ltd. | Procede de fabrication d'une carte de circuits imprimes |
TW498707B (en) * | 1999-11-26 | 2002-08-11 | Matsushita Electric Ind Co Ltd | Wiring substrate and production method thereof |
JP3867523B2 (ja) * | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
JP2003023250A (ja) * | 2001-07-06 | 2003-01-24 | Denso Corp | 多層基板のおよびその製造方法 |
JP2003031916A (ja) * | 2001-07-19 | 2003-01-31 | Alps Electric Co Ltd | 印刷配線基板 |
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
DE10392162B4 (de) * | 2002-08-07 | 2012-02-23 | Denso Corporation | Schaltkreiskartenverbindungsstruktur und Herstellungsverfahren hierfür |
-
2005
- 2005-07-22 JP JP2005212570A patent/JP4747707B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-18 US US11/458,178 patent/US7642468B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006165508A (ja) | 2006-06-22 |
US20060274510A1 (en) | 2006-12-07 |
US7642468B2 (en) | 2010-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4747707B2 (ja) | 多層配線基板及び基板製造方法 | |
JP3729092B2 (ja) | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
US5442144A (en) | Multilayered circuit board | |
KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
KR101300384B1 (ko) | 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치 | |
JP4945974B2 (ja) | 部品内蔵配線板 | |
JP5130661B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
US7816611B2 (en) | Circuit board | |
JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
JP5783329B2 (ja) | 異方性導電シート、および、それを用いた電極接合方法 | |
JP3461172B2 (ja) | 多層配線回路基板の製造方法 | |
CN1933696A (zh) | 多层布线板及其制作方法 | |
JP6756569B2 (ja) | 多層配線板の製造方法 | |
KR101138519B1 (ko) | 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법 | |
JP5170570B2 (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
US9060458B2 (en) | Method for manufacturing multi-layer printed circuit board | |
JP5130666B2 (ja) | 部品内蔵配線板 | |
JP2013191620A (ja) | 部品内蔵基板の製造方法および部品内蔵基板 | |
KR100733759B1 (ko) | 이종 재료가 도포된 전도성 페이스트 및 이를 이용한 다층인쇄 회로 기판 제조 방법 | |
JP2000223836A (ja) | 多層配線基板およびその製造方法 | |
JP5828203B2 (ja) | プリント配線板、プリント配線板の製造方法 | |
JP5526818B2 (ja) | プリント配線板 | |
JP2009146839A (ja) | 導電ペースト及びこれを用いた多層配線基板 | |
KR20090067249A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP6476562B2 (ja) | 配線基板および配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |