JP5436774B2 - 多層プリント基板およびその製造方法 - Google Patents
多層プリント基板およびその製造方法 Download PDFInfo
- Publication number
- JP5436774B2 JP5436774B2 JP2007333267A JP2007333267A JP5436774B2 JP 5436774 B2 JP5436774 B2 JP 5436774B2 JP 2007333267 A JP2007333267 A JP 2007333267A JP 2007333267 A JP2007333267 A JP 2007333267A JP 5436774 B2 JP5436774 B2 JP 5436774B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- hole
- conductor
- film
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
また、この構成によれば、複数の片面導体パターンフィルムのうち隣接する2つの片面導体パターンフィルム間で対向する導体パターンおよび充填スルーホールが、導電体を介して電気的に接続されると共に機械的に結合されるので、層間接続信頼性および信頼性が高い。
さらに、この構成によれば、下地金属層上に導体を形成するので、導体パターンの導体厚を薄くかつ均一にすることができる。また、導体パターンと充填スルーホールとを、下地金属層と導体を有する2層構造にすることで、導体パターンおよび充填スルーホールの各導体の樹脂フィルムとの密着性が良くなるので、層間接続信頼性がさらに向上する。
請求項5に記載の発明に係る多層プリント基板は、スルーホールを有する樹脂フィルムの両面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとを有し、前記複数の片面導体パターンフィルムのうち最も外側にある片面導体パターンフィルムと重ね合わされた両面導体パターンフィルムを更に含み、前記両面導体パターンフィルムの2つの前記導体パターンのうちの一方は、前記最も外側にある片面導体パターンフィルムの前記充填スルーホールと直接に、或いは、該充填スルーホールと前記2つの導体パターンのうちの一方とに金属間結合した導電体を介して電気的に接続されていることを特徴とする。
また、各片面導体パターンフィルム間に別の樹脂フィルムを介在させないので、部品点数が少なく、製造コストの低減を図れる。さらに、複数の片面導体パターンフィルムを熱融着プレスにより重ね合わせる際に、各片面導体パターンフィルムの充填スルーホールが厚さ方向の柱として支えになるため、熱融着プレス時の厚さばらつきを無くすことができる。
さらに、この構成によれば、片面導体パターンフィルムの導体パターン表面の一部と充填スルーホールのランド部表面との少なくとも一方にSnを含むめっきにより形成されためっき層(Snめっき層)のSnが、熱融着プレスにより溶融して、導体パターン表面の一部と充填スルーホールのランド部表面とに金属間結合した導電体が形成される。これにより、隣接する2つの片面導体パターンフィルム間で対向する導体パターンと充填スルーホールが、導電体を介して電気的に接続されると共に機械的に結合されるので、層間接続信頼性および信頼性が高い。
加えて、この構成によれば、導体パターンと充填スルーホールとを、下地金属層と導体を有する2層構造にすることで、導体の密着性が良くなる。これにより、層間接続信頼性がさらに向上する。また、下地金属層は無電解めっきにより形成するので、導体パターンの導体厚を薄くかつ均一にすることができる。これにより、微細な導体パターンを形成することができる。これに対して、上記特許文献1,2に開示された従来技術では、銅箔をフィルムに融着プレスしてから導体パターンを形成するため、銅箔の厚さに制限があり、微細加工に向かない。
請求項8に記載の発明に係る多層プリント基板の製造方法は、スルーホールを有し、ガラス転移点および融点が150℃以上350℃以下である熱可塑性樹脂、液晶ポリマーフィルム、PEEK(Polyetheretherketone)、PES(Polyethersulfone)、PPE(Polyphenyeneether)、PTFE(Polytetrafluoroethylene)、結晶が光学的異方性を有するフィルム、ポリアリールケトン樹脂と非晶質ポリエーテルイミド、のいずれかからなる樹脂フィルムの片面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとを有する片面導体パターンフィルムを作製する工程と、導電ペースト或いは金属粉を、前記導体パターン表面の一部と前記充填スルーホールのランド部表面との間にそれぞれ介在させて、複数の前記片面導体パターンフィルムを、上下方向を同じにして積み重ね、これらの積層体を温度232〜350℃、圧力0.5〜10MPaで熱融着プレスにより重ね合わせる工程と、を備える多層プリント基板の製造方法であって、前記片面導体パターンフィルムを作製する工程において、前記樹脂フィルムの表面および前記スルーホール内壁に無電解めっきによってめっきを施して230℃〜250℃で30秒〜30分加熱することにより、Pが2〜6%で厚さが0.05〜0.5ミクロンのNi−P合金の下地金属層を形成し、該下地金属層上に電気めっきによってCuの導体を形成した後、前記樹脂フィルムの両面のうち、前記導体パターンを形成しない一方の面に形成された前記導体は前記充填スルーホールのランド部を除き除去すると共に、前記樹脂フィルムのもう一方の面に形成された前記導体に前記導体パターンを形成することを特徴とする。
第1実施形態に係る多層プリント基板を図1乃至図3に基づいて説明する。
(1)まず、スルーホール11を有する樹脂フィルム12の片面に形成された導体パターン13と、スルーホール11に導体パターン13と一体に導体14が充填形成された充填スルーホール15とを有する片面導体パターンフィルム16を作製する工程を実施する。
(2)次に、3つの(複数の)片面導体パターンフィルム16を、上下方向を同じにしてかつ隣接する2つの片面導体パターンフィルム16間で導体パターン13と充填スルーホール15のランド部とが接するように積み重ね、これらの積層体を熱融着プレスにより一括して重ね合わせる工程を実施する。
○3つの片面導体パターンフィルム16の各導体パターン13が、スルーホール11に導体パターン13と一体に導体14が充填形成された充填スルーホール15を介して層間接続されるので、層間接続信頼性が高い。つまり、各片面導体パターンフィルム16の導体パターン13と充填スルーホール15は同時にかつ同じ導体14で形成するため、層間接続信頼性が高い。
次に、第2実施形態に係る多層プリント基板10Aを、図4乃至図6に基づいて説明する。
図4は第2実施形態に係る多層プリント基板10Aの一部の概略構成を示す断面図、図5(A)乃至(G)は多層プリント基板10Aに用いる片面導体パターンフィルム16Aの製造手順を示す工程図である。図6は多層プリント基板10Aの各構成部材を積み重ねて一括熱融着プレスを行う際の配置を示す説明図である。
ここで、図5(A)乃至(E)は上述した図2(A)乃至(E)と同じであり、説明を省略する。
次に、第3実施形態に係る多層プリント基板を、図7(A)乃至(D)に基づいて説明する。図7(A)乃至(D)は第3実施形態に係る多層プリント基板における片面導体パターンフィルム16Bの製造手順の一部を示す工程図である。
ここで、図7(A)に示す工程は、上述した図2(D)(および図5(D))と同じ工程であり、図2(A)乃至(C)に示す工程を実施した後に行う工程である。
○複数の片面導体パターンフィルム10Bのうち隣接する2つの片面導体パターンフィルム10B間で、対向する導体パターン13と充填スルーホール15のランド部15aがSn或いはSn合金のめっき層31aのSnが溶融して出来た導電体(図4に示す導電体30より大きい導電体)を介して電気的に接続される。そのため、その接続面積が大きくなり、層間接続信頼性がさらに向上する。
次に、第4実施形態に係る多層プリント基板を、図8及び図9に基づいて説明する。図8は第4実施形態に係る多層プリント基板10Bの概略構成を示す断面図、図9は多層プリント基板10Bに用いる両面導体パターンフィルム26のみを示す断面図である。
この両面導体パターンフィルム26は、図9に示すように、スルーホール21を有する樹脂フィルム22の両面に形成された導体パターン23と、スルーホール21に導体パターン23と一体に導体24が充填形成された充填スルーホール25とを備えている。
次に、本発明の第5実施形態に係る多層プリント基板10Cを図10および図11に基づいて説明する。
次に、本発明の第6実施形態に係る多層プリント基板10Dを図12に基づいて説明する。
上記各実施形態では、複数の(3つの)片面導体パターンフィルムの各充填スルーホール15が同軸上にある多層プリント基板について説明した。これに対して、本実施形態に係る多層プリント基板10Dでは、図12に示すように、重ね合わされた複数の(本例では3つの)片面導体パターンフィルムのうち、両側にある2つの片面導体パターンフィルム16の各充填スルーホール15の中心軸と、これら2つの片面導体パターンフィルム16間に挟まれた片面導体パターンフィルム16Dの充填スルーホール15の中心軸とをずらしてある。
(実施例1)
<片面導体パターンフィルム16Aの作製方法>
穴あけ加工:
片面導体パターンフィルム16Aの樹脂フィルム12として、厚さ50μmの液晶ポリマーフィルム(株式会社クラレ製のVecstar(登録商標)CT−50N)を用いた。
フィルム粗面化・デスミア:
穴あけ加工した樹脂フィルム12を強アルカリに浸して表面を溶解し粗面化した。
無電解めっき:
コンディショナー処理は、奥野製薬工業株式会社製のOPC−350コンディショナーにより、高分子フィルムの表面を洗浄した。ここで、パラジウムを含む触媒付与液として奥野製薬工業株式会社製のOPC−80キャタリスト、活性化剤としてOPC−500アクセラレーターを用いた。
さらに銅電気めっきを行い、導体14を1〜20ミクロン厚に形成した。銅(Cu)の電気めっき処理は、導体14の導体厚が5ミクロンになるように銅を形成した。銅電気めっき液は下記を用いた。尚、スルーホールフィリング用添加剤として、荏原ユージライト株式会社社製のキューブライトTFIIを使用した。
硫酸銅 120 g/L
硫酸 150 g/L
濃塩酸 0.125mL/L(塩素イオンとして)
このとき樹脂フィルム12の片面ともう一方の片面に流す電流に差を生じさせ、片面に形成する導体14a(図5(D)参照)は5ミクロン厚、もう一方の片面に形成する導体14bは1ミクロン厚とした。このとき、同時にスルーホール11内部を銅で充填した。
裏面の導体除去:
塩化鉄エッチング液に浸し、樹脂フィルム12の片面に形成した導体14bを除去した。
片面の導体パターン13は、サブトラクティブ法で導体14(導体14a)に回路を形成した。感光レジストを塗布し、紫外線にて露光し、現像を行った。次に、エッチング工程を行い、導体パターン13を形成した後、レジストを剥離した。なお、さらに微細な回路形成には、電気銅めっき厚(導体厚)を2〜3ミクロン厚にして、めっきレジストを形成してから導体パターン部に電気銅めっきを行うセミアディティブ法を用いても構わない。
導体パターン13が無い面の充填スルーホール15のランド部にSnめっきを行い、Snめっき層30A(図5(F)参照)を形成した。導体パターン13面にSnが付かないよう、導体パターン13面にドライフィルムを貼り付け、下記のめっき液を用いて電気めっきを行った。
硫酸第1すず 40g/L
硫酸 100mL/L
添加剤 ロナスタンEC−J
温度 20℃
電流密度 2A/dm2
また、Snのみに限らず、Sn−Cu合金めっき(めっき浴:奥野製薬工業株式会社製トップフリードB−Rなど)でも構わない。Sn−Ag合金めっきでも構わない。
塩化第一すず 18.8g/L
シアン化ナトリウム 188g/L
水酸化ナトリウム 22.5g/L
温度 常温
すず酸ナトリウム 60g/L
シアン化ナトリウム 120g/L
水酸化ナトリウム 7.5g/L
温度 21〜65℃
塩化第一すず 6g/L
チオ尿素 55g/L
酒石酸 39g/L
温度 12〜14℃
片面導体パターンフィルム16Aを複数枚重ねてプレス温度232〜350℃の範囲、プレス圧力0.5〜10MPaの範囲で熱融着プレスを行った。全て片面に導体パターンを形成したもの(片面導体パターンフィルム16A)を用いる際は、図4に示すように、貫通孔42aを穴加工したレジスト膜42や、裏面よりビアを形成したフィルムを用いた。
実施例2では、フィルム基材として、厚さ50μmの液晶ポリマーフィルム(株式会社クラレ製のVecstar(登録商標)CT−50N)を用いた。
実施例3では、フィルム基材として、厚さ50μmのPEEK/PEI(三菱樹脂株式会社製IBUKI(登録商標))を用いた。
実施例4〜9では、表1に示す樹脂フィルム、プレス条件で多層プリント基板10C(図10参照)を作製した。
実施例6,9では、実施例3と同様のフィルム基材を用いた。
表1に、実施例1乃至9の条件および結果を示す。
比較例として、銅箔とフィルムを張り合わせた片面積層板、および、両面積層板を用い、層間接続には、フィルムに形成したブライドビアホールに導電ペーストを充填したものを熱融着プレスして多層基板を作製した。
導電ペーストを埋め込んだフィルムを融着したものを複数枚重ね合わせ、一括熱融着プレスを行った。プレス温度は230〜350℃の範囲、プレス圧力0.5〜10MPaの範囲で行った。このプレスにおいて、フィルム同士を融着することと、フィルムのビアに充填した導電ペーストを硬化させ、導電ペーストとフィルムの導体パターンとを電気的に接続させた。導電ペーストはAgペーストとして、藤倉化成のドータイトXA−824を用いた。また、導電ペーストはAgSnペーストを用いた。ペーストの詳細は、特許第03473601号公報の段落75に記載のものを用いた。
JIS C 5012の付図2.1のLに準じる導体パターンの6層基板を作製した。ただし、層間接続部の穴径は40ミクロンとし、ランド部径は0.5mm、配線幅は0.3mmとし、スルーホール11の間隔は7.62mmとした。比較例では、本発明と同じスルーホールの位置に、100ミクロン径のビアを作製し導電ペーストを充填した。
スルーホールの接続信頼性が高い。
なお、この発明は以下のように変更して具体化することもできる。
11,21:スルーホール
12,22:樹脂フィルム
13,23:導体パターン
14,24:導体
14a:樹脂フィルムの一方の面に形成される導体
14b:樹脂フィルムのもう一方の面に形成される導体
15:充填スルーホール
16,16A,16B、16C:片面導体パターンフィルム
17:下地金属層
26:両面導体パターンフィルム
30,32:導電体
30A,31a:Sn或いはSn合金のめっき層
32A:導電ペースト
41,42:レジスト膜
41a,42a:貫通孔
Claims (11)
- スルーホールを有する樹脂フィルムの片面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとをそれぞれ有する複数の片面導体パターンフィルムが、上下方向を同じにして重ね合わされており、
前記複数の片面導体パターンフィルムの各導体パターンは、前記充填スルーホールを介して電気的に接続されている多層プリント基板であって、
前記樹脂フィルムは、液晶ポリマーフィルム、PEEK(Polyetheretherketone)、PES(Polyethersulfone)、PPE(Polyphenyeneether)、PTFE(Polytetrafluoroethylene)、結晶が光学的異方性を有するフィルム、ポリアリールケトン樹脂と非晶質ポリエーテルイミド、のいずれかからなり、
前記導体パターンおよび前記充填スルーホールは、下地金属層と、該下地金属層上に形成された導体とを有し、該導体に前記導体パターンが形成されており、
前記下地金属層は、厚さが0.05〜0.5ミクロンであり、Pが2〜6%のNi−P合金でめっきを施して230℃〜250℃で30秒〜30分加熱することにより形成されており、
前記導体は、Cuで形成されており、
前記複数の片面導体パターンフィルムのうち隣接する2つの片面導体パターンフィルム間で対向する前記導体パターンおよび前記充填スルーホールとの間にそれぞれ設けられ、前記導体パターンおよび前記充填スルーホールと金属間結合した金属導電体を含むことを特徴とする多層プリント基板。 - 前記導電体がSnを含む金属であることを特徴とする請求項1に記載の多層プリント基板。
- 前記Snを含む金属は、Snのほか、Ag,Cu,ZnおよびBiの少なくとも一つを含むことを特徴とする請求項1又は2に記載の多層プリント基板。
- 前記片面導体パターンフィルムの各充填スルーホールのランド部の径を前記スルーホールの径よりも大きくしたことを特徴とする請求項1乃至3のいずれか一つに記載の多層プリント基板。
- スルーホールを有する樹脂フィルムの両面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとを有し、前記複数の片面導体パターンフィルムのうち最も外側にある片面導体パターンフィルムと重ね合わされた両面導体パターンフィルムを更に含み、
前記両面導体パターンフィルムの2つの前記導体パターンのうちの一方は、前記最も外側にある片面導体パターンフィルムの前記充填スルーホールと直接に、或いは、該充填スルーホールと前記2つの導体パターンのうちの一方とに金属間結合した導電体を介して電気的に接続されていることを特徴とする請求項1乃至4のいずれか一つに記載の多層プリント基板。 - スルーホールを有し、液晶ポリマーフィルム、PEEK(Polyetheretherketone)、PES(Polyethersulfone)、PPE(Polyphenyeneether)、PTFE(Polytetrafluoroethylene)、結晶が光学的異方性を有するフィルム、ポリアリールケトン樹脂と非晶質ポリエーテルイミド、のいずれかからなる樹脂フィルムの片面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとを有する片面導体パターンフィルムを作製する工程と、
前記片面導体パターンフィルムの前記導体パターン表面の一部と前記充填スルーホールのランド部表面との少なくとも一方にSnを含むめっきを施してめっき層を形成する工程と、
複数の前記片面導体パターンフィルムを、上下方向を同じにして積み重ね、これらの積層体を温度232〜350℃、圧力0.5〜10MPaで熱融着プレスにより重ね合わせる工程と、
を備える多層プリント基板の製造方法であって、
前記片面導体パターンフィルムを作製する工程において、前記樹脂フィルムの表面および前記スルーホール内壁に無電解めっきによってめっきを施して230℃〜250℃で30秒〜30分加熱することにより、Pが2〜6%で厚さが0.05〜0.5ミクロンのNi−P合金の下地金属層を形成し、該下地金属層上に電気めっきによってCuの導体を形成した後、前記樹脂フィルムの両面のうち、前記導体パターンを形成しない一方の面に形成された前記導体は前記充填スルーホールのランド部を除き除去すると共に、前記樹脂フィルムのもう一方の面に形成された前記導体に前記導体パターンを形成することを特徴とする多層プリント基板の製造方法。 - 前記Snを含むめっきは、電気めっき、または、置換めっきであることを特徴とする請求項6に記載の多層プリント基板の製造方法。
- スルーホールを有し、液晶ポリマーフィルム、PEEK(Polyetheretherketone)、PES(Polyethersulfone)、PPE(Polyphenyeneether)、PTFE(Polytetrafluoroethylene)、結晶が光学的異方性を有するフィルム、ポリアリールケトン樹脂と非晶質ポリエーテルイミド、のいずれかからなる樹脂フィルムの片面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとを有する片面導体パターンフィルムを作製する工程と、
導電ペースト或いは金属粉を、前記導体パターン表面の一部と前記充填スルーホールのランド部表面との間にそれぞれ介在させて、複数の前記片面導体パターンフィルムを、上下方向を同じにして積み重ね、これらの積層体を温度232〜350℃、圧力0.5〜10MPaで熱融着プレスにより重ね合わせる工程と、
を備える多層プリント基板の製造方法であって、
前記片面導体パターンフィルムを作製する工程において、前記樹脂フィルムの表面および前記スルーホール内壁に無電解めっきによってめっきを施して230℃〜250℃で30秒〜30分加熱することにより、Pが2〜6%で厚さが0.05〜0.5ミクロンのNi−P合金の下地金属層を形成し、該下地金属層上に電気めっきによってCuの導体を形成した後、前記樹脂フィルムの両面のうち、前記導体パターンを形成しない一方の面に形成された前記導体は前記充填スルーホールのランド部を除き除去すると共に、前記樹脂フィルムのもう一方の面に形成された前記導体に前記導体パターンを形成することを特徴とする多層プリント基板の製造方法。 - 前記積層体を熱融着プレスにより重ね合わせる工程において、スルーホールを有する樹脂フィルムの両面に形成された導体パターンと、前記スルーホールに前記導体パターンと一体に導体が充填形成された充填スルーホールとを有する両面導体パターンフィルムを、前記複数の片面導体パターンフィルムのうち最も外側にある片面導体パターンフィルムと重ね合わせることを特徴とする請求項6乃至8のいずれか一つに記載の多層プリント基板の製造方法。
- 前記下地金属層上に前記電気めっきによって導体を形成する際に、前記樹脂フィルムの両面のうち、前記導体パターンを形成しない一方の面に形成される前記導体の厚さを、前記樹脂フィルムのもう一方の面に形成される前記導体の厚さよりも薄くしたことを特徴とする請求項6乃至8のいずれか一つに記載の多層プリント基板の製造方法。
- 前記導電ペーストが少なくともSn,Cu,Agを含む金属粉からなることを特徴とする請求項8に記載の多層プリント基板の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333267A JP5436774B2 (ja) | 2007-12-25 | 2007-12-25 | 多層プリント基板およびその製造方法 |
KR1020107015782A KR20100095632A (ko) | 2007-12-25 | 2008-12-19 | 다층 프린트 기판 및 그의 제조 방법 |
US12/810,522 US8476534B2 (en) | 2007-12-25 | 2008-12-19 | Multilayer printed board and method for manufacturing the same |
CN200880122597.XA CN101911848B (zh) | 2007-12-25 | 2008-12-19 | 多层印刷基板及其制造方法 |
PCT/JP2008/073242 WO2009081882A1 (ja) | 2007-12-25 | 2008-12-19 | 多層プリント基板およびその製造方法 |
EP08863581A EP2237652A1 (en) | 2007-12-25 | 2008-12-19 | Multilayer printed board and method for manufacturing the same |
TW097150448A TWI433629B (zh) | 2007-12-25 | 2008-12-24 | 多層印刷基板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333267A JP5436774B2 (ja) | 2007-12-25 | 2007-12-25 | 多層プリント基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158615A JP2009158615A (ja) | 2009-07-16 |
JP5436774B2 true JP5436774B2 (ja) | 2014-03-05 |
Family
ID=40801183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007333267A Expired - Fee Related JP5436774B2 (ja) | 2007-12-25 | 2007-12-25 | 多層プリント基板およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8476534B2 (ja) |
EP (1) | EP2237652A1 (ja) |
JP (1) | JP5436774B2 (ja) |
KR (1) | KR20100095632A (ja) |
CN (1) | CN101911848B (ja) |
TW (1) | TWI433629B (ja) |
WO (1) | WO2009081882A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8472207B2 (en) | 2011-01-14 | 2013-06-25 | Harris Corporation | Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods |
US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
US8844125B2 (en) | 2011-01-14 | 2014-09-30 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask and related devices |
US8877558B2 (en) | 2013-02-07 | 2014-11-04 | Harris Corporation | Method for making electronic device with liquid crystal polymer and related devices |
CN104244614A (zh) * | 2013-06-21 | 2014-12-24 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
US9293438B2 (en) | 2013-07-03 | 2016-03-22 | Harris Corporation | Method for making electronic device with cover layer with openings and related devices |
US20220159829A1 (en) * | 2019-03-26 | 2022-05-19 | Mitsubishi Materials Corporation | Insulating circuit board |
JP7261718B2 (ja) | 2019-10-03 | 2023-04-20 | 日本碍子株式会社 | ガスセンサ |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0754872B2 (ja) * | 1987-06-22 | 1995-06-07 | 古河電気工業株式会社 | 二層印刷回路シ−トの製造方法 |
US4914259A (en) * | 1987-09-08 | 1990-04-03 | The Furukawa Electric Co., Ltd. | Molded circuit board |
JPH02132881A (ja) * | 1988-11-14 | 1990-05-22 | Furukawa Electric Co Ltd:The | 回路基板の製造方法 |
JP2766504B2 (ja) * | 1989-03-28 | 1998-06-18 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
US5223676A (en) * | 1989-11-27 | 1993-06-29 | The Furukawa Electric Co., Ltd. | Composite circuit board having means to suppress heat diffusion and manufacturing method of the same |
JPH0417385A (ja) * | 1990-05-11 | 1992-01-22 | Furukawa Electric Co Ltd:The | 複合回路基板の製造方法 |
JP2857237B2 (ja) * | 1990-08-10 | 1999-02-17 | 古河電気工業株式会社 | 多層回路基板の製造方法 |
JP3512225B2 (ja) * | 1994-02-28 | 2004-03-29 | 株式会社日立製作所 | 多層配線基板の製造方法 |
US6353540B1 (en) * | 1995-01-10 | 2002-03-05 | Hitachi, Ltd. | Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board. |
JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JP3355142B2 (ja) * | 1998-01-21 | 2002-12-09 | 三菱樹脂株式会社 | 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法 |
US6139777A (en) * | 1998-05-08 | 2000-10-31 | Matsushita Electric Industrial Co., Ltd. | Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same |
US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
US6630630B1 (en) * | 1999-12-14 | 2003-10-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer printed wiring board and its manufacturing method |
JP2001267747A (ja) * | 2000-03-22 | 2001-09-28 | Nitto Denko Corp | 多層回路基板の製造方法 |
JP3407737B2 (ja) | 2000-12-14 | 2003-05-19 | 株式会社デンソー | 多層基板の製造方法およびその製造方法によって形成される多層基板 |
JP3473601B2 (ja) | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
JP2002232135A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 |
JP2003023250A (ja) * | 2001-07-06 | 2003-01-24 | Denso Corp | 多層基板のおよびその製造方法 |
JP2003309214A (ja) * | 2002-04-17 | 2003-10-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2003324280A (ja) * | 2002-05-07 | 2003-11-14 | Denso Corp | プリント基板の製造方法 |
US7874066B2 (en) * | 2002-07-31 | 2011-01-25 | Sony Corporation | Method of manufacturing a device-incorporated substrate |
JP4587772B2 (ja) * | 2004-10-22 | 2010-11-24 | イビデン株式会社 | 多層プリント配線板 |
JP2006179827A (ja) * | 2004-12-24 | 2006-07-06 | Toyo Kohan Co Ltd | フレキシブル基板用基材およびそれを用いたフレキシブル基板ならびそれらの製造方法 |
TWI336608B (en) * | 2006-01-31 | 2011-01-21 | Sony Corp | Printed circuit board assembly and method of manufacturing the same |
US20100224395A1 (en) * | 2006-03-28 | 2010-09-09 | Panasonic Corporation | Multilayer wiring board and its manufacturing method |
JP5170872B2 (ja) * | 2007-11-21 | 2013-03-27 | 古河電気工業株式会社 | 多層プリント基板およびその製造方法 |
-
2007
- 2007-12-25 JP JP2007333267A patent/JP5436774B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-19 US US12/810,522 patent/US8476534B2/en not_active Expired - Fee Related
- 2008-12-19 WO PCT/JP2008/073242 patent/WO2009081882A1/ja active Application Filing
- 2008-12-19 EP EP08863581A patent/EP2237652A1/en not_active Withdrawn
- 2008-12-19 KR KR1020107015782A patent/KR20100095632A/ko not_active Application Discontinuation
- 2008-12-19 CN CN200880122597.XA patent/CN101911848B/zh not_active Expired - Fee Related
- 2008-12-24 TW TW097150448A patent/TWI433629B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP2237652A1 (en) | 2010-10-06 |
JP2009158615A (ja) | 2009-07-16 |
WO2009081882A1 (ja) | 2009-07-02 |
US20100276184A1 (en) | 2010-11-04 |
CN101911848B (zh) | 2013-06-12 |
TWI433629B (zh) | 2014-04-01 |
KR20100095632A (ko) | 2010-08-31 |
TW200938047A (en) | 2009-09-01 |
CN101911848A (zh) | 2010-12-08 |
US8476534B2 (en) | 2013-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5436774B2 (ja) | 多層プリント基板およびその製造方法 | |
WO1998056219A1 (fr) | Tableau de connexions imprime a couches multiples et procede de fabrication dudit tableau | |
JP4973494B2 (ja) | 多層プリント配線板 | |
JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
JP5066427B2 (ja) | プリント配線板の製造方法 | |
WO2010070771A1 (ja) | 多層プリント基板およびその製造方法 | |
JP5170873B2 (ja) | 多層プリント基板およびその製造方法 | |
JP2010278067A (ja) | 多層フレキシブルプリント配線板の製造方法および多層回路基材 | |
JP4813204B2 (ja) | 多層回路基板の製造方法 | |
JP5170874B2 (ja) | 多層プリント基板およびその製造方法 | |
JP5170872B2 (ja) | 多層プリント基板およびその製造方法 | |
JP5227584B2 (ja) | 多層プリント基板およびその製造方法 | |
CN101641461B (zh) | 具有填铜穿透孔的多层印刷线路板 | |
JP5158854B2 (ja) | 多層プリント基板およびその製造方法 | |
JP5369950B2 (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP2013102210A (ja) | 多層プリント基板およびその製造方法 | |
JP3628313B2 (ja) | 印刷配線板およびその製造方法 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP4968616B2 (ja) | 多層プリント配線板の製造方法 | |
JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
KR200412591Y1 (ko) | 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 | |
JPH09326565A (ja) | 多層プリント配線板及びその製造方法 | |
TWI441586B (zh) | 多層電路板之製作方法 | |
JP2005012135A (ja) | 多層回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131211 |
|
LAPS | Cancellation because of no payment of annual fees |