JP2002303879A - アクティブマトリクス基板及びその製造方法 - Google Patents

アクティブマトリクス基板及びその製造方法

Info

Publication number
JP2002303879A
JP2002303879A JP2001104570A JP2001104570A JP2002303879A JP 2002303879 A JP2002303879 A JP 2002303879A JP 2001104570 A JP2001104570 A JP 2001104570A JP 2001104570 A JP2001104570 A JP 2001104570A JP 2002303879 A JP2002303879 A JP 2002303879A
Authority
JP
Japan
Prior art keywords
film
active matrix
matrix substrate
forming
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001104570A
Other languages
English (en)
Inventor
Nobu Okumura
展 奥村
Osamu Sukegawa
統 助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001104570A priority Critical patent/JP2002303879A/ja
Priority to US10/114,093 priority patent/US6734460B2/en
Priority to TW091106803A priority patent/TW541706B/zh
Priority to KR10-2002-0018192A priority patent/KR100502685B1/ko
Publication of JP2002303879A publication Critical patent/JP2002303879A/ja
Priority to US10/778,442 priority patent/US7157315B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】樹脂基板を用いて形成され、かつ、樹脂基板の
熱的破壊を防止することができるアクティブマトリクス
基板を提供する。 【解決手段】アクティブマトリクス基板１０は、樹脂基
板１と、樹脂基板１上に形成された絶縁膜としての二酸
化シリコン膜２と、二酸化シリコン膜２上に形成された
ダイオード素子１１と、ダイオード素子１１の両端にお
いてダイオード素子１１に接して形成されている金属配
線膜としてのクロム膜７と、クロム膜７とダイオード素
子１１と二酸化シリコン膜２とを覆って形成されている
層間絶縁膜８と、クロム膜７に到達するように層間絶縁
膜８に形成されたコンタクトホール８ａを埋め、かつ、
層間絶縁膜８上に形成された画素電極としてのインジウ
ム錫酸化物（ＩＴＯ）膜９と、からなっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置を構
成するアクティブマトリクス基板及びその製造方法に関
する。
【０００２】
【従来の技術】図１５に、液晶表示装置を構成する従来
のアクティブマトリクス基板１００の構造の一例を示
す。
【０００３】図１５に示すアクティブマトリクス基板１
００は、ガラス基板１０１と、ガラス基板１０１上に部
分的に形成されたゲート電極としてのクロム薄膜１０２
と、クロム薄膜１０２及びガラス基板１０１を覆って形
成されている絶縁膜としての窒化シリコン膜１０３と、
窒化シリコン膜１０３上に形成されている非晶質シリコ
ン膜１０４と、非晶質シリコン膜１０４上に部分的に形
成されているｎ+非晶質シリコン膜１０５と、ｎ+非晶質
シリコン膜１０５上に形成されているバリア層としての
クロム薄膜１０６と、非晶質シリコン膜１０４とｎ+非
晶質シリコン膜１０５とクロム薄膜１０６とに接し、窒
化シリコン膜１０３を覆う画素電極となるインジウム錫
酸化物（ＩＴＯ）膜１０７と、からなっている。
【０００４】このアクティブマトリクス基板１００は、
次のような過程を経て作製される。
【０００５】先ず、ガラス基板１０１上にゲート電極と
なるクロム薄膜１０２をスパッタ法により成膜し、クロ
ム薄膜１０２をパターニングする。
【０００６】次いで、プラズマＣＶＤ（ＰＥＣＶＤ）法
により、摂氏３００度の温度で窒化シリコン膜１０３と
非晶質シリコン膜１０４とｎ+非晶質シリコン膜１０５
との３層を連続的に成膜する。
【０００７】次いで、ｎ+非晶質シリコン膜１０５及び
非晶質シリコン膜１０４からなるデータ配線層の各層を
フォトリソグラフィー及びドライエッチングにより、ア
イランド化する。
【０００８】次いで、データ配線層と後に形成するＩＴ
Ｏ膜１０７との間のバリア層となるクロム薄膜１０６を
スパッタ法により成膜する。
【０００９】次いで、クロム薄膜１０６及びｎ+非晶質
シリコン膜１０５をパターニングしする。
【００１０】次いで、画素電極となるＩＴＯ薄膜１０７
をスパッタ法により成膜した後、パターニングする。
【００１１】以上の工程により、非晶質シリコン薄膜ト
ランジスタをスイッチ素子とするアクティブマトリクス
基板が形成される。
【００１２】しかしながら、ガラスの比重が大きいた
め、ガラス基板１０１を用いたアクティブマトリクス基
板１００は比較的重いものとならざるを得ない。
【００１３】特に、ガラスは割れやすいため、ガラス基
板１０１の厚さを大きくしなければならず、その結果、
アクティブマトリクス基板１００は不可避的に重いもの
となっていた。
【００１４】近年、液晶表示装置は軽量化及び薄型化が
求められており、そのためには、アクティブマトリクス
基板自体を軽量化及び薄型化することが不可欠である。
【００１５】しかしながら、上記の理由により、ガラス
基板を用いたアクティブマトリクス基板を備える液晶表
示装置を軽量化及び薄型化することには限界があった。
【００１６】このため、液晶表示装置の軽量化及び薄型
化を図るため、ガラス基板よりも軽量であり、かつ、ガ
ラス基板よりも薄くすることが可能な樹脂基板をガラス
基板に代えて用いることが提案されている。
【００１７】
【発明が解決しようとする課題】例えば、特開平１１−
１０３０６４号公報は、樹脂基板上に形成された薄膜ポ
リシリコンからなる薄膜トランジスタ（ＴＦＴ：Ｔｈｉ
ｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）スイッチを備え
るアクティブマトリクス基板を提案している。
【００１８】薄膜トランジスタにはゲート絶縁膜を形成
することが必要であるが、このゲート絶縁膜は、一般的
には、プラズマＣＶＤまたはスパッタリングにより形成
される。
【００１９】樹脂基板の耐熱温度は一般的には摂氏約２
００度である。発明者は、種々の実験の結果、樹脂基板
の耐熱温度である摂氏２００度以下の温度の下でプラズ
マＣＶＤまたはスパッタリングにより生成したゲート絶
縁膜は、密度が低く、リーク電流が大きすぎるため、実
用性に欠けることを見い出した。従って、ゲート絶縁膜
形成過程以外の他の過程を低温化したとしても、良質の
ゲート絶縁膜を形成することはできない。
【００２０】一方、発明者は、上記の実験によって、摂
氏約３００度以上の温度の下でプラズマＣＶＤまたはス
パッタリングにより生成したゲート絶縁膜は、密度が高
く、リーク電流も小さく、十分な実用性を有しているこ
とを見い出した。
【００２１】しかしながら、摂氏３００度は樹脂基板の
耐熱温度以上の温度であるため、摂氏３００度の温度の
下でプラズマＣＶＤまたはスパッタリングを実施する
と、樹脂基板が熱的に破壊されてしまう。
【００２２】本発明はこのような問題点に鑑みてなされ
たものであり、樹脂基板を用いて形成され、かつ、樹脂
基板の熱的破壊を防止することができるアクティブマト
リクス基板及びその製造方法を提供することを目的とす
る。
【００２３】
【課題を解決するための手段】上記公報に提案されてい
るアクティブマトリクス基板における欠点に鑑みて、本
発明者は、ゲート絶縁膜を必要としないダイオードに着
目した。すなわち、アクティブマトリクス基板における
スイッチ素子として、薄膜トランジスタの代わりに、ダ
イオードを選択した。
【００２４】具体的には、本発明は、樹脂基板と、樹脂
基板上に形成されたポリシリコン薄膜ダイオードと、を
備えるアクティブマトリクス基板を提供する。
【００２５】本発明に係るアクティブマトリクス基板
は、薄膜トランジスタを用いたアクティブマトリクス基
板とは異なり、品質が低く、かつ、信頼性も低いゲート
絶縁膜を用いる必要がないので、特性及び信頼性を向上
させることができる。
【００２６】また、本発明に係るアクティブマトリクス
基板においては、ガラス基板よりも厚さの薄い樹脂基板
を用いることができるので、ガラス基板を用いたアクテ
ィブマトリクス基板と比較して、アクティブマトリクス
基板の高さ、ひいては、本発明に係るアクティブマトリ
クス基板を用いた液晶表示装置の高さを低減させること
が可能である。
【００２７】ポリシリコン薄膜ダイオードはラテラルダ
イオードとして構成することが好ましい。
【００２８】仮に、ポリシリコン薄膜ダイオードを縦型
ダイオードとして形成すると、多数回の成膜とレーザー
アニールとを実施することが必要になる。この場合、上
層のレーザーアニールによって下層の不純物濃度プロフ
ァイルが崩れてしまうことがある。さらに、成膜とレー
ザーアニールの工程を全て真空中で行わないと、各層間
に自然酸化膜が生じてしまう。ラテラルダイオードはこ
のような問題を生じることなく形成することができるた
め、ポリシリコン薄膜ダイオードはラテラルダイオード
として構成することが好ましい。
【００２９】この場合、ラテラルダイオードは中央に不
純物が導入された領域を有するものであることが好まし
い。
【００３０】ラテラルダイオードは、例えば、ｎｉｎま
たはｐｉｐ構造、あるいは、ｉｎｉまたはｉｐｉ構造を
有するものとして構成することができる。
【００３１】あるいは、ラテラルダイオードはｎｉまた
はｐｉショットキー構造を有するものとして構成するこ
とができる。
【００３２】また、ポリシリコン薄膜ダイオードを２個
のラテラルダイオードから構成し、その２個のラテラル
ダイオードを逆向きかつ並列に接続させることができ
る。
【００３３】樹脂基板としては、ポリエーテルスルホ
ン、ポリイミド、ポリカーボネートまたはシロキサンを
用いることができる。
【００３４】本アクティブマトリクス基板は、ポリシリ
コン薄膜ダイオードの下方に形成された遮光膜をさらに
備えることができる。
【００３５】この遮光膜は、例えば、クロム膜から構成
することができる。
【００３６】上記のアクティブマトリクス基板は、その
構造に応じて、透過型液晶表示装置、ＣＯＴ型液晶表示
装置または反射型液晶表示装置に適用することができ
る。
【００３７】本発明は、樹脂基板上に非晶質シリコン膜
を形成する第１の過程と、非晶質シリコン膜に選択的に
不純物を導入する第２の過程と、非晶質シリコン膜にレ
ーザーを照射して、非晶質シリコン膜をポリシリコン膜
に結晶化させる第３の過程と、ポリシリコン膜をアイラ
ンド化して平行型ダイオードを形成する第４の過程と、
を備えるアクティブマトリクス基板の製造方法を提供す
る。
【００３８】また、本発明は、樹脂基板上に絶縁膜を形
成する第１の過程と、絶縁膜上に非晶質シリコン膜を形
成する第２の過程と、非晶質シリコン膜に選択的に不純
物導入領域を形成する第３の過程と、非晶質シリコン膜
にレーザーを照射して、非晶質シリコン膜をポリシリコ
ン膜に結晶化させる第４の過程と、ポリシリコン膜をア
イランド化する第５の過程と、アイランド化したポリシ
リコン膜に接する金属配線を形成する第６の過程と、層
間絶縁膜を全面に形成する第７の過程と、金属配線に到
達するコンタクトホールを層間絶縁膜に形成する第８の
過程と、コンタクトホールを埋めるように、画素電極と
なる金属膜を形成する第９の過程と、を備えるアクティ
ブマトリクス基板の製造方法を提供する。
【００３９】本製造方法は、ポリシリコン膜に対してア
ニール処理を施す第１０の過程をさらに備えることが好
ましい。この第１０の過程は、第４の過程と第５の過程
との間に行われる。
【００４０】第９の過程における金属膜としては、例え
ば、インジウム錫酸化物（ＩＴＯ）膜などの透明導電膜
を用いることができる。この金属膜に対して、さらに、
アニール処理を施すことも可能である。
【００４１】本製造方法は、ポリシリコン膜に対して水
素プラズマ処理を施す過程をさらに備えることが好まし
い。
【００４２】また、本製造方法に、樹脂基板上に遮光膜
を形成する過程をさらに付加することもできる。
【００４３】上記のアクティブマトリクス基板の製造方
法により製造されたアクティブマトリクス基板は透過型
液晶表示装置またはＣＯＴ型液晶表示装置に適用するこ
とができる。
【００４４】本発明は、さらに、樹脂基板上に絶縁膜を
形成する第１の過程と、絶縁膜上に非晶質シリコン膜を
形成する第２の過程と、非晶質シリコン膜に選択的に不
純物導入領域を形成する第３の過程と、非晶質シリコン
膜にレーザーを照射して、非晶質シリコン膜をポリシリ
コン膜に結晶化させる第４の過程と、ポリシリコン膜を
アイランド化する第５の過程と、アイランド化したポリ
シリコン膜に接する金属配線を形成する第６の過程と、
全面に感光性膜を塗布し、感光性膜に対して露光及び現
像を施し、画素となる領域にベース段差部を形成する第
７の過程と、全面に層間絶縁膜を塗布する第８の過程
と、金属配線に到達するコンタクトホールを形成する第
９の過程と、コンタクトホールを埋めるように、画素電
極となる金属膜を形成する第１０の過程と、を備えるア
クティブマトリクス基板の製造方法を提供する。
【００４５】本製造方法は、ベース段差部に対してアニ
ール処理を施し、ベース段差部を滑らかな形状にする第
１１の過程をさらに備えることが好ましい。この第１１
の過程は第７の過程と第８の過程との間に行われる。
【００４６】第８の過程において、層間絶縁膜をベース
段差部と同一の材料で形成することが可能である。
【００４７】本製造方法には、金属膜に対してアニール
処理を施す過程をさらに付加することができる。
【００４８】上記のアクティブマトリクス基板の製造方
法により製造されたアクティブマトリクス基板は反射型
液晶表示装置に適用することができる。
【００４９】
【発明の実施の形態】図１は、本発明の第１の実施形態
に係るアクティブマトリクス基板１０の構造を示す断面
図である。
【００５０】第１の実施形態に係るアクティブマトリク
ス基板１０は、樹脂基板１と、樹脂基板１上に形成され
た絶縁膜としての二酸化シリコン膜２と、二酸化シリコ
ン膜２上に形成されたダイオード素子１１と、ダイオー
ド素子１１の両端においてダイオード素子１１に接して
形成されている金属配線膜としてのクロム膜７と、クロ
ム膜７とダイオード素子１１と二酸化シリコン膜２とを
覆って形成されている層間絶縁膜８と、クロム膜７に到
達するように層間絶縁膜８に形成されたコンタクトホー
ル８ａを埋め、かつ、層間絶縁膜８上に形成された画素
電極としてのインジウム錫酸化物（ＩＴＯ）膜９と、か
らなっている。
【００５１】樹脂基板１はポリエーテルスルホン（ＰＥ
Ｓ）からなっている。
【００５２】ダイオード素子１１は、ポリシリコンから
なるラテラルダイオード素子であり、ｎｉｎまたはｐｉ
ｐ構造を有している。液晶表示装置の駆動においては、
電流−電圧（Ｉ−Ｖ）特性の対称性が必要となるため、
ダイオード素子１１の構造としては、上記のようなｎｉ
ｎまたはｐｉｐ構造が好ましい。
【００５３】なお、本明細書における「樹脂基板」の語
は、板状のもののみならず、ダイオード素子を形成する
ことができる全ての樹脂製材料を指すものとする。従っ
て、例えば、樹脂フィルムも「樹脂基板」の中に含まれ
る。
【００５４】図２は、図１に示した本実施形態に係るア
クティブマトリクス基板１０を備える透過型液晶表示装
置２０の断面図である。
【００５５】透過型液晶表示装置２０は、アクティブマ
トリクス基板１０と、アクティブマトリクス基板１０に
対向して配置されている対向基板２１と、アクティブマ
トリクス基板１０と対向基板２１との間に挟まれた状態
で保持されている液晶層２３と、からなる。
【００５６】アクティブマトリクス基板１０には、液晶
層２３と接している表面において、配向膜２４が形成さ
れており、反対側の表面において、偏光板２５が形成さ
れている。
【００５７】対向基板２１は、透明絶縁性基板２６と、
透明絶縁性基板２６上に遮光膜として形成されたブラッ
クマトリクス層２７と、ブラックマトリクス層２７と部
分的に重なり合って透明絶縁性基板２６上に形成された
色層２８と、ブラックマトリクス層２７及び色層２８を
覆って形成されている透明なオーバーコート層２９と、
オーバーコート層２９上に形成された配向膜３０と、透
明絶縁性基板２６の裏面側に形成された導電層３１と、
導電層３１を覆って形成されている偏光板３２と、から
なる。
【００５８】導電層３１は、液晶表示パネル表面からの
接触等による帯電が、液晶層２３に電気的な影響を与え
ることを防止する。
【００５９】また、色層２８は、赤（Ｒ）、緑（Ｇ）及
び青（Ｂ）の染料または顔料を含む樹脂膜からなってい
る。
【００６０】配向膜２４及び３０は、画素電極の延伸方
向から、１０乃至３０度程度の角度を傾けた所定の方向
に、液晶層２３がホモジニアス配向するように、ラビン
グ処理がなされた後に、相互に向かい合うように貼り合
わされている。
【００６１】アクティブマトリクス基板１０と対向基板
２１との間には、液晶層２３の厚みを保持するためのス
ペーサー（図示せず）が配置されており、また、液晶層
２３の周囲には、液晶分子を外部に漏らさないためのシ
ール（図示せず）が形成されている。
【００６２】図３は、アクティブマトリクス基板１０を
液晶層２３から見たときの平面図であり、図１は図３の
Ａ−Ａ線における断面図である。
【００６３】図３に示すように、ダイオード素子１１は
樹脂基板１上にマトリクス状に形成され、ダイオード素
子１１の各々に対応して画素電極としてのクロム膜９が
設けられている。また、列状に配置されているダイオー
ド素子１１は、その列と同方向に延びているクロム膜７
からなる走査線１２を介して、相互に接続されている。
【００６４】図４は、対向基板２１を液晶層２３から見
たときの、すなわち、図２の矢印Ｂ方向から見たときの
平面図である。
【００６５】図４に示すように、対向基板２１には、走
査線１２が延びる方向と直交する方向に延びる複数の信
号線３３が相互に平行に色層２８上に形成されている。
【００６６】透過型液晶表示装置２０の駆動方法は特に
限定されない。一般に用いられている駆動方法を用いる
ことができる。例えば、駆動方法の一例として、松本正
一編著「液晶ディスプレイ技術−アクティブマトリクス
ＬＣＤ−」（産業図書発行、１９９６年初版）の１５５
−１５８頁に記載されている方法がある。
【００６７】なお、図２には、本実施形態に係るアクテ
ィブマトリクス基板１０を透過型液晶表示装置２０に適
用した例を示したが、本実施形態に係るアクティブマト
リクス基板１０は、いわゆるＣＯＴ型液晶表示装置に適
用することも可能である。
【００６８】ＣＯＴ型液晶表示装置とは、カラーフィル
ター（図２に示した色層２８に対応するもの）がスイッ
チ素子上に形成されている形式の液晶表示装置を言い、
スイッチ素子としては、薄膜トランジスタ及びダイオー
ドの何れも含まれる。すなわち、ＣＯＴとは、Ｃｏｌｏ
ｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＴ（薄膜トランジスタ）
とＣｏｌｏｒ ｆｉｌｔｅｒ Ｏｎ ＴＦＤ（薄膜ダイ
オード）の双方を含む。
【００６９】図５は、本実施形態に係るアクティブマト
リクス基板１０の製造方法の各工程におけるアクティブ
マトリクス基板１０の断面図である。以下、図５を参照
して、本実施形態に係るアクティブマトリクス基板１０
の製造方法を説明する。
【００７０】なお、本製造方法における各工程が実施さ
れる温度は、各工程において述べるように、全て樹脂基
板１の耐熱温度以下である。
【００７１】先ず、図５（Ａ）に示すように、耐熱温度
が摂氏約１８０度のポリエーテルスルホン（ＰＥＳ）製
の樹脂基板１上にカバー膜として二酸化シリコン膜２
を、スパッタ法により、膜厚が６０００オングストロー
ムになるように成膜した。
【００７２】次いで、非晶質シリコン（ａ−Ｓｉ）膜３
を、スパッタ法により、膜厚が５００オングストローム
になるように成膜した。
【００７３】これらのスパッタ法における成膜条件は、
ｒｆ出力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板
１の温度は摂氏１５０度であった。
【００７４】次いで、図５（Ｂ）に示すように、フォト
レジストを非晶質シリコン膜３上に塗布した後、フォト
リソグラフィー及びドライエッチングにより、フォトレ
ジストをパターニングし、マスク４を形成する。
【００７５】次いで、マスク４を介して、イオンドーピ
ング法によりリン（Ｐ）を非晶質シリコン膜３に導入
し、非晶質シリコン膜３内にｎ型の不純物導入領域５を
選択的に形成した。
【００７６】イオンドーピング条件は、加速電圧２０Ｋ
ｅＶ、リン注入量２×１０15ｃｍ-2であった。
【００７７】次いで、マスク４を除去した後、図５
（Ｃ）に示すように、エキシマレーザーアニール法によ
り、非晶質シリコン膜３をポリシリコン膜６に結晶化さ
せた。この際、不純物導入領域５も同時にポリシリコン
膜６に変化した。
【００７８】エキシマレーザーアニール条件としては、
ＸｅＣｌ光源を用い、エネルギー密度３５０ｍＪ／ｃｍ
2、ビーム径２５０×０．４ｍｍ、スキャン照射ピッチ
０．０４ｍｍとした。
【００７９】次いで、ポリシリコン膜６に対して水素雰
囲気中で摂氏１５０度、１時間のアニール処理を施し
た。
【００８０】次いで、ポリシリコン膜６上にフォトレジ
ストを塗布した後、フォトリソグラフィー及びドライエ
ッチングにより、フォトレジストをパターニングし、マ
スクを形成した。このマスクを用いて、図５（Ｄ）に示
すように、ドライエッチングにより、ポリシリコン膜６
をアイランド化した。
【００８１】次いで、スパッタ法により、金属配線７と
なるクロム膜をポリシリコン膜６及びカバー膜２の全面
に形成した。
【００８２】このスパッタ法における成膜条件は、ｒｆ
出力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板１の
温度は摂氏１５０度であった。
【００８３】次いで、クロム膜上にフォトレジストを塗
布した後、フォトリソグラフィー及びドライエッチング
により、フォトレジストをパターニングし、マスクを形
成した。このマスクを用いて、クロム膜をパターニング
し、図５（Ｅ）に示すように、アイランド化されたポリ
シリコン膜６と部分的に重なるように金属配線７を形成
した。
【００８４】次いで、図５（Ｆ）に示すように、カバー
膜２、金属配線７及びポリシリコン膜６を覆って層間絶
縁膜８となる二酸化シリコン膜をスパッタ法により全面
に形成した。
【００８５】このスパッタ法における成膜条件は、ｒｆ
出力４ｋＷ、アルゴン圧力５．２ｍｔｏｒｒ、樹脂基板
１の温度は摂氏１５０度であった。
【００８６】次いで、層間絶縁膜８上にフォトレジスト
を塗布した後、フォトリソグラフィー及びドライエッチ
ングにより、フォトレジストをパターニングし、マスク
を形成した。このマスクを用いて、層間絶縁膜８に、金
属配線７に到達するコンタクトホール８ａを形成した。
【００８７】次いで、スパッタ法により、コンタクトホ
ール８ａが埋まるように、層間絶縁膜８上にインジウム
錫酸化物（ＩＴＯ）その他の透明導電膜を成膜した。
【００８８】このスパッタ法における成膜条件は、ｒｆ
出力４ｋＷ、アルゴン圧力５．５ｍｔｏｒｒ、樹脂基板
１の温度は摂氏１５５度であった。
【００８９】次いで、透明導電膜上にフォトレジストを
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図５（Ｇ）に示すよう
に、透明導電膜をパターニングし、画素電極９を形成し
た。
【００９０】最後に、コンタクト抵抗を改善するため
に、摂氏１５０度、１時間のアニール処理を行った。
【００９１】以上の工程により、ｎｉｎ構造を有するポ
リシリコンラテラルダイオード素子が樹脂基板１上に形
成された。液晶表示装置の駆動においては、電流−電圧
（Ｉ−Ｖ）特性の対称性が必要になるため、ダイオード
構造としてはｎｉｎ構造が好ましい。
【００９２】以上のように、本実施形態に係るアクティ
ブマトリクス基板１０においては、低品質かつ低信頼性
のゲート絶縁膜を用いる必要がないので、薄膜トランジ
スタを用いたアクティブマトリクス基板と比較して、特
性及び信頼性を向上させることができる。
【００９３】さらに、本実施形態に係るアクティブマト
リクス基板１０においては、樹脂基板１の耐熱温度（摂
氏約１８０度）以上のプロセス温度を必要とする薄膜、
例えば、ＰＥＣＶＤによる非晶質シリコン膜を用いてい
ない。この結果、アクティブマトリクス基板１０におい
ては、ガラス基板に代えて、樹脂基板１を用いることが
可能になっている。このため、本実施形態に係るアクテ
ィブマトリクス基板１０は、ガラス基板を使用していた
アクティブマトリクス基板と比較して、軽量化及び薄型
化を図ることが可能になり、ひいては、本アクティブマ
トリクス基板１０を備える液晶表示素子の軽量化及び薄
型化を図ることが可能である。
【００９４】また、本実施形態に係るアクティブマトリ
クス基板１０の製造方法によれば、薄膜トランジスタを
用いたアクティブマトリクス基板の製造方法と比較し
て、フォトレジスト工程を低減させることが可能であ
る。すなわち、薄膜トランジスタを用いたアクティブマ
トリクス基板の製造方法においては、６または７回のフ
ォトレジスト工程を実施することが必要であるが、本実
施形態に係るアクティブマトリクス基板１０の製造方法
においては、５回のフォトレジスト工程を実施すればよ
い。
【００９５】さらに、本実施形態に係るアクティブマト
リクス基板１０においては、ガラス基板よりも厚さの薄
い樹脂基板１を用いることができるので、ガラス基板を
用いたアクティブマトリクス基板と比較して、アクティ
ブマトリクス基板それ自体の高さ、ひいては、本実施形
態に係るアクティブマトリクス基板１０を用いた液晶表
示装置の高さを低減させることが可能である。
【００９６】図６は、本発明の第２の実施形態に係るア
クティブマトリクス基板４０の構造を示す断面図であ
る。
【００９７】第２の実施形態に係るアクティブマトリク
ス基板４０は、樹脂基板４１と、樹脂基板４１上に形成
された絶縁膜としての二酸化シリコン膜４２と、二酸化
シリコン膜４２上に形成されたダイオード素子４３と、
ダイオード素子４３の両端においてダイオード素子４３
に接して形成されている金属配線膜としてのクロム膜４
７と、クロム膜４７とダイオード素子４３と二酸化シリ
コン膜４２とを覆って形成されている層間絶縁膜４８
と、クロム膜４７に到達するように層間絶縁膜４８に形
成されたコンタクトホール４８ａを埋め、かつ、層間絶
縁膜４８上に形成された画素電極としてのインジウム錫
酸化物（ＩＴＯ）膜４９と、からなっている。
【００９８】樹脂基板４１はポリイミド（ＰＩ）からな
っている。
【００９９】ダイオード素子４３は、ポリシリコンから
なるラテラルダイオード素子であり、ｎｉまたはｐｉ構
造を有している。このような非対称構造を有するダイオ
ード素子を液晶表示装置の駆動に用いる場合には、電流
−電圧（Ｉ−Ｖ）特性の対称性を得るために、２個のダ
イオード素子をリング接続させることが一般に行われて
いる。
【０１００】図７に、２個のｎｉショットキー型ポリシ
リコンラテラルダイオード素子を用いたダイオードリン
グ接続の一例を示す。
【０１０１】図７に示すように、ダイオードリング接続
においては、２個のダイオード素子を逆向き、かつ、並
列に接続させる。すなわち、２個のダイオード素子は、
第１のダイオード素子の不純物導入領域５１ａが第２の
ダイオード素子のポリシリコン領域５２ｂと対向し、か
つ、第１のダイオード素子のポリシリコン領域５１ｂが
第２のダイオード素子の不純物導入領域５２ａと対向す
るように、配置される。
【０１０２】第１の実施形態に係るアクティブマトリク
ス基板１０と同様に、本実施形態に係るアクティブマト
リクス基板４０も図２に示したような透過型液晶表示装
置に適用することができる。また、ＣＯＴ型液晶表示装
置に適用することも可能である。
【０１０３】図８は、本実施形態に係るアクティブマト
リクス基板４０の製造方法の各工程におけるアクティブ
マトリクス基板４０の断面図である。以下、図８を参照
して、本実施形態に係るアクティブマトリクス基板４０
の製造方法を説明する。
【０１０４】なお、本製造方法における各工程が実施さ
れる温度は、各工程において述べるように、全て樹脂基
板４１の耐熱温度以下である。
【０１０５】先ず、図８（Ａ）に示すように、耐熱温度
が摂氏約２２０度のポリイミド（ＰＩ）製の樹脂基板４
１上にカバー膜として二酸化シリコン膜４２を、スパッ
タ法により、膜厚が６０００オングストロームになるよ
うに成膜した。
【０１０６】次いで、非晶質シリコン（ａ−Ｓｉ）膜４
３を、スパッタ法により、膜厚が５００オングストロー
ムになるように成膜した。
【０１０７】これらのスパッタ法による成膜条件は、ｒ
ｆ出力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板４
１の温度は摂氏１５０度であった。
【０１０８】次いで、図８（Ｂ）に示すように、フォト
レジストを非晶質シリコン膜４３上に塗布した後、フォ
トリソグラフィー及びドライエッチングにより、フォト
レジストをパターニングし、マスク４４を形成する。
【０１０９】次いで、マスク４４を介して、イオンドー
ピング法によりリン（Ｐ）を非晶質シリコン膜４３に導
入し、非晶質シリコン膜４３内にｎ型の不純物導入領域
４５を選択的に形成した。
【０１１０】イオンドーピング条件は、加速電圧２０Ｋ
ｅＶ、リン注入量２×１０15ｃｍ-2であった。
【０１１１】次いで、マスク４４を除去した後、図８
（Ｃ）に示すように、エキシマレーザーアニール法によ
り、非晶質シリコン膜４３をポリシリコン膜４６に結晶
化させた。この際、不純物導入領域４５も同時にポリシ
リコン膜４６に変化した。
【０１１２】エキシマレーザーアニール条件としては、
ＸｅＣｌ光源を用い、エネルギー密度３５０ｍＪ／ｃｍ
2、ビーム径２５０×０．４ｍｍ、スキャン照射ピッチ
０．０４ｍｍとした。
【０１１３】次いで、ポリシリコン膜４６に対して水素
プラズマ処理を施した。
【０１１４】処理条件は、放電出力３００Ｗ、水素圧力
１ｔｏｒｒ、樹脂基板４１の温度は摂氏２００度であっ
た。
【０１１５】次いで、ポリシリコン膜４６上にフォトレ
ジストを塗布した後、フォトリソグラフィー及びドライ
エッチングにより、フォトレジストをパターニングし、
マスクを形成した。このマスクを用いて、図８（Ｄ）に
示すように、ドライエッチングにより、ポリシリコン膜
４６をアイランド化した。
【０１１６】次いで、スパッタ法により、金属配線４７
となるクロム膜をポリシリコン膜４６及びカバー膜４２
の全面に形成した。
【０１１７】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板４１の
温度は摂氏１５０度であった。
【０１１８】次いで、クロム膜上にフォトレジストを塗
布した後、フォトリソグラフィー及びドライエッチング
により、フォトレジストをパターニングし、マスクを形
成した。このマスクを用いて、クロム膜をパターニング
し、図８（Ｅ）に示すように、アイランド化されたポリ
シリコン膜４６と部分的に重なるように金属配線４７を
形成した。
【０１１９】次いで、図８（Ｆ）に示すように、カバー
膜４２、金属配線４７及びポリシリコン膜４６を覆って
層間絶縁膜４８となる二酸化シリコン膜をスパッタ法に
より全面に形成した。
【０１２０】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板４１の
温度は摂氏１５０度であった。
【０１２１】次いで、層間絶縁膜４８上にフォトレジス
トを塗布した後、フォトリソグラフィー及びドライエッ
チングにより、フォトレジストをパターニングし、マス
クを形成した。このマスクを用いて、層間絶縁膜４８
に、金属配線４７に到達するコンタクトホール４８ａを
形成した。
【０１２２】次いで、スパッタ法により、コンタクトホ
ール４８ａが埋まるように、層間絶縁膜４８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
【０１２３】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板４１の
温度は摂氏１５０度であった。
【０１２４】次いで、透明導電膜上にフォトレジストを
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図８（Ｇ）に示すよう
に、透明導電膜をパターニングし、画素電極４９を形成
した。
【０１２５】最後に、コンタクト抵抗を改善するため
に、摂氏２００度、１時間のアニール処理を行った。
【０１２６】以上の工程により、ｎｉ構造を有するポリ
シリコンラテラルダイオード素子が樹脂基板４１上に形
成された。
【０１２７】本実施形態に係るアクティブマトリクス基
板４０によっても、第１の実施形態に係るアクティブマ
トリクス基板１０と同様の効果を得ることができる。
【０１２８】図９は、本発明の第３の実施形態に係るア
クティブマトリクス基板６０の構造を示す断面図であ
る。
【０１２９】第３の実施形態に係るアクティブマトリク
ス基板６０は、樹脂基板６１と、樹脂基板６１上に形成
された絶縁膜としての二酸化シリコン膜６２と、二酸化
シリコン膜６２上に形成されたダイオード素子６３と、
ダイオード素子６３の両端においてダイオード素子６３
に接して形成されている金属配線膜としてのクロム膜６
７と、クロム膜６７とダイオード素子６３と二酸化シリ
コン膜６２とを覆って形成されている層間絶縁膜６８
と、クロム膜６７に到達するように層間絶縁膜６８に形
成されたコンタクトホール６８ａを埋め、かつ、層間絶
縁膜６８上に形成された画素電極としてのインジウム錫
酸化物（ＩＴＯ）膜６９と、からなっている。
【０１３０】樹脂基板６１はポリカーボネート（ＰＣ）
からなっている。
【０１３１】ダイオード素子６３は、ポリシリコンから
なるラテラルダイオード素子であり、ｉｎｉまたはｉｐ
ｉ構造を有している。ラテラルダイオード素子における
ｉｎｉまたはｉｐｉ構造は、縦型ダイオードにおけるｎ
ｉまたはｐｉショットキー構造を２個逆向きに接続し
た、いわゆるバック・トュ−・バック（ｂａｃｋ ｔｏ
ｂａｃｋ）構造に相当し、Ｉ−Ｖ特性の対称性に優れる
構造である。
【０１３２】第１の実施形態に係るアクティブマトリク
ス基板１０と同様に、本実施形態に係るアクティブマト
リクス基板６０も図２に示したような透過型液晶表示装
置に適用することができる。また、ＣＯＴ型液晶表示装
置に適用することも可能である。
【０１３３】図１０は、本実施形態に係るアクティブマ
トリクス基板６０の製造方法の各工程におけるアクティ
ブマトリクス基板６０の断面図である。以下、図１０を
参照して、本実施形態に係るアクティブマトリクス基板
６０の製造方法を説明する。
【０１３４】なお、本製造方法における各工程が実施さ
れる温度は、各工程において述べるように、全て樹脂基
板６１の耐熱温度以下である。
【０１３５】先ず、図１０（Ａ）に示すように、耐熱温
度が摂氏約１３０度のポリカーボネート（ＰＣ）製の樹
脂基板６１上にカバー膜として二酸化シリコン膜６２
を、スパッタ法により、膜厚が６０００オングストロー
ムになるように成膜した。
【０１３６】次いで、非晶質シリコン（ａ−Ｓｉ）膜６
３を、スパッタ法により、膜厚が５００オングストロー
ムになるように成膜した。
【０１３７】これらのスパッタ法による成膜条件は、ｒ
ｆ出力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板６
１の温度は摂氏１５０度であった。
【０１３８】次いで、図１０（Ｂ）に示すように、フォ
トレジストを非晶質シリコン膜６３上に塗布した後、フ
ォトリソグラフィー及びドライエッチングにより、フォ
トレジストをパターニングし、マスク６４を形成する。
【０１３９】次いで、マスク６４を介して、イオンドー
ピング法によりリン（Ｐ）を非晶質シリコン膜６３に導
入し、非晶質シリコン膜６３内にｎ型の不純物導入領域
６５を選択的に形成した。
【０１４０】イオンドーピング条件は、加速電圧２０Ｋ
ｅＶ、リン注入量２×１０15ｃｍ-2であった。
【０１４１】次いで、マスク４を除去した後、図１０
（Ｃ）に示すように、エキシマレーザーアニール法によ
り、非晶質シリコン膜６３をポリシリコン膜６６に結晶
化させた。この際、不純物導入領域６５も同時にポリシ
リコン膜６に変化した。
【０１４２】エキシマレーザーアニール条件としては、
ＸｅＣｌ光源を用い、エネルギー密度３５０ｍＪ／ｃｍ
2、ビーム径２５０×０．４ｍｍ、スキャン照射ピッチ
０．０４ｍｍとした。
【０１４３】次いで、ポリシリコン膜６６に対して水素
プラズマ処理を施した。
【０１４４】処理条件は、放電出力３００Ｗ、水素圧力
１ｔｏｒｒ、基板温度摂氏１００度であった。
【０１４５】次いで、ポリシリコン膜６６上にフォトレ
ジストを塗布した後、フォトリソグラフィー及びドライ
エッチングにより、フォトレジストをパターニングし、
マスクを形成した。このマスクを用いて、図１０（Ｄ）
に示すように、ドライエッチングにより、ポリシリコン
膜６６をアイランド化した。
【０１４６】次いで、スパッタ法により、金属配線６７
となるクロム膜をポリシリコン膜６６及びカバー膜６２
の全面に形成した。
【０１４７】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板６１の
温度は摂氏１５０度であった。
【０１４８】次いで、クロム膜上にフォトレジストを塗
布した後、フォトリソグラフィー及びドライエッチング
により、フォトレジストをパターニングし、マスクを形
成した。このマスクを用いて、クロム膜をパターニング
し、図１０（Ｅ）に示すように、アイランド化されたポ
リシリコン膜６６と部分的に重なるように金属配線６７
を形成した。
【０１４９】次いで、図１０（Ｆ）に示すように、カバ
ー膜６２、金属配線６７及びポリシリコン膜６６を覆っ
て層間絶縁膜６８となる二酸化シリコン膜をスパッタ法
により全面に形成した。
【０１５０】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板６１の
温度は摂氏１５０度であった。
【０１５１】次いで、層間絶縁膜６８上にフォトレジス
トを塗布した後、フォトリソグラフィー及びドライエッ
チングにより、フォトレジストをパターニングし、マス
クを形成した。このマスクを用いて、層間絶縁膜６８
に、金属配線６７に到達するコンタクトホール６８ａを
形成した。
【０１５２】次いで、スパッタ法により、コンタクトホ
ール６８ａが埋まるように、層間絶縁膜６８上にインジ
ウム錫酸化物（ＩＴＯ）その他の透明導電膜を成膜し
た。
【０１５３】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板６１の
温度は摂氏１５０度であった。
【０１５４】次いで、透明導電膜上にフォトレジストを
塗布した後、フォトリソグラフィー及びドライエッチン
グにより、フォトレジストをパターニングし、マスクを
形成した。このマスクを用いて、図１０（Ｇ）に示すよ
うに、透明導電膜をパターニングし、画素電極６９を形
成した。
【０１５５】最後に、コンタクト抵抗を改善するため
に、摂氏１３０度、１時間のアニール処理を行った。
【０１５６】以上の工程により、ｉｎｉ構造を有するポ
リシリコンラテラルダイオード素子が樹脂基板６１上に
形成された。
【０１５７】本実施形態に係るアクティブマトリクス基
板６０によっても、第１の実施形態に係るアクティブマ
トリクス基板１０と同様の効果を得ることができる。
【０１５８】図１１は、本発明の第４の実施形態に係る
アクティブマトリクス基板７０の構造を示す断面図であ
る。
【０１５９】第４の実施形態に係るアクティブマトリク
ス基板７０は、樹脂基板６１と、樹脂基板６１上に形成
されたクロム膜からなる遮光膜７１と、遮光膜７１を覆
って樹脂基板６１上に形成された絶縁膜としての二酸化
シリコン膜６２と、二酸化シリコン膜６２上に形成され
たダイオード素子６３と、ダイオード素子６３の両端に
おいてダイオード素子６３に接して形成されている金属
配線膜としてのクロム膜６７と、クロム膜６７とダイオ
ード素子６３と二酸化シリコン膜６２とを覆って形成さ
れている層間絶縁膜６８と、クロム膜６７に到達するよ
うに層間絶縁膜６８に形成されたコンタクトホール６８
ａを埋め、かつ、層間絶縁膜６８上に形成された画素電
極としてのインジウム錫酸化物（ＩＴＯ）膜６９と、か
らなっている。
【０１６０】図９に示した第３の実施形態に係るアクテ
ィブマトリクス基板６０と比較して、本実施形態に係る
アクティブマトリクス基板７０は、樹脂基板６１上に形
成された遮光膜７１をさらに備えている。この遮光膜７
１が形成されている点を除いて、本実施形態に係るアク
ティブマトリクス基板７０は第３の実施形態に係るアク
ティブマトリクス基板６０と同一の構造を有している。
【０１６１】本実施形態に係るアクティブマトリクス基
板７０は、第３の実施形態に係るアクティブマトリクス
基板６０と同様の効果を奏することに加えて、遮光膜７
１を形成することにより、下部電極を備えていないラテ
ラルダイオードが、透過型液晶表示装置におけるバック
ライトに起因して、誤動作することを防止することがで
きる。
【０１６２】第１の実施形態に係るアクティブマトリク
ス基板１０と同様に、本実施形態に係るアクティブマト
リクス基板７０も図２に示したような透過型液晶表示装
置に適用することができる。また、ＣＯＴ型液晶表示装
置に適用することも可能である。
【０１６３】本実施形態に係るアクティブマトリクス基
板７０の製造方法は、遮光膜７１を形成する過程を除
き、第３の実施形態に係るアクティブマトリクス基板６
０の製造方法と同一である。
【０１６４】すなわち、本実施形態に係るアクティブマ
トリクス基板７０の製造に際しては、先ず、樹脂基板６
１上に遮光膜７１となるクロム膜をスパッタ法により膜
厚が１５００オングストロームとなるように成膜した。
【０１６５】次いで、クロム膜上にフォトレジストを塗
布した後、フォトリソグラフィー及びドライエッチング
により、フォトレジストをパターニングし、マスクを形
成した。このマスクを用いて、クロム膜をパターニング
し、遮光膜７１を形成した。
【０１６６】以下、図１０に示したような第３の実施形
態に係るアクティブマトリクス基板６０の製造方法と同
一の各過程を実施した。
【０１６７】以上の工程により、ｉｎｉ構造を有するポ
リシリコンラテラルダイオード素子が樹脂基板６１上に
形成された。
【０１６８】図１２は、本発明の第５の実施形態に係る
アクティブマトリクス基板８０の構造を示す断面図であ
る。
【０１６９】第５の実施形態に係るアクティブマトリク
ス基板８０は、樹脂基板８１と、樹脂基板１上に形成さ
れた絶縁膜としての二酸化シリコン膜８２と、二酸化シ
リコン膜８２上に形成されたダイオード素子８３及び画
素となる領域に形成されているベース段差部８４と、ダ
イオード素子８３の両端においてダイオード素子８３に
接して形成されている金属配線膜としてのクロム膜８５
と、クロム膜８５とダイオード素子８３と二酸化シリコ
ン膜８２とベース段差部８４とを覆って形成されている
層間絶縁膜８６と、クロム膜８５に到達するように層間
絶縁膜８６に形成されたコンタクトホール８６ａを埋
め、かつ、層間絶縁膜８６上に形成された画素電極とし
てのインジウム錫酸化物（ＩＴＯ）膜８７と、からなっ
ている。
【０１７０】樹脂基板８１はシロキサンからなってい
る。
【０１７１】ダイオード素子８３は、ポリシリコンから
なるラテラルダイオード素子であり、ｉｎｉまたはｉｐ
ｉ構造を有している。
【０１７２】樹脂基板は、一般に、ガラス基板と比較し
て、光学異方性が大きいため、光路上に１枚の基板しか
存在しない反射型液晶表示装置に用いる方が表示品位上
好ましい。
【０１７３】また、反射型液晶表示装置においては、ダ
イオード素子８３には光は直接照射されないため、図１
１に示したような遮光膜７１を設ける必要はない。
【０１７４】図１３は、図１２に示した本実施形態に係
るアクティブマトリクス基板８０を備える反射型液晶表
示装置９０の断面図である。
【０１７５】反射型液晶表示装置９０は、アクティブマ
トリクス基板８０と、アクティブマトリクス基板８０に
対向して配置されている対向基板９１と、アクティブマ
トリクス基板８０と対向基板９１との間に挟まれた状態
で保持されている液晶層９２と、からなる。
【０１７６】アクティブマトリクス基板８０には、液晶
層９２と接している表面において、配向膜９３が形成さ
れている。
【０１７７】対向基板９１は、透明絶縁性基板９５と、
透明絶縁性基板９５上に形成された色層９６と、色層９
６を覆って形成されている透明なオーバーコート層９７
と、オーバーコート層９７上に形成された配向膜９８
と、透明絶縁性基板９５の裏面側に形成された位相差板
９９と、位相差板９９を覆って形成されている偏光板８
８と、からなる。
【０１７８】図１４は、本実施形態に係るアクティブマ
トリクス基板８０の製造方法の各工程におけるアクティ
ブマトリクス基板８０の断面図である。以下、図１４を
参照して、本実施形態に係るアクティブマトリクス基板
８０の製造方法を説明する。
【０１７９】なお、本製造方法における各工程が実施さ
れる温度は、各工程において述べるように、全て樹脂基
板８０の耐熱温度以下である。
【０１８０】先ず、図１４（Ａ）に示すように、耐熱温
度が摂氏２５０度であるシロキサンからなる樹脂基板８
１上に、第１の実施形態に係るアクティブマトリクス基
板１０と同様に、ダイオード素子８３及び金属配線８５
を形成した。
【０１８１】次いで、図１４（Ｂ）に示すように、二酸
化シリコン膜８２上に感光性有機膜を塗布し、この感光
性有機膜に対して露光及び現像を行うことにより、画素
となる領域にベース段差部８４を形成した。
【０１８２】この後、必要に応じて、摂氏約１００度の
温度でベース段差部８４の焼き締めを行う。
【０１８３】次いで、図１４（Ｃ）に示すように、ベー
ス段差部８４に対して摂氏２００度で１時間のアニール
処理を施すことにより、ベース段差部８４を滑らかな形
状にした。
【０１８４】次いで、図１４（Ｄ）に示すように、ダイ
オード素子８３、金属配線８５、ベース段差部８４及び
二酸化シリコン膜８２を覆って層間絶縁膜８６となる有
機膜を塗布した後、有機膜上にフォトレジストを塗布
し、フォトリソグラフィー及びドライエッチングによ
り、フォトレジストをパターニングし、マスクを形成し
た。このマスクを用いて、層間絶縁膜８６に、金属配線
８５に到達するコンタクトホール８６ａを形成した。
【０１８５】次いで、スパッタ法により、コンタクトホ
ール８６ａが埋まるように、層間絶縁膜８６上にアルミ
ニウム膜８７を成膜した。
【０１８６】このスパッタ法による成膜条件は、ｒｆ出
力４ｋＷ、アルゴン圧力５ｍｔｏｒｒ、樹脂基板６１の
温度は摂氏１７０度であった。
【０１８７】次いで、アルミニウム膜８７上にフォトレ
ジストを塗布した後、フォトリソグラフィー及びドライ
エッチングにより、フォトレジストをパターニングし、
マスクを形成した。このマスクを用いて、図１４（Ｅ）
に示すように、アルミニウム膜をパターニングし、画素
電極８７を形成した。
【０１８８】最後に、コンタクト抵抗を改善するため
に、摂氏１５０度、１時間のアニール処理を行った。
【０１８９】以上の工程により、ｉｎｉ構造を有するポ
リシリコンラテラルダイオード素子が樹脂基板８１上に
形成された。
【０１９０】前述したように、本実施形態に係るアクテ
ィブマトリクス基板８０は反射型液晶表示装置に適して
いるものである。
【０１９１】本実施形態に係るアクティブマトリクス基
板８０によっても、第１の実施形態に係るアクティブマ
トリクス基板１０と同様の効果を得ることができる。
【０１９２】なお、上記の各実施形態の説明において
は、本発明の特徴となる部分について主に説明し、本分
野において通常の知識を有する者にとって既知の事項に
ついては特に詳述していないが、たとえ記載がなくても
これらの事項は上記の者にとっては類推可能な事項に属
する。
【０１９３】
【発明の効果】以上のように、本発明に係るアクティブ
マトリクス基板においては、低品質かつ低信頼性のゲー
ト絶縁膜を用いる必要がないので、薄膜トランジスタを
用いたアクティブマトリクス基板と比較して、信頼性を
向上させることができる。
【０１９４】さらに、本発明に係るアクティブマトリク
ス基板及びその製造方法においては、樹脂基板の耐熱温
度以上のプロセス温度を必要とするＰＥＣＶＤによる非
晶質シリコン膜などの薄膜を用いていない。この結果、
本発明に係るアクティブマトリクス基板及びその製造方
法においては、ガラス基板に代えて、樹脂基板を用いる
ことが可能になっている。このため、ガラス基板を使用
していたアクティブマトリクス基板と比較して、軽量化
及び薄型化を図ることが可能になり、ひいては、樹脂基
板を用いたアクティブマトリクス基板を備える液晶表示
素子の軽量化及び薄型化を図ることが可能である。
【０１９５】また、本発明に係るアクティブマトリクス
基板の製造方法によれば、薄膜トランジスタを用いたア
クティブマトリクス基板の製造方法と比較して、フォト
レジスト工程を低減させることが可能である。すなわ
ち、薄膜トランジスタを用いたアクティブマトリクス基
板の製造方法においては、６または７回のフォトレジス
ト工程を実施することが必要であるが、本発明に係るア
クティブマトリクス基板の製造方法においては、５回の
フォトレジスト工程を実施すれば足りる。
【０１９６】さらに、本発明に係るアクティブマトリク
ス基板においては、ガラス基板よりも厚さの薄い樹脂基
板を用いることができるので、ガラス基板を用いたアク
ティブマトリクス基板と比較して、アクティブマトリク
ス基板それ自体の高さ、ひいては、本発明に係るアクテ
ィブマトリクス基板を用いた液晶表示装置の高さを低減
させることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブマト
リクス基板の断面図である。
【図２】本発明の第１の実施形態に係るアクティブマト
リクス基板を用いた透過型液晶表示装置の断面図であ
る。
【図３】図２に示した透過型液晶表示装置におけるアク
ティブマトリクス基板を上方から見たときの平面図であ
る。
【図４】図２に示した透過型液晶表示装置における対向
基板を上方から見たときの平面図である。
【図５】本発明の第１の実施形態に係るアクティブマト
リクス基板の製造方法の各過程におけるアクティブマト
リクス基板の断面図である。
【図６】本発明の第２の実施形態に係るアクティブマト
リクス基板の断面図である。
【図７】本発明の第２の実施形態に係るアクティブマト
リクス基板におけるダイオード素子を上方から見たとき
の平面図である。
【図８】本発明の第２の実施形態に係るアクティブマト
リクス基板の製造方法の各過程におけるアクティブマト
リクス基板の断面図である。
【図９】本発明の第３の実施形態に係るアクティブマト
リクス基板の断面図である。
【図１０】本発明の第３の実施形態に係るアクティブマ
トリクス基板の製造方法の各過程におけるアクティブマ
トリクス基板の断面図である。
【図１１】本発明の第４の実施形態に係るアクティブマ
トリクス基板の断面図である。
【図１２】本発明の第５の実施形態に係るアクティブマ
トリクス基板の断面図である。
【図１３】本発明の第５の実施形態に係るアクティブマ
トリクス基板を用いた反射型液晶表示装置の断面図であ
る。
【図１４】本発明の第５の実施形態に係るアクティブマ
トリクス基板の製造方法の各過程におけるアクティブマ
トリクス基板の断面図である。
【図１５】従来のアクティブマトリクス基板の断面図で
ある。
【符号の説明】
１０ 第１の実施形態に係るアクティブマトリクス基板 ４０ 第２の実施形態に係るアクティブマトリクス基板 ６０ 第３の実施形態に係るアクティブマトリクス基板 ７０ 第４の実施形態に係るアクティブマトリクス基板 ８０ 第５の実施形態に係るアクティブマトリクス基板 １、４１、６１、８１ 樹脂基板 ２、４２、６２、８２ 二酸化シリコン膜 ７、４７、６７、８５ クロム膜 ８、４８、６８、８６ 層間絶縁膜 ８ａ、４８ａ、６８ａ コンタクトホール ９、４９、６９ インジウム錫酸化物（ＩＴＯ）膜 １１、４３、６３、８３ ダイオード素子 ２０ 透過型液晶表示装置 ２１ 対向基板 ２３ 液晶層 ２４ 配向膜 ２５ 偏光板 ２６ 透明絶縁性基板 ２７ ブラックマトリクス層 ２８ 色層 ２９ オーバーコート層 ３０ 配向膜 ３１ 導電層 １２ 走査線 ３３ 信号線 ７１ 遮光膜 ８４ ベース段差部 ８７ 画素電極 ９０ 反射型液晶表示装置 ９１ 対向基板 ９２ 液晶層 ９３ 配向膜 ９５ 透明絶縁性基板 ９６ 色層 ９７ オーバーコート層 ９８ 配向膜 ８８ 偏光板
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３４９ Ｇ０９Ｆ 9/30 ３４９Ｃ 9/35 9/35 Ｆターム(参考） 2H090 JA07 JB03 JC07 LA01 LA04 2H092 JA05 JA12 JA25 JA46 KA04 KA18 KB25 MA05 MA08 MA18 MA22 MA27 MA30 NA25 PA01 PA08 5C094 AA33 BA03 BA43 CA19 EA04 EA07 EB02 ED15 5G435 AA12 BB12 CC09 FF13 KK05 KK09 KK10

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 樹脂基板と、 前記樹脂基板上に形成されたポリシリコン薄膜ダイオー
    ドと、 を備えるアクティブマトリクス基板。
  2. 【請求項２】 前記ポリシリコン薄膜ダイオードはラテ
    ラルダイオードであることを特徴とする請求項１に記載
    のアクティブマトリクス基板。
  3. 【請求項３】 前記ラテラルダイオードは中央に不純物
    が導入された領域を有するものであることを特徴とする
    請求項２に記載のアクティブマトリクス基板。
  4. 【請求項４】 前記ポリシリコン薄膜ダイオードは、逆
    向きに並列に接続されている２個のラテラルダイオード
    からなるものであることを特徴とする請求項５に記載の
    アクティブマトリクス基板。
  5. 【請求項５】 前記樹脂基板はポリイミドからなるもの
    であることを特徴とする請求項１乃至４の何れか一項に
    記載のアクティブマトリクス基板。
  6. 【請求項６】 前記樹脂基板はポリカーボネートからな
    るものであることを特徴とする請求項１乃至４の何れか
    一項に記載のアクティブマトリクス基板。
  7. 【請求項７】 前記樹脂基板はシロキサンからなるもの
    であることを特徴とする請求項１乃至４の何れか一項に
    記載のアクティブマトリクス基板。
  8. 【請求項８】 前記ポリシリコン薄膜ダイオードの下方
    に形成された遮光膜をさらに備えることを特徴とする請
    求項１乃至７の何れか一項に記載のアクティブマトリク
    ス基板。
  9. 【請求項９】 樹脂基板上に非晶質シリコン膜を形成す
    る第１の過程と、 前記非晶質シリコン膜に選択的に不純物を導入する第２
    の過程と、 前記非晶質シリコン膜にレーザーを照射して、前記非晶
    質シリコン膜をポリシリコン膜に結晶化させる第３の過
    程と、 前記ポリシリコン膜をアイランド化して平行型ダイオー
    ドを形成する第４の過程と、 を備えるアクティブマトリクス基板の製造方法。
  10. 【請求項１０】 樹脂基板上に絶縁膜を形成する第１の
    過程と、 前記絶縁膜上に非晶質シリコン膜を形成する第２の過程
    と、 前記非晶質シリコン膜に選択的に不純物導入領域を形成
    する第３の過程と、 前記非晶質シリコン膜にレーザーを照射して、前記非晶
    質シリコン膜をポリシリコン膜に結晶化させる第４の過
    程と、 前記ポリシリコン膜をアイランド化する第５の過程と、 アイランド化した前記ポリシリコン膜に接する金属配線
    を形成する第６の過程と、 層間絶縁膜を全面に形成する第７の過程と、 前記金属配線に到達するコンタクトホールを前記層間絶
    縁膜に形成する第８の過程と、 前記コンタクトホールを埋めるように、画素電極となる
    金属膜を形成する第９の過程と、 を備えるアクティブマトリクス基板の製造方法。
  11. 【請求項１１】 前記ポリシリコン膜に対してアニール
    処理を施す第１０の過程をさらに備え、前記第１０の過
    程は、前記第４の過程と前記第５の過程との間に行われ
    るものであることを特徴とする請求項１０に記載のアク
    ティブマトリクス基板の製造方法。
  12. 【請求項１２】 前記ポリシリコン膜に対して水素プラ
    ズマ処理を施す過程をさらに備えることを特徴とする請
    求項１０または１１に記載のアクティブマトリクス基板
    の製造方法。
  13. 【請求項１３】 樹脂基板上に絶縁膜を形成する第１の
    過程と、 前記絶縁膜上に非晶質シリコン膜を形成する第２の過程
    と、 前記非晶質シリコン膜に選択的に不純物導入領域を形成
    する第３の過程と、 前記非晶質シリコン膜にレーザーを照射して、前記非晶
    質シリコン膜をポリシリコン膜に結晶化させる第４の過
    程と、 前記ポリシリコン膜をアイランド化する第５の過程と、 アイランド化した前記ポリシリコン膜に接する金属配線
    を形成する第６の過程と、 全面に感光性膜を塗布し、前記感光性膜に対して露光及
    び現像を施し、画素となる領域にベース段差部を形成す
    る第７の過程と、 全面に層間絶縁膜を塗布する第８の過程と、 前記金属配線に到達するコンタクトホールを形成する第
    ９の過程と、 前記コンタクトホールを埋めるように、画素電極となる
    金属膜を形成する第１０の過程と、 を備えるアクティブマトリクス基板の製造方法。
  14. 【請求項１４】 前記ベース段差部に対してアニール処
    理を施し、前記ベース段差部を滑らかな形状にする第１
    １の過程をさらに備えており、前記第１１の過程は前記
    第７の過程と前記第８の過程との間に行われるものであ
    ることを特徴とする請求項１３に記載のアクティブマト
    リクス基板の製造方法。
  15. 【請求項１５】 前記第８の過程において、前記層間絶
    縁膜を前記ベース段差部と同一の材料で形成することを
    特徴とする請求項１３または１４に記載のアクティブマ
    トリクス基板の製造方法。
JP2001104570A 2001-04-03 2001-04-03 アクティブマトリクス基板及びその製造方法 Pending JP2002303879A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001104570A JP2002303879A (ja) 2001-04-03 2001-04-03 アクティブマトリクス基板及びその製造方法
US10/114,093 US6734460B2 (en) 2001-04-03 2002-04-02 Active matrix substrate and method of fabricating the same
TW091106803A TW541706B (en) 2001-04-03 2002-04-03 Active matrix substrate and method of fabricating the same
KR10-2002-0018192A KR100502685B1 (ko) 2001-04-03 2002-04-03 능동매트릭스기판 및 그 제조방법
US10/778,442 US7157315B2 (en) 2001-04-03 2004-02-13 Active matrix substrate and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001104570A JP2002303879A (ja) 2001-04-03 2001-04-03 アクティブマトリクス基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002303879A true JP2002303879A (ja) 2002-10-18

Family

ID=18957408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001104570A Pending JP2002303879A (ja) 2001-04-03 2001-04-03 アクティブマトリクス基板及びその製造方法

Country Status (4)

Country Link
US (2) US6734460B2 (ja)
JP (1) JP2002303879A (ja)
KR (1) KR100502685B1 (ja)
TW (1) TW541706B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146038A (ja) * 2004-11-24 2006-06-08 Jsr Corp 液晶表示素子用部材及び液晶表示素子

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520478A (ja) * 2003-01-17 2006-09-07 ダイオード・ソリューションズ・インコーポレーテッド 有機材料を用いたディスプレイ
WO2004090195A1 (en) * 2003-04-07 2004-10-21 Fuji Photo Film Co. Ltd. Crystalline-si-layer-bearing substrate and its production method, and crystalline si device
KR20060008524A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 비정질 실리콘 층의 결정화 방법
JP4682678B2 (ja) * 2005-04-18 2011-05-11 富士フイルム株式会社 液体吐出ヘッドの製造方法
TWI283074B (en) * 2005-08-17 2007-06-21 Au Optronics Corp TFD LCD panel
TWI429794B (zh) * 2006-04-04 2014-03-11 Silicor Materials Inc 矽之純化方法
KR101281918B1 (ko) * 2006-05-17 2013-07-03 엘지디스플레이 주식회사 반투과형 다이오드 기판 및 그 제조 방법
US9741901B2 (en) 2006-11-07 2017-08-22 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
US8222077B2 (en) * 2006-11-07 2012-07-17 Cbrite Inc. Metal-insulator-metal (MIM) devices and their methods of fabrication
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154031A (ja) * 1987-10-19 1989-06-16 Philips Gloeilampenfab:Nv ショットキ・ダイオードを有する装置
JPH02308134A (ja) * 1989-05-23 1990-12-21 Fuji Electric Co Ltd 薄膜ダイオードの製造方法
JPH09265108A (ja) * 1996-03-27 1997-10-07 Toshiba Corp 薄膜半導体装置
JPH10170955A (ja) * 1996-12-09 1998-06-26 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP2001051296A (ja) * 1999-08-06 2001-02-23 Seiko Epson Corp 薄膜デバイス装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板の製造方法、アクティブマトリクス基板および電気光学装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
JPS63123024A (ja) * 1986-11-12 1988-05-26 Fuji Electric Co Ltd 液晶表示素子
US6067062A (en) * 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2706044B2 (ja) 1994-03-10 1998-01-28 シチズン時計株式会社 半導体装置
US5818560A (en) * 1994-11-29 1998-10-06 Sanyo Electric Co., Ltd. Liquid crystal display and method of preparing the same
JPH11231300A (ja) * 1995-05-16 1999-08-27 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
JPH10173194A (ja) 1996-12-12 1998-06-26 Sharp Corp 半導体装置の製造方法
JPH11103064A (ja) 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法
JPH11174424A (ja) 1997-12-11 1999-07-02 Teijin Ltd 液晶表示パネル用基板
WO2001053882A1 (fr) * 2000-01-21 2001-07-26 Citizen Watch Co., Ltd. Procede de commande d'un panneau d'affichage a cristaux liquides et dispositif d'affichage a cristaux liquides
JP3617458B2 (ja) * 2000-02-18 2005-02-02 セイコーエプソン株式会社 表示装置用基板、液晶装置及び電子機器
JP4860833B2 (ja) * 2001-04-10 2012-01-25 ゲットナー・ファンデーション・エルエルシー 薄膜トランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154031A (ja) * 1987-10-19 1989-06-16 Philips Gloeilampenfab:Nv ショットキ・ダイオードを有する装置
JPH02308134A (ja) * 1989-05-23 1990-12-21 Fuji Electric Co Ltd 薄膜ダイオードの製造方法
JPH09265108A (ja) * 1996-03-27 1997-10-07 Toshiba Corp 薄膜半導体装置
JPH10170955A (ja) * 1996-12-09 1998-06-26 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
JP2001051296A (ja) * 1999-08-06 2001-02-23 Seiko Epson Corp 薄膜デバイス装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板の製造方法、アクティブマトリクス基板および電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006146038A (ja) * 2004-11-24 2006-06-08 Jsr Corp 液晶表示素子用部材及び液晶表示素子

Also Published As

Publication number Publication date
US6734460B2 (en) 2004-05-11
US20040159840A1 (en) 2004-08-19
TW541706B (en) 2003-07-11
KR100502685B1 (ko) 2005-07-20
US20020139972A1 (en) 2002-10-03
US7157315B2 (en) 2007-01-02
KR20020079441A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
US5943107A (en) Color display device
US6559477B2 (en) Flat panel display device and method for manufacturing the same
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US20040007705A1 (en) Thin film transistor array panel including storage electrode
KR100249710B1 (ko) 액정표시장치
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
JP2002303879A (ja) アクティブマトリクス基板及びその製造方法
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
JPH01241862A (ja) 表示装置の製造方法
JPH1090655A (ja) 表示装置
JP2002033481A (ja) 薄膜半導体装置
US7956950B2 (en) Liquid crystal displays and methods of fabricating the same
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JPH1020342A (ja) アクティブマトリクス基板の製造方法
JP4019461B2 (ja) カラー表示装置とその製造方法およびカラー液晶装置
JP4190259B2 (ja) アクティブマトリクス基板、その製造方法および表示装置
KR100569715B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
JPH1065177A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
KR20080048726A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100380894B1 (ko) Ｔｆｔ로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법
KR20040050771A (ko) 액정표시장치 및 그 제조방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
JPH03116778A (ja) アクティブマトリクス基板の製造方法と表示装置の製造方法
KR100811643B1 (ko) 다중층 구조 절연막의 일괄식각 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130118