KR100811643B1 - 다중층 구조 절연막의 일괄식각 방법 - Google Patents
다중층 구조 절연막의 일괄식각 방법 Download PDFInfo
- Publication number
- KR100811643B1 KR100811643B1 KR1020020011995A KR20020011995A KR100811643B1 KR 100811643 B1 KR100811643 B1 KR 100811643B1 KR 1020020011995 A KR1020020011995 A KR 1020020011995A KR 20020011995 A KR20020011995 A KR 20020011995A KR 100811643 B1 KR100811643 B1 KR 100811643B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- insulating film
- insulating material
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000005530 etching Methods 0.000 title claims abstract description 65
- 239000011810 insulating material Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 113
- 239000010408 film Substances 0.000 claims description 62
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000004973 liquid crystal related substance Substances 0.000 claims description 47
- 239000011241 protective layer Substances 0.000 claims description 46
- 239000010409 thin film Substances 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000012495 reaction gas Substances 0.000 claims description 14
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical group C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000035484 reaction time Effects 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 239000007769 metal material Substances 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133519—Overcoatings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에서는, 진공챔버를 구비하는 단계와; 상기 진공챔버 내에 유기절연물질 및 무기절연물질이 번갈아 구성된 다중층 구조 절연막을 포함하는 기판을 배치하는 단계와; 상기 진공챔버 내에 1 : 3 내지 1 : 5의 유량비를 가지는 SF6 : 02를 이용한 플라스마에 의해 일괄식각하는 단계를 포함하는 다중층 구조 절연막의 일괄식각 방법을 제공함으로써, 일괄식각 공정으로 언더컷없이 안정된 테이퍼를 가지는 패턴을 형성할 수 있어, 생산수율이 향상된 제품을 제공할 수 있다.
Description
도 1은 일반적인 액정표시장치에 대한 단면도.
도 2a 내지 2d는 기존의 이중층 구조 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 도면.
도 3은 종래의 일괄식각 공정에 따른 이중층 구조 절연막의 테이퍼 특성을 나타낸 SEM 사진을 나타낸 도면.
도 4a 내지 4d는 본 발명의 제 1 실시예에 따른 이중층 구조 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정에 대해서 단계별로 나타낸 단면도.
도 5는 본 발명의 일괄식각 공정에 따른 이중층 구조 절연막의 테이퍼 특성을 나타낸 SEM사진에 대한 도면.
도 6a 내지 6c는 본 발명의 제 2 실시예에 따른 삼중층 구조 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정에 대해서 단계별로 나타낸 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 투명 기판 160 : 게이트 전극
162 : 제 1 캐패시터 전극 164 : 게이트 절연막
166a : 액티브층 166b : 오믹콘택층
166 : 반도체층 168 : 소스 전극
170 : 드레인 전극 172 : 제 2 캐패시터 전극
174 : 제 1 보호층 176 : 반사판
178 : 제 2 보호층 180 : 드레인 콘택홀
182 : 캐패시터 콘택홀 VI : 투과부
VII : 제 1, 2 보호층간 계면 T : 박막트랜지스터
P : 화소부 CST : 스토리지 캐패시터부
본 발명은 액정표시장치와 같은 반도체 장치에 이용되는 다중층 구조 절연막의 식각방법에 관한 것이며, 특히 다중층 구조 절연막의 일괄식각 방법에 관한 것이다.
전술한 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 가장 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하여, 상기 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 방식으로 구동한다.
현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이하, 도 1은 일반적인 액정표시장치에 대한 단면도이다.
도시한 바와 같이, 상부 및 하부 기판(10, 30)이 서로 일정간격 이격되어 있고, 이 상부 및 하부 기판(10, 30) 사이에는 액정층(50)이 개재되어 있다.
상기 하부 기판(30)의 투명 기판(1) 상부에는 게이트 전극(32)이 형성되어 있고, 게이트 전극(32) 상부에는 게이트 절연막(34)이 형성되어 있고, 게이트 절연막(34) 상부의 게이트 전극(32)을 덮는 위치에는 액티브층(36a), 오믹콘택층(36b)이 차례대로 적층된 반도체층(36)이 형성되어 있고, 반도체층(36)의 상부에는 서로 일정간격 이격된 소스 및 드레인 전극(38, 40)이 형성되어 있고, 소스 및 드레인 전극(38, 40) 간의 이격구간에는 액티브층(36a)의 일부를 노출시킨 채널(ch ; channel)이 형성되어 있고, 게이트 전극(32), 반도체층(36), 소스 및 드레인 전극(38, 40), 채널(ch)은 박막트랜지스터(T)를 이룬다.
도면으로 제시하지 않았지만, 상기 게이트 전극(32)과 연결되어 제 1 방향으 로 게이트 배선이 형성되고, 이 제 1 방향과 교차되는 제 2 방향으로 상기 소스 전극(38)과 연결되는 데이터 배선이 형성되고, 이 게이트 및 데이터 배선이 교차되는 영역은 화소 영역(P)으로 정의된다.
또한, 상기 박막트랜지스터(T) 상부에는 드레인 콘택홀(44)을 가지는 보호층(42)이 형성되어 있고, 화소 영역(P)에는 드레인 콘택홀(44)을 통해 상기 드레인 전극(40)과 연결되는 화소 전극(48)이 형성되어 있다.
그리고, 상기 상부 기판(10)의 투명 기판(1) 하부에는 화소 전극(48)과 대응되는 위치에 특정 파장대의 빛만을 걸러주는 컬러필터층(14)가 형성되어 있고, 컬러필터층(14)의 컬러별 경계부에는 빛샘 현상 및 박막트랜지스터(T)로의 광유입을 차단하는 블랙매트릭스(12)가 형성되어 있다.
그리고, 이 컬러필터층(14) 및 블랙매트릭스(12)의 하부에는 액정층(50)에 전압을 인가하는 또 다른 전극인 공통 전극(16)이 형성되어 있다.
한편, 상기 상부 및 하부 기판(10, 30) 사이에 개재된 액정층(50)의 누설을 방지하기 위해, 상부 및 하부 기판(10, 30)의 가장자리는 씰 패턴(52)에 의해 봉지되어 있다.
그리고, 상기 상부 및 하부 기판(10, 30) 사이에 볼 스페이서(54)가 위치하여, 전술한 씰 패턴(52)과 함께 일정한 셀 갭을 유지하는 역할을 한다.
도면으로 제시하지 않았지만, 상기 상부 및 하부 기판(10, 30)의 액정층(50)과 각각 접하는 부분에는 액정의 배열을 용이하게 유도하기 위해 상부 및 하부 배향막을 더욱 포함한다.
도면으로 제시하지 않았지만, 이러한 액정표시장치에서는 별도의 광원인 백라이트를 포함한다. 그러나, 상기 백라이트에서 생성된 빛은 액정표시장치의 각 셀을 통과하면서 실제로 화면 상으로는 7% 정도만 투과되므로, 고휘도의 액정표시장치를 제공하기 위해서는 백라이트를 더욱 밝게 해야 하므로, 전력 소모량이 커지게 된다.
그러므로, 충분한 백라이트의 전원 공급용으로 무게가 많이 나가는 배터리(battery)를 사용해왔으나, 이 또한 사용시간에 제한이 있다.
이러한 문제점을 해결하기 위해, 최근에는 백라이트 광을 사용하지 않거나 또는 외부광을 겸용하는 반사/반사투과형 액정표시장치가 연구/개발되었다.
이중 반사형 액정표시장치는 외부광을 이용하여 동작하므로, 백라이트가 소모하는 전력량을 대폭 감소하는 효과가 있기 때문에 장시간 휴대상태에서 사용이 가능하여 전자수첩이나 PDA(Personal Digital Assistant) 등의 휴대용 표시소자로 이용되고 있다.
상기 반사/반사투과형 액정표시장치에서는, 기존 투과형 액정표시장치에서 투명전극으로 형성된 화소부에 반사특성을 가지는 금속물질로 이루어진 반사판이 구비되는 것을 특징으로 한다.
상기 화소부에서 반사판의 형성위치는 투명 전극의 상, 하부 어느쪽에 배치되도 무방하지만, 액정배열을 용이하게 유도하기 위하여 투명 전극을 반사판 상부에 배치하는 구조가 최근 주목받고 있으며, 이러한 구조에서도 상기 반사판과 투명 전극간의 단락 및 반사판의 보호를 목적으로 하는 다중층 구조 절연막을 가지는 반 사투과형 액정표시장치가 제안되고 있다.
이하, 다중층 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정에 대한 설명을 통해 기존의 다중층 구조 절연막의 식각 공정을 중심으로 설명한다.
도 2a 내지 2d는 기존의 이중층 구조 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정을 단계별로 나타낸 도면으로서, 콘택홀 공정을 중심으로 개략적으로 도시한다.
상기 어레이 기판용 패턴은 증착(deposition) 또는 코팅(coating), 사진식각(photolithography), 식각(etching)을 포함하는 마스크 공정에 의해 형성된다.
도 2a는, 투명 기판(1) 상에 박막트랜지스터부(T) 및 스토리지 캐패시터부(CST)를 구성하는 단계이다.
좀 더 상세히 설명하면, 화소부(P)가 정의된 투명 기판(1) 상에 게이트 전극(60) 및 제 1 캐패시터 전극(62)을 형성하는 단계와, 게이트 전극(60) 및 제 1 캐패시터 전극(62)을 덮는 기판(1)의 전면에 게이트 절연막(64)을 형성하는 단계와, 게이트 전극(62)과 대응되는 게이트 절연막(64)을 덮는 반도체층(66)을 형성하는 단계와, 반도체층(66) 상부에 위치하며, 서로 일정간격 이격되는 소스 및 드레인 전극(68, 70)을 형성하는 단계와, 소스 및 드레인 전극(68, 70)과 동일한 단계에서 동일 물질을 이용하여, 제 1 캐패시터 전극(62)과 대응되는 게이트 절연막(64)을 덮는 위치에 제 2 캐패시터 전극(72)을 형성하는 단계를 포함한다.
상기 반도체층(66)은 액티브층(66a), 오믹콘택층(66b)을 차례대로 형성하여 이루어지며, 전술한 제 2 캐패시터 전극(72) 형성단계 후, 상기 소스 및 드레인 전극(68, 70) 사이 구간의 액티브층(66a)을 노출시켜 채널(ch)로 구성하는 단계를 포함한다.
상기 게이트 전극(60), 반도체층(66), 소스 및 드레인 전극(68, 70) 형성부는 박막트랜지스터부(T)를 이루고, 상기 제 1, 2 캐패시터 전극(62, 72) 형성부는 스토리지 캐패시터부(CST)를 이룬다.
도 2b에서는, 상기 박막트랜지스터부(T) 및 스토리지 캐패시터부(CST)를 덮는 기판(1) 전면에 제 1 보호층(78)을 형성하는 단계와, 제 1 보호층(78) 상부의 화소부(P)에 위치하며, 전술한 드레인 전극(70) 및 제 2 캐패시터 전극(72)의 일부 영역과 대응되는 부분에서 오픈부(I) 및 화소부(P) 내 투과부(II)를 가지는 반사판(80)을 형성하는 단계와, 반사판(80) 상부에 제 2 보호층(82)을 형성하는 단계를 포함한다.
이 단계에서는, 상기 제 1, 2 보호층(78, 82)을 이루는 물질은 유기절연물질, 무기절연물질로 각각 이루어진다.
도 2c에서는, 상기 반사판(도 2b의 80)의 오픈부(I) 내에 전술한 드레인 전극(70) 및 제 2 캐패시터 전극(72)을 일부 노출시키는 드레인 콘택홀(84) 및 캐패시터 콘택홀(86)을 각각 형성하는 단계이다.
상기 콘택홀 형성 단계에서는, 한 예로 SF6, O2를 반응가스로 이용한 플라스마에 의해 제 1, 2 보호층(78, 82)을 동시에 건식식각처리하는 방법이 이용되었는데, 이 과정에서 상기 반응가스의 유입량이 제 1, 2 보호층(78, 82)의 서로 다른 식각 특성이 고려되지 않았었다.
즉, 상기 제 1, 2 보호층(78, 82)은, 식각물질간의 식각속도 비율로 정의되는 식각선택비(etch selectivity)가 다르기 때문에, 제 2 보호층(82)의 테이퍼와 제 1 보호층(78)의 테이퍼의 불균일에 의해 "III"영역에서 언더컷(under-cut)이 발생되었다.
일반적으로, 언더컷이 발생된 패턴은 후속 공정에서 적층되는 패턴의 단락을 유발하는 등 패턴 불량 요소로 작용하는 문제점이 있다.
또한, 상기 언더컷을 방지하기 위해서는 제 1, 2 보호층(78, 82) 각각의 형성단계에서, 서로 다른 조건의 건식식각 공정을 거쳐야 하므로 공정이 추가되는 단점이 있다.
도 2d에서는, 상기 제 1, 2 보호층(78, 82) 상부에 드레인 콘택홀(84) 및 캐패시터 콘택홀(86)을 통해 드레인 전극(70) 및 제 2 캐패시터 전극(72)과 접촉되는 화소 전극(88)을 형성하는 단계이다.
이 단계에서는, 기존의 일괄식각에 의한 콘택홀 공정에서는 제 1, 2 보호층(78, 82) 사이 계면에서 발생되는 언더컷에 의해, 드레인 콘택홀(84) 및 캐패시터 콘택홀(86)의 단차부에서의 화소 전극(88)의 스텝 커버리지(step coverage) 특성이 떨어져 오픈 불량부(IV)가 발생되는 문제점이 있다.
그리고, 도면으로 제시하지는 않았지만 전술한 다중층 구조 절연막을 가지며, 별도의 투과부없이 화소부 전면을 덮는 반사판이 구비된 반사형 액정표시장치에서도 이러한 패턴 불량문제가 발생될 수 있다.
도 3은 종래의 일괄식각 공정에 따른 이중층 구조 절연막의 테이퍼 특성을 나타낸 SEM 사진을 나타낸 도면이다.
도면에서는, 유기절연물질인 BCB(benzocyclobutene)로 이루어진 제 1 절연층과, 제 1 절연층 상부에 무기절연물질인 실리콘 질화막(SiNx)으로 이루어진 제 2 절연층이 차례대로 적층되어 있고, 제 2 절연층 상부에 사진식각 공정을 위한 PR층이 위치하는 구조에 있어서, PR층 패턴을 따라 제 1, 2 절연층을 일괄식각 처리했을 때 나타나는 테이퍼 특성을 나타냈다.
도시한 바와 같이, 기존의 일괄식각 공정에서는 일괄식각함에 따라 공정수를 줄일 수 있지만, 제 1, 2 절연층간의 식각선택비를 고려하지 않음에 따라 안정된 테이퍼를 구현하기 어려운 문제점이 있었다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 우수한 스텝 커버리지 특성을 가지는 다중층 구조 절연막을 가지는 액정표시장치를 포함하는 반도체 장치를 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 동일한 챔버에서 동일한 반응가스를 이용하는 일괄식각 공정을 통해 다중층 구조 절연막을 식각하되, 적층 구조에 따라 일괄식각 공정을 1 단계 또는 2단계로 진행하도록 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 진공챔버를 구비하는 단계와; 상기 진공챔버 내에 유기절연물질 및 무기절연물질이 번갈아 구성된 다중층 구조 절연막을 포함하는 기판을 배치하는 단계와; 상기 진공챔버 내에 1 : 3 내지 1 : 5의 유량비를 가지는 SF6 : 02를 이용한 플라스마에 의해 일괄식각하는 제 1 단계와; 상기 제 1 단계 후, 1 : 2.0 내지 1 : 2.8의 유량비를 가지는 SF6 : 02를 이용한 플라스마에 의해 일괄식각하는 단계를 제 2 단계를 포함하는 다중층 구조 절연막의 일괄식각 방법을 제공한다.
상기 다중층 구조 절연막은, 상기 유기절연물질을 하부층으로 하고, 상기 무기절연물질을 상부층으로 하며, 상기 제 2 단계에서는, 반응시간을 3 ~ 10초로 한다.
또한, 상기 다중층 구조 절연막은, 제 1 유기절연물질, 상기 무기절연물질, 제 2 유기절연물질이 차례대로 상, 중, 하부층을 이루는 삼중층 구조 절연막이며, 상기 제 1 및 제 2 단계에서는, 일정 유입량의 He 가스를 유입하는 단계를 포함한다.
또한, 상기 유기절연물질은 1 ~ 1.5 ㎛ 두께의 BCB(benzocyclobutene)이며,상기 무기절연물질은 0.1 ~ 0.3 ㎛ 두께의 실리콘 질화막(SiNx)이다.
이때, 상기 제 1 및 제 2 단계에서는, 상기 절연막의 상부에 PR(photo resist)을 도포하는 단계와, 노광, 현상 공정을 포함하는 사진식각(photolithography) 공정에 의해 PR 패턴을 형성하는 단계와, 상기 PR층 패턴을 마스크로 이용하는 단계를 포함한다.
또한, 본 발명의 제 2 특징에서는, 화소부가 정의된 기판 상에 박막트랜지스터 및 스토리지 캐패시터를 형성하는 단계와; 상기 박막트랜지스터 및 상기 스토리지 캐패시터 상부에 유기절연물질을 이용하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 상부의 화소부에 반사판을 형성하는 단계와; 상기 반사판 상부에 무기절연물질을 이용하여 제 2 보호층을 형성하는 단계와; 진공 챔버내에 상기 제 2 보호층이 형성된 상기 기판을 배치하는 단계와; 상기 진공챔버 내에 1 : 3 내지 1 : 5의 유량비를 가지는 SF6 및 02를 반응가스로 유입하는 단계와; 상기 반응가스를 플라스마 상태로 하여, 상기 박막트랜지스터 및 상기 스토리지 캐패시터를 일부 노출시키도록, 상기 제 1 보호층 및 상기 제 2 보호층을 일괄식각 처리하여 콘택홀을 형성하는 단계와; 상기 화소부에 위치하며, 상기 콘택홀을 통해 상기 박막트랜지스터 및 상기 스토리지 캐패시터와 각각 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
이때, 상기 콘택홀 형성하는 단계에서는, 상기 제 1, 2 보호층을 일괄식각하는 것을 제 1 단계로 하고, 다음 제 2 단계에서 1 : 2.0 내지 1 : 2.8의 유량비를 가지는 SF6 및 02를 이용한 플라스마에 의해 일괄식각하는 단계를 포함하며, 상기 제 2 단계의 반응시간은 3 ~ 10초이다.
또한, 상기 제 1 보호층 하부에 실리콘 질화막으로 이루어진 제 3 보호층을 형서하는 단계를 포함하며, 상기 반응가스를 유입하는 단계에서는, He 가스를 유입하는 단계를 포함한다.
또한, 상기 화소부의 전면에 상기 반사판이 형성되는 단계를 더욱 포함하며, 투과부를 가지는 상기 반사판을 형성하는 단계를 더욱 포함한다.
상기 다중층 구조 절연막은, 상기 유기절연물질을 하부층으로 하고, 상기 무기절연물질을 상부층으로 하며, 상기 제 2 단계에서는, 반응시간을 3 ~ 10초로 한다.
또한, 상기 다중층 구조 절연막은, 제 1 유기절연물질, 상기 무기절연물질, 제 2 유기절연물질이 차례대로 상, 중, 하부층을 이루는 삼중층 구조 절연막이며, 상기 제 1 및 제 2 단계에서는, 일정 유입량의 He 가스를 유입하는 단계를 포함한다.
또한, 상기 유기절연물질은 1 ~ 1.5 ㎛ 두께의 BCB(benzocyclobutene)이며,상기 무기절연물질은 0.1 ~ 0.3 ㎛ 두께의 실리콘 질화막(SiNx)이다.
이때, 상기 제 1 및 제 2 단계에서는, 상기 절연막의 상부에 PR(photo resist)을 도포하는 단계와, 노광, 현상 공정을 포함하는 사진식각(photolithography) 공정에 의해 PR 패턴을 형성하는 단계와, 상기 PR층 패턴을 마스크로 이용하는 단계를 포함한다.
또한, 본 발명의 제 2 특징에서는, 화소부가 정의된 기판 상에 박막트랜지스터 및 스토리지 캐패시터를 형성하는 단계와; 상기 박막트랜지스터 및 상기 스토리지 캐패시터 상부에 유기절연물질을 이용하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 상부의 화소부에 반사판을 형성하는 단계와; 상기 반사판 상부에 무기절연물질을 이용하여 제 2 보호층을 형성하는 단계와; 진공 챔버내에 상기 제 2 보호층이 형성된 상기 기판을 배치하는 단계와; 상기 진공챔버 내에 1 : 3 내지 1 : 5의 유량비를 가지는 SF6 및 02를 반응가스로 유입하는 단계와; 상기 반응가스를 플라스마 상태로 하여, 상기 박막트랜지스터 및 상기 스토리지 캐패시터를 일부 노출시키도록, 상기 제 1 보호층 및 상기 제 2 보호층을 일괄식각 처리하여 콘택홀을 형성하는 단계와; 상기 화소부에 위치하며, 상기 콘택홀을 통해 상기 박막트랜지스터 및 상기 스토리지 캐패시터와 각각 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.
이때, 상기 콘택홀 형성하는 단계에서는, 상기 제 1, 2 보호층을 일괄식각하는 것을 제 1 단계로 하고, 다음 제 2 단계에서 1 : 2.0 내지 1 : 2.8의 유량비를 가지는 SF6 및 02를 이용한 플라스마에 의해 일괄식각하는 단계를 포함하며, 상기 제 2 단계의 반응시간은 3 ~ 10초이다.
또한, 상기 제 1 보호층 하부에 실리콘 질화막으로 이루어진 제 3 보호층을 형서하는 단계를 포함하며, 상기 반응가스를 유입하는 단계에서는, He 가스를 유입하는 단계를 포함한다.
또한, 상기 화소부의 전면에 상기 반사판이 형성되는 단계를 더욱 포함하며, 투과부를 가지는 상기 반사판을 형성하는 단계를 더욱 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 다중층 구조 절연막을 가지는 액정표시장치와 같은 반도체 장치에 있어서, 상기 다중층 구조 절연막의 콘택홀 공정에서 일괄식각에 의해 안정된 테이퍼를 구현하여, 후속 패턴의 우수한 스텝 커버리지 특성을 얻을 수 있는 일괄식각 방법에 관한 것이다.
본 발명에 따른 다중층 구조 절연막은, 서로 다른 물성을 가지는 유기절연물질 및 무기절연물질이 서로 번갈아 구성된 다중층 구조 절연막으로써, 이러한 다중층 구조 절연막을 포함하는 대표적인 액정표시장치로는 저유전율값을 가지는 유기절연물질을 하부 보호층으로 구성하고, 반사판 보호를 위한 무기절연물질을 상부 보호층으로 구성하는 반사형 또는 반사투과형 액정표시장치를 들 수 있다.
즉, 본 발명에 따른 다중층 구조 절연막의 일괄식각 방법에 대한 일 실시예 를 들자면, SF6, 02를 소정 비율로 혼합한 가스를 이용한 플라스마 가스 및 불활성 가스를 캐리어 가스로 하여 다중층 구조 절연막을 건식식각처리하는 방법으로 언더컷을 방지하여 스텝 커버리지 특성이 향상된 액정표시장치를 제공하는 것을 특징으로 한다.
본 발명에 따른 일괄식각 공정은 동일챔버에서 동일한 반응가스를 이용하여 식각하는 공정을 의미하는 것으로, 본 발명에서는 다중층 구조 절연막의 적층구조에 따라 1 단계 또는 2 단계로 일괄식각하는 것을 특징으로 한다.
좀 더 상세히 설명하면, 본 발명에 따른 다중층 구조 절연막의 제 1 구조로는 유기절연물질을 하부층으로 하고, 무기절연물질을 상부층으로 하는 이중층 구조 절연막을 들 수 있고, 제 2 구조로는 무기절연물질, 유기절연물질, 무기절연물질이 차례대로 상, 중, 하부층을 이루는 삼중층 구조 절연막 구조를 들 수 있다.
상기 2 단계 일괄식각 공정에서는, 제 1 단계에서 SF6, 02, He를 반응가스로 이용함에 있어서, 125 sccm의 SF6에 대해서 02를 380 ~ 500 sccm으로 공급하고, 이때 캐리어 가스로 이용되는 He 가스의 유입량을 200 sccm으로 하는 것이 바람직하다.
즉, 상기 SF6 : 02 의 비율은 1 : (3 ~ 5)로 조절하는 것이 바람직하다.
다음, 제 2 단계 일괄식각공정은 상부층을 이루는 유기절연물질의 테이퍼 특성을 향상시키기 위하여, 제 1 단계보다 02의 유량비를 낮추어 진행하여 제 1 단계 보다 단시간동안 진행하는 것이 바람직하다.
상기 제 2 단계의 반응시간 범위는 3 ~ 10초로 하는 것이 바람직하다.
다음, 본 발명의 제 2 구조에 따른 절연막은 1 단계 일괄식각 공정에 의해 식각되는 것을 특징으로 한다.
상기 1 단계 일괄식각 공정은, 상기 제 1 구조의 1 단계 일괄식각 공정 조건을 적용할 수 있다.
이하, 본 발명에 따른 이중층 구조 절연막을 가지는 반도체 장치에 대한 일예로써, 반사투과형 액정표시장치의 제조 공정에 대해서 도면을 참조하여 설명한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
---- 실시예 1 ----
실시예 1은 유기절연물질으로 이루어진 하부층과, 무기절연물질로 이루어진 상부층으로 이루어진 이중층 구조 절연막을 2 단계 일괄식각하는 공정을 포함하는 실시예이다.
도 4a 내지 4d는 본 발명의 제 1 실시예에 따른 이중층 구조 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정에 대해서 단계별로 나타낸 단면도이다.
도 4a에서는, 화소부(P)가 정의된 투명 기판(100) 상에 서로 일정간격 이격되며, 제 1 금속물질을 이용하여 게이트 전극(160) 및 제 1 캐패시터 전극(162)을 형성하는 단계와, 게이트 전극(160) 및 제 1 캐패시터 전극(162)을 덮는 기판(100)의 전면에 제 1 절연물질을 이용하여 게이트 절연막(164)을 형성하는 단계와, 게이트 절연막(164) 상부에 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ 또는 p+ a-Si)을 이용하여 각각 액티브층(166a), 오믹콘택층(166b)으로 형성하여 반도체층(166)을 구성하는 단계와, 제 2 금속물질을 이용하여 반도체층(166) 상부에서 서로 일정간격 이격되는 소스 및 드레인 전극(168, 170)과, 게이트 절연막(164) 상부의 제 1 캐패시터 전극(162)과 대응되는 위치에 제 2 캐패시터 전극(172)을 형성하는 단계와, 소스 및 드레인 전극(168, 170) 사이 이격구간의 오믹콘택층(166b)을 제거하고 액티브층(166a)을 노출시켜 채널(CH)을 구성하는 단계를 포함한다.
상기 게이트 전극(160), 반도체층(166), 소스 및 드레인 전극(168, 170) 형성부는 박막트랜지스터부(T)를 이루고, 게이트 절연막(164)이 개재된 상태에서 서로 대응되게 배치된 제 1, 2 캐패시터 전극(162, 172) 형성부는 스토리지 캐패시터부(CST)를 이룬다.
이때, 상기 제 1 금속물질은 비저항값이 낮은 금속물질에서 선택되며, 바람직하기로는 몰리브덴(Mo)과 알루미늄네이디뮴(AlNd)을 각각 상부 및 하부 금속층으로 하는 이중층 금속물질로 하는 것이다.
그리고, 상기 제 1 절연물질은 저온공정에서 반도체층과 연속공정이 가능한 실리콘 절연물질에서 선택되며, 바람하기로는 실리콘 질화막(SiNx)으로 하는 것이며, 제 2 금속물질은 화학적 내식성이 강한 금속에 선택되며, 바람직하기로는 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)에서 선택되는 것이다.
도 4b에서는, 상기 박막트랜지스터부(T) 및 스토리지 캐패시터부(CST)를 덮는 기판(100) 전면에 제 1 보호층(174)을 형성하는 단계와, 제 1 보호층(174) 상부의 화소부(P)에 위치하며, 반사특성을 가지는 제 3 금속물질로 이루어지며, 상기 드레인 전극(170) 및 제 2 캐패시터 전극(172)을 일부 노출시키는 오픈부(V)와, 상기 화소부(P)내에 투과부(VI)를 포함하는 반사판(176)을 형성하는 단계와, 반사판(176) 및 제 1 보호층(174) 상부에 제 2 보호층(178)을 형성하는 단계를 포함한다.
이때, 상기 제 1 보호층(174)을 이루는 물질은 저유전율값을 가지는 유기절연물질에서 선택되며, 한 예로 BCB를 들 수 있다.
그리고, 상기 제 3 금속물질을 이루는 물질은 반사특성이 우수한 알루미늄계 합금에서 선택되는 것이 바람직하며, 한 예로 알루미늄네이디뮴을 들 수 있다.
또한, 상기 제 2 보호층(178)을 이루는 물질은 무기절연물질에서 선택되며, 한 예로 실리콘 질화막을 들 수 있다.
한편, 상기 제 1 보호층(174)은 스핀코팅(spin coating) 방식에 의해 형성되고, 상기 제 2 보호층(178)은 증착장비를 이용하여 형성된다.
도 4c는, 상기 제 1, 2 보호층(174, 178)에 2 단계 일괄식각 방법으로 콘택홀을 형성하는 단계이다.
좀 더 상세히 설명하면, 진공 챔버(미도시) 내에 소정의 비율로 혼합된 SF6, 02를 이용한 플라스마와, 불활성 가스를 캐리어 가스를 이용한 건식식각 처리에 의 해, 상기 오픈부(V) 내부에 위치하는 제 1, 2 보호층(174, 178)을 일괄식각하여, 전술한 드레인 전극(170)을 일부 노출시키는 드레인 콘택홀(180) 및 제 2 캐패시터 전극(172)을 일부 노출시키는 캐패시터 전극 콘택홀(182)을 형성하는 단계이다.
본 발명에서는, 상기 제 1, 2 보호층(174, 178)을 이루는 물질간의 식각 선택비를 동일한 수준으로 유지할 수 있도록, 반응가스로 이용되는 혼합가스의 유입량을 일정한 비율로 조절하여, 2 단계에 걸쳐 일괄식각하는 것을 특징으로 한다.
상기 2 단계 일괄식각 공정에서는, 제 1 단계에서 SF6, 02, He를 반응가스로 이용함에 있어서, 125 sccm의 SF6에 대해서 02를 380 ~ 500 sccm으로 공급하고, 이때 캐리어 가스로 이용되는 He 가스의 유입량을 200 sccm으로 하여 대략 140초 동안 진행하는 것이 바람직하다.
즉, 상기 SF6 : 02 의 비율은 1 : (3 ~ 5)로 조절하는 것이 바람직하다.
다음, 제 2 단계 일괄식각공정은 상부층을 이루는 무기절연물질의 테이퍼 특성을 향상시키기 위하여, 제 1 단계보다 02의 유량비를 낮추어 진행하여 제 1 단계보다 단시간동안 진행하는 것이 바람직하다.
한 예로, 상기 제 2 단계에서는 125 sccm의 SF6에 대해서 02를 350 ~ 250 sccm으로 공급하고, 이때 He 가스의 유입량은 200 sccm으로 하며, 반응시간은 3 ~ 10초 범위에서 진행하는 것이 바람직하다.
즉, 상기 제 2 단계에서는, 상기 SF6 : 02 의 비율을 1 : (2.0 ~ 2.8)로 조절 하는 것이 바람직하다.
상기 제 1 보호층인 유기절연물질은 BCB가 주로 사용되고 1 ~ 1.5 ㎛ 두께로 코팅되며, 제 2 보호층인 무기절연물질은 실리콘 질화막이 주로 사용되고 0.1 ~ 0.3 ㎛ 두께로 증착됨을 특징으로 한다. 상기 두께범위는 반사투과형의 반사부와 투과부의 광학특성을 최적화하기 위하여 액정셀 설계에 따라 상기 범위에서 선택되어질 수 있다.
한편, 도면으로 제시하지 않았지만, 전술한 일괄식각 공정 전에는 제 2 보호층(178) 상부에 PR층을 도포하는 단계와, 상기 PR층에 콘택홀과 대응되는 영역을 사진, 현상하는 단계를 거쳐 제 2 보호층(178)의 콘택홀 영역을 노출시키는 단계와, 상기 노출된 콘택홀 영역과 대응되는 제 1, 2 보호층(174, 178)을 일괄식각하는 단계를 포함한다.
이와 같이, 본 발명에서는 제 1, 2 보호층(174, 178)을 서로 다른 특성을 띠는 절연물질을 일괄식각함에 있어서, 두 물질의 식각 선택비를 일정하게 유지할 수 있도록 반응가스로 이용되는 SF6 와 02의 유입량을 소정 비율에 따라 조절하여, 2 단계에 걸쳐 일괄식각함에 따라 안정된 테이퍼 특성을 가지는 콘택홀을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 일괄식각 공정에 의하면 "VII" 영역에서 안정된 테이퍼 특성을 가지게 된다.
도 4d는, 상기 제 2 보호층(178) 상부에서 반사판(176) 및 투과부(VI)를 덮 는 위치에 형성되며, 상기 드레인 콘택홀(180) 및 캐패시터 콘택홀(182)을 통해 드레인 전극(170) 및 제 2 캐패시터 전극(172)과 각각 연결되는 화소 전극(184)을 형성하는 단계이다.
이 단계에서, 안정된 테이퍼 특성을 가지는 콘택홀을 통해 화소 전극(184)과 드레인 전극(170) 및 제 2 캐패시터 전극(172)을 연결시키므로, 안정된 스텝 커버리지 특성을 가지는 화소 전극(184) 패턴을 형성할 수 있다.
상기 화소 전극(184)을 이루는 물질은 투명 도전성 물질에서 선택되며, 바람직하게는 ITO(indium tin oxide)로 하는 것이다.
도 5는 본 발명의 일괄식각 공정에 따른 이중층 구조 절연막의 테이퍼 특성을 나타낸 SEM사진에 대한 도면이다.
도시한 바와 같이, BCB로 이루어진 제 1 절연층과, 제 1 절연층 상부에 실리콘 질화막으로 이루어진 제 2 절연층이 차례대로 적층되어 있고, 제 2 절연층 상부에 사진식각 공정을 위한 PR층이 형성된 구조에서, 상기 PR층 패턴을 마스크로 하여 제 1, 2 절연층을 본 발명에 따른 일괄식각 방법에 의해 건식식각 처리 후, 나타난 테이퍼 상태를 나타냈다.
본 발명에서는 제 1, 2 절연층의 식각 선택비를 일정하게 유지할 수 있도록 소정 비율의 반응가스를 이용하여 일괄식각을 진행하기 때문에, 언더컷이 없는 안정된 테이퍼를 가지는 것을 알 수 있다.
이에 따라, 후속 공정에서 증착되는 전극의 스텝 커버리지 특성 또한 향상시킬 수 있다.
--- 실시예 2 ----
실시예 2는 유기절연물질, 무기절연물질, 유기절연물질이 차례대로 상, 중, 하부층을 이루는 삼중층 구조 절연막을 1 단계 일괄식각 공정에 의해 식각하는 것을 특징으로 하는 실시예이다.
도 6a 내지 6c는 본 발명의 제 2 실시예에 따른 삼중층 구조 절연막을 가지는 반사투과형 액정표시장치용 어레이 기판의 제조 공정에 대해서 단계별로 나타낸 단면도으로서, 상기 도 4a 내지 4c에 따른 어레이 기판의 제조 공정과 중복되는 부분에 대해서는 간략히 설명한다.
도시한 바와 같이, 투명 기판(200) 상에 게이트 전극(260), 반도체층(266), 소스 및 드레인 전극(268, 270)으로 이루어진 박막트랜지스터(T)와, 게이트 절연막(264)이 개재된 상태에서 서로 대향되게 배치된 제 1, 2 캐패시터 전극(262, 272)으로 이루어진 스토리지 캐패시터(CST)를 형성하는 단계와, 박막트랜지스터(T) 및 스토리지 캐패시터(CST)를 덮는 기판(200) 전면에, 제 1, 2 절연물질을 이용하여 차례대로 제 1, 2 보호층(273, 274)을 형성하는 단계와, 상기 제 2 보호층(274) 상부의 드레인 전극(270) 및 제 2 캐패시터(272)를 덮는 위치에 오픈부(Ⅷ)를 가지는 반사판(276)을 형성하는 단계와, 반사판(276) 상부에 제 3 절연물질을 이용하여 제 3 보호층(278)을 형성하는 단계를 포함한다.
상기 제 1, 3 절연물질은 무기절연물질에서 선택되고, 바람직하게는 실리콘 절연물질에서 선택되고, 더욱 바람직하게는 실리콘 질화막으로 하는 것이다.
상기 제 2 절연물질은 유기절연물질에서 선택되고, 바람직하게는 저유전율값을 가지는 유기절연물질에서 선택되며, 더욱 바람직하게는 BCB(benzocyclobutene)로 하는 것이다.
상기 제 1 보호층(273)은 박막트랜지스터(T)에서의 누설전류를 방지하고, 채널(CH)과 보호층간의 접촉특성을 향상시키기 위한 목적으로 형성된다.
도 6b에서는, 상기 제 1, 2, 3 보호층(273, 274, 278)을 1 단계 일괄식각 방법으로 콘택홀을 형성하는 단계이다.
좀 더 상세히 설명하면, 진공 챔버(미도시) 내에 소정의 비율로 혼합된 SF6, 02를 이용한 플라스마와, 불활성 가스를 캐리어 가스를 이용한 건식식각 처리에 의해, 상기 오픈부(Ⅷ) 내부에 위치하는 제 1, 2, 3 보호층(273, 274, 278)을 일괄식각하여, 전술한 드레인 전극(270)을 일부 노출시키는 드레인 콘택홀(280) 및 제 2 캐패시터 전극(272)을 일부 노출시키는 캐패시터 전극 콘택홀(282)을 형성하는 단계이다.
상기 1 단계 일괄식각 공정에서는, SF6, 02, He를 반응가스로 이용하여 한 예로, 125 sccm의 SF6에 대해서 02를 380 ~ 500 sccm으로 공급하고, 이때 캐리어 가스로 이용되는 He 가스의 유입량을 200 sccm으로 하는 것이 바람직하다.
즉, 상기 SF6 : 02 의 비율은 1 : (3 ~ 5)로 조절하는 것이 바람직하다.
도 6c는, 상기 제 3 보호층(278) 상부에 위치하며, 상기 드레인 콘택홀(280) 및 캐패시터 콘택홀(282)을 통해 드레인 전극(270) 및 제 2 캐패시터 전극(272)과 각각 연결되는 화소 전극(284)을 형성하는 단계이다.
이 단계에서, 안정된 테이퍼 특성을 가지는 콘택홀을 통해 화소 전극(284)과 드레인 전극(270) 및 제 2 캐패시터 전극(272)을 연결시키므로, 안정된 스텝 커버리지 특성을 가지는 화소 전극(284) 패턴을 형성할 수 있다.
상기 화소 전극(284)을 이루는 물질은, 상기 제 1 실시예에 따른 화소 전극(284)과 동일 물질에서 선택될 수 있다.
그러나, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 다중층 구조 절연막의 일괄식각 공정에 의하면, 일괄식각 공정으로 언더컷없이 안정된 테이퍼를 가지는 패턴을 형성할 수 있어, 생산수율이 향상된 제품을 제공할 수 있다.
Claims (15)
- 진공챔버를 구비하는 단계와;상기 진공챔버 내에 유기절연물질 및 무기절연물질이 번갈아 구성된 다중층 구조 절연막을 포함하는 기판을 배치하는 단계와;상기 진공챔버 내에 1 : 3 내지 1 : 5의 유량비를 가지는 SF6 : 02를 이용한 플라스마에 의해 일괄식각하는 제 1 단계와;상기 제 1 단계 후, 1 : 2.0 내지 1 : 2.8의 유량비를 가지는 SF6 : 02를 이용한 플라스마에 의해 일괄식각하는 단계를 제 2 단계를 포함하는 다중층 구조 절연막의 일괄식각 방법.
- 제 1 항에 있어서,상기 다중층 구조 절연막은, 상기 유기절연물질을 하부층으로 하고, 상기 무기절연물질을 상부층으로 하는 다중층 구조 절연막의 일괄식각 방법.
- 제 1 항에 있어서,상기 제 2 단계에서는, 반응시간을 3 ~ 10초로 하는 다중층 구조 절연막의 일괄식각 방법.
- 제 1 항에 있어서,상기 다중층 구조 절연막은, 제 1 유기절연물질, 상기 무기절연물질, 제 2 유기절연물질이 차례대로 상, 중, 하부층을 이루는 삼중층 구조 절연막인 다중층 구조 절연막의 일괄식각 방법.
- 제 2 항 또는 제 4 항 중 어느 하나의 항에 있어서,상기 제 1 및 제 2 단계에서는, 일정 유입량의 He 가스를 유입하는 단계를 포함하는 다중층 구조 절연막의 일괄식각 방법.
- 제 1 항에 있어서,상기 유기절연물질은 1 ~ 1.5 ㎛ 두께의 BCB(benzocyclobutene)인 다중층 구조 절연막의 일괄식각 방법.
- 제 1 항에 있어서,상기 무기절연물질은 0.1 ~ 0.3 ㎛ 두께의 실리콘 질화막(SiNx)인 다중층 구조 절연막의 일괄식각 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 단계에서는, 상기 절연막의 상부에 PR(photo resist)을 도포하는 단계와, 노광, 현상 공정을 포함하는 사진식각(photolithography) 공정에 의해 PR 패턴을 형성하는 단계와, 상기 PR층 패턴을 마스크로 이용하는 단계를 포함하는 다중층 구조 절연막의 일괄식각 방법.
- 화소부가 정의된 기판 상에 박막트랜지스터 및 스토리지 캐패시터를 형성하는 단계와;상기 박막트랜지스터 및 상기 스토리지 캐패시터 상부에 유기절연물질을 이용하여 제 1 보호층을 형성하는 단계와;상기 제 1 보호층 상부의 화소부에 반사판을 형성하는 단계와;상기 반사판 상부에 무기절연물질을 이용하여 제 2 보호층을 형성하는 단계와;진공 챔버내에 상기 제 2 보호층이 형성된 상기 기판을 배치하는 단계와;상기 진공챔버 내에 1 : 3 내지 1 : 5의 유량비를 가지는 SF6 및 02를 반응가스로 유입하는 단계와;상기 반응가스를 플라스마 상태로 하여, 상기 박막트랜지스터 및 상기 스토리지 캐패시터를 일부 노출시키도록, 상기 제 1 보호층 및 상기 제 2 보호층을 일괄식각 처리하여 콘택홀을 형성하는 단계와;상기 화소부에 위치하며, 상기 콘택홀을 통해 상기 박막트랜지스터 및 상기 스토리지 캐패시터와 각각 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 콘택홀 형성하는 단계에서는, 상기 제 1, 2 보호층을 일괄식각하는 것을 제 1 단계로 하고, 다음 제 2 단계에서 1 : 2.0 내지 1 : 2.8의 유량비를 가지는 SF6 및 02를 이용한 플라스마에 의해 일괄식각하는 단계를 추가로 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 10 항에 있어서,상기 제 2 단계의 반응시간은 3 ~ 10초인 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 제 1 보호층 하부에 실리콘 질화막으로 이루어진 제 3 보호층을 형서하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 반응가스를 유입하는 단계에서는, He 가스를 유입하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 화소부의 전면에 상기 반사판이 형성되는 단계를 더욱 포함하는 반사형 액정표시장치인 액정표시장치용 어레이 기판의 제조방법.
- 제 9 항에 있어서,투과부를 가지는 상기 반사판을 형성하는 단계를 더욱 포함하는 반사투과형 액정표시장치인 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020011995A KR100811643B1 (ko) | 2002-03-06 | 2002-03-06 | 다중층 구조 절연막의 일괄식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020011995A KR100811643B1 (ko) | 2002-03-06 | 2002-03-06 | 다중층 구조 절연막의 일괄식각 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030072794A KR20030072794A (ko) | 2003-09-19 |
| KR100811643B1 true KR100811643B1 (ko) | 2008-03-11 |
Family
ID=32223686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020011995A KR100811643B1 (ko) | 2002-03-06 | 2002-03-06 | 다중층 구조 절연막의 일괄식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100811643B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11557614B2 (en) | 2020-02-07 | 2023-01-17 | Samsung Display Co., Ltd. | Method of fabricating conductive pattern, display device, and method of fabricating display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07110496A (ja) * | 1993-10-14 | 1995-04-25 | Hitachi Ltd | アクティブマトリクスパネルの製造方法 |
| KR100237005B1 (ko) * | 1996-07-15 | 2000-01-15 | 구본준 | 액정표시장치의 절연막의 에칭방법 |
| KR20000001758A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20000028870A (ko) * | 1998-10-23 | 2000-05-25 | 구본준, 론 위라하디락사 | 에칭제를 사용한 전자기기용 기판의 제조방법과 전자기기 |
-
2002
- 2002-03-06 KR KR1020020011995A patent/KR100811643B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07110496A (ja) * | 1993-10-14 | 1995-04-25 | Hitachi Ltd | アクティブマトリクスパネルの製造方法 |
| KR100237005B1 (ko) * | 1996-07-15 | 2000-01-15 | 구본준 | 액정표시장치의 절연막의 에칭방법 |
| KR20000001758A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
| KR20000028870A (ko) * | 1998-10-23 | 2000-05-25 | 구본준, 론 위라하디락사 | 에칭제를 사용한 전자기기용 기판의 제조방법과 전자기기 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11557614B2 (en) | 2020-02-07 | 2023-01-17 | Samsung Display Co., Ltd. | Method of fabricating conductive pattern, display device, and method of fabricating display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030072794A (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8013946B2 (en) | Method for fabrication liquid crystal display device and diffraction mask therefor | |
| US7646442B2 (en) | Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same | |
| US8148727B2 (en) | Display device having oxide thin film transistor and fabrication method thereof | |
| US8927993B2 (en) | Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same | |
| US8842231B2 (en) | Array substrate and manufacturing method thereof | |
| US9285631B2 (en) | Display device, transflective thin film transistor array substrate and manufacturing method thereof | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| JP2004038186A (ja) | 半透過型液晶表示装置及びその製造方法 | |
| JP2004318073A (ja) | 反射透過型液晶表示装置、及びその製造方法 | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20040026003A (ko) | 액정표시소자 및 그 제조방법 | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| US20080024702A1 (en) | Pixel structure and fabrication method thereof | |
| KR100811643B1 (ko) | 다중층 구조 절연막의 일괄식각 방법 | |
| KR100417917B1 (ko) | 반사투과형 액정표시장치 및 그의 제조방법 | |
| KR100459483B1 (ko) | 액정 표시 소자의 제조 방법 | |
| KR100417915B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20080015619A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
| KR100810493B1 (ko) | 반사투과형 액정표시장치 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| JP2005266475A (ja) | 半透過型液晶表示装置 | |
| KR101484724B1 (ko) | 액정표시장치의 어레이 기판 및 그 제조방법 | |
| KR20070072187A (ko) | 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법 | |
| KR20060037699A (ko) | 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |