JPH10170955A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JPH10170955A JPH10170955A JP32833096A JP32833096A JPH10170955A JP H10170955 A JPH10170955 A JP H10170955A JP 32833096 A JP32833096 A JP 32833096A JP 32833096 A JP32833096 A JP 32833096A JP H10170955 A JPH10170955 A JP H10170955A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- fid
- film
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＦＩＤ構造のＴＦＴを有する液晶表示装置及
びその製造方法において、ＦＩＤ電極に電圧を印加する
ための専用電源が不要であるとともに表示領域の外側に
延びるＦＩＤバスラインが不要であり、製造工程を簡略
化できる液晶表示装置及びその製造方法を提供すること
である。 【解決手段】 ＴＦＴ３１のソース・ドレインとなるポ
リシリコン膜とダイオード３０となるポリシリコン膜と
を同時に形成する。また、ＦＩＤ電極２４とＦＩＤバス
ライン２５とを同時に形成し、このＦＩＤバスライン２
５によりダイオードダイオード３０のカソードとＦＩＤ
電極２４とを接続し、アノードとゲートバスライン１６
ｂとを接続する。
びその製造方法において、ＦＩＤ電極に電圧を印加する
ための専用電源が不要であるとともに表示領域の外側に
延びるＦＩＤバスラインが不要であり、製造工程を簡略
化できる液晶表示装置及びその製造方法を提供すること
である。 【解決手段】 ＴＦＴ３１のソース・ドレインとなるポ
リシリコン膜とダイオード３０となるポリシリコン膜と
を同時に形成する。また、ＦＩＤ電極２４とＦＩＤバス
ライン２５とを同時に形成し、このＦＩＤバスライン２
５によりダイオードダイオード３０のカソードとＦＩＤ
電極２４とを接続し、アノードとゲートバスライン１６
ｂとを接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の液晶表示装置及びその製造方法に関し、特に
ＦＩＤ（Field Induced Drain ）構造のＴＦＴ（Thin F
ilm Transistor）を用いた液晶表示装置及びその製造方
法に関する。
クス方式の液晶表示装置及びその製造方法に関し、特に
ＦＩＤ（Field Induced Drain ）構造のＴＦＴ（Thin F
ilm Transistor）を用いた液晶表示装置及びその製造方
法に関する。
【０００２】
【従来の技術】アクティブマトリクス方式の液晶表示装
置は、非選択時にオフ状態となって信号を遮断するスイ
ッチを各画素に設けることによってクロストークを防止
するものであり、単純マトリクス方式の液晶表示装置に
比べて優れた表示特性を示す。特に、スイッチとしてＴ
ＦＴを使用した液晶表示装置（以下、ＴＦＴ液晶表示装
置という）は、ＴＦＴの駆動能力が高いので、ＣＲＴ
（Cathode-Ray Tube）に匹敵するほど優れた表示特性を
示す。そして、ＴＦＴを駆動するためのドライバ回路を
内蔵した液晶表示装置が開発され、高解像度・高精密液
晶表示装置として使用されている。
置は、非選択時にオフ状態となって信号を遮断するスイ
ッチを各画素に設けることによってクロストークを防止
するものであり、単純マトリクス方式の液晶表示装置に
比べて優れた表示特性を示す。特に、スイッチとしてＴ
ＦＴを使用した液晶表示装置（以下、ＴＦＴ液晶表示装
置という）は、ＴＦＴの駆動能力が高いので、ＣＲＴ
（Cathode-Ray Tube）に匹敵するほど優れた表示特性を
示す。そして、ＴＦＴを駆動するためのドライバ回路を
内蔵した液晶表示装置が開発され、高解像度・高精密液
晶表示装置として使用されている。
【０００３】一般的に、液晶表示装置は２枚の透明基板
の間に液晶を封入した構造を有している。それらの透明
基板の相互に対向する２つの面（対向面）のうち、一方
の面側には対向電極、カラーフィルタ及び配向膜等が形
成され、また他方の面側にはアクティブマトリクス回
路、画素電極及び配向膜等が形成されている。さらに、
各透明基板の対向面と反対側の面には、それぞれ偏光板
が貼り付けられている。これらの２枚の偏光板は、例え
ば偏光板の偏光軸が互いに直交するように配置され、こ
れによれば、電界をかけない状態では光を透過し、電界
を印加した状態では遮光するモード、すなわちノーマリ
ーホワイトモードとなる。その反対に、２枚の偏光板の
偏光軸が平行な場合には、ノーマリーブラックモードと
なる。
の間に液晶を封入した構造を有している。それらの透明
基板の相互に対向する２つの面（対向面）のうち、一方
の面側には対向電極、カラーフィルタ及び配向膜等が形
成され、また他方の面側にはアクティブマトリクス回
路、画素電極及び配向膜等が形成されている。さらに、
各透明基板の対向面と反対側の面には、それぞれ偏光板
が貼り付けられている。これらの２枚の偏光板は、例え
ば偏光板の偏光軸が互いに直交するように配置され、こ
れによれば、電界をかけない状態では光を透過し、電界
を印加した状態では遮光するモード、すなわちノーマリ
ーホワイトモードとなる。その反対に、２枚の偏光板の
偏光軸が平行な場合には、ノーマリーブラックモードと
なる。
【０００４】ところで、ＴＦＴ液晶表示装置では、画素
電極と対向電極との間に印加した電圧を保持するため
に、ＴＦＴのオフ電流が低いことが必要である。このた
め、ＴＦＴ液晶表示装置では、ソース・ドレインの先端
部分に低濃度不純物領域を設けたＬＤＤ（Lightly Dope
s Drain)構造のＴＦＴや、ゲート電極の上方にソース・
ドレイン間の抵抗を制御するためのＦＩＤ電極を設けた
ＦＩＤ構造のＴＦＴが用いられている。
電極と対向電極との間に印加した電圧を保持するため
に、ＴＦＴのオフ電流が低いことが必要である。このた
め、ＴＦＴ液晶表示装置では、ソース・ドレインの先端
部分に低濃度不純物領域を設けたＬＤＤ（Lightly Dope
s Drain)構造のＴＦＴや、ゲート電極の上方にソース・
ドレイン間の抵抗を制御するためのＦＩＤ電極を設けた
ＦＩＤ構造のＴＦＴが用いられている。
【０００５】図１８は従来のＦＩＤ構造のＴＦＴを有す
る液晶表示装置を示す上面図、図１９は同じくそのＴＦ
Ｔ部分の断面図である。なお、図１８では、層間絶縁膜
の図示を省略している。ガラス基板５１上の全面にはＳ
ｉＯ2 からなる下地保護膜５２が形成されており、この
下地保護膜１２上には複数本のゲートバスライン５６
と、複数本のドレインバスライン６６とが上から見て直
交するように配置されている。これらのゲートバスライ
ン５６及びドレインバスライン６６により分割された各
矩形状の領域には、それぞれＩＴＯ（インジウム錫酸
素）からなる画素電極６８と、ＴＦＴ７１とが形成され
ている。
る液晶表示装置を示す上面図、図１９は同じくそのＴＦ
Ｔ部分の断面図である。なお、図１８では、層間絶縁膜
の図示を省略している。ガラス基板５１上の全面にはＳ
ｉＯ2 からなる下地保護膜５２が形成されており、この
下地保護膜１２上には複数本のゲートバスライン５６
と、複数本のドレインバスライン６６とが上から見て直
交するように配置されている。これらのゲートバスライ
ン５６及びドレインバスライン６６により分割された各
矩形状の領域には、それぞれＩＴＯ（インジウム錫酸
素）からなる画素電極６８と、ＴＦＴ７１とが形成され
ている。
【０００６】ＴＦＴ７１は、図１９に示すように、下地
保護膜５２上に選択的に形成されたポリシリコン膜５３
と、このポリシリコン膜５３上に選択的に形成されたゲ
ート絶縁膜５４と、このゲート絶縁膜５４上に形成され
たゲート電極５６ａとにより構成されている。ゲート絶
縁膜５４に覆われていないポリシリコン膜５３の両端側
の部分には不純物が高濃度に導入されており、ソース及
びドレインとなっている。なお、ゲート電極５６ａの側
面及び上面は酸化膜５７により被覆されている。また、
ゲート電極５６ａは、下地保護膜５２上に形成されたゲ
ートバスライン５６に電気的に接続されている。
保護膜５２上に選択的に形成されたポリシリコン膜５３
と、このポリシリコン膜５３上に選択的に形成されたゲ
ート絶縁膜５４と、このゲート絶縁膜５４上に形成され
たゲート電極５６ａとにより構成されている。ゲート絶
縁膜５４に覆われていないポリシリコン膜５３の両端側
の部分には不純物が高濃度に導入されており、ソース及
びドレインとなっている。なお、ゲート電極５６ａの側
面及び上面は酸化膜５７により被覆されている。また、
ゲート電極５６ａは、下地保護膜５２上に形成されたゲ
ートバスライン５６に電気的に接続されている。
【０００７】下地保護膜５２上には、このＴＦＴ７１を
覆うようにして、ＳｉＯ2 膜５８及びＳｉＮ膜５９から
なる層間絶縁膜が形成されている。ＳｉＮ膜５９上には
ＦＩＤ電極６４及びドレインバスライン６６が形成され
ている。ＦＩＤ電極６４は、ＴＦＴ７１のソース・ドレ
イン間の領域の上方に配置されている。また、ドレイン
バスライン６６は、コンタクトホール６３ａを介してＴ
ＦＴ７１のドレインに電気的に接続されている。
覆うようにして、ＳｉＯ2 膜５８及びＳｉＮ膜５９から
なる層間絶縁膜が形成されている。ＳｉＮ膜５９上には
ＦＩＤ電極６４及びドレインバスライン６６が形成され
ている。ＦＩＤ電極６４は、ＴＦＴ７１のソース・ドレ
イン間の領域の上方に配置されている。また、ドレイン
バスライン６６は、コンタクトホール６３ａを介してＴ
ＦＴ７１のドレインに電気的に接続されている。
【０００８】ＳｉＮ膜５９上には、ＦＩＤ電極６４及び
ドレインバスライン６６を覆うようにしてＳｉＮ膜６７
からなる層間絶縁膜が形成されている。そして、このＳ
ｉＮ膜６７上に画素電極６８及びＦＩＤバスライン６５
が形成されている。画素電極６８はコンタクトホール７
０ａ及びコンタクトホール６３ｂを介してＴＦＴ７１の
ソースに電気的に接続されており、ＦＩＤバスライン６
５はコンタクトホール７０ｂを介してＦＩＤ電極６４に
電気的に接続されている。
ドレインバスライン６６を覆うようにしてＳｉＮ膜６７
からなる層間絶縁膜が形成されている。そして、このＳ
ｉＮ膜６７上に画素電極６８及びＦＩＤバスライン６５
が形成されている。画素電極６８はコンタクトホール７
０ａ及びコンタクトホール６３ｂを介してＴＦＴ７１の
ソースに電気的に接続されており、ＦＩＤバスライン６
５はコンタクトホール７０ｂを介してＦＩＤ電極６４に
電気的に接続されている。
【０００９】このＳｉＮ膜６７及び画素電極６８上には
配向膜（図示せず）が形成されている。また、このガラ
ス基板に５１に対向して、対向電極、カラーフィルタ及
び配向膜が形成されたガラス基板（図示せず）が配置さ
れており、これらの基板間には液晶（図示せず）が封入
され、更にこれらのガラス基板の外側にはそれぞれ偏光
板（図示せず）が配置されている。
配向膜（図示せず）が形成されている。また、このガラ
ス基板に５１に対向して、対向電極、カラーフィルタ及
び配向膜が形成されたガラス基板（図示せず）が配置さ
れており、これらの基板間には液晶（図示せず）が封入
され、更にこれらのガラス基板の外側にはそれぞれ偏光
板（図示せず）が配置されている。
【００１０】このように構成された従来の液晶表示装置
において、ＦＩＤ電極６４には、電源（図示せず）から
ＦＩＤバスライン６５を介して一定の電圧が印加され
る。そうすると、ＦＩＤ電極６４から発生する電界によ
り、ゲート電極５６ａに覆われていないゲート絶縁膜５
４下のポリシリコン膜５３の部分にキャリアが発生し、
ポリシリコン膜５３のシート抵抗が１０5 〜１０6 Ω／
ｃｍ2 となって、ＴＦＴ７１のオフ電流が低減される。
これにより、画素電極６８に蓄積された電荷の減少が回
避され、良好な表示性能が得られる。
において、ＦＩＤ電極６４には、電源（図示せず）から
ＦＩＤバスライン６５を介して一定の電圧が印加され
る。そうすると、ＦＩＤ電極６４から発生する電界によ
り、ゲート電極５６ａに覆われていないゲート絶縁膜５
４下のポリシリコン膜５３の部分にキャリアが発生し、
ポリシリコン膜５３のシート抵抗が１０5 〜１０6 Ω／
ｃｍ2 となって、ＴＦＴ７１のオフ電流が低減される。
これにより、画素電極６８に蓄積された電荷の減少が回
避され、良好な表示性能が得られる。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＦＩＤ構造のＴＦＴを備えた液晶表示装置には
以下に示す欠点がある。すなわち、従来の液晶表示装置
では、ＦＩＤ電極６４に電圧を印加するための専用電源
が必要である。また、表示領域の外側に形成された前記
専用電源とＦＩＤ電極６４とを接続するＦＩＤバスライ
ン６５が必要であり、回路構成が複雑になる。
た従来のＦＩＤ構造のＴＦＴを備えた液晶表示装置には
以下に示す欠点がある。すなわち、従来の液晶表示装置
では、ＦＩＤ電極６４に電圧を印加するための専用電源
が必要である。また、表示領域の外側に形成された前記
専用電源とＦＩＤ電極６４とを接続するＦＩＤバスライ
ン６５が必要であり、回路構成が複雑になる。
【００１２】更に、従来の液晶表示装置では、ＦＩＤ電
極６４とＦＩＤバスライン６５とを個別に形成する必要
があり、製造工程が煩雑である。ＦＩＤ電極６４をＦＩ
Ｄバスライン６５と同様にＳｉＮ膜６７上に形成し、製
造工程を簡略化することも考えられるが、そうするとＦ
ＩＤ電極６４とポリシリコン膜５３との間の距離が大き
くなって、ＦＩＤ電極６４に印加する電圧を高くする必
要があり、消費電力が大きくなるという新たな問題点が
発生する。
極６４とＦＩＤバスライン６５とを個別に形成する必要
があり、製造工程が煩雑である。ＦＩＤ電極６４をＦＩ
Ｄバスライン６５と同様にＳｉＮ膜６７上に形成し、製
造工程を簡略化することも考えられるが、そうするとＦ
ＩＤ電極６４とポリシリコン膜５３との間の距離が大き
くなって、ＦＩＤ電極６４に印加する電圧を高くする必
要があり、消費電力が大きくなるという新たな問題点が
発生する。
【００１３】本発明の目的は、ＦＩＤ電極に電圧を印加
するための専用電源が不要であるとともに表示領域の外
側に延びるＦＩＤバスラインが不要であり、製造工程を
簡略化できる液晶表示装置及びその製造方法を提供する
ことである。
するための専用電源が不要であるとともに表示領域の外
側に延びるＦＩＤバスラインが不要であり、製造工程を
簡略化できる液晶表示装置及びその製造方法を提供する
ことである。
【００１４】
【課題を解決するための手段】上記した課題は、透明基
板と、前記透明基板上に相互に平行に配置された複数本
のゲートバスラインと、前記透明基板上に前記ゲートバ
スラインに交差して配置された複数本のドレインバスラ
インと、前記ゲートバスライン及び前記ドレインバスラ
インに囲まれた各矩形領域に配置された画素電極と、前
記ドレインバスラインと前記画素電極との間に接続さ
れ、そのゲート電極が前記ゲートバスラインに接続され
た薄膜トランジスタと、前記薄膜トランジスタの前記ゲ
ート電極の上方に配置されたＦＩＤ電極と、前記ＦＩＤ
電極と前記ゲートバスライン又は前記ドレインバスライ
ンとの間に接続されたダイオードとを有することを特徴
とする液晶表示装置により解決する。
板と、前記透明基板上に相互に平行に配置された複数本
のゲートバスラインと、前記透明基板上に前記ゲートバ
スラインに交差して配置された複数本のドレインバスラ
インと、前記ゲートバスライン及び前記ドレインバスラ
インに囲まれた各矩形領域に配置された画素電極と、前
記ドレインバスラインと前記画素電極との間に接続さ
れ、そのゲート電極が前記ゲートバスラインに接続され
た薄膜トランジスタと、前記薄膜トランジスタの前記ゲ
ート電極の上方に配置されたＦＩＤ電極と、前記ＦＩＤ
電極と前記ゲートバスライン又は前記ドレインバスライ
ンとの間に接続されたダイオードとを有することを特徴
とする液晶表示装置により解決する。
【００１５】上記した課題は、透明基板上の全面にシリ
コン膜を形成し、該シリコン膜をエッチングして相互に
離隔した島状の第１及び第２のシリコン膜を得る工程
と、少なくとも前記第１のシリコン膜の上に第１の絶縁
膜を選択的に形成する工程と、前記第１の絶縁膜上にゲ
ート電極を形成するとともに該ゲート電極に接続したゲ
ートバスラインを形成する工程と、前記第１及び第２の
シリコン膜に選択的に不純物を導入して、前記第１のシ
リコン膜にソース及びドレインを形成するとともに、前
記第２のシリコン膜にダイオードを形成する工程と、前
記透明基板上の全面に前記ダイオード及び前記ゲート電
極を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜
にコンタクトホールを選択的に形成する工程と、前記コ
ンタクトホールを埋め込むようにして前記層間絶縁膜上
の全面に導電膜を形成し、該導電膜を選択的にエッチン
グすることにより、前記ゲート電極の上方に配置された
ＦＩＤ電極、前記ダイオードと前記ＦＩＤ電極及び前記
ゲートバスラインとを接続するＦＩＤバスライン並びに
前記ドレイン領域に接続されたドレインバスラインを形
成する工程とを有することを特徴とする液晶表示装置の
製造方法により解決する。
コン膜を形成し、該シリコン膜をエッチングして相互に
離隔した島状の第１及び第２のシリコン膜を得る工程
と、少なくとも前記第１のシリコン膜の上に第１の絶縁
膜を選択的に形成する工程と、前記第１の絶縁膜上にゲ
ート電極を形成するとともに該ゲート電極に接続したゲ
ートバスラインを形成する工程と、前記第１及び第２の
シリコン膜に選択的に不純物を導入して、前記第１のシ
リコン膜にソース及びドレインを形成するとともに、前
記第２のシリコン膜にダイオードを形成する工程と、前
記透明基板上の全面に前記ダイオード及び前記ゲート電
極を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜
にコンタクトホールを選択的に形成する工程と、前記コ
ンタクトホールを埋め込むようにして前記層間絶縁膜上
の全面に導電膜を形成し、該導電膜を選択的にエッチン
グすることにより、前記ゲート電極の上方に配置された
ＦＩＤ電極、前記ダイオードと前記ＦＩＤ電極及び前記
ゲートバスラインとを接続するＦＩＤバスライン並びに
前記ドレイン領域に接続されたドレインバスラインを形
成する工程とを有することを特徴とする液晶表示装置の
製造方法により解決する。
【００１６】以下、本発明の作用について説明する。本
発明においては、ＦＩＤ電極が、ダイオードを介してゲ
ートバスラインに接続されている。ゲートバスラインに
電圧が印加されると、前記ダイオードを介してＦＩＤ電
極に電荷が蓄積され、ＦＩＤ電圧から発生する電界によ
りゲート電極に覆われていない部分のゲート絶縁膜の下
のシリコン膜のキャリア濃度が上昇し、ゲート絶縁膜の
下のノンドープのシリコン膜の抵抗が低下し、これによ
りチャネルとドレイン電極との間の電界集中部が緩和さ
れて、ＴＦＴのオフ電流が低減される。ゲートバスライ
ンに電圧が印加されていない状態では、前記ダイオード
によりＦＩＤ電極に蓄積された電荷がリークすることが
防止される。これにより、本発明の液晶表示装置は、Ｆ
ＩＤ電極に電圧を供給するための専用電源、及びＦＩＤ
電極と前記専用電源とを接続するための配線等が不要に
なり、回路構成が簡単になる。
発明においては、ＦＩＤ電極が、ダイオードを介してゲ
ートバスラインに接続されている。ゲートバスラインに
電圧が印加されると、前記ダイオードを介してＦＩＤ電
極に電荷が蓄積され、ＦＩＤ電圧から発生する電界によ
りゲート電極に覆われていない部分のゲート絶縁膜の下
のシリコン膜のキャリア濃度が上昇し、ゲート絶縁膜の
下のノンドープのシリコン膜の抵抗が低下し、これによ
りチャネルとドレイン電極との間の電界集中部が緩和さ
れて、ＴＦＴのオフ電流が低減される。ゲートバスライ
ンに電圧が印加されていない状態では、前記ダイオード
によりＦＩＤ電極に蓄積された電荷がリークすることが
防止される。これにより、本発明の液晶表示装置は、Ｆ
ＩＤ電極に電圧を供給するための専用電源、及びＦＩＤ
電極と前記専用電源とを接続するための配線等が不要に
なり、回路構成が簡単になる。
【００１７】また、本発明方法によれば、ＴＦＴのソー
ス・ドレインとなる第１のシリコン膜と、ダイオードと
なる第２のシリコン膜とを同時に形成し、且つ、ＦＩＤ
電極と、ゲートバスライン及びＦＩＤバスラインとを同
時に形成する。これにより、製造工程数の増加を回避し
つつ、上記の液晶表示装置を製造することができる。な
お、ＴＦＴ及びダイオードとなるシリコン膜としてポリ
シリコンを使用すると、アモルファスシリコンを使用す
る場合に比べて、キャリア移動度が高く、高速動作が可
能になる。このため、前記シリコン膜は、ポリシリコン
からなるものであることが好ましい。
ス・ドレインとなる第１のシリコン膜と、ダイオードと
なる第２のシリコン膜とを同時に形成し、且つ、ＦＩＤ
電極と、ゲートバスライン及びＦＩＤバスラインとを同
時に形成する。これにより、製造工程数の増加を回避し
つつ、上記の液晶表示装置を製造することができる。な
お、ＴＦＴ及びダイオードとなるシリコン膜としてポリ
シリコンを使用すると、アモルファスシリコンを使用す
る場合に比べて、キャリア移動度が高く、高速動作が可
能になる。このため、前記シリコン膜は、ポリシリコン
からなるものであることが好ましい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 （第１の実施の形態）図１は本発明の第１の実施の形態
の液晶表示装置を示す上面図、図２は図１のＴＦＴ３１
部分の断面図、図３は図１のダイオード３０部分の断面
図である。なお、図１では、層間絶縁膜の図示を省略し
ている。
て、添付の図面を参照して説明する。 （第１の実施の形態）図１は本発明の第１の実施の形態
の液晶表示装置を示す上面図、図２は図１のＴＦＴ３１
部分の断面図、図３は図１のダイオード３０部分の断面
図である。なお、図１では、層間絶縁膜の図示を省略し
ている。
【００１９】ガラス基板１１上の全面にはＳｉＯ2 から
なる下地保護膜１２が形成されており、この下地保護膜
１２上には、相互に平行に配置された複数本のゲートバ
スライン１６ｂと、これらのゲートバスライン１６ｂに
直交するように配置された複数本のドレインバスライン
２６とが形成されている。これらのゲートバスライン１
６ｂ及びドレインバスライン２６により分割された複数
の矩形状の領域には、それぞれダイオード３０と、ＴＦ
Ｔ３１と、画素電極２８とが形成されている。
なる下地保護膜１２が形成されており、この下地保護膜
１２上には、相互に平行に配置された複数本のゲートバ
スライン１６ｂと、これらのゲートバスライン１６ｂに
直交するように配置された複数本のドレインバスライン
２６とが形成されている。これらのゲートバスライン１
６ｂ及びドレインバスライン２６により分割された複数
の矩形状の領域には、それぞれダイオード３０と、ＴＦ
Ｔ３１と、画素電極２８とが形成されている。
【００２０】ＴＦＴ３１は、図２に示すように、下地保
護膜１２上に選択的に形成されたポリシリコン膜１３ａ
と、このポリシリコン膜１３ａの中央部上に形成された
絶縁膜（ゲート絶縁膜）１４と、この絶縁膜１４上に選
択的に形成されたゲート電極１６ａと、このゲート電極
１６ａの上方にＳｉＯ2 膜１８及びＳｉＮ膜１９からな
る層間絶縁膜を介して形成されたＦＩＤ電極２４とによ
り構成されている。ゲート電極１６ａは、ゲートバスラ
イン１６ｂに接続されている。また、ＴＦＴ３１のドレ
インは、コンタクトホール２３ａを介してドレインバス
ライン２６に接続されている。
護膜１２上に選択的に形成されたポリシリコン膜１３ａ
と、このポリシリコン膜１３ａの中央部上に形成された
絶縁膜（ゲート絶縁膜）１４と、この絶縁膜１４上に選
択的に形成されたゲート電極１６ａと、このゲート電極
１６ａの上方にＳｉＯ2 膜１８及びＳｉＮ膜１９からな
る層間絶縁膜を介して形成されたＦＩＤ電極２４とによ
り構成されている。ゲート電極１６ａは、ゲートバスラ
イン１６ｂに接続されている。また、ＴＦＴ３１のドレ
インは、コンタクトホール２３ａを介してドレインバス
ライン２６に接続されている。
【００２１】画素電極２８は、ＳｉＮ膜１９上に形成さ
れたＳｉＮ膜２７（層間絶縁膜）上に形成されている。
この画素電極２８は、ＳｉＮ膜２７に選択的に形成され
たコンタクトホール２６及びＳｉＮ膜１９、ＳｉＯ2 膜
１８に選択的に形成されたコンタクトホール２３ｂを介
してＴＦＴ３１のソースに接続されている。また、ダイ
オード３０は、図３に示すように、下地保護膜１２上に
選択的に形成されたポリシリコン膜１３ｂにより構成さ
れている。このダイオード３０の一端側（カソード側）
は、コンタクトホール２３ｃ及びＳｉＮ膜１９上に形成
されたＦＩＤバスライン２５を介してＴＦＴ３１のＦＩ
Ｄ電極２４に接続されている。また、ダイオード３０の
他端側（アノード側）はコンタクトホール２３ｄを介し
てＦＩＤバスライン２５に接続されており、このＦＩＤ
バスライン２５は、隣の画素のゲートバスライン１６ｂ
（隣の画素のＴＦＴ３のゲート電極１６ａが接続された
ゲートバスライン１６ｂ）にコンタクトホール２３ｅを
介して接続されている。
れたＳｉＮ膜２７（層間絶縁膜）上に形成されている。
この画素電極２８は、ＳｉＮ膜２７に選択的に形成され
たコンタクトホール２６及びＳｉＮ膜１９、ＳｉＯ2 膜
１８に選択的に形成されたコンタクトホール２３ｂを介
してＴＦＴ３１のソースに接続されている。また、ダイ
オード３０は、図３に示すように、下地保護膜１２上に
選択的に形成されたポリシリコン膜１３ｂにより構成さ
れている。このダイオード３０の一端側（カソード側）
は、コンタクトホール２３ｃ及びＳｉＮ膜１９上に形成
されたＦＩＤバスライン２５を介してＴＦＴ３１のＦＩ
Ｄ電極２４に接続されている。また、ダイオード３０の
他端側（アノード側）はコンタクトホール２３ｄを介し
てＦＩＤバスライン２５に接続されており、このＦＩＤ
バスライン２５は、隣の画素のゲートバスライン１６ｂ
（隣の画素のＴＦＴ３のゲート電極１６ａが接続された
ゲートバスライン１６ｂ）にコンタクトホール２３ｅを
介して接続されている。
【００２２】なお、ゲート電極１６及びゲートバスライ
ン１６ｂの側面及び上面は酸化膜１７により覆われてい
る。また、ＳｉＮ膜２７及び画素電極２８上には配向膜
が形成されている。更に、このガラス基板１１に対向し
て、対向電極、カラーフィルタ及び配向膜が形成された
ガラス基板（図示せず）が配置されており、これらの基
板間には液晶（図示せず）が封入され、更にこれらのガ
ラス基板の外側にはそれぞれ偏光板（図示せず）が配置
されている。
ン１６ｂの側面及び上面は酸化膜１７により覆われてい
る。また、ＳｉＮ膜２７及び画素電極２８上には配向膜
が形成されている。更に、このガラス基板１１に対向し
て、対向電極、カラーフィルタ及び配向膜が形成された
ガラス基板（図示せず）が配置されており、これらの基
板間には液晶（図示せず）が封入され、更にこれらのガ
ラス基板の外側にはそれぞれ偏光板（図示せず）が配置
されている。
【００２３】本実施の形態では、ＦＩＤ電極２４がダイ
オード３０を介してゲートバスライン１６ｂに接続され
ており、ゲートバスライン１６ｂに供給される電圧によ
りＦＩＤ電極２４に電荷が蓄積される。このＦＩＤ電極
２４に蓄積された電荷により発生する電界により、ゲー
ト電極１６ａに覆われていない部分のゲート絶縁膜１４
の下のポリシリコン膜１３ａの部分にキャリアが発生
し、この部分のポリシリコン膜１３ａのシート抵抗が低
くなって、チャネルとドレイン電極との間の電界集中部
が緩和され、ＴＦＴ３０のオフ電流が低減される。従っ
て、従来必要とされていたＦＩＤ電極２４に電圧を供給
するための専用電源やＦＩＤ電極３４から表示領域の外
側に延びる配線が不要であり、回路構成が簡略化される
という効果が得られる。
オード３０を介してゲートバスライン１６ｂに接続され
ており、ゲートバスライン１６ｂに供給される電圧によ
りＦＩＤ電極２４に電荷が蓄積される。このＦＩＤ電極
２４に蓄積された電荷により発生する電界により、ゲー
ト電極１６ａに覆われていない部分のゲート絶縁膜１４
の下のポリシリコン膜１３ａの部分にキャリアが発生
し、この部分のポリシリコン膜１３ａのシート抵抗が低
くなって、チャネルとドレイン電極との間の電界集中部
が緩和され、ＴＦＴ３０のオフ電流が低減される。従っ
て、従来必要とされていたＦＩＤ電極２４に電圧を供給
するための専用電源やＦＩＤ電極３４から表示領域の外
側に延びる配線が不要であり、回路構成が簡略化される
という効果が得られる。
【００２４】図４〜図１０は上述の液晶表示装置の製造
方法を工程順に示す断面図、図１１〜図１５は製造途中
における上面図である。なお、図１１〜図１５では、層
間絶縁膜の図示を省略している。まず、図４に示すよう
に、プラズマＣＶＤ法を使用して、ガラス基板１１上に
ＳｉＯ2 からなる下地保護膜１２を２００ｎｍの厚さに
形成し、続けてアモルファスシリコン膜１３を５０ｎｍ
の厚さに形成する。このとき、下地保護膜１２の形成に
はモノシラン及びＮ2 Ｏガスを使用し、アモルファスシ
リコン膜１３の形成にはモノシラン及び水素ガスを使用
する。
方法を工程順に示す断面図、図１１〜図１５は製造途中
における上面図である。なお、図１１〜図１５では、層
間絶縁膜の図示を省略している。まず、図４に示すよう
に、プラズマＣＶＤ法を使用して、ガラス基板１１上に
ＳｉＯ2 からなる下地保護膜１２を２００ｎｍの厚さに
形成し、続けてアモルファスシリコン膜１３を５０ｎｍ
の厚さに形成する。このとき、下地保護膜１２の形成に
はモノシラン及びＮ2 Ｏガスを使用し、アモルファスシ
リコン膜１３の形成にはモノシラン及び水素ガスを使用
する。
【００２５】その後、アモルファスシリコン膜１３にエ
キシマレーザを照射し、アモルファスシリコンをポリシ
リコンに変えることによりポリシリコン膜を形成する。
その後、塩素ガスを用いたドライエッチングによりポリ
シリコン膜を選択的にエッチングし、図１１に上面図を
示すように、ＴＦＴ３１及びダイオード３０を形成する
部分にのみポリシリコン膜１３ａ，１３ｂを島状に残
し、他の部分のポリシリコン膜を除去する。
キシマレーザを照射し、アモルファスシリコンをポリシ
リコンに変えることによりポリシリコン膜を形成する。
その後、塩素ガスを用いたドライエッチングによりポリ
シリコン膜を選択的にエッチングし、図１１に上面図を
示すように、ＴＦＴ３１及びダイオード３０を形成する
部分にのみポリシリコン膜１３ａ，１３ｂを島状に残
し、他の部分のポリシリコン膜を除去する。
【００２６】次に、図５に示すように、プラズマＣＶＤ
法を使用し、下地保護膜１２上の全面にＳｉＯ2 からな
る絶縁膜１４を１５０ｎｍの厚さに形成する。この絶縁
膜１４の形成には、モノシラン及びＮ2 Ｏガスを使用す
る。その後、スパッタ法により、絶縁膜１４上にアルミ
ニウム膜１５を３００ｎｍの厚さに形成する。次に、ア
ルミニウム膜１５上に所定のパターンでレジスト膜（図
示せず）を形成し、塩素系ガスを用いてアルミニウム膜
１５をドライエッチングすることにより、図６に断面
図、図１２に同じくその上面図を示すように、上から見
てポリシリコン膜１３ａに直交するゲート電極１６ａ
と、このゲート電極１６ａに接続してポリシリコン膜１
３ａと平行な方向に延びるゲートバスライン１６ｂとを
形成する。その後、酒石酸を含む水溶液を用いてゲート
電極１６ａ及びゲートバスライン１６ｂの各側面及び上
面を陽極酸化することにより酸化膜１７を形成する。
法を使用し、下地保護膜１２上の全面にＳｉＯ2 からな
る絶縁膜１４を１５０ｎｍの厚さに形成する。この絶縁
膜１４の形成には、モノシラン及びＮ2 Ｏガスを使用す
る。その後、スパッタ法により、絶縁膜１４上にアルミ
ニウム膜１５を３００ｎｍの厚さに形成する。次に、ア
ルミニウム膜１５上に所定のパターンでレジスト膜（図
示せず）を形成し、塩素系ガスを用いてアルミニウム膜
１５をドライエッチングすることにより、図６に断面
図、図１２に同じくその上面図を示すように、上から見
てポリシリコン膜１３ａに直交するゲート電極１６ａ
と、このゲート電極１６ａに接続してポリシリコン膜１
３ａと平行な方向に延びるゲートバスライン１６ｂとを
形成する。その後、酒石酸を含む水溶液を用いてゲート
電極１６ａ及びゲートバスライン１６ｂの各側面及び上
面を陽極酸化することにより酸化膜１７を形成する。
【００２７】次に、図７に断面図、図１３に上面図を示
すように、フォトレジスト法によりゲート電極１６ａと
その両側の部分及びポリシリコン膜１３ｂの中央部とを
選択的に覆うレジスト膜（図示せず）を形成した後、Ｃ
ＨＦ3 ガスによりゲート絶縁膜１４をエッチングして、
ゲート電極１５とその両側の部分及びポリシリコン膜１
３ｂの中央部に絶縁膜１４を残存させる。その後、レジ
スト膜を除去する。
すように、フォトレジスト法によりゲート電極１６ａと
その両側の部分及びポリシリコン膜１３ｂの中央部とを
選択的に覆うレジスト膜（図示せず）を形成した後、Ｃ
ＨＦ3 ガスによりゲート絶縁膜１４をエッチングして、
ゲート電極１５とその両側の部分及びポリシリコン膜１
３ｂの中央部に絶縁膜１４を残存させる。その後、レジ
スト膜を除去する。
【００２８】次に、全面を被覆するレジスト膜（図示せ
ず）を形成し、ＴＦＴ３１のソース・ドレインとなる部
分及びダイオード３０のカソードとなる部分のポリシリ
コン膜１３ａ，１３ｂが露出するようにレジスト膜をパ
ターニングする。なお、ゲート絶縁膜１４をエッチング
する工程とポリシリコン膜１３ａ，１３ｂを選択的に露
出させる工程とを一緒にしてもよい。
ず）を形成し、ＴＦＴ３１のソース・ドレインとなる部
分及びダイオード３０のカソードとなる部分のポリシリ
コン膜１３ａ，１３ｂが露出するようにレジスト膜をパ
ターニングする。なお、ゲート絶縁膜１４をエッチング
する工程とポリシリコン膜１３ａ，１３ｂを選択的に露
出させる工程とを一緒にしてもよい。
【００２９】その後、図８（ａ）にＴＦＴ部分の断面
図、図８（ｂ）にダイオード部分の断面図を示すよう
に、例えばＰＨ3 ガスを用いたイオンドーピング法によ
り、ポリシリコン膜１３ａ，１３ｂにリン（Ｐ）イオン
を高濃度に注入して、ソース・ドレインとなるｎ型不純
物領域１３１，１３２及びダイオード３０のカソードと
なるｎ型不純物領域１３３を形成する。その後、レジス
ト膜を除去する。
図、図８（ｂ）にダイオード部分の断面図を示すよう
に、例えばＰＨ3 ガスを用いたイオンドーピング法によ
り、ポリシリコン膜１３ａ，１３ｂにリン（Ｐ）イオン
を高濃度に注入して、ソース・ドレインとなるｎ型不純
物領域１３１，１３２及びダイオード３０のカソードと
なるｎ型不純物領域１３３を形成する。その後、レジス
ト膜を除去する。
【００３０】次に、全面を被覆するレジスト膜（図示せ
ず）を形成し、ダイオード３０のアノードとなる部分の
ポリシリコン膜１３ｂが露出するようにレジスト膜をパ
ターニングする。その後、Ｂ2 Ｈ6 ガスを用いたイオン
ドーピングにより加速電圧を高くしてＢイオンをポリシ
リコン膜１３ｂに注入して低濃度ｐ型不純物領域１３４
を形成し、加速電圧を低くしてＢイオンをポリシリコン
膜１３ｂに注入して高濃度ｐ型不純物領域１３５を形成
する。そして、レジスト膜を除去した後、ポリシリコン
膜１３ａ，１３ｂにエキシマレーザを照射して、不純物
領域１３１〜１３５を活性化する。このようにして、Ｔ
ＦＴ３１のソース・ドレイン及びダイオード３０のｐｎ
接合を形成する。
ず）を形成し、ダイオード３０のアノードとなる部分の
ポリシリコン膜１３ｂが露出するようにレジスト膜をパ
ターニングする。その後、Ｂ2 Ｈ6 ガスを用いたイオン
ドーピングにより加速電圧を高くしてＢイオンをポリシ
リコン膜１３ｂに注入して低濃度ｐ型不純物領域１３４
を形成し、加速電圧を低くしてＢイオンをポリシリコン
膜１３ｂに注入して高濃度ｐ型不純物領域１３５を形成
する。そして、レジスト膜を除去した後、ポリシリコン
膜１３ａ，１３ｂにエキシマレーザを照射して、不純物
領域１３１〜１３５を活性化する。このようにして、Ｔ
ＦＴ３１のソース・ドレイン及びダイオード３０のｐｎ
接合を形成する。
【００３１】なお、これらの不純物領域１３１〜１３５
の形成と同時に、周辺回路（ドライバ回路等）のＣＭＯ
Ｓなどの素子を形成することが好ましい。これにより、
ダイオード３０を形成することによる工程数の増加を回
避できる。次に、図９（ａ）にＴＦＴ部分の断面図、図
９（ｂ）にダイオード部分の断面図、図１４に上面図を
示すように、プラズマＣＶＤ法を使用し、層間絶縁膜と
して、厚さが３０ｎｍのＳｉＯ2 膜１８及び厚さが３７
０ｎｍのＳｉＮ膜１９を連続的に形成する。このとき、
ＳｉＯ2 膜１８の形成にはモノシラン及びＮ2 Ｏガスを
使用し、ＳｉＮ膜１９の形成にはモノシラン及びアンモ
ニアガスを使用する。
の形成と同時に、周辺回路（ドライバ回路等）のＣＭＯ
Ｓなどの素子を形成することが好ましい。これにより、
ダイオード３０を形成することによる工程数の増加を回
避できる。次に、図９（ａ）にＴＦＴ部分の断面図、図
９（ｂ）にダイオード部分の断面図、図１４に上面図を
示すように、プラズマＣＶＤ法を使用し、層間絶縁膜と
して、厚さが３０ｎｍのＳｉＯ2 膜１８及び厚さが３７
０ｎｍのＳｉＮ膜１９を連続的に形成する。このとき、
ＳｉＯ2 膜１８の形成にはモノシラン及びＮ2 Ｏガスを
使用し、ＳｉＮ膜１９の形成にはモノシラン及びアンモ
ニアガスを使用する。
【００３２】その後、フォトレジスト法により所定のコ
ンタクトホール形成領域が開口されたレジスト膜（図示
せず）を形成し、フッ素系ガスを用いたドライエッチン
グによりレジスト開口部内側に露出したＳｉＮ膜１９を
エッチングし、その下のＳｉＯ2 膜をＢＨＦによりエッ
チングする。また、レジスト開口部内側に露出したゲー
トバスライン１６ｂの表面の陽極酸化膜１７を酸化クロ
ムとリン酸との混合液によりエッチングする。このよう
にして、ＳｉＮ膜１９の表面から不純物領域１３１〜１
３５に到達する各コンタクトホール２３ａ〜２３ｄと、
ＳｉＮ膜１９の表面からゲートバスライン１６ｂに到達
するコンタクトホール２３ｅとを形成する。
ンタクトホール形成領域が開口されたレジスト膜（図示
せず）を形成し、フッ素系ガスを用いたドライエッチン
グによりレジスト開口部内側に露出したＳｉＮ膜１９を
エッチングし、その下のＳｉＯ2 膜をＢＨＦによりエッ
チングする。また、レジスト開口部内側に露出したゲー
トバスライン１６ｂの表面の陽極酸化膜１７を酸化クロ
ムとリン酸との混合液によりエッチングする。このよう
にして、ＳｉＮ膜１９の表面から不純物領域１３１〜１
３５に到達する各コンタクトホール２３ａ〜２３ｄと、
ＳｉＮ膜１９の表面からゲートバスライン１６ｂに到達
するコンタクトホール２３ｅとを形成する。
【００３３】次に、スパッタ法により、厚さが５０ｎｍ
のＴｉ膜、厚さが２００ｎｍのＡｌ膜及び厚さが１００
ｎｍのＴｉ膜を下側からこの順で連続的に形成すること
により、ＳｉＮ膜１９上にこれらの積層膜からなる導電
膜を形成するとともに、この導電膜材料によりコンタク
トホール２３ａ〜２３ｅを埋め込む。その後、この導電
膜上に所定のパターンでレジスト膜（図示せず）を形成
した後、塩素系ガスにより導電膜をエッチングすること
により、図１０（ａ）にＴＦＴ部分の断面図、図１０
（ｂ）にダイオード部分の断面図を示し、図１５に上面
図を示すように、ゲート電極１６ａの上方に配置された
ＦＩＤ電極２４、このＦＩＤ電極２４とダイオード３０
とを接続するＦＩＤバスライン２５及びＴＦＴ３１のド
レインと接続されたドレインバスライン２６を形成す
る。その後、レジスト膜を除去する。
のＴｉ膜、厚さが２００ｎｍのＡｌ膜及び厚さが１００
ｎｍのＴｉ膜を下側からこの順で連続的に形成すること
により、ＳｉＮ膜１９上にこれらの積層膜からなる導電
膜を形成するとともに、この導電膜材料によりコンタク
トホール２３ａ〜２３ｅを埋め込む。その後、この導電
膜上に所定のパターンでレジスト膜（図示せず）を形成
した後、塩素系ガスにより導電膜をエッチングすること
により、図１０（ａ）にＴＦＴ部分の断面図、図１０
（ｂ）にダイオード部分の断面図を示し、図１５に上面
図を示すように、ゲート電極１６ａの上方に配置された
ＦＩＤ電極２４、このＦＩＤ電極２４とダイオード３０
とを接続するＦＩＤバスライン２５及びＴＦＴ３１のド
レインと接続されたドレインバスライン２６を形成す
る。その後、レジスト膜を除去する。
【００３４】次いで、図１〜図３に示すように、プラズ
マＣＶＤ法を使用し、全面に層間絶縁膜としてＳｉＮ膜
２７を３００ｎｍの厚さに形成する。このとき、ＳｉＮ
膜２７の形成には、モノシラン及びアンモニアガスを使
用する。そして、フォトレジスト法によりコンタクトホ
ール２３ｂ上にのみ選択的に開口部を有するレジスト膜
（図示せず）を形成し、フッ素系ガスを用いてコンタク
トホール２６を形成する。その後、レジスト膜を除去し
た後、スパッタ法によりコンタクトホール２６を埋め込
むようにして全面にＩＴＯ膜を形成する。そして、この
ＩＴＯ膜上の画素電極形成領域を選択的に覆うレジスト
膜（図示せず）を形成し、臭酸水溶液によりＩＴＯ膜を
エッチングすることにより、画素電極２８を形成する。
その後、レジスト膜を除去する。このようにして、本実
施の形態の液晶表示装置が完成する。
マＣＶＤ法を使用し、全面に層間絶縁膜としてＳｉＮ膜
２７を３００ｎｍの厚さに形成する。このとき、ＳｉＮ
膜２７の形成には、モノシラン及びアンモニアガスを使
用する。そして、フォトレジスト法によりコンタクトホ
ール２３ｂ上にのみ選択的に開口部を有するレジスト膜
（図示せず）を形成し、フッ素系ガスを用いてコンタク
トホール２６を形成する。その後、レジスト膜を除去し
た後、スパッタ法によりコンタクトホール２６を埋め込
むようにして全面にＩＴＯ膜を形成する。そして、この
ＩＴＯ膜上の画素電極形成領域を選択的に覆うレジスト
膜（図示せず）を形成し、臭酸水溶液によりＩＴＯ膜を
エッチングすることにより、画素電極２８を形成する。
その後、レジスト膜を除去する。このようにして、本実
施の形態の液晶表示装置が完成する。
【００３５】上述の液晶表示装置の製造方法によれば、
ＴＦＴ３１とダイオード３０とを同時に形成し、ＦＩＤ
電極２４とＦＩＤバスライン２５とを同時に形成するの
で、製造工程の増加を回避できる。そして、オフ電流が
少ないＴＦＴを有し、表示性能が優れた液晶表示装置を
容易に製造することができる。 （第２の実施の形態）図１６は、本発明の第２の実施の
形態の液晶表示装置を示す上面図である。なお、図１６
において、図１と同一物には同一符号を付してその詳し
い説明は省略する。
ＴＦＴ３１とダイオード３０とを同時に形成し、ＦＩＤ
電極２４とＦＩＤバスライン２５とを同時に形成するの
で、製造工程の増加を回避できる。そして、オフ電流が
少ないＴＦＴを有し、表示性能が優れた液晶表示装置を
容易に製造することができる。 （第２の実施の形態）図１６は、本発明の第２の実施の
形態の液晶表示装置を示す上面図である。なお、図１６
において、図１と同一物には同一符号を付してその詳し
い説明は省略する。
【００３６】本実施の形態においては、ダイオード３０
のアノード側が、ＦＩＤバスライン２５ａ及びコンタク
トホール３５を介して同一画素内のＴＦＴ３１のゲート
電極１６ａが接続されているゲートバスライン１６ｂに
接続されている。この第２の実施の形態においても、第
１の実施の形態と同様の効果が得られる。
のアノード側が、ＦＩＤバスライン２５ａ及びコンタク
トホール３５を介して同一画素内のＴＦＴ３１のゲート
電極１６ａが接続されているゲートバスライン１６ｂに
接続されている。この第２の実施の形態においても、第
１の実施の形態と同様の効果が得られる。
【００３７】（第３の実施の形態）図１７は、本発明の
第３の実施の形態の液晶表示装置を示す上面図である。
なお、図１７において、図１と同一物には同一符号を付
してその詳しい説明は省略する。本実施の形態において
は、ドレインバスライン２６の延びる方向に並ぶ複数の
画素のダイオード３０のアノードが、ＦＩＤバスライン
３６により電気的に接続されており、このＦＩＤバスラ
イン３６はコンタクトホール３７を介して各ゲートバス
ライン１６ｂに電気的に接続されている。
第３の実施の形態の液晶表示装置を示す上面図である。
なお、図１７において、図１と同一物には同一符号を付
してその詳しい説明は省略する。本実施の形態において
は、ドレインバスライン２６の延びる方向に並ぶ複数の
画素のダイオード３０のアノードが、ＦＩＤバスライン
３６により電気的に接続されており、このＦＩＤバスラ
イン３６はコンタクトホール３７を介して各ゲートバス
ライン１６ｂに電気的に接続されている。
【００３８】この第３の実施の形態においても、第１の
実施の形態と同様の効果が得られる。なお、上述の第１
〜第３の実施の形態においては、いずれもｎ型ＴＦＴを
有する液晶表示装置について説明したが、本発明をｐ型
ＴＦＴを有する液晶表示装置に適用することもできる。
この場合は、ダイオードのアノード側をＦＩＤ電極に接
続し、カソード側をドレインバスラインに接続する。
実施の形態と同様の効果が得られる。なお、上述の第１
〜第３の実施の形態においては、いずれもｎ型ＴＦＴを
有する液晶表示装置について説明したが、本発明をｐ型
ＴＦＴを有する液晶表示装置に適用することもできる。
この場合は、ダイオードのアノード側をＦＩＤ電極に接
続し、カソード側をドレインバスラインに接続する。
【００３９】また、上述の第１〜第３の実施の形態にお
いては、いずれもダイオードがゲートバスラインに接続
されている場合について説明したが、ドレインバスライ
ンに接続されていてもよい。
いては、いずれもダイオードがゲートバスラインに接続
されている場合について説明したが、ドレインバスライ
ンに接続されていてもよい。
【００４０】
【発明の効果】以上説明したように、本発明の液晶表示
装置においては、ＦＩＤ電極がダイオードを介してゲー
トバスラインに接続されているので、ゲートバスライン
に印加された電圧によりＦＩＤ電極に電荷が蓄積され、
ＴＦＴのソース・ドレインの一部のノンドープ層のシー
ト抵抗が適度に低くなって電界の集中が緩和され、ＴＦ
Ｔのオフ電流が低減される。これにより、従来必要とさ
れていたＦＩＤ電極に電圧を印加するための専用電源
や、該電源とＦＩＤ電極とを接続するための配線が不要
になり、回路構成が簡単になるという効果が得られる。
装置においては、ＦＩＤ電極がダイオードを介してゲー
トバスラインに接続されているので、ゲートバスライン
に印加された電圧によりＦＩＤ電極に電荷が蓄積され、
ＴＦＴのソース・ドレインの一部のノンドープ層のシー
ト抵抗が適度に低くなって電界の集中が緩和され、ＴＦ
Ｔのオフ電流が低減される。これにより、従来必要とさ
れていたＦＩＤ電極に電圧を印加するための専用電源
や、該電源とＦＩＤ電極とを接続するための配線が不要
になり、回路構成が簡単になるという効果が得られる。
【００４１】また、本発明の液晶表示装置の製造方法に
よれば、ＴＦＴのソース・ドレインとなる第１のシリコ
ン膜と、ダイオードとなる第２のシリコン膜とを同時に
形成し、且つ、ＦＩＤ電極と、ゲートバスライン及びＦ
ＩＤバスラインとを同時に形成するので、製造工程数の
増加を回避しつつ、上記構造の液晶表示装置を製造する
ことができる。
よれば、ＴＦＴのソース・ドレインとなる第１のシリコ
ン膜と、ダイオードとなる第２のシリコン膜とを同時に
形成し、且つ、ＦＩＤ電極と、ゲートバスライン及びＦ
ＩＤバスラインとを同時に形成するので、製造工程数の
増加を回避しつつ、上記構造の液晶表示装置を製造する
ことができる。
【図１】本発明の第１の実施の形態の液晶表示装置を示
す上面図である。
す上面図である。
【図２】第１の実施の形態の液晶表示装置のＴＦＴ部分
の断面図である。
の断面図である。
【図３】第１の実施の形態の液晶表示装置のダイオード
部分の断面図である。
部分の断面図である。
【図４】第１の実施の形態の液晶表示装置の製造方法を
示す断面図（その１）である。
示す断面図（その１）である。
【図５】第１の実施の形態の液晶表示装置の製造方法を
示す断面図（その２）である。
示す断面図（その２）である。
【図６】第１の実施の形態の液晶表示装置の製造方法を
示す断面図（その３）である。
示す断面図（その３）である。
【図７】第１の実施の形態の液晶表示装置の製造方法を
示す断面図（その４）である。
示す断面図（その４）である。
【図８】第１の実施の形態の液晶表示装置の製造方法を
示す断面図（その５）である。
示す断面図（その５）である。
【図９】第１の実施の形態の液晶表示装置の製造方法を
示す断面図（その６）である。
示す断面図（その６）である。
【図１０】第１の実施の形態の液晶表示装置の製造方法
を示す断面図（その７）である。
を示す断面図（その７）である。
【図１１】第１の実施の形態の液晶表示装置の製造方法
を示す平面図（その１）である。
を示す平面図（その１）である。
【図１２】第１の実施の形態の液晶表示装置の製造方法
を示す平面図（その２）である。
を示す平面図（その２）である。
【図１３】第１の実施の形態の液晶表示装置の製造方法
を示す平面図（その３）である。
を示す平面図（その３）である。
【図１４】第１の実施の形態の液晶表示装置の製造方法
を示す平面図（その４）である。
を示す平面図（その４）である。
【図１５】第１の実施の形態の液晶表示装置の製造方法
を示す平面図（その５）である。
を示す平面図（その５）である。
【図１６】本発明の第２の実施の形態の液晶表示装置を
示す上面図である。
示す上面図である。
【図１７】本発明の第３の実施の形態の液晶表示装置を
示す上面図である。
示す上面図である。
【図１８】従来のＦＩＤ構造のＦＥＴを有する液晶表示
装置を示す上面図である。
装置を示す上面図である。
【図１９】従来の液晶表示装置のＴＦＴ部分の断面図で
ある。
ある。
１１，５１ ガラス基板 １２，５２ 下地保護膜 １３ａ，１３ｂ ポリシリコン膜 １４ 絶縁膜 １５ アルミニウム膜 １６ａ，５６ａ ゲート電極 １６ｂ，５６ ゲートバスライン １７，５７ 酸化膜 １８，５８ ＳｉＯ2 膜 １９，２７，５９，６７ ＳｉＮ膜 ２３ａ〜２３ｅ，２６，３６，６３ａ，６３ｂ，７０
ａ，７０ｂ コンタクトホール ２４，６４ ＦＩＤ電極 ２５，３６，６５ ＦＩＤバスライン ２６，６６ ドレインバスライン ２８，６８ 画素電極 ３０ ダイオード ３１，７１ ＴＦＴ
ａ，７０ｂ コンタクトホール ２４，６４ ＦＩＤ電極 ２５，３６，６５ ＦＩＤバスライン ２６，６６ ドレインバスライン ２８，６８ 画素電極 ３０ ダイオード ３１，７１ ＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 友孝 神奈川県川崎市中原区上小田中４丁目１番 １号 富 士通株式会社内 (72)発明者 田中 勉 神奈川県川崎市中原区上小田中４丁目１番 １号 富 士通株式会社内
Claims (6)
- 【請求項１】 透明基板と、 前記透明基板上に相互に平行に配置された複数本のゲー
トバスラインと、 前記透明基板上に前記ゲートバスラインに交差して配置
された複数本のドレインバスラインと、 前記ゲートバスライン及び前記ドレインバスラインに囲
まれた各矩形領域に配置された画素電極と、 前記ドレインバスラインと前記画素電極との間に接続さ
れ、そのゲート電極が前記ゲートバスラインに接続され
た薄膜トランジスタと、 前記薄膜トランジスタの前記ゲート電極の上方に配置さ
れたＦＩＤ電極と、 前記ＦＩＤ電極と前記ゲートバスライン又は前記ドレイ
ンバスラインとの間に接続されたダイオードとを有する
ことを特徴とする液晶表示装置。 - 【請求項２】 前記ダイオードは、隣接する矩形領域の
薄膜トランジスタのゲート電極が接続されたゲートバス
ラインに接続されていることを特徴とする請求項１に記
載の液晶表示装置。 - 【請求項３】 前記ダイオードは、同一の矩形領域の薄
膜トランジスタのゲート電極が接続されたゲートバスラ
インに接続されていることを特徴とする請求項１に記載
の液晶表示装置。 - 【請求項４】 前記ドレインバスラインと平行方向に延
びるＦＩＤバスラインを有し、該ＦＩＤバスラインに沿
って配置された複数のダイオードは該ＦＩＤバスライン
により相互に電気的に接続されていることを特徴とする
請求項１に記載の液晶表示装置。 - 【請求項５】 透明基板上の全面にシリコン膜を形成
し、該シリコン膜をエッチングして相互に離隔した島状
の第１及び第２のシリコン膜を得る工程と、 少なくとも前記第１のシリコン膜の上に第１の絶縁膜を
選択的に形成する工程と、 前記第１の絶縁膜上にゲート電極を形成するとともに該
ゲート電極に接続したゲートバスラインを形成する工程
と、 前記第１及び第２のシリコン膜に選択的に不純物を導入
して、前記第１のシリコン膜にソース及びドレインを形
成するとともに、前記第２のシリコン膜にダイオードを
形成する工程と、 前記透明基板上の全面に前記ダイオード及び前記ゲート
電極を覆う層間絶縁膜を形成する工程と、 前記層間絶縁膜にコンタクトホールを選択的に形成する
工程と、 前記コンタクトホールを埋め込むようにして前記層間絶
縁膜上の全面に導電膜を形成し、該導電膜を選択的にエ
ッチングすることにより、前記ゲート電極の上方に配置
されたＦＩＤ電極、前記ダイオードと前記ＦＩＤ電極及
び前記ゲートバスラインとを接続するＦＩＤバスライン
並びに前記ドレイン領域に接続されたドレインバスライ
ンを形成する工程とを有することを特徴とする液晶表示
装置の製造方法。 - 【請求項６】 前記第１及び第２のシリコン膜はポリシ
リコンからなることを特徴とする請求項５に記載の液晶
表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32833096A JPH10170955A (ja) | 1996-12-09 | 1996-12-09 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32833096A JPH10170955A (ja) | 1996-12-09 | 1996-12-09 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10170955A true JPH10170955A (ja) | 1998-06-26 |
Family
ID=18209033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32833096A Pending JPH10170955A (ja) | 1996-12-09 | 1996-12-09 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10170955A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002303879A (ja) * | 2001-04-03 | 2002-10-18 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| US6936959B2 (en) | 2002-01-25 | 2005-08-30 | Sanyo Electric Co., Ltd. | Display apparatus |
| US7009749B2 (en) | 2002-03-11 | 2006-03-07 | Sanyo Electric Co., Ltd. | Optical element and manufacturing method therefor |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| US7215304B2 (en) | 2002-02-18 | 2007-05-08 | Sanyo Electric Co., Ltd. | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another |
| JP2007318104A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 記憶装置および半導体装置 |
| JP2009109973A (ja) * | 2007-10-29 | 2009-05-21 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及びその製造方法 |
-
1996
- 1996-12-09 JP JP32833096A patent/JPH10170955A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002303879A (ja) * | 2001-04-03 | 2002-10-18 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| US6936959B2 (en) | 2002-01-25 | 2005-08-30 | Sanyo Electric Co., Ltd. | Display apparatus |
| US7215304B2 (en) | 2002-02-18 | 2007-05-08 | Sanyo Electric Co., Ltd. | Display apparatus in which characteristics of a plurality of transistors are made to differ from one another |
| US7150669B2 (en) | 2002-03-05 | 2006-12-19 | Sanyo Electric Co., Ltd. | Electroluminescent panel and a manufacturing method therefor |
| US7078733B2 (en) | 2002-03-07 | 2006-07-18 | Sanyo Electric Co., Ltd. | Aluminum alloyed layered structure for an optical device |
| US7009749B2 (en) | 2002-03-11 | 2006-03-07 | Sanyo Electric Co., Ltd. | Optical element and manufacturing method therefor |
| JP2007318104A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 記憶装置および半導体装置 |
| JP2009109973A (ja) * | 2007-10-29 | 2009-05-21 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297868B1 (ko) | 능동매트릭스표시장치 | |
| US6414345B1 (en) | Semiconductor device including active matrix circuit | |
| KR100812492B1 (ko) | 박막 트랜지스터 장치 및 그 제조 방법과 액정 표시 장치 | |
| EP0652595B1 (en) | Thin film semiconductor device for display and method of producing same | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US7403238B2 (en) | Electrooptical device, method of manufacturing the same, and electronic equipment | |
| TWI418038B (zh) | 顯示裝置 | |
| JPH09269510A (ja) | 液晶表示装置およびその作製方法 | |
| JPH06326312A (ja) | アクティブマトリクス型表示装置 | |
| JPH08250742A (ja) | 半導体装置 | |
| JPH10170955A (ja) | 液晶表示装置及びその製造方法 | |
| KR20040106794A (ko) | 액정표시장치 및 이의 제조방법 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| US5506165A (en) | Method of manufacturing liquid-crystal display panel | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JPH08148694A (ja) | 薄膜トランジスタ | |
| US7920220B2 (en) | Display pixel, display apparatus having an image pixel and method of manufacturing display device | |
| KR0156206B1 (ko) | 액정표시소자의 스토리지 케패시터 형성방법 및 구조 | |
| JP2000298289A (ja) | 液晶表示装置 | |
| JP2661320B2 (ja) | 液晶表示装置の製造方法 | |
| JP2003131590A (ja) | 平面表示装置およびその製造方法 | |
| KR100502340B1 (ko) | 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 |