JPH1090655A

JPH1090655A - 表示装置

Info

Publication number: JPH1090655A
Application number: JP24457296A
Authority: JP
Inventors: Motoshi Maruno; 元志丸野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-17
Filing date: 1996-09-17
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】工程を増加することなく性能を低下させず光
リーク電流を防止した表示装置を提供する。【解決手段】ガラス基板１上に、表示用の薄膜トラン
ジスタ27、画素電極25および光入力を感知する受光用の
薄膜トランジスタ28をマトリクス状に配設する。表示用
の薄膜トランジスタ27は、非晶質シリコン膜３および絶
縁膜５を介して形成する。受光用の薄膜トランジスタ28
が非晶質シリコン膜３を有しているので、ライトペンの
光の強度は多結晶シリコンの場合に比べて１０分の１程
度でよい。表示用の薄膜トランジスタ27の活性層が多結
晶シリコンであるので、ＯＤ1 が１程度の非晶質シリコ
ン膜３で、ガラス基板１側から入射するライトペンから
の光を抑えられる。表示用の薄膜トランジスタ27の非晶
質シリコン膜３と受光用の薄膜トランジスタ28の光電変
換層４を同一工程で形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素電極を駆動す
る薄膜トランジスタおよび光電変換素子を備えた表示装
置に関する。

【０００２】

【従来の技術】近年、液晶表示装置は薄型、低消費電
力、高画質の画像表示装置として需要も活発化してお
り、さらに、バックライトの光などにより画素電極に光
リーク電流が生じて表示性能が低下することを防止する
装置として、たとえば特開平７−１７６７４８号公報に
記載の構成が知られている。

【０００３】この特開平７−１７６７４８号公報に記載
の構成は、絶縁性の透明基板上に多結晶シリコン膜の活
性層を有する薄膜トランジスタを配設し、この薄膜トラ
ンジスタおよび透明基板上に非晶質シリコン膜を介挿し
てマトリクスアレイ基板を構成している。

【０００４】そして、たとえばマトリクスアレイ基板の
背面側にバックライトを配設した場合にも、非晶質シリ
コン膜により薄膜トランジスタへのバックライトからの
光を遮光し、薄膜トランジスタの多結晶シリコン膜の活
性層に光が照射されることを防止して、リーク電流が流
れることを防止し、表示品質の低下を防止している。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
ように、薄膜トランジスタおよび透明基板間に単に非晶
質シリコン膜を介挿するのでは、遮光のためのみに非晶
質シリコン膜を形成しなければならず工程が増加する問
題を有している。

【０００６】本発明は、上記問題点に鑑みなされたもの
で、工程を増加することなく性能を低下させず光リーク
電流を防止した表示装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、透明基板上に
形成された多結晶半導体層を含む活性層を有する薄膜ト
ランジスタおよび光電変換層を有する光電変換素子、薄
膜トランジスタにより制御される画素電極を含む単位画
素をマトリクス状に配設したアレイ基板と、このアレイ
基板に対向して設けられた対向基板とを具備した表示装
置において、前記薄膜トランジスタの活性層と前記透明
基板との間に介挿された非晶質シリコン膜を備え、前記
光電変換層は、この非晶質シリコン膜と同一工程で形成
された非晶質シリコン膜であるものである。

【０００８】そして、薄膜トランジスタに遮光する非晶
質シリコン膜と同一工程で形成することにより、製造工
程を複雑化せず、また、非晶質シリコン膜は、高温にも
耐えられ、導電率も低く、簡単に成膜できるとともに、
多結晶シリコンや単結晶シリコンに比べて可視光に対す
る吸収係数が大きく、たとえばバックライトあるいはラ
イトペンから照射される光を抑える遮光膜を薄くでき
る。さらに、活性層が多結晶半導体の薄膜トランジスタ
は、高移動度であり、駆動回路も基板上に組み込める利
点がある。

【０００９】また、非晶質シリコン膜は、膜厚が５００
オングストロームないし１０００オングストロームであ
るもので、光学的濃度を可視光領域で１程度に容易に設
定可能である。

【００１０】さらに、非晶質シリコン膜は、光学的濃度
が可視光領域で１程度であるものである。

【００１１】またさらに、アレイ基板の対向基板とは反
対側の面に配設されたバックライトを具備したもので、
バックライトの光による光リーク電流も防止する。

【００１２】また、マトリクス状に配設された信号線お
よび走査線を有し、画素電極は、前記信号線および走査
線とオーバラップしているため、光抜けを防ぎ、光リー
ク電流を防止する。

【００１３】

【発明の実施の形態】以下、本発明の表示装置の一実施
の形態を図面に示す画像入力装置を参照して説明する。

【００１４】まず、第１の実施の形態を図１ないし図４
を参照して説明する。

【００１５】図１および図２に示すように、透明基板と
して絶縁性のガラス基板１上にアンダーコート膜２が形
成され、このアンダーコート膜２上の一部に、光学濃度
ＯＤ1 が１程度で膜厚１０００オングストロームの非晶
質シリコン膜３および非晶質シリコン膜の光電変換層４
が形成され、これら非晶質シリコン膜３および光電変換
層４上には膜厚４０００オングストロームの窒化珪素膜
の絶縁膜５，６が形成され、絶縁膜５上には水素を離脱
した膜厚５００オングストロームの多結晶シリコン膜の
活性層７が形成されている。そして、これらの上面に
は、膜厚１０００オングストロームの酸化膜のゲート絶
縁膜８が形成されている。

【００１６】また、非晶質シリコン膜３および絶縁膜５
上には、ほぼ中央にゲート電極11が形成されるととも
に、このゲート電極11と一体の走査線12が形成され、光
電変換層４および絶縁膜６上には、ほぼ中央に走査線12
と一体のゲート電極13が形成されている。さらに、非晶
質シリコン膜３および絶縁膜５上と、光電変換層４およ
び絶縁膜６との間のゲート絶縁膜８上には、膜厚２５０
０オングストロームのモリブデンタングテン合金（Ｍｏ
Ｗ）の補助容量電極14および蓄積容量電極15が形成さ
れ、これら補助容量電極14および蓄積容量電極15を覆う
ように膜厚５０００オングストロームの酸化膜の層間絶
縁膜16が形成されている。

【００１７】さらに、層間絶縁膜16の非晶質シリコン膜
３および絶縁膜５上にはスルーホールを介して活性層７
に接続されるソース電極21およびドレイン電極22が形成
され、光電変換層４および絶縁膜６上にはソース電極23
およびドレイン電極24が形成されている。また、層間絶
縁膜16の補助容量電極14の上方には、ＩＴＯ（IndiumTi
n Oxide）の画素電極25が形成され、蓄積容量電極15の
上方にはドレイン電極24に接続された上部電極26が形成
されている。そして、非晶質シリコン膜３および絶縁膜
５上にはｎ型の表示用の多結晶シリコンの薄膜トランジ
スタ27が形成され、光電変換層４および絶縁膜６上には
光電変換素子としてのｎ型の受光用の非晶質シリコンの
薄膜トランジスタ28が形成されている。また、補助容量
電極14および画素電極25間には補助容量29が形成され、
蓄積容量電極15および上部電極26間には蓄積容量30が形
成されている。

【００１８】さらに、ドレイン電極22は走査線12に対し
て直交する方向に配設された上層のＭｏと下層のＡｌの
２層構造の第１の信号線31と一体に形成され、ドレイン
電極22は走査線12に対して直交するとともに第１の信号
線31に対して平行に、同様に、膜厚１５００オングスト
ロームの上層のＭｏと下層の膜厚４５００オングストロ
ームのＡｌの２層構造の第２の信号線32と一体に形成さ
れている。すなわち、走査線12と第１の信号線31および
第２の信号線32はマトリクス状に配設され、走査線12お
よび第１の信号線31の交点に対応して表示用の薄膜トラ
ンジスタ27および画素電極25が、走査線12と第２の信号
線32の交点に対応して受光用の薄膜トランジスタ28がそ
れぞれマトリクス状に配設されている。なお、第１の信
号線31および第２の信号線32と画素電極25を同層に配置
しているため、第１の信号線31および第２の信号線32と
画素電極25間に発生する容量結合を無視できる程度に間
隔を隔てなければならず、通常の駆動方法においては、
５μｍ程度の間隔が必要であり、したがって、この間隔
に相当する面積の開口率を上げることはできない。そし
て、これらの上に膜厚２０００オングストロームの窒化
珪素膜の保護膜33が形成されて、マトリクスアレイ基板
34を形成している。

【００１９】さらに、図３に示すように、マトリクスア
レイ基板34は、対向電極40を有する対向基板41が対向
し、これらマトリクスアレイ基板34および対向基板41間
に液晶42が挟持され、対向基板41のマトリクスアレイ基
板34とは反対側にカラーフィルタ43が配設され、これら
マトリクスアレイ基板34および対向基板41間には液晶42
が挟持されている。また、マトリクスアレイ基板34およ
び対向基板41のそれぞれ対向しない側には、入射側偏光
板44および出射側偏光板45が設けられ、入射側偏光板44
の背面側にはバックライト47が配設され、画像入力表示
装置46が形成される。そして、マトリクスアレイ基板34
側に液晶42を透過して照射するバックライト47を配設す
る。

【００２０】次に、上記実施の形態の製造工程に従って
説明する。

【００２１】まず、アンダコート膜２が成膜されたガラ
ス基板１上に、非晶質シリコン膜３および光電変換層４
および絶縁膜５，６をプラズマ−ケミカルベーパーディ
ポジション（ΡＥ−ＣＶＤ）法を用いて真空中において
連続成膜する。その後、非晶質シリコン膜３、光電変換
層４および絶縁膜５，６をＣＦ₄とＯ₂との混合ガスを
用いたケミカルドライエッチング（ＣＤＥ）法を用い
て、表示用の薄膜トランジスタ27、および、受光用の薄
膜トランジスタ28が連続加工される。

【００２２】次に、ＰＥ−ＣＶＤ法により表示用の薄膜
トランジスタ27の活性層７となる非晶質シリコン膜を成
膜した後、５００℃で熱処理して非晶質シリコン膜３お
よび活性層７中に存在する水素を脱離する。そして、エ
キシマレーザアニール（ＥＬＡ）法により活性層７とな
る非晶質シリコン膜を多結晶シリコン化する。なお、レ
ーザの照射パワーは、１５０〜４００ｍＪである。この
範囲のパワーであれば、絶縁膜５上の非晶質シリコン膜
をアブレーションを起こすことなく多結晶化することが
でき、絶縁膜５の下の非晶質シリコン膜３に悪影響も与
えない。また、ＣＤＥ法を用いて多結晶シリコン膜をア
イランド状に加工して、多結晶シリコンの活性層７を形
成する。

【００２３】次に、常圧熱（ＡＰ）−ＣＶＤ法によりゲ
ート絶縁膜８を成膜する。

【００２４】その後、走査線12、表示用の薄膜トランジ
スタ27のゲート電極11、受光用の薄膜トランジスタ28の
ゲート電極13、補助容量電極14および蓄積容量電極15と
なるＭｏＷをスパッタ法により成膜した後、ＣＤＥ法を
用いて加工する。

【００２５】次に、イオンドーピング法を用いてドナー
となるＰΗ₃を表示用の薄膜トランジスタ27および受光
用の薄膜トランジスタ28のソース、ドレインとなる部分
にそれぞれ注入する。なお、ゲート電極11の直下はゲー
ト電極11，13がそれぞれセルフアライメントマスクとな
るため不純物は注入されない。

【００２６】さらに、層間絶縁膜16を成膜温度４００℃
で成膜する。この時、不純物は活性化され、表示用の薄
膜トランジスタ27および受光用の薄膜トランジスタ28の
ドレイン領域およびソース領域が形成される。

【００２７】次に、表示用の薄膜トランジスタ27および
受光用の薄膜トランジスタ28のソース、ドレインとなる
部分それぞれに、コンタクトホールを開口した後、画素
電極25となるＩＴＯをスパッタ法を用いて成膜し、ウエ
ット法を用いて加工する。その後、ＭｏおよびＡｌの２
層構造の第１の信号線31を形成し、この第１の信号線31
と表示用の薄膜トランジスタ27の活性層７を接続するド
レイン電極22、画素電極25と表示用の薄膜トランジスタ
27の活性層７を接続するソース電極21、第２の信号線32
と受光用の薄膜トランジスタ28の絶縁膜６を接続するド
レイン電極24、および、上部電極26と絶縁膜６を接続す
るソース電極21となる部分をそれぞれスパッタ法を用い
て成膜した後、ウエット法を用いて加工する。

【００２８】次に、保護膜33をＰＥ−ＣＶＤ法で成膜
し、マトリクスアレイ基板34を形成し、対向基板41を対
向させて液晶42を挟持して、画像入力表示装置を形成す
る。

【００２９】なお、ここで、光学濃度ＯＤとは各々の光
の波長に対する透過率の逆数の１０を底とする対数をと
ったもので、

【数１】また、ＯＤ1 とはＯＤにでてくる透過率をバックライト
の光の波長領域における透過率の平均で置き換えたもの
で、

【数２】ＯＤ2 とはＯＤにでてくる透過率を、透過率に比視感度
を掛けて可視光領域における平均をとったもので置き換
えたもので、

【数３】のそれぞれの式で表せ、ただし、

【数４】である。

【００３０】次に、この画像入力表示装置46の電気回路
を図４を参照して説明する。

【００３１】第１の信号線31にはスイッチ51が設けられ
このスイッチ51はＸドライバ52により制御され、走査線
12にはＹドライバ53が接続されている。そして、走査線
12および第１の信号線31の各交点近傍には、表示用の薄
膜トランジスタ27が接続されている。この表示用の薄膜
トランジスタ27は、ゲート電極11が走査線12に接続さ
れ、ソース電極21が第１の信号線31に接続され、ドレイ
ン電極22が透明な画素電極25に接続されるとともに補助
容量29に接続されている。

【００３２】そして、ゲート電極11およびソース電極21
間がＯＮ状態になると、ソース電極21およびドレイン電
極22間に電流が流れ、補助容量29および画素電極25の電
位が信号電位と等しくなり、液晶に信号電圧がかかり制
御される。また、画素電極25には対向基板41の同様に透
明な対向電極40が対向して配設され、画素電極25および
対向電極40間には液晶42が配設されている。

【００３３】また、第１の信号線31に対応して第２の信
号線32が配設され、この第２の信号線32にはスイッチ54
が設けられこのスイッチ54はＸドライバ52により制御さ
れ、第２の信号線32は図示しない受光回路およびアンプ
55が接続されるとともに、スイッチ56またはスイッチ57
を介して電源58に接続または接地される。そして、走査
線12および第２の信号線32の各交点近傍には、表示用の
薄膜トランジスタ27にそれぞれ対応して受光用の薄膜ト
ランジスタ28が配設されている。この受光用の薄膜トラ
ンジスタ28は、ゲート電極13が走査線12に接続され、ソ
ース電極23が第２の信号線32に接続され、ドレイン電極
24が蓄積容量30に接続されている。

【００３４】さらに、59はライトペンで、このライトペ
ン59は照射領域を絞っており、このライトペン59で表示
画面を照射すると、照射された領域の蓄積容量30の電位
が受光用の薄膜トランジスタ28のＯＦＦ状態における光
リーク電流により変位し、ＯＮ状態で蓄積容量30の電位
が第２の信号線32を介して受光回路で読み取られ、画面
上で入力できる。

【００３５】なお、たとえば図３に示すマトリクスアレ
イ基板34側にバックライト47を配置する構成に代えて、
図５に示すように対向基板41側にバックライト47を配置
してもよい。

【００３６】次に、第２の実施の形態を図６を参照して
説明する。

【００３７】この図６に示す実施の形態は、図１に示す
実施の形態において、ガラス基板１のアンダーコート膜
２上に、非晶質シリコン膜３、光電変換層４、補助容量
電極14および蓄積容量電極15が形成され、これら非晶質
シリコン膜３、光電変換層４、補助容量電極14および蓄
積容量電極15を含むガラス基板１のアンダーコート膜２
上に膜厚４０００オングストロームの活性層７および光
電変換層４などを絶縁する絶縁用の酸化膜61が形成され
たものである。

【００３８】なお、酸化膜61は、ＡＰ−ＣＶＤ法により
成膜温度は４００℃で成膜する。

【００３９】また、第３の実施の形態を図７を参照して
説明する。

【００４０】この図７に示す実施の形態は、図１に示す
実施の形態において、表示用の薄膜トランジスタ27の上
方の保護膜33の上部に感光性の有機材料であるアクリル
樹脂製の遮光膜62を断面台形状に形成したものである。

【００４１】さらに、第４の実施の形態を図８を参照し
て説明する。

【００４２】この図８に示す実施の形態は、図２に示す
実施の形態において、表示用の薄膜トランジスタ27の上
方の保護膜33の上部に感光性の有機材料であるアクリル
樹脂製の遮光膜62を断面台形状に形成したものである。

【００４３】そして、図７および図８に示す第３および
第４の実施の形態の場合には、バックライト47をマトリ
クスアレイ基板34側に位置させる。また、バックライト
の光はマトリクスアレイ基板34側から照射されるが、表
示用の薄膜トランジスタ27に入射される光は非晶質シリ
コン膜３により遮断される。

【００４４】また、ライトペン59の光は対向基板41側か
ら入射するが、表示用の薄膜トランジスタ27に入射する
光は遮光膜62により遮断される。なお、このとき、遮光
膜62の光学濃度ＯＤ2 が２．５以上であれば、画素電極
25の画素部の表示領域の隙間から漏れる光も遮断でき
る。

【００４５】またさらに、第５の実施の形態を図９を参
照して説明する。

【００４６】この図９に示す実施の形態は、図１に示す
実施の形態において、保護膜33上に膜厚３．０μｍの塗
布型感光性有機膜の層間絶縁膜63を形成し、この層間絶
縁膜63にコンタクトホールを形成した状態で表面にＩＴ
Ｏの画素電極64が形成され、この画素電極64は画素電極
25に接続されたものである。

【００４７】そしてまた、第６の実施の形態を図１０を
参照して説明する。

【００４８】この図１０に示す実施の形態は、図２に示
す実施の形態において、保護膜33上に膜厚３．０μｍの
塗布型感光性有機膜の層間絶縁膜63を形成し、この層間
絶縁膜63にコンタクトホールを形成した状態で表面にＩ
ＴＯの画素電極64が形成されたものである。

【００４９】そして、図９および図１０に示す実施の形
態は、保護膜33にコンタクトホールを開口し、塗布型感
光性有機膜の層間絶縁膜63を形成した後、塗布型感光性
有機膜のパターンニングが終了した時点で層間絶縁膜63
にコンタクトホールが形成される。

【００５０】次に、ＩＴＯをスパッタ法を用いて成膜し
た後、ウエット法を用いて加工して、画素電極64を形成
する。

【００５１】これら図９および図１０に示すように、画
素電極64が第１の信号線31、第２の信号線32および走査
線12の上層にオーバラップさせることにより、表示性能
および光入力の効率を向上できる。また、このような構
成とすることにより、表示用の薄膜トランジスタ27と第
１の信号線31、第２の信号線32および走査線12と画素電
極25との隙間からの光抜けを防止するための遮光膜は必
要なくなる。

【００５２】上記いずれの実施の形態でも、非晶質シリ
コンは簡単に成膜することができるばかりでなく、６０
０℃程度のプロセスにも耐えうるので製造工程上の問題
もなく、また、導電率が10^-6（Ωｃｍ）^-1以下であり、
導電性についても問題がない。

【００５３】また、非晶質シリコンは、多結晶シリコン
や単結晶シリコンに比べて可視光に対する吸収係数が大
きい。実験によれば、活性層が多結晶シリコンである多
結晶シリコン薄膜トランジスタであれば、活性層の下に
現実的に設けることのできる膜厚で、マトリクスアレイ
基板34側から入射して多結晶シリコン薄膜トランジスタ
に照射されるバックライト47の光を、光リーク電流が表
示性能に問題ないレベルとなるまで抑えるための遮光膜
として用いることができる。たとえば２００nit の輝度
の表示画面を有する液晶表示装置において多結晶シリコ
ン薄膜トランジスタの光リーク電流を表示性能に問題の
ないレベルにまで抑えるためにはＯＤ1が０．７程度必
要である。特に、脱水素処理を施した非晶質シリコン
は、さらに可視光に対する吸収係数が大きく、膜厚１０
００オングストロームでＯＤ1 が１程度を達成できる。

【００５４】上記いずれの実施の形態においても、非晶
質シリコン単層膜の非晶質シリコン膜３、光電変換層
４、多結晶シリコン単層膜の活性層７、および絶縁膜
５，６と遮光膜の非晶質シリコン膜３および光電変換層
４との２層膜の加工方法はＣＤＥ法を用いて説明した
が、ゲート絶縁膜８がカバレージする形状が得られるの
であれば、ＣＤＥ法以外の加工方法であるプラズマエッ
チング法、または、リアクテイブイオンエッチング法な
ど他の方法を用いても同様の効果を得ることができる。
さらに、非晶質シリコン膜３、光電変換層４および絶縁
膜５，６をエッチングするエッチングガスについても、
ＣＦ₂＋Ｏ₂以外の組み合わせ、また、他のガスを用い
て加工しても同様の効果を得ることができる。そして、
膜厚を１０００オングストロームとすることにより、表
示用の薄膜トランジスタ27に照射される光を防ぐための
遮光膜となる非晶質シリコン膜３を光電変換層４と同層
とすることができ、遮光膜となる非晶質シリコン膜３と
薄膜トランジスタ28の光電変換層４とを同時に形成でき
る。なお、光電変換層４の膜厚は５００オングストロー
ムから１０００オングストローム程度が適している。

【００５５】さらに、ＯＤ1 が１程度の非晶質シリコン
膜は、ライトペンからの光を遮蔽する膜として使うこと
もできる。まず、受光用の薄膜トランジスタ28が光電変
換層４を有しているので、ライトペンの光の強度は多結
晶シリコンの場合に比べて１０分の１程度でよい。した
がって、表示用の薄膜トランジスタ27が多結晶シリコン
薄膜トランジスタであるので、ＯＤ1 が１程度の非晶質
シリコン膜３で、ガラス基板１側から入射するライトペ
ンからの光を抑えることができ、光リーク電流が表示性
能に問題ないレベルになり、ライトペン入力も効率的に
できるとともに、画像表示の性能の低下も防ぐことがで
きる。

【００５６】また、多結晶シリコン薄膜トランジスタ
は、高移動度であり、駆動回路も基板上に組み込める利
点がある。

【００５７】なお、非晶質シリコン膜を形成すること
は、受光素子を有さずバックライトを有する表示装置に
も適用できる。

【００５８】

【発明の効果】本発明によれば、薄膜トランジスタに遮
光する非晶質シリコン膜と同一工程で形成することによ
り、製造工程を複雑化せず、非晶質シリコン膜は、多結
晶シリコンや単結晶シリコンに比べて可視光に対する吸
収係数が大きく、たとえばバックライトあるいは受光素
子から照射される光を抑える遮光膜を薄くでき、低価格
で光入力の効率、表示の性能を向上できる。

【図面の簡単な説明】

【図１】本発明の表示装置の第１の実施の形態の一画素
を示す断面図である。

【図２】同上平面図である。

【図３】同上マトリクスアレイ基板側にバックライトを
位置させた場合を示す配置図である。

【図４】同上光画像入力表示装置の電気回路の模式図で
ある。

【図５】同上対向基板側にバックライトを位置させた場
合を示す配置図である。

【図６】同上第２の実施の形態の一画素を示す断面図で
ある。

【図７】同上第３の実施の形態の一画素を示す断面図で
ある。

【図８】同上第４の実施の形態の一画素を示す断面図で
ある。

【図９】同上第５の実施の形態の一画素を示す断面図で
ある。

【図１０】同上第６の実施の形態の一画素を示す断面図
である。

【符号の説明】

１透明基板としてのガラス基板３非晶質シリコン膜 12 走査線 25，94 画素電極 27 表示用の薄膜トランジスタ 28 光電変換素子としての受光用の薄膜トランジスタ 31，32 信号線

Claims

【特許請求の範囲】

【請求項１】透明基板上に形成された多結晶半導体層
を含む活性層を有する薄膜トランジスタおよび光電変換
層を有する光電変換素子、薄膜トランジスタにより制御
される画素電極を含む単位画素をマトリクス状に配設し
たアレイ基板と、このアレイ基板に対向して設けられた
対向基板とを具備した表示装置において、前記薄膜トランジスタの活性層と前記透明基板との間に
介挿された非晶質シリコン膜を備え、前記光電変換層は、この非晶質シリコン膜と同一工程で
形成された非晶質シリコン膜であることを特徴とする表
示装置。
【請求項２】非晶質シリコン膜は、膜厚が５００オン
グストロームないし１０００オングストロームであるこ
とを特徴とする請求項１記載の表示装置。
【請求項３】非晶質シリコン膜は、光学的濃度が可視
光領域で１程度であることを特徴とする請求項１または
２記載の表示装置。
【請求項４】アレイ基板の対向基板とは反対側の面に
配設されたバックライトを具備したことを特徴とする請
求項１ないし３いずれか記載の表示装置。
【請求項５】マトリクス状に配設された信号線および
走査線を有し、画素電極は、前記信号線および走査線とオーバラップし
ていることを特徴とする請求項１ないし４いずれか記載
の表示装置。