JP4955781B2 - データ通信システムの高速パワーアップ - Google Patents
データ通信システムの高速パワーアップ Download PDFInfo
- Publication number
- JP4955781B2 JP4955781B2 JP2009554110A JP2009554110A JP4955781B2 JP 4955781 B2 JP4955781 B2 JP 4955781B2 JP 2009554110 A JP2009554110 A JP 2009554110A JP 2009554110 A JP2009554110 A JP 2009554110A JP 4955781 B2 JP4955781 B2 JP 4955781B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data communication
- communication system
- clock
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006854 communication Effects 0.000 title claims description 87
- 238000004891 communication Methods 0.000 title claims description 87
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 3
- 239000004615 ingredient Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 41
- 230000005540 biological transmission Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 32
- 230000011664 signaling Effects 0.000 description 28
- 230000006641 stabilisation Effects 0.000 description 17
- 238000011105 stabilization Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 238000012549 training Methods 0.000 description 14
- 230000001360 synchronised effect Effects 0.000 description 11
- 230000007704 transition Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 102100025721 Cytosolic carboxypeptidase 2 Human genes 0.000 description 1
- 101000932634 Homo sapiens Cytosolic carboxypeptidase 2 Proteins 0.000 description 1
- 101001033011 Mus musculus Granzyme C Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
‐ 信頼性が高く、
‐ 受信機においては信号のことを知る必要がなく、
‐ クロックに融通性があり、
‐ 長い起動時間及び複雑な同期スキームの双方又はいずれか一方を必要としない
動作モードを有するようにするのが好ましい。
‐ スタンバイ状態中をも含んで常に同じ共通モードレベルにある。
‐ LPシグナリリングモードでは、0.4V電源で終端された遠端開放構造である。
‐ HSシグナリングモードでは、0.2V電源で終端された遠端終端構造(DC電源)である。
‐ ベースライン動作は、低電力セルフクロックシグナリング動作である。
‐ 場合に応じ、M‐PHYを用いる非終端シグナリングのみを、又更には、LPUのみを可能にする。
LPU=ULPS=RXのスタンバイ電流を極めて低くし(数μA)、他の全ての回路を停止状態としたLPシグナリング
‐ この状態からのウェイクアップがいつか行われる。
‐ 全てのモード遷移は、決して信号レベルに依存することなく制御コードにより対処される。
‐ ストライプを付したブロックは、それぞれがある種のパターン及びある長さを有する制御シーケンスである。
‐ 各モードはある種のラインコーディングを用いる。
‐ 差動シグナリングモードである。すなわち、スタンバイ状態中をも含んで常に同じ共通モードレベルにある。
‐ LPシグナリリングモードでは、0.4V電源で終端された遠端開放構造である。
‐ HSシグナリングモードでは、0.2V電源で終端された遠端終端構造(DC電源)である。
‐ ベースライン動作は、低電力セルフクロックシグナリング動作(疑似非同期デューテイサイクル変調)である。
‐ 場合に応じ、M‐PHYを用いる非終端シグナリングのみを、又更には、LPUのみを可能にする。
LPU=ULPS=RXのスタンバイ電流を極めて低くし(数μA)、他の全ての回路を停止状態としたLPシグナリング
‐ この状態からのウェイクアップがいつか行われる。
‐ 全てのモード遷移は、決して信号レベルに依存することなく制御コードにより対処される。
‐ ストライプを付したブロックは、それぞれがある種のパターン及びある長さを有する制御シーケンスである。
‐ 各モードはある種のラインコーディングを用いる。
‐ リンクトレーニング中のデータ伝送では、HS要求後、要求されたモードがトレーニング/同期される間にリンクがLPデータ通信を開始し、HST開始命令はLP通信の終了を意味する。
‐ 高速同期はLPトレーニングを行わない同期よりも著しく短い。HSUの場合、高速同期は殆ど不必要となる。
Claims (13)
- 第1のクロック発生回路を有する送信機と、第2のクロック発生回路を有する受信機とを具えるデータ通信システムにおいて、
‐ 前記第1及び第2のクロック発生回路のうちの少なくとも一方の特定のクロック発生回路は、通信中の順次のデータバースト間でパワーダウン状態となるようになっており、
‐ 前記データ通信システムは、前記特定のクロック発生回路のパワーダウン状態時にこのデータ通信システムを実用使用状態に起動するのを促進させる手段を有し、
‐ この手段は、起動時に前記特定のクロック発生回路の動作量を予め決定した値にプリセットするプリセット手段を有しており、
前記送信機は、前記第1のクロック発生回路におけるクロック信号の特性が安定化される前に、データバースト中でデータを前記受信機に伝達するのを開始するように構成されており、前記受信機は、前記特性が安定化されている際に、前記データバースト中で受けたデータを再生するように構成され、
前記特定のクロック発生回路は、クロックレートが異なる複数の位相ロックループを有している
データ通信システム。 - 請求項1に記載のデータ通信システムにおいて、前記動作量がアナログ量であるデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、前記動作量がデジタル量であるデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、前記特定のクロック発生回路が、周波数捕捉援助手段を具えているデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、前記プリセット手段は、前の1つのデータバースト中に記憶された前の動作量の値を、次のデータバーストの通信に用いるための予め決定した値として用いるように動作するデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、前記特性がクロック周波数であるデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、前記特性がクロック位相であるデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、
このデータ通信システムは、その実用使用でデータを伝達する動作モードと、この実用使用に対しこのデータ通信システムを設定する設定モードとを有し、
この設定モードでは、前記送信機及び受信機のうちの特定の一方が他方に特性に関するデータを伝達するようになっており、
前記データ通信システムは、前記特性が安定化される前にデータ通信が可能となるように前記送信機及び受信機のうちの前記他方を設定するようになっているデータ通信システム。 - 請求項1に記載のデータ通信システムにおいて、前記受信機は、
入力信号の極性に応じて充電又は放電される第1の積分キャパシタと、
この第1の積分キャパシタの端子間電圧をサンプル及び比較回路において基準電圧と比較する手段と、
前記第1の積分キャパシタと交互に機能する第2のキャパシタと
を具え、
前記第1の積分キャパシタと前記第2のキャパシタとが交互に基準信号又は入力信号に接続されるようになっているデータ通信システム。 - 請求項1に記載のデータ通信システムにおいて、前記受信機は、入力信号の高位相の長さとこの入力信号の低位相の長さとを比較する比較器を具え、前記高位相及び低位相は、タイマ/カウンタに結合されている自走式発振器を用いることにより決定されるようになっているデータ通信システム。
- 請求項1に記載のデータ通信システムにおいて、前記クロック信号のデータビットをクロック信号の高レベル区間と低レベル区間との比によって表わすデータ通信システム。
- 請求項11に記載のデータ通信システムにおいて、各データビットを、2つの可能な値のうちの一方の値をとるクロック期間中の高レベル区間及び低レベル区間の相互間の比によって表わすデータ通信システム。
- 請求項11又は12に記載のデータ通信システムにおいて、データビットを有する各クロック期間の順次の立ち上がりエッジ及び立ち下がりエッジ間の長さを、このクロック期間の3分の1又は3分の2とするデータ通信システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07104483.8 | 2007-03-20 | ||
EP07104483 | 2007-03-20 | ||
PCT/IB2008/051000 WO2008114205A2 (en) | 2007-03-20 | 2008-03-17 | Fast powering-up of data communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010522454A JP2010522454A (ja) | 2010-07-01 |
JP4955781B2 true JP4955781B2 (ja) | 2012-06-20 |
Family
ID=39712580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009554110A Active JP4955781B2 (ja) | 2007-03-20 | 2008-03-17 | データ通信システムの高速パワーアップ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8406361B2 (ja) |
EP (1) | EP2127186A2 (ja) |
JP (1) | JP4955781B2 (ja) |
CN (1) | CN101641901B (ja) |
WO (1) | WO2008114205A2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009063410A2 (en) * | 2007-11-13 | 2009-05-22 | Nxp B.V. | Duty-cycle modulated transmission |
JP4656260B2 (ja) * | 2008-06-20 | 2011-03-23 | 富士通株式会社 | 受信装置 |
US8553814B2 (en) * | 2009-07-31 | 2013-10-08 | Lsi Corporation | Rapid sampling phase recovery |
US8719475B2 (en) * | 2010-07-13 | 2014-05-06 | Broadcom Corporation | Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications |
US8867682B2 (en) * | 2010-08-30 | 2014-10-21 | Exar Corporation | Dejitter (desynchronize) technique to smooth gapped clock with jitter/wander attenuation using all digital logic |
US8488506B2 (en) * | 2011-06-28 | 2013-07-16 | Qualcomm Incorporated | Oscillator settling time allowance |
JP6126599B2 (ja) * | 2011-08-16 | 2017-05-10 | シリコン・ライン・ゲー・エム・ベー・ハー | 回路装置および信号を送信するための方法 |
JP6126601B2 (ja) * | 2011-08-16 | 2017-05-10 | シリコン・ライン・ゲー・エム・ベー・ハー | 回路装置および信号を送信するための方法 |
WO2013044249A1 (en) * | 2011-09-22 | 2013-03-28 | Aviat Networks, Inc. | Systems and methods for synchronization of clock signals |
JP2013070323A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | Cdr回路及びcdr方法 |
WO2013048395A1 (en) * | 2011-09-28 | 2013-04-04 | Intel Corporation | Low power data recovery using over-clocking |
TWI451700B (zh) * | 2011-12-05 | 2014-09-01 | Global Unichip Corp | 時脈資料回復電路 |
CN103999419B (zh) | 2011-12-15 | 2017-05-10 | 英特尔公司 | 用于生成脉冲调制信号的低功率发射机 |
BR112014015644A8 (pt) * | 2011-12-21 | 2017-07-04 | Intel Corp | circuito silenciador de baixa potência |
US20140029935A1 (en) * | 2012-07-27 | 2014-01-30 | James Donald Regan | Indicating a synchronization point between a transmitter and a receiver of an optical link |
WO2014042994A1 (en) | 2012-09-11 | 2014-03-20 | Rambus Inc. | Using dynamic bursts to support frequency-agile memory interfaces |
TWI468066B (zh) * | 2012-10-02 | 2015-01-01 | Mstar Semiconductor Inc | 行動業界處理器介面之實體層接收器 |
KR20140065909A (ko) * | 2012-11-22 | 2014-05-30 | 에스케이하이닉스 주식회사 | 송신회로, 수신회로 및 송/수신 시스템 |
US9191255B2 (en) * | 2013-03-14 | 2015-11-17 | Spreadtrum Communications Usa Inc. | Method and apparatus for compensating for frequency errors between base station and mobile station |
US9054855B2 (en) * | 2013-10-07 | 2015-06-09 | Intel Corporation | Synchronizing phases between local LO generation circuits |
JP6883377B2 (ja) * | 2015-03-31 | 2021-06-09 | シナプティクス・ジャパン合同会社 | 表示ドライバ、表示装置及び表示ドライバの動作方法 |
WO2017199603A1 (ja) * | 2016-05-17 | 2017-11-23 | ソニー株式会社 | 通信システムおよび送信装置 |
US9992049B1 (en) * | 2016-06-17 | 2018-06-05 | Xilinx, Inc. | Numerically controlled oscillator for fractional burst clock data recovery applications |
US10056890B2 (en) | 2016-06-24 | 2018-08-21 | Exar Corporation | Digital controlled oscillator based clock generator for multi-channel design |
US10742390B2 (en) * | 2016-07-13 | 2020-08-11 | Novatek Microelectronics Corp. | Method of improving clock recovery and related device |
CN106817197B (zh) * | 2016-12-23 | 2020-05-26 | 上海致远绿色能源股份有限公司 | 一种基于占空比调制的通信编解码方法 |
CN108073539A (zh) * | 2017-12-27 | 2018-05-25 | 上海集成电路研发中心有限公司 | 一种mipi接口的d-phy电路 |
US10649946B1 (en) | 2019-01-15 | 2020-05-12 | Nxp Usa, Inc. | Fast link turnaround using MIPI D-PHY |
US10691150B1 (en) * | 2019-04-26 | 2020-06-23 | Nxp B.V. | Fast response high-speed redriver channel power up in CIO mode |
US11175689B2 (en) | 2020-03-17 | 2021-11-16 | Nxp Usa, Inc. | System and method of early turnaround indication for a D-PHY communication interface |
US11005531B1 (en) * | 2020-04-13 | 2021-05-11 | Nxp B.V. | System and method for communicating over a single-wire transmission line |
US11212072B1 (en) | 2020-12-22 | 2021-12-28 | Xilinx, Inc. | Circuit for and method of processing a data stream |
KR20220167851A (ko) | 2021-06-14 | 2022-12-22 | 삼성디스플레이 주식회사 | 송수신 장치 및 그 구동 방법 |
KR20230143238A (ko) * | 2022-04-01 | 2023-10-12 | 삼성디스플레이 주식회사 | 송수신 장치, 이를 포함하는 디스플레이 시스템, 및 송수신 장치의 구동 방법 |
CN116743158B (zh) * | 2023-08-15 | 2023-11-07 | 慷智集成电路(上海)有限公司 | 提取输入信号频率相位的方法及数字信号传输*** |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486739A (en) | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
EP0565127B1 (en) * | 1992-04-10 | 2003-01-08 | Nec Corporation | Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots |
US5715278A (en) | 1993-05-11 | 1998-02-03 | Ericsson Inc. | Standby power saving in mobile phones |
JP3311517B2 (ja) * | 1994-10-20 | 2002-08-05 | 富士通株式会社 | 位相比較型ビット同期確立回路 |
US5726650A (en) * | 1995-06-07 | 1998-03-10 | Silicon Systems, Inc. | Adaptive manchester decoding with adjustable delay and power saving mode |
US5767791A (en) * | 1995-11-13 | 1998-06-16 | Vitalcom | Low-power circuit and method for providing rapid frequency lock in a wireless communications device |
DE69737748T2 (de) * | 1997-05-16 | 2008-01-31 | Fujitsu Ltd., Kawasaki | Laufzeitunterschiedverringerungsschaltung |
JP4089003B2 (ja) * | 1998-04-01 | 2008-05-21 | ソニー株式会社 | 受信機及び受信方法 |
TW391116B (en) | 1998-07-24 | 2000-05-21 | Koninkl Philips Electronics Nv | High-speed serial data communication system |
US20040017873A1 (en) * | 2002-07-25 | 2004-01-29 | Kian Chong | Analog delay locked loop characterization technique |
US6762649B2 (en) | 2002-11-27 | 2004-07-13 | Broadcom Corporation | System and method for automatic parameter adjustment within a phase locked loop system |
JP2004247848A (ja) * | 2003-02-12 | 2004-09-02 | Renesas Technology Corp | 通信装置 |
EP1625503A1 (en) * | 2003-05-09 | 2006-02-15 | Koninklijke Philips Electronics N.V. | Method for data signal transfer across different clock-domains |
US7486752B1 (en) * | 2003-12-17 | 2009-02-03 | Altera Corporation | Alignment of clock signal with data signal |
US7315595B2 (en) * | 2003-12-22 | 2008-01-01 | International Business Machines Corporation | Methods and arrangements for link power reduction |
US7978754B2 (en) | 2004-05-28 | 2011-07-12 | Rambus Inc. | Communication channel calibration with nonvolatile parameter store for recovery |
US7397876B2 (en) * | 2004-08-11 | 2008-07-08 | International Business Machines Corporation | Methods and arrangements for link power reduction |
JP4664033B2 (ja) * | 2004-10-15 | 2011-04-06 | ローム株式会社 | 波形形成装置 |
JP2006148214A (ja) * | 2004-11-16 | 2006-06-08 | Pioneer Electronic Corp | データ伝送端末装置及びデータ伝送方法 |
JP2006229671A (ja) * | 2005-02-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 受信装置、受信方法及び集積回路 |
US7242333B1 (en) * | 2005-12-30 | 2007-07-10 | Medtronic, Inc. | Alternate sampling integrator |
JP2007243912A (ja) * | 2006-02-07 | 2007-09-20 | Renesas Technology Corp | 半導体集積回路 |
US7916820B2 (en) * | 2006-12-11 | 2011-03-29 | International Business Machines Corporation | Systems and arrangements for clock and data recovery in communications |
US7692497B2 (en) * | 2007-02-12 | 2010-04-06 | Analogix Semiconductor, Inc. | PLLS covering wide operating frequency ranges |
-
2008
- 2008-03-17 EP EP08719735A patent/EP2127186A2/en not_active Withdrawn
- 2008-03-17 US US12/530,880 patent/US8406361B2/en active Active
- 2008-03-17 CN CN200880009244.9A patent/CN101641901B/zh active Active
- 2008-03-17 WO PCT/IB2008/051000 patent/WO2008114205A2/en active Application Filing
- 2008-03-17 JP JP2009554110A patent/JP4955781B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2008114205A3 (en) | 2009-02-05 |
EP2127186A2 (en) | 2009-12-02 |
CN101641901A (zh) | 2010-02-03 |
WO2008114205A2 (en) | 2008-09-25 |
CN101641901B (zh) | 2014-05-07 |
US8406361B2 (en) | 2013-03-26 |
JP2010522454A (ja) | 2010-07-01 |
US20100091921A1 (en) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955781B2 (ja) | データ通信システムの高速パワーアップ | |
US8422615B2 (en) | Fast powering-up of data communication system | |
US7532697B1 (en) | Methods and apparatus for clock and data recovery using a single source | |
EP1112648B1 (en) | A system and method for sending and receiving data signals over a clock signal line | |
KR0165884B1 (ko) | 에지 천이에 영향을 받지않는 지연 라인 시스템 및 방법 | |
US7215207B2 (en) | Phase and frequency detection circuits for data communication systems | |
US7003065B2 (en) | PLL cycle slip detection | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
US8149980B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
US6628112B2 (en) | System and method for detecting phase offset in a phase-locked loop | |
JP5553999B2 (ja) | デジタル位相ロックループを実施するためのシステム及び方法 | |
WO2009096199A1 (en) | Instant-acquisition clock and data recovery systems and methods for serial communications links | |
JPH04505239A (ja) | デジタル通信システムにおけるクロック回復方法及び装置 | |
JPH11122232A (ja) | 位相検出回路及び位相検出回路を用いたタイミング抽出回路 | |
US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
WO2002039683A2 (en) | Apparatus and method for sending and receiving data signals over a clock signal line by pulse with modulation | |
JP2002094494A (ja) | クロック回復回路 | |
US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
JP6024489B2 (ja) | クロック再生回路及びクロックデータ再生回路 | |
KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
US7411426B2 (en) | Phase detector for RZ | |
WO2003081766A1 (en) | Detection of frequency differences between signals | |
WO2006011830A2 (en) | Re-timer circuit for data recovery with fast recovery from a low power mode | |
JP2009010747A (ja) | クロックデータ再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4955781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |