KR19990018496A - 시정수조절회로 - Google Patents

Abstract

개시된 시정수조절회로는 초기 필터의 시정수를 변경하여 필터가 광대역을 갖도록 하고, 이후 필터에 의해 필터링된 디시전압의 레벨이 기준레벨과 이하로 떨어지면 필터의 시정수를 재변경하여 필터가 협대역을 갖도록 한 것이다.

본 발명의 장치는 입력신호(Vi)와 입력신호에 대한 비교신호(Vf)의 위상차를 비교하고, 위상차에 따른 가변되는 고주파성분이 혼합된 디시전압을 출력하는 위생검출기(20)와, 필터제어신호에 따라 시정수를 달리하여 위상검출기(20)의 고주파성분이 혼합된 디시전압중 디시전압만을 필터링하는 필터(30)와, 필터(30)의 디시전압에 비례하는 주파수를 발생하는 전압제어발진기(10)와, 필터(30)로부터 출력된 디시전압을 증폭하는 증폭부(40)와, 중폭부(40)에서 증폭된 디시전압의 레벨을 검출하여 기준 레벨과 비교하고, 그 비교 결과값에 따라 필터제어신호를 출력하는 레벨검출부(50)로 구성된다.

따라서, 본 발명은 동일한 특성을 갖는 PLL 회로에서 입력신호와 입력신호에 따른 비교신호의 위상을 비교하여 동기시키는데 걸리는 시간을 줄일 수 있을 뿐만아니라 입력주파수가 큰 주파수차로 변동하는 기기에 탁월한 효과를 제공하는데 있다.

Description

시정수조절회로

본 발명은 시정수조절회로에 관한 것으로, 보다 상세하게는 초기 필터의 시정수를 변경하여 필터가 광대역을 갖도록 하고, 이후 필터에 의해 필터링된 디시전압의 레벨이 기준레벨과 이하로 떨어지면 필터의 시정수를 변경하여 필터가 협대역을 갖도록 하는 시정수조절회로에 관한 것이다.

일반적으로 PLL(Phase Locked Loop) 회로는 입력신호와 파드백되는 신호의주파수와 위상을 동기시키고, 입력신호에 동기되는 출력신호를 구현할 수 있도록한 것이다.

도 1 은 종래 PLL 회로의 구성을 설명하기 위하 개략적인 블록도이다.

도시된 바와 같이, 입력신호(Vi)와 입력신호에 대한 비교신호(Vf)의 위상차를 비교하고, 위상차에 따른 가변되는 고주파성분이 혼합된 디시전압을 출력하는 위상검출기(1)와, 필터제어신호에 따라 시정수를 달리하여 위상검출기(1)의 고주파성분이 혼합된 디시전압중 디시전압만을 필터링하는 필터(2)와, 필터(2)의 디시전압에 비례하는 주파수를 발생하여 비교신호(Vf)로서 위상검출기(1)로 피드백하는 전압제어발진기(3)와, 필터(2)로부터 출력된 디시전압을 증폭하는 증폭부(4)로 구성된다.

이와 같이 구성된 PLL 회로의 작동은 입력단에 신호(Vi)가 입력되면 위상검출기(1)는 입력신호(Vi)와 전압제어발진기(3)로부터 피드백되는 비교신호(Vf)의 위상 및 주파수를 비교하고, 이 비교된 결과값에 따라 고주파성분이 혼합된 디시전압(DC VOLTAGE)을 출력하고, 디시전압만을 필터(2)를 통해 순수한 디시전압만을 필터링 한다.

그러면 필터(3)에 의해 필터링된 디시전압 즉, 에러전압은 전압제어발진가(3)로 출력되고, 전압제어발진기(3)는 에러전압에 비례하는 주파수를 갖는 비교신호(Vf)로서 위상검출기(1)로 출력한다.

그러므로 비교신호(Vf)와 입력신호(Vi)의 주파수 및 위상이 비교되는 전술한 과정을 반복 수행함으로써 입력신호(Vi)와 비교신호(Vf)의 주파수와 위상을 동기시키고, 종국에 가서는 입력신호(Vi)에 동기되는 출력신호(Vo)를 구현할 수 있다.

그러나, 전술한 종래기술의 PLL 회로에 구비된 필터의 주파수 대역이 항상 같은 특성을 갖게 됨으로 항상 일정한 시정수로 디시전압이 출력되도록 함으로써 입력신호와 전압제어발진기로부터 출력되는 비교신호의 주파수 및 위상을 동기시키는데 시간이 많이 걸린다는 문제점이 있었다.

따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 초기 필터의 시정수를 변경하여 필터가 광대역을 갖도록 하고, 이후 필터에 의해 필터링된 디시전압의 레벨이 기준레벨과 이하로 떨어지면 필태의 시정수를 변경하여 필터가 협대역을 갖도록 하는 시정수조절회로를 제공함에 있다.

도 1은 종래 PLL 회로의 구성을 설명하기 위하 개략적인 블록도,

도 2는 본 발명에 따른 시정수를 선택적으로 조절하기 하는 PLL 회로의 구성을 설명하기 위한 개략적인 블록도,

도 3은 도 2에 적용된 필터의 상세회로도,

도 4는 도 2에 적용된 레벨검출부의 팔터제어신호에 따른 필터의 주파수특성을 나타낸 그래프이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 위상검출기 20 : 필터

30 : 전압제어발진기 40 : 증폭부

50 : 레벨검출부

이와같은 목적을 달성하기 위한 본 발명에 따른 PLL 회로에 있어서, 본 발명의 장치는 입력신호(Vi)와 입력신호에 대한 비교신호(Vf)의 위상차를 비교하고, 위상차에 따른 가변되는 고주파성분이 혼합된 디시전압을 출력하는 위상검출기와, 필터제어신호에 따라 시정수를 달리하여 위상검출기의 고주파성분이 혼합된 디시전압중 디시전압만을 필터링하는 필터와, 필터의 디시전압에 비례하는 주파수를 발생하고, 비교신호로서 위상검출기로 피드백하는 전압제어발진기와, 필터로부터 출력된 디시전압을 증폭하는 증폭부와, 증폭부에서 증폭된 디시전압의 레벨을 검출하여 기준 레벨과 비교하고, 그 비교 결과값세 따라 필터제어신호를 출력하는 레벨검출부를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

도 2 는 본 발명에 따른 시정수를 선택적으로 조절하기 하는 PLL 회로의 구성을 설명하기 위한 개략적인 블록도이다.

도시된 바와 같이, 위상검출기(10)는 입력신호(Vi)와 입력신호에 대한 비교신호(Vf)의 위상차이를 비교하고, 위상차이에 따른 가변되는 고주파성분이 포함된 디시전압을 출력한다.

이때 고주파성분은 입력신호(Vi)와 비교신호(Vf)를 비교하는 과정에서 발생된다.

필터(20)는 위상검출기(10)로부터 출력되는 고주파성분이 포함된 디시전압에서 고주파성분을 제거하고 디시전압만을 출력한다.

도 3 은 도 2 에 적용된 필터의 상세회로도이다.

도시된 바와 같이, 필터(20)는 시정수를 결정하는 적분기(21)와, 필터제어신호에 응답하여 적분기(21)의 시정수가 선택적으로 달라지도록 하는 스위칭부(23)로 구성된다.

또한, 스위칭부(23)는 P채널 전계효과트랜지스터(PFET)로 이루어진다.

이때, 필터(20)의 주파수 특성은 필터제어신호가 로우인 경우 광대역을 갖고, 필터제어신호가 하이인 경우 협대역을 갖게 되며, 광대역을 갖는 경우 전압제어발진기(30)로 큰 에러전압을 출력하고, 협대역을 갖는 경우 전압제어발진기(30)로 적은 에러전압을 출력한다.

전압제어발진기(30)는 필터(2C')에 의해 필터링된 디시전압에 비례하는 주파수신호를 발생시키고, 발생된 주파수신호가 비교신호(Vf)로서 위상검출기(10)로 피드백된다.

증폭부(40)는 필터(20)에 의해 필터링된 디시전압을 소정의 레벨로 증폭한다.

레벨검출부(50)는 증폭부(40)에 의해 증폭된 디시전압 레벨을 레벨 검출부(50)로 기준전압 례벨을 비교하여 필터제어신호를 출력한다.

이때 필터제어신호는 입력신호(Vi)와 전압제어발진기(30)로부터 출력되는 비교신호(Vf)의 위상이 일치하지 않는 경우 로우신호이고, 위상이 일치하는 경우 하이신호가 출력되도록 구성된다.

이와같이 구성된 본 발명에 따른 시정수조절회로의 동작을 첨부한 도면을 참조하여 좀 더 구체적으로 설명한다.

먼저, 초기 입력신호(Vi)가 위상검출기(10)로 입력되면 위상검출기(10)로 입력되는 비교신호(Vf)가 없게 됨으로 위상검출기(10)는 어떠한 위상차도 검출할 수 없게 된다.

그러면, 위상검출기(10)의 출력단으로는 사인파형태의 신호가 출력되고, 레벨검출부(50)에서는 기준전압의 레벨과 비교할 수 없는 디시전압의 레벨이 없기 때문에 필터제어신호로 로우신호를 출력하게 된다.

필터(20)의 스위칭부(23)는 레벨검출부(50)의 필터제어신호인 로우신호에 따라 턴온되고, 필터(20)의 적분기(21)는 저항(R1)과 콘덴서(C)로 이루어지는 광대역을 갖는 필터(20)로 주파수 특성이 달라지게 되고, 이에 따라 전압제어발진기(30)로 큰 에러전압이 출력된다.

큰 에러전압을 입력받은 전압, 제어발진기(30)는 에러전압에 비례하는 주파수신호를 출력하여 위상검출기(10)의 비교신호(Vf)로서 입력되며, 이 비교신호(Vf)는 입력신호(Vi)와 비교되고, 이때 위상차가 발생하게 되며, 위상차에 따른 고주파성분이 포함된 디시전압이 출력된다.

그러면, 고주파성분이 포함된 디시전압은 필터(20)에 의해 고주파성분이 제거된 순수한 디시전압만이 출력되고, 이 디시전압은 증폭부(40)에 소정의 레벨만큼 증폭되어 레벨검출부(50)로 입력되어 기준전압의 레벨과 비교된다.

이때, 디시전압의 레벨이 기준전압의 레벨 이상이면 필터제어신호로서 로우신호를 필터(20)의 스위칭부(23)로 출력하여 전술한 과정이 반복 수행되며, 만약 디시전압의 레벨이 기준전압의 레벨이하로 떨어지면 필터제어신호로서 하이신호가 출력된다.

필터제어신호로 하이신호를 인가받은 필터(20)의 스위칭부(23)는 턴오프되고, 필터(20)의 적분기(21)는 저항(R1)(R2)과 콘덴서(C)로 이루어지는 협대역을 갖는 필터(20)로 주파수 특성이 달라지게 되며, 이에 따라 전압제어발진기(30)로 적은 에러전압을 출력하고, 전압제어발진기(30)는 에러전압에 비례하는 주파수신호를 발생시켜 위상검출기(10)의 비교신호(Vf)로서 입력하여 입력신호(Vi)와 동기되도록 한다.

도 4 는 도 2 에 적용된 레벨검출부의 필터제어신호에 따른 필터의 주파수특성을 나타낸 그래프이다.

도시된 바와 같이, 전술한 도 4a 는 필태제어신호가 로우신호인 경우 스위칭부(21)가 턴온되어 광대역을 갖는 필터(20)로 변환되는데, 그때의 주파수 특성을 나타낸 것이다.

또한, 도 4b 는 필터제어신호가 하이신호인 경우 스위칭부(21)가 턴오프되어 협대역을 갖는 필터(20)로 변환되는데, 그때의 주파수 특성을 나타낸 것이다.

따라서, 전술한 바와 같이 본 발명은 입력신호와 비교신호가 서로 동기된 상태인지 동기가 안된 상태인지의 여부를 판단하여 동기되지 않은 상대가 동기된 상태보다 많은 양의 에러 전압이 전압제어발진기로 출력되도록 필터에 구비된 적분기의 구성이 달라지도록 제어함으로씨 동일한 특성을 갖는 PLL 회로에서 입력신호와 비교신호가 빠른 시간내에 동기되도록 할뿐만 아니라 입력주파수가 큰 주파수차로 변동하는 시스템에 적절하다는 효과를 제공한다.

Claims (7)

1. 입력신호와 입력신호에 대한 비교신호의 위상차를 비교하고, 위상차에 따른 가변되는 고주파성분이 혼합된 디시전압을 출력하는 위상검출수단, 필터제어신호에 따라 시정수를 달리하여 위상검출수단의 고주파성분이 혼합된 디시전압중 디시전압만을 필터링하는 필터, 필터의 디시전압에 비례하는 주파수신호를 발생하고, 그 주파수신호를 비교신호로서 위상검출수단으로 피드백하는 전압제어발진수단, 필터로부터 출력된 디시전압을 증폭하는 증폭수단 및 증폭수단에서 증폭된 디시전압의 레벨을 검출하여 기준 레벨과 비교하고, 그 비교 결과값에 따라 필터제어신호를 출력하는 레벨검출수단으로 구성된 것을 특징으로 하는 시정수조절회로.
2. 제 1항에 있어서, 상기 레벨검출수단의 필터제어신호는, 입력신호와 전압제어발진수단로부터 출력되는 비교신호의 위상이 일치하지 않는 경우 로우신호이고, 위상이 일치하는 경우 하이신호 임을 특징으로 하는 시정수조절회로.
3. 제 1항에 있어서, 상기 필터수단은, 필터제어신호에 따라 주파수 특성이 달라지는 것을 특징으로 하는 시정수조절회로.
4. 제 3항에 있어서, 상기 필터수단의 주파수 특성은, 필터제어신호가 로우인 경우 광대역을 갖고, 필터제어신호가 하이인 경우 협대역을 갖는 것을 특징으로 하는 시정수조절회로.
5. 제 4항에 있어서, 상기 필터수단은, 광대역을 갖는 경우 전압제어발진수단으로 큰 에러전압을 출력하고, 협대역을 갖는 경우 전압제어발진수단으로 적은 에러전압을 출력하는 것을 특징으로 하는 시정수조절회로.
6. 제 1항에 있어서, 상기 필터수단은, 전압제어발진수단의 시정수를 결정하는 적분기 및 필터제어신호에 응답하여 상기 적분기의 시정수가 선택적으로 달라지도록 하는 스위칭수단으로 구성됨을 특징으로 하는 시정수조절회로.
7. 제 6항에 있어서, 상기 스위칭수단은, P 채널 전계효과트랜지스터로 구성됨을 특징으로 하는 시정수조절회로.