JP3147038B2 - ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 - Google Patents

ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器

Info

Publication number
JP3147038B2
JP3147038B2 JP12127797A JP12127797A JP3147038B2 JP 3147038 B2 JP3147038 B2 JP 3147038B2 JP 12127797 A JP12127797 A JP 12127797A JP 12127797 A JP12127797 A JP 12127797A JP 3147038 B2 JP3147038 B2 JP 3147038B2
Authority
JP
Japan
Prior art keywords
signal
input
circuit
bit rate
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12127797A
Other languages
English (en)
Other versions
JPH10313277A (ja
Inventor
光司 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12127797A priority Critical patent/JP3147038B2/ja
Priority to US09/075,336 priority patent/US6337886B1/en
Publication of JPH10313277A publication Critical patent/JPH10313277A/ja
Application granted granted Critical
Publication of JP3147038B2 publication Critical patent/JP3147038B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば光基幹伝送
システムに有用な中継器に係わり、特に、伝送速度すな
わちビットレートを選択して光信号の中継伝送を行うよ
うにしたビットレート選択型タイミング抽出器、ビット
レート選択型識別再生器およびビットレート選択型光再
生中継器に関する。
【０００２】
【従来の技術】従来、光信号の中継伝送のための中継器
としては、ビットレート無依存型の光再生中継器が使用
されていた。
【０００３】図１４は、従来のこのような光再生中継器
の第１の例を示したものである。特開平６−１２０９３
６号公報に開示されたこの光再生中継器は、図示しない
伝送路光ファイバから高速データ信号で強度変調された
高速光信号１０１を受信するための第１の光受信器１０
２を備えている。第１の光受信器１０２から出力される
高速データ１０３は、識別再生手段１０４に入力され
る。一方、第２の光受信器１０５の方には、ｎ分周クロ
ック光信号１０６が入力されるようになっている。この
ｎ分周クロック光信号１０６は、前記した高速データ信
号に同期した主クロック信号をｎ分周クロック信号で強
度変調した光信号であり、前記した伝送路光ファイバか
ら受信したものである。第２の光受信器１０５からはｎ
分周クロック信号１０７が出力され、ＰＬＬ（Ｐｈａｓ
ｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）手段１０８に入力される
ことになる。
【０００４】ＰＬＬ手段１０８は、内部に電圧制御発振
器（ＶＣＯ）を有しており、この電圧制御発振器の生成
するクロック信号の信号位相を、第２の光受信器１０５
から出力されるｎ分周クロック信号１０７に同期させた
抽出クロック信号１０９を識別再生手段１０４に供給す
るようになっている。
【０００５】識別再生手段１０４は、抽出クロック信号
１０９を使用して第１の光受信器１０２から出力される
高速データ１０３を識別再生し、再生データ１１１を第
１の光送信器１１２に出力する。第１の光送信器１１２
は、この再生データ１１１を光信号に変換し、高速光信
号１１３として図示しない伝送路光ファイバに送出す
る。また、第２の光受信器１０５で受信されたｎ分周ク
ロック光信号１０６は、低速側の第２の光受信器１１５
で光信号１１７に変換され、同じく伝送路光ファイバに
送出されることになる。
【０００６】図１４に示したこの従来技術では、光伝送
路に高速光信号と、この高速光信号に同期する主クロッ
ク信号をｎ分周したｎ分周クロック信号とを送出してい
る。そして、中継局でそのｎ分周した分周クロック信号
を基準として、内部のＶＣＯ等の回路で発生するクロッ
ク信号（主クロック信号き同じシステムの信号）の位相
をＰＬＬ制御して、主クロック信号と同じシステムでｎ
分周クロック信号に同期した抽出クロック信号を得てい
る。そして、その抽出クロック信号を基準として高速デ
ータの識別再生を行っている。これによって、伝送路光
ファイバを伝送する光信号のビットレートに依存しない
光信号の再生中継が行われるようになっている。
【０００７】図１５は、従来の光再生中継器の第２の例
を示したものである。この光再生中継器では、光信号入
力端子１２１に、データ信号で強度変調された光信号１
２２を入力するようになっている。光ファイバ１２３を
伝送された光信号１２２は、フォト・ダイオード１２４
に入射し、光電流１２５に変換される。そして、プリア
ンプ１２６で増幅されて電気データ信号１２７に変換さ
れる。電気データ信号１２７は、可変利得アンプ１２８
に入力される。可変利得アンプ１２８は、入力された電
気データ信号１２７が予め設定された一定の振幅になる
ようにこれを増幅する。増幅後の電気データ信号１２９
はリミッタアンプ１３１に入力される。リミッタアンプ
１３１は、電気データ信号１２９をリミッタ増幅するこ
とによって、波形を矩形波に整形する。
【０００８】整形後の電気データ信号１３２は電気・光
変換回路（Ｅ／Ｏ ＣＯＮＶ）１３３に入力される。電
気・光変換回路１３３は、波形整形された電気データ信
号１３２を光信号１３４に変換し、光ファイバ１３５を
介して出力端子１３６へ出力する。
【０００９】この図１５に示す従来の光再生中継器で
は、受信した光信号からタイミングの再生を行うことな
く、データ手段の波形を整形し、再びこれを光信号とし
て出力するようにしている。したがって、この光再生中
継器を構成する回路の帯域内であれば、伝送路光ファイ
バを伝送する光信号のビットレートに依存しない光信号
の再生中継が可能になることになった。
【００１０】
【発明が解決しようとする課題】従来のこのようなビッ
トレート無依存型の光再生中継器のうち図１４に示した
光再生中継器は高価であり、信頼性も低いという問題が
あった。これは、この光再生中継器ではデータ信号と別
にクロック信号を伝送するために、光送受信回路が２倍
必要であったからである。また、データ信号とクロック
信号を同一の光ファイバ伝送路を介して伝送するように
した場合には、波長分割多重（ＷＤＭ）を行う必要があ
った。このため、この光再生中継器をＷＤＭ伝送系へと
拡張する場合には、光波長帯域を有効に使用することが
できないという問題もあった。
【００１１】また、図１５に示した従来の光再生中継器
では、受信した光信号からタイミングクロック信号を再
生することなく波形整形を行いそのまま光信号に変換し
て出力するようにしている。このため、本来の光信号の
他に雑音も同時に再生中継を行うことになり、信号波
形、特にディジタル信号のデューティ比等が劣化するこ
とになり、伝送特性に悪影響を及ぼすという問題があっ
た。
【００１２】そこで本発明の目的は、複数のビットレー
トを選択できるようにし、安価で、波長成分を有効に活
用し、伝送特性に優れたビットレート選択型タイミング
抽出器、ビットレート選択型識別再生器およびビットレ
ート選択型光再生中継器を提供することにある。
【００１３】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）デジタル信号およびこのデジタル信号のビッ
トレート以上の周波数を有するクロックとが入力され、
前記デジタル信号を構成する２種類のレベルのビットの
うち一方のレベルが継続する時間を前記クロックの周期
数を単位として測定し、ビット長信号として出力するカ
ウンタと、前記ビット長信号が入力され、前記一方のレ
ベルが継続する時間の最小値を算出する１ビット長検出
回路とを具備し、入力デジタル信号のビットレートを算
出し、倍率選択信号を出力するビットレート自動識別器
と、（ロ）前記入力デジタル信号に含まれるクロック成
分を、前記倍率選択信号に基づき設定される倍率で逓倍
し、逓倍クロック信号を出力する位相同期ループ回路と
をビットレート選択型タイミング抽出器に具備させる。
【００１４】
【００１５】
【００１６】
【００１７】請求項２記載の発明では、（イ）入力され
るデジタル信号を構成する２種類のレベルのビットのう
ち一方のレベルを有するビットの数を所定の時間計数
し、計数結果信号を出力するカウンタと、（ロ）この計
数結果信号から、前記デジタル信号のビットレートを算
出するビットレート検出器とを具備し、入力デジタル信
号のビットレートを算出し、倍率選択信号を出力するビ
ットレート自動識別器と、（ハ）前記入力デジタル信号
が入力され、前記入力デジタル信号の変化点でパルス信
号を出力する微分回路と、（ニ）このパルス信号を全波
整流し、整流パルス信号を出力する整流回路と、（ホ）
整流パルス信号に含まれる前記入力デジタル信号のクロ
ック成分の高調波を透過する帯域通過フィルタと、
（へ）前記高調波が入力され、前記倍率選択信号に基づ
き設定される分周比で分周し、分周クロック信号を出力
する分周回路とをビットレート選択型タイミング抽出器
に具備させる。
【００１８】請求項３記載の発明では、（イ）デジタル
信号およびこのデジタル信号のビットレート以上の周波
数を有するクロックとが入力され、前記デジタル信号を
構成する２種類のレベルのビットのうち一方のレベルが
継続する時間を前記クロックの周期数を単位として測定
し、ビット長信号として出力するカウンタと、前記ビッ
ト長信号が入力され、前記一方のレベルが継続する時間
の最小値を算出する１ビット長検出回路とを具備し、入
力デジタル信号のビットレートを算出し、倍率選択信号
を出力するビットレート自動識別器と、（ロ）前記入力
デジタル信号が入力され、前記入力デジタル信号の変化
点でパルス信号を出力する微分回路と、（ハ）このパル
ス信号を全波整流し、整流パルス信号を出力する整流回
路と、（ニ）整流パルス信号に含まれる前記入力デジタ
ル信号のクロック成分の高調波を透過する帯域通過フィ
ルタと、（ホ）前記高調波が入力され、前記倍率選択信
号に基づき設定される分周比で分周し、分周クロック信
号を出力する分周回路とをビットレート選択型タイミン
グ抽出器に具備させる。
【００１９】請求項４記載の発明では、（イ）入力デジ
タル信号が入力され、前記入力デジタル信号の変化点で
パルス信号を出力する微分回路と、このパルス信号を全
波整流し、整流パルス信号を出力する整流回路と、この
整流パルス信号が入力され、予め定められた周波数を有
する正弦波信号を選択出力する帯域通過フィルタと、こ
の正弦波信号が入力され、入力信号電力に対し単調に変
化するパラメータを有する電力信号を出力する電力検出
回路とを備え、前記予め定められた周波数が互いに異な
る値に設定された複数のタイミング抽出回路と、（ロ）
これら複数のタイミング抽出回路から前記正弦波信号の
それぞれが入力され、外部から入力される選択信号に基
づき、入力信号の１つを選択し選択正弦波信号を出力す
る選択回路と、（ハ）前記複数のタイミング抽出回路か
ら前記電力信号のそれぞれが入力され、最大の電力を有
する前記正弦波信号を選択するための前記選択信号を作
成し、前記選択回路に与える選択制御回路とをビットレ
ート選択型タイミング抽出器に具備させる。
【００２０】請求項５記載の発明では、（イ）入力され
るデジタル信号を構成する２種類のレベルのビットのう
ち一方のレベルを有するビットの数を所定の時間計数
し、計数結果信号を出力するカウンタと、この計数結果
信号から、前記デジタル信号のビットレートを算出する
ビットレート検出器とを備え、入力デジタル信号のビッ
トレートを算出し、倍率選択信号を出力するビットレー
ト自動識別器と、前記入力デジタル信号に含まれるクロ
ック成分を、前記倍率選択信号に基づき設定される倍率
で逓倍し、逓倍クロック信号を出力する位相同期ループ
回路とを具備し、入力デジタル信号からタイミング成分
を抽出するビットレート選択型タイミング抽出器と、
（ロ）前記入力デジタル信号を前記逓倍クロック信号に
より識別再生する識別回路とをビットレート選択型識別
再生器に具備させる。
【００２１】請求項６記載の発明では、（イ）デジタル
信号およびこのデジタル信号のビットレート以上の周波
数を有するクロックとが入力され、前記デジタル信号を
構成する２種類のレベルのビットのうち一方のレベルが
継続する時間を前記クロックの周期数を単位として測定
し、ビット長信号として出力するカウンタと、前記ビッ
ト長信号が入力され、前記一方のレベルが継続する時間
の最小値を算出する１ビット長検出回路とを具備し、入
力デジタル信号のビットレートを算出し、倍率選択信号
を出力するビットレート自動識別器と、前記入力デジタ
ル信号に含まれるクロック成分を、前記倍率選択信号に
基づき設定される倍率で逓倍し、逓倍クロック信号を出
力する位相同期ループ回路とを備え、入力デジタル信号
からタイミング成分を抽出するビットレート選択型タイ
ミング抽出器と、（ロ）前記入力デジタル信号を前記逓
倍クロック信号により識別再生する識別回路とをビット
レート選択型識別再生器に具備させる。
【００２２】請求項７記載の発明では、（イ）入力され
るデジタル信号を構成する２種類のレベルのビットのう
ち一方のレベルを有するビットの数を所定の時間計数
し、計数結果信号を出力するカウンタと、（ロ）この計
数結果信号から、前記デジタル信号のビットレートを算
出するビットレート検出器とを具備し、入力デジタル信
号のビットレートを算出し、倍率選択信号を出力するビ
ットレート自動識別器と、（ハ）前記入力デジタル信号
が入力され、前記入力デジタル信号の変化点でパルス信
号を出力する微分回路と、（ニ）このパルス信号を全波
整流し、整流パルス信号を出力する整流回路と、（ホ）
整流パルス信号に含まれる前記入力デジタル信号のクロ
ック成分の高調波を透過する帯域通過フィルタと、
（へ）前記高調波が入力され、前記倍率選択信号に基づ
き設定される分周比で分周し、分周クロック信号を出力
する分周回路とを備え、入力デジタル信号からタイミン
グ成分を抽出するビットレート選択型タイミング抽出器
と、（ト）前記入力デジタル信号を前記分周クロック信
号により識別再生する識別回路とをビットレート選択型
識別再生器に具備させる。
【００２３】請求項８記載の発明では、（イ）デジタル
信号およびこのデジタル信号のビットレート以上の周波
数を有するクロックとが入力され、前記デジタル信号を
構成する２種類のレベルのビットのうち一方のレベルが
継続する時間を前記クロックの周期数を単位として測定
し、ビット長信号として出力するカウンタと、前記ビッ
ト長信号が入力され、前記一方のレベルが継続する時間
の最小値を算出する１ビット長検出回路とを具備し、入
力デジタル信号のビットレートを算出し、倍率選択信号
を出力するビットレート自動識別器と、（ロ）前記入力
デジタル信号が入力され、前記入力デジタル信号の変化
点でパルス信号を出力する微分回路と、（ハ）このパル
ス信号を全波整流し、整流パルス信号を出力する整流回
路と、（ニ）整流パルス信号に含まれる前記入力デジタ
ル信号のクロック成分の高調波を透過する帯域通過フィ
ルタと、（ホ）前記高調波が入力され、前記倍率選択信
号に基づき設定される分周比で分周し、分周クロック信
号を出力する分周回路とを備え、入力デジタル信号から
タイミング成分を抽出するビットレート選択型タイミン
グ抽出器と、（へ）前記入力デジタル信号を前記分周ク
ロック信号により識別再生する識別回路とをビットレー
ト選択型識別再生器に具備させる。
【００２４】請求項９記載の発明では、（イ）入力デジ
タル信号が入力され、前記入力デジタル信号の変化点で
パルス信号を出力する微分回路と、このパルス信号を全
波整流し、整流パルス信号を出力する整流回路と、この
整流パルス信号が入力され、予め定められた周波数を有
する正弦波信号を選択出力する帯域通過フィルタと、こ
の正弦波信号が入力され、入力信号電力に対し単調に変
化するパラメータを有する電力信号を出力する電力検出
回路とを備え、前記予め定められた周波数が互いに異な
る値に設定された複数のタイミング抽出回路と、これら
複数のタイミング抽出回路から前記正弦波信号のそれぞ
れが入力され、外部から入力される選択信号に基づき、
入力信号の１つを選択し選択正弦波信号を出力する選択
回路と、前記複数のタイミング抽出回路から前記電力信
号のそれぞれが入力され、最大の電力を有する前記正弦
波信号を選択するための前記選択信号を作成し、前記選
択回路に与える選択制御回路とを備え、入力デジタル信
号からタイミング成分を抽出するビットレート選択型タ
イミング抽出器と、（ロ）前記入力デジタル信号を前記
分周クロック信号により識別再生する識別回路とをビッ
トレート選択型識別再生器に具備させる。
【００２５】請求項１０記載の発明では、（イ）入力デ
ジタル信号に含まれるクロック成分を、外部から入力さ
れる倍率選択信号に基づき設定される倍率で逓倍し、逓
倍クロック信号を出力する位相同期ループ回路と、
（ロ）前記入力デジタル信号を前記逓倍クロック信号に
より識別再生し識別再生信号を出力する識別回路と、
（ハ）該識別再生信号に対し、前記入力デジタル信号に
予め挿入されていた特定パターンの有無を調べ、その結
果を検出信号として出力する特定パターン検出回路と、
（ニ）該検出信号が入力され、該検出信号が前記特定パ
ターンが有ることを示すまで、前記倍率を順次変化させ
るべく前記倍率選択信号を作成し、出力する制御回路と
をビットレート選択型識別再生器に具備させる。
【００２６】請求項１１記載の発明では、（イ）入力デ
ジタル信号が入力され、前記入力デジタル信号の変化点
でパルス信号を出力する微分回路と、（ロ）該パルス信
号を全波整流し、整流パルス信号を出力する整流回路
と、（ハ）整流パルス信号に含まれる前記入力デジタル
信号のクロック成分の高調波を透過する帯域通過フィル
タと、（ニ）前記高調波が入力され、前記倍率選択信号
に基づき設定される分周比で分周し、分周クロック信号
を出力する分周回路と、（ホ）前記入力デジタル信号を
前記分周クロック信号により識別再生し識別再生信号を
出力する識別回路と、（へ）該識別再生信号に対し、前
記入力デジタル信号に予め挿入されていた特定パターン
の有無を調べ、その結果を検出信号として出力する特定
パターン検出回路と、（ト）該検出信号が入力され、該
検出信号が前記特定パターンが有ることを示すまで、前
記分周比を順次変化させるべく前記倍率選択信号を作成
し、出力する制御回路とをビットレート選択型識別再生
器に具備させる。
【００２７】請求項１２記載の発明では、（イ）入力さ
れる光信号を電気信号に変換する光電気変換回路と、
（ロ）該電気信号が、前記入力デジタル信号として入力
されるビットレート選択型識別再生器とを請求項５〜請
求項１１記載のビットレート選択型識別再生器に具備さ
せる。
【００２８】請求項１３記載の発明では、（イ）前記ビ
ットレート選択型光受信器と、（ロ）該ビットレート選
択型光受信器から出力される前記識別再生信号を光信号
に変換する電気光変換回路とを請求項１２記載のビット
レート選択型識別再生器に具備させる。
【００２９】
【００３０】
【００３１】
【発明の実施の形態】
【００３２】
【実施例】 以下実施例につき本発明を詳細に説明する。
【００３３】第１の実施例
【００３４】図１は本発明の第１の実施例におけるビッ
トレート選択型光再生中継器の構成を表わしたものであ
る。この光再生中継器の光信号入力端子２０１には、デ
ータ信号で強度変調された光信号２０２が入力されるよ
うになっている。光ファイバ２０３を伝送された光信号
２０２は、フォト・ダイオード２０４に入射し、光電 流
２０５に変換される。そして、プリアンプ２０６で増幅
されて電気データ信号２０７に変換される。電気データ
信号２０７は、可変利得アンプ２０８に入力される。可
変利得アンプ２０８は、入力された電気データ信号２０
７が予め設定された一定の振幅になるようにこれを増幅
する。増幅後の電気データ信号２０９は識別回路２１１
と位相比較器２１２およびパルスカウンタ（Ｃｏｕｎｔ
ｅｒ）２１３のそれぞれに入力される。
【００３５】このうち、識別回路２１１は電気データ信
号２０９を入力端子Ｄに入力し、パルス生成回路（Ｐ
Ｇ）２１４から出力されるクロック信号２１５をクロッ
ク端子Ｃに入力して、その出力端子Ｑから電気データ信
号２１７を識別再生する。データ信号２１７は電気・光
変換回路（Ｅ／Ｏ ＣＯＮＶ）２１８に入力される。電
気・光変換回路２１８は、識別再生された電気データ信
号２１７を光信号２１９に変換し、光ファイバ２２１を
介してこれを出力端子２２２に出力するようになってい
る。
【００３６】ところで、パルス生成回路２１４は電圧制
御発振器（ＶＣＯ）２２４からその出力クロック２２５
の供給を受けて、そのＭ分の１（ただしＭは自然数）の
周波数のクロック信号２１５を生成する回路である。電
圧制御発振器２２４は 本実施例の光再生中継器が受信
しうる最大のビットレートと同じ周波数付近で発振し、
これを基にしてパルス生成回路２１４は前記したクロッ
ク信号２１５を生成することになる。この電圧制御発振
器２２４は、位相比較器２１２、低域通過フィルタ２２
６、基準電圧２２７を一端に供給される演算増幅器２２
８およびパルス生成回路２１４と共にＰＬＬ回路を構成
している。パルス生成回路２１４には、パルスカウンタ
２１３の１秒間の計数値２３１を入力してビットレート
を検出するビットレート検出器（ＤＥＴ）２３２の識別
結果２３３が入力され、ビットレートに応じた周波数の
クロック信号２１５が生成されることになる。
【００３７】図２は、本実施例のパルス生成回路の第１
の具体例を示したものである。電圧制御発振器２２４か
ら周波数ｆ １ の出力クロック２２５を供給されるパルス
生成 回路２１４ １ は、この出力クロック２２５を増幅す
る増幅器２４１と、増幅後の出力クロック２４３を２分
の１からＭ分の１まで別々に分周する分周回路２４２ ２
〜２４２ Ｍ と、増幅後の周波数ｆ １ の出力クロック２４
３と各分周回路２４２ ２ 〜２４２ Ｍ の出力クロック２４
５ ２ 〜２４５ Ｍ を並列的に入力するｎ：１選択回路
（ｎ：１ＳＥＬ）２４６とによって構成されている。
ｎ：１選択回路２４６には、出力クロック２４３、２４
５ ２ 〜２４５ Ｍ の合計ｎ通りの中から１つを選択するた
めの制御信号２４７が入力されるようになっており、こ
の選択の結果としてビットレートに応じた周波数のクロ
ック信号２１５が出力されるようになっている。
【００３８】図３は、本実施例のパルス生成回路の第２
の具体例を示したものである。電圧制御発振器２２４か
ら周波数ｆ １ の出力クロック２２５を供給されるパルス
生成回路２１４ ２ は、この出力クロック２２５を増幅す
る増幅器２６１と、増幅後の出力クロック２６２を制御
信号２６３に応じて１分の１からＭ分の１まで任意の比
で分周する分周回路２６４とによって構成されている。
分周回路２６４からは、ビットレートに応じた周波数の
クロック信号２１５が出力されることになる。
【００３９】図１に戻って説明を続ける。パルス生成回
路２１４から出力されるクロック信号２１５は、位相比
較器２１２の入力端子Ｄに入力され、可変利得アンプ２
０８から出力されて比較端子Ｃに入力された電気データ
信号２０９と位相比較が行われる。位相比較器２１２の
出力端子Ｑから出力される位相差信号２７１は低域通過
フィルタ２２６、演算増幅器２２８等から構成されるＰ
ＬＬ回路によって、パルス生成回路２１４の出力信号の
レベルの変化点と可変利得アンプ２０８の出力データの
変化点の位相が一致するような制御が行われる。
【００４０】図４は、位相比較器の動作を説明するため
のものである。同図（ａ）は、図１に示したパルス生成
回路２１４から出力されるクロック信号２１５の波形を
表わしたものである。また、同図（ｂ）は図１に示した
可変利得アンプ２０８から出力される電気データ信号２
０９の波形を表わしたものである。図１に示した位相 比
較器２１２は、クロック信号２１５を電気データ信号２
０９でラッチする。このラッチした信号の平均値を低域
通過フィルタ２２６（図１）によって抽出すると、図４
（ａ）、（ｂ）に示す２つの入力波形の位相差φに対し
て、図５に示すような位相検出特性が得られる。
【００４１】図１に示すパルスカウンタ２１３は、可変
利得アンプ２０８から出力される電気データ信号２０９
のパルス数を計数する。このパルス数の１秒間の計数値
２３１を用いて、ビットレート検出器２３２はこの光再
生中継器に入力された光信号２０２のビットレートを識
別する。そして、その識別結果２３３がパルス生成回路
２１４に入力されて、その分周比が設定されることにな
る。
【００４２】図６および図７は、ビットレートの識別の
原理を説明するためのものである。このうち、図６は図
１に示したパルスカウンタ２１３に各種のビットレート
の電気データ信号２０９が入力される場合を示してい
る。ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）や、ＳＯＮＥＴ（Ｓｙｎｃｈｒ
ｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）におい
て、標準の伝送速度として適用されている１０Ｇｂ／ｓ
（ギガビット／秒）、２．４Ｇｂ／ｓおよび６００Ｍｂ
／ｓ（メガビット／秒）の３種類のビットレートを例に
して説明を行う。
【００４３】図７は、これら３種類のビットレートにお
けるパルスカウンタの１秒間のパルス計数結果を縦軸
に、入力した電気データ信号のマーク率を横軸に示した
ものである。図６に示すパルスカウンタ２１３は、入力
した電気データ信号２０９のパルスを、１秒間計測した
結果を、１秒間の計数値２３１としてビットレート検出
器２３２に送出している。図７には、１０Ｇｂ／ｓ、
２．４Ｇｂ／ｓおよび６００Ｍｂ／ｓのそれぞれに対し
て、マーク率が１／４〜３／４でＰＮ疑似ランダムパタ
ーンの場合のパルス計数値も示してある。
【００４４】この図７から分かるように、マーク率が１
／４〜３／４の範囲内でランダム性をもった電気データ
信号２０９については、１秒間のパルス計数結果として
の計 数値２３１がビットレートに十分比例している。こ
のため、図７に示すように閾値Ａおよび閾値Ｂをビット
レート検出器２３２に設定することで、ビットレートを
識別することが可能である。特に、前記したＳＤＨや、
ＳＯＮＥＴの光信号インターフェースでは、データ信号
に対してＰＮ７段相当の疑似ランダムパターンでスクラ
ンブルをかけるため、本実施例のようなビットレート識
別回路が有効であることがわかる。
【００４５】以上説明したように、第１の実施例では、
入力された光信号のビットレートを識別して、これに同
期したクロックを再生して、識別再生を行うようになっ
ている。
【００４６】第２の実施例
【００４７】図８は、本発明の第２の実施例におけるビ
ットレート選択型光再生中継器の構成を表わしたもので
ある。この図で第１の実施例の図１と同一の部分には同
一の符号を付しており、これらの説明を適宜省略する。
この第２の実施例の光再生中継器では、電気データ信号
２０９がＤ−フリップフロップ回路３０１の入力端子Ｄ
に供給され、その出力端子Ｑから出力されるラッチ出力
３０２が１ビット長検出回路３０３に供給されて、受信
した光信号の１ビット長の検出を行う。電圧制御発振器
２２４から出力される出力クロック２２５がＤ−フリッ
プフロップ回路３０１のクロック端子Ｃと１ビット長検
出回路３０３に供給される。１ビット長検出回路３０３
の検出出力３０４はパルス生成回路２１４に入力され
て、その分周比が設定されるようになっている。
【００４８】この第２の実施例の光再生中継器の動作を
次に説明する。可変利得アンプ２０８から出力される電
気データ信号２０９は、この実施例の光再生中継器が受
信しうる最大のビットレートと同じ周波数付近で発振す
る電圧制御発振器２２４から出力される出力クロック２
２５によってＤ−フリップフロップ回路３０１でラッチ
される。１ビット長検出回路３０３は、Ｄ−フリップフ
ロップ回路３０１から 入力されるラッチ出力３０２によ
って電気データ信号の同符号連続数を検出し、入力され
る電気データ信号のビットレートに対して十分長い時間
内で最小の同符号連続数を受信した電気データ信号の１
ビット長であると判断する。ここで十分長い時間内と
は、例えば、１０Ｇｂ／ｓに対して１秒間というような
時間をいう。
【００４９】一例としては、電圧制御発振器２２４の発
振周波数が１０ＧＨｚで、受信するビットレートが１０
Ｇｂ／ｓ、２．４Ｇｂ／ｓおよび６００Ｍｂ／ｓである
とする。この場合には、受信するビットレートが１０Ｇ
ｂ／ｓで最小同符号連続数が“１”、受信するビットレ
ートが２．４Ｇｂ／ｓの場合には最小同符号連続数が
“４”、受信するビットレートが６００Ｍｂ／ｓの場合
には最小同符号連続数が“１６”となり、この結果を基
にしてビットレートの検出が行われる。
【００５０】第３の実施例
【００５１】図９は、本発明の第３の実施例におけるビ
ットレート選択型光再生中継器の構成を表わしたもので
ある。この図で第１の実施例の図１と同一の部分には同
一の符号を付しており、これらの説明を適宜省略する。
この第３の実施例の光再生中継器では、識別回路２１１
の出力端子Ｑから出力される電気データ信号２１７をフ
レーム同期回路（ＦＲＡＭＥ）４０１に入力し、フレー
ム同期用ビットを検出してフレーム同期をとるようにし
ている。フレーム同期回路４０１の出力４０２を電気・
光変換回路２１８に供給される。また、受信した電気デ
ータ信号２１７がフレーム同期状態であるか否かを示し
た情報４０４は制御回路４０５に入力されるようになっ
ている。制御回路４０５はこれにより分周比を保持する
か他に変更するかを示す分周比指示情報４０６をパルス
生成回路２１４に供給して、分周比の設定を行わせる。
このため、この光再生中継器では図１に示したパルスカ
ウンタ２１３およびビットレート検出器２３２が設けら
れていない。
【００５２】この第３の実施例の光再生中継器の動作を
次に説明する。本実施例では、光信 号入力端子２０１に
入力される光信号２０２に、送信側で予めフレーム同期
用ビットが挿入されていることを前提としている。フレ
ーム同期回路４０１は、識別回路２１１から出力される
電気データ信号２１７に含まれるフレーム同期用ビット
を検出してフレーム同期を行い、また受信した電気デー
タ信号２１７がフレーム同期状態にあるか否かの判断を
行う。制御回路４０５は、このフレーム同期状態である
か否かを示した情報４０４を入力し、フレーム同期状態
であれば分周比指示情報４０６として分周比（出力クロ
ックの周波数）をそのまま保持することを指示する情報
をパルス生成回路２１４に供給する。また、フレーム同
期が外れていれば、分周比指示情報４０６として分周比
を順次切り替えるように指示する情報をパルス生成回路
２１４に供給することで、パルス生成回路２１４から出
力されるクロック信号２１５の周波数が切り替えられ
る。すなわち、受信した光信号２０２のビットレート
と、光再生中継器の内部で再生したクロック信号の周波
数が一致した場合にフレーム同期状態となり、正常なク
ロック再生が行われることになる。
【００５３】第４の実施例
【００５４】図１０は、本発明の第４の実施例における
ビットレート選択型光再生中継器の構成を表わしたもの
である。この図で第１の実施例の図１と同一の部分には
同一の符号を付しており、これらの説明を適宜省略す
る。この第４の実施例の光再生中継器では、可変利得ア
ンプ２０８から出力される電気データ信号２０９をパル
スカウンタ２１３に入力すると共に微分回路５０１に入
力するようになっている。微分回路５０１の出力側に
は、整流回路５０２、タイミング抽出フィルタ５０３、
リミッタアンプ５０４およびパルス生成回路５０５がこ
の順に配置されており、パルス生成回路５０５にはビッ
トレート検出器２３２から識別結果２３３がに入力され
て、その分周比が設定される。パルス生成回路５０５の
出力するクロック信号２１５は識別回路２１１に供給さ
れるようになっている。
【００５５】この第４の実施例の光再生中継器の動作を
次に説明する。この実施例では、図 １に示した第１の実
施例におけるタイミング再生手段が非線型抽出によるも
のとなっている。すなわち、図１０に示した第４の実施
例では、可変利得アンプ２０８から出力される電気デー
タ信号２０９を徹分回路５０１および整流回路５０２に
入力することで、タイミング輝線スペクトラム成分を生
成する。タイミング抽出フィルタ５０３は、この輝線ス
ペクトラム成分を入力して、光再生中継器が受信しうる
最大のビットレートと同じ周波数成分を抽出する。
【００５６】パルス生成回路５０５は、図２あるいは図
３に示したパルス生成回路２１４ １ あるいは２１４ ２ と
同様の構成をとることができる。パルス生成回路５０５
は、タイミング抽出フィルタ５０３が抽出する周波数の
自然数分の１の周波数からなるクロック信号２１５を、
ビットレート検出器２３２から供給される識別結果２３
３に応じて選択的に出力するようになっている。
【００５７】第５の実施例
【００５８】図１１は、本発明の第５の実施例における
ビットレート選択型光再生中継器の構成を表わしたもの
である。この図で第１の実施例の図１と同一の部分には
同一の符号を付しており、これらの説明を適宜省略す
る。この第５の実施例の光再生中継器では、第４の実施
例で図１０に示した微分回路５０１、整流回路５０２、
タイミング抽出フィルタ５０３、リミッタアンプ５０４
およびパルス生成回路５０５からなる回路部分を可変利
得アンプ２０８の出力側と識別回路２１１のクロック端
子Ｃとの間に配置している。また、第２の実施例で図８
に示したＤ−フリップフロップ回路３０１と１ビット長
検出回路３０３からなる回路部分を可変利得アンプ２０
８の出力側とパルス生成回路５０５の検出出力３０４の
入力側に配置している。
【００５９】この第５の実施例では、図１に示した第１
の実施例におけるビットレートの検出手段が、受信した
光信号の１ビット長を検出するようになっており、ま
た、タイミング再生手段が非線形抽出によるものであ
る。
【００６０】図１１で、Ｄ−フリップフロップ回路３０
１は、可変利得アンプ２０８からのデータ信号を入力
し、本実施例の光再生中継器が受信しうる最大のビット
レートと同一の周波数であるリミッタアンプの出力クロ
ックでラッチする。１ビット長検出回路３０３では、Ｄ
−フリップフロップ回路３０１からのラッチ出力３０２
によって電気データ信号の同符号連続数を検出し、入力
される電気データ信号のビットレートに対して十分長い
時間内で、最小の同符号連続数を受信したデータ信号の
１ビット長であると判断する。ここで十分長い時間内と
は、例えば１０Ｇｂ／ｓに対して１秒間のような時間を
いう。
【００６１】一例としては、電圧制御発振器２２４の発
振周波数が１０ＧＨｚで、受信するビットレートが１０
Ｇｂ／ｓ、２．４Ｇｂ／ｓおよび６００Ｍｂ／ｓである
とする。この場合には、受信するビットレートが１０Ｇ
ｂ／ｓで最小同符号連続数が“１”、受信するビットレ
ートが２．４Ｇｂ／ｓの場合には最小同符号連続数が
“４”、受信するビットレートが６００Ｍｂ／ｓの場合
には最小同符号連続数が“１６”となり、この結果を基
にしてビットレートの検出が行われる。
【００６２】また、微分回路５０１および整流回路５０
２では、可変利得アンプ２０８からの電気データ信号２
０９を入力して、タイミング輝線スペクトラム成分を生
成している。タイミング抽出フィルタ５０３は、このタ
イミング輝線スペクトラム成分を入力して、光再生中継
器が受信しうる最大のビットレートと同一の周波数成分
を抽出する。パルス生成回路５０５は、図２あるいは図
３に示したパルス生成回路２１４ １ あるいは２１４ ２ と
同様の構成をとることができる。パルス生成回路５０５
は、タイミング抽出フィルタ５０３が抽出する周波数の
自然数分の１の周波数からなるクロック信号２１５を、
ビットレート検出器２３２から供給される識別結果２３
３に応じて選択的に出力するようになっている。
【００６３】第６の実施例
【００６４】図１２は、本発明の第６の実施例における
ビットレート選択型光再生中継器の構成を表わしたもの
である。この図で第１の実施例の図１と同一の部分には
同一の符号を付しており、これらの説明を適宜省略す
る。この第６の実施例の光再生中継器では、第４の実施
例で図１０に示した微分回路５０１、整流回路５０２、
タイミング抽出フィルタ５０３、リミッタアンプ５０４
およびパルス生成回路５０５からなる回路部分を可変利
得アンプ２０８の出力側と識別回路２１１のクロック端
子Ｃとの間に配置している。また、第３の実施例で図９
に示したように識別回路２１１の出力端子Ｑと電気・光
変換回路２１８の間にフレーム同期回路４０１を配置し
ており、フレーム同期用ビットを検出してフレーム同期
をとるようにしている。フレーム同期回路４０１から出
力されるフレーム同期状態であるか否かを示した情報４
０４は制御回路４０５に入力され、分周比を保持するか
他に変更するかを示す分周比指示情報４０６がパルス生
成回路５０５に入力されるようになっている。
【００６５】本実施例の光再生中継器は、図１に示した
第１の実施例におけるビットレートの検出手段が検出の
ためにフレーム同期回路４０１を使用するものであり、
タイミング再生手段が非線形抽出によるものとなってい
る。
【００６６】図１２に示す光再生中継器に入力される光
信号２０２中には、送信側で予めフレーム同期用ビット
が挿入されている。フレーム同期回路４０１は、識別回
路２１１から出力される電気データ信号２１７からフレ
ーム同期用ビットを検出して、フレーム同期を行う。ま
た、受信した電気データ信号２１７がフレーム同期状態
であるかどうかの判別を行う。制御回路４０５はこのフ
レーム同期状態であるか否かを示した情報４０４を入力
して、フレーム同期状態であればパルス生成回路５０５
に対してフレーム同期状態であれば分周比指示情報４０
６として分周比（出力クロックの周波数）をそのまま保
持することを指示する情報をパルス生成回路５０５に供
給する。また、フレーム同期が外れていれば、分周比指
示情報４０６として分周比を順次切り替えるように指示
する情報をパルス生成回路２１４に供給することで、パ
ルス生成回路５０５から出力されるクロック信号２１５
の 周波数が切り替えられる。すなわち、受信した光信号
２０２のビットレートと、光再生中継器の内部で再生し
たクロック信号の周波数が一致した場合にフレーム同期
状態となり、正常なクロック再生が行われることにな
る。
【００６７】また、微分回路５０１および整流回路５０
２では、可変利得アンプ２０８からの電気データ信号２
０９を入力して、タイミング輝線スペクトラム成分を生
成している。タイミング抽出フィルタ５０３は、このタ
イミング輝線スペクトラム成分を入力して、光再生中継
器が受信しうる最大のビットレートと同一の周波数成分
を抽出する。パルス生成回路５０５は、図２あるいは図
３に示したパルス生成回路２１４ １ あるいは２１４ ２ と
同様の構成をとることができる。パルス生成回路５０５
は、タイミング抽出フィルタ５０３が抽出する周波数の
自然数分の１の周波数からなるクロック信号２１５を、
ビットレート検出器２３２から供給される識別結果２３
３に応じて選択的に出力するようになっている。
【００６８】第７の実施例
【００６９】図１３は、本発明の第７の実施例における
ビットレート選択型光再生中継器の構成を表わしたもの
である。この図で第１の実施例の図１と同一の部分には
同一の符号を付しており、これらの説明を適宜省略す
る。この第７の実施例の光再生中継器では、可変利得ア
ンプ２０８から出力される電気データ信号２０９を増幅
する増幅器６０１を備えている。増幅器６０１で増幅さ
れた後の電気データ信号６０２は、第１〜第ｎの微分回
路（ＤＩＦＦ）６０３ １ 〜６０３ ｎ に分配されて入力さ
れるようになっている。第１の微分回路６０３ １ の出力
側には整流回路（ＲＥＣＴ）６０４ １ 、タイミング抽出
フィルタ（ＢＰＦ）６０５ １ 、リミッタアンプ６０６ １
からなる直列回路が接続されており、その出力側にはピ
ーク検出回路（ＰＥＡＫ）６０７ １ とｎ：１選択回路
（ｎ：１ＳＥＬ）６０８が接続されている。ピーク検出
回路６０７ １ の検出したピーク値情報６０９ １ は、選択
制御回路（ＳＥＬＣＯＮＴ）６１１に入力される。
【００７０】第２〜第ｎの微分回路６０３ ２ 〜６０３ ｎ
の出力側にも、それぞれ第１の微分回路６０３ １ の出力
側と同様に整流回路６０４ ２ 〜６０４ ｎ 、タイミング抽
出フィルタ６０５ ２ 〜６０５ ｎ 、リミッタアンプ６０６
２ 〜６０６ ｎ からなる直列回路が接続されており、それ
らの出力側にはピーク検出回路６０７ ２ 〜６０７ ｎ とこ
れらに共通のｎ：１選択回路６０８が接続されている。
それぞれのピーク検出回路６０７ ２ 〜６０７ ｎ の検出し
たピーク値情報６０９ ２ 〜６０９ ｎ は、選択制御回路６
１１に入力される。選択制御回路６１１は、すべてのピ
ーク値情報６０９ １ 〜６０９ ｎ の中でピーク値が最大と
なる周波数のクロック信号を検出し、この周波数のクロ
ック信号を選択させるための選択指示信号６１２をｎ：
１選択回路６０８に供給するようになっている。ｎ：１
選択回路６０８からは該当するクロック信号２１５が識
別回路２１１のクロック入力端子Ｃに送出されることに
なる。
【００７１】この実施例の光再生中継器は、図１に示し
た第１の実施例におけるタイミング再生手段が非線形抽
出によるものであり、ビットレート検出手段が再生した
タイミング信号のピーク値検出によるものとなってい
る。
【００７２】図１３において、第１の微分回路６０３ １
とその出力側の整流回路６０４ １ は、可変利得アンプ２
０８から出力される電気データ信号２０９を入力して、
周波数ｆ １ のタイミング輝線スペクトラム成分を生成す
る。タイミング抽出フィルタ６０５ １ は、このタイミン
グ輝線スペクトラム成分を入力して、周波数成分ｆ １ を
抽出する。リミッタアンプ６０６ １ は、こうして得られ
た周波数成分ｆ １ を増幅して、ｎ：１選択回路６０８と
ピーク検出回路６０７ １ に送出する。第２〜第ｎの微分
回路６０３ ２ 〜６０３ ｎ に入力された電気データ信号２
０９についても、それぞれ同様の処理が行われる。この
ようにして、周波数成分ｆ １ だけでなく、周波数成分ｆ
２ 〜ｆ ｎ についてのクロック信号の再生が行われる。
ｎ：１選択回路６０８は、各リミッタアンプ６０６ １ 〜
６０６ ｎ が出力するこれら周波数成分ｆ １ 〜ｆ ｎ のクロ
ック信号を入力して、次に説明するようにこの中から１
種類のクロック信号２１５を選択して識別回路２１１に
供給する。
【００７３】一方、ピーク検出回路６０７ １ 〜６０７ ｎ
は、これら周波数成分ｆ １ 〜ｆ ｎ のクロック信号を入力
して、それぞれのピーク値を検出する。これらのピーク
値情報６０９ １ 〜６０９ ｎ は、選択制御回路６１１に入
力されて、ピーク値が最大になる周波数のクロック信号
が検出される。選択制御回路６１１は、これに基づいて
そのクロック信号を選択させるための選択指示信号６１
２をｎ：１選択回路６０８に供給し、前記したように該
当するクロック信号２１５が識別回路２１１に供給され
ることになる。本実施例では、このようにしてタイミン
グ再生を行って、光再生中継を行うようにしている。
【００７４】
【発明の効果】 請求項１〜請求項１３記載の発明では、
デジタル信号のビットレートを検出し、あるいはこの検
出結果に応じて光再生中継器内で再生するクロック信号
の周波数の切り替えを行うようにしているので、データ
信号とは別にクロック信号を送受信するための光送受信
回路を設ける必要がない。このため、より安価なビット
レート無依存型光再生中継器等の機器を実現することが
できる。また、データ信号とは別にクロック信号を送受
信するための波長を設ける必要もないため、波長分割多
重（ＷＭＤ）伝送系への拡張に対しても、光波長帯域を
有効に使用することができ、伝送効率を向上させること
ができる。更に請求項１３記載の発明によれば、受信し
た光信号からクロック信号を再生して中継しているた
め、各中継器においてＳ／Ｎ（信号対雑音比）や波形の
劣化を回復させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるビットレート選
択型光再生中継器の回路構成の概要を示すブロック図で
ある。
【図２】第１の実施例におけるパルス生成回路の第１の
具体例を示すブロック図である。
【図３】第１の実施例におけるパルス生成回路の第２の
具体例を示すブロック図である。
【図４】第１の実施例で使用される位相比較器の動作を
説明するための各種波形図である。
【図５】第１の実施例で位相比較器に入力された２つの
入力波形の位相差φに対する位相検出特性を示す特性図
である。
【図６】第１の実施例でパルスカウンタとビットレート
検出器を表わしたブロック図である。
【図７】第１の実施例で３種類のビットレートとパルス
数計算値の関係を示した説明図である。
【図８】本発明の第２の実施例におけるビットレート選
択型光再生中継器の回路構成の概要を示すブロック図で
ある。
【図９】本発明の第３の実施例におけるビットレート選
択型光再生中継器の回路構成の概要を示すブロック図で
ある。
【図１０】本発明の第４の実施例におけるビットレート
選択型光再生中継器の回路構成の概要を示すブロック図
である。
【図１１】本発明の第５の実施例におけるビットレート
選択型光再生中継器の回路構成の概要を示すブロック図
である。
【図１２】本発明の第６の実施例におけるビットレート
選択型光再生中継器の回路構成の概要を示すブロック図
である。
【図１３】本発明の第７の実施例におけるビットレート
選択型光再生中継器の回路構成の概要を示すブロック図
である。
【図１４】従来の光再生中継器の第１の例を示すブロッ
ク図である。
【図１５】従来の光再生中継器の第２の例を示すブロッ
ク図である。
【符号の説明】
２０１…光信号入力端子 ２０２…光信号 ２０４…フォト・ダイオード ２０６…プリアンプ ２０８…可変利得アンプ ２１１…識別回路 ２１２…位相比較器 ２１３…パルスカウンタ ２１４、５０５…パルス生成回路 ２１８…電気・光変換回路 ２２２…出力端子 ２２４…電圧制御発振器 ２２６…低域通過フィルタ ２２８…演算増幅器 ２３２…ビットレート検出器 ３０１…Ｄ−フリップフロップ回路 ３０３…１ビット長検出回路 ４０１…フレーム同期回路 ４０５…制御回路 ５０１…微分回路 ５０２…整流回路 ５０３…タイミング抽出フィルタ ５０４…リミッタアンプ ６０３１〜６０３ｎ…第１〜第ｎの微分回路 ６０４１〜６０４ｎ…整流回路 ６０５１〜６０５ｎ…タイミング抽出フィルタ ６０７１〜６０７ｎ…ピーク検出回路 ６０８…ｎ：１選択回路 ６１１…選択制御回路
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｌ 7/033 (56)参考文献 特開 昭60−52144（ＪＰ，Ａ) 特開 平２−305279（ＪＰ，Ａ) 特開 平４−82350（ＪＰ，Ａ) 特開 昭61−33055（ＪＰ，Ａ) 特開 平５−191470（ＪＰ，Ａ) 特開 昭60−116253（ＪＰ，Ａ) 特開 平３−205942（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 29/08

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 デジタル信号およびこのデジタル信号の
    ビットレート以上の周波数を有するクロックとが入力さ
    れ、前記デジタル信号を構成する２種類のレベルのビッ
    トのうち一方のレベルが継続する時間を前記クロックの
    周期数を単位として測定し、ビット長信号として出力す
    るカウンタと、前記ビット長信号が入力され、前記一方
    のレベルが継続する時間の最小値を算出する１ビット長
    検出回路とを具備し、入力デジタル信号のビットレート
    を算出し、倍率選択信号を出力するビットレート自動識
    別器と、 前記入力デジタル信号に含まれるクロック成分を、前記
    倍率選択信号に基づき設定される倍率で逓倍し、逓倍ク
    ロック信号を出力する位相同期ループ回路とを具備する
    ことを特徴とするビットレート選択型タイミング抽出
    器。
  2. 【請求項２】 入力されるデジタル信号を構成する２種
    類のレベルのビットのうち一方のレベルを有するビット
    の数を所定の時間計数し、計数結果信号を出力するカウ
    ンタと、 この計数結果信号から、前記デジタル信号のビットレー
    トを算出するビットレート検出器とを具備し、入力デジ
    タル信号のビットレートを算出し、倍率選択信号を出力
    するビットレート自動識別器と、 前記入力デジタル信号が入力され、前記入力デジタル信
    号の変化点でパルス信号を出力する微分回路と、 このパルス信号を全波整流し、整流パルス信号を出力す
    る整流回路と、 整流パルス信号に含まれる前記入力デジタル信号のクロ
    ック成分の高調波を透過する帯域通過フィルタと、 前記高調波が入力され、前記倍率選択信号に基づき設定
    される分周比で分周し、分周クロック信号を出力する分
    周回路とを具備することを特徴とするビットレート選択
    型タイミング抽出器。
  3. 【請求項３】 デジタル信号およびこのデジタル信号の
    ビットレート以上の周波数を有するクロックとが入力さ
    れ、前記デジタル信号を構成する２種類のレベルのビッ
    トのうち一方のレベルが継続する時間を前記クロックの
    周期数を単位として測定し、ビット長信号として出力す
    るカウンタと、前記ビット長信号が入 力され、前記一方
    のレベルが継続する時間の最小値を算出する１ビット長
    検出回路とを具備し、入力デジタル信号のビットレート
    を算出し、倍率選択信号を出力するビットレート自動識
    別器と、 前記入力デジタル信号が入力され、前記入力デジタル信
    号の変化点でパルス信号を出力する微分回路と、 このパルス信号を全波整流し、整流パルス信号を出力す
    る整流回路と、 整流パルス信号に含まれる前記入力デジタル信号のクロ
    ック成分の高調波を透過する帯域通過フィルタと、 前記高調波が入力され、前記倍率選択信号に基づき設定
    される分周比で分周し、分周クロック信号を出力する分
    周回路とを具備することを特徴とするビットレート選択
    型タイミング抽出器。
  4. 【請求項４】 入力デジタル信号が入力され、前記入力
    デジタル信号の変化点でパルス信号を出力する微分回路
    と、このパルス信号を全波整流し、整流パルス信号を出
    力する整流回路と、この整流パルス信号が入力され、予
    め定められた周波数を有する正弦波信号を選択出力する
    帯域通過フィルタと、この正弦波信号が入力され、入力
    信号電力に対し単調に変化するパラメータを有する電力
    信号を出力する電力検出回路とを備え、前記予め定めら
    れた周波数が互いに異なる値に設定された複数のタイミ
    ング抽出回路と、 これら複数のタイミング抽出回路から前記正弦波信号の
    それぞれが入力され、外部から入力される選択信号に基
    づき、入力信号の１つを選択し選択正弦波信号を出力す
    る選択回路と、 前記複数のタイミング抽出回路から前記電力信号のそれ
    ぞれが入力され、最大の電力を有する前記正弦波信号を
    選択するための前記選択信号を作成し、前記選択回路に
    与える選択制御回路とを具備することを特徴とするビッ
    トレート選択型タイミング抽出器。
  5. 【請求項５】 入力されるデジタル信号を構成する２種
    類のレベルのビットのうち一方のレベルを有するビット
    の数を所定の時間計数し、計数結果信号を出力するカウ
    ンタと、この計数結果信号から、前記デジタル信号のビ
    ットレートを算出するビットレート検出器とを備え、入
    力デジタル信号のビットレートを算出 し、倍率選択信号
    を出力するビットレート自動識別器と、前記入力デジタ
    ル信号に含まれるクロック成分を、前記倍率選択信号に
    基づき設定される倍率で逓倍し、逓倍クロック信号を出
    力する位相同期ループ回路とを具備し、入力デジタル信
    号からタイミング成分を抽出するビットレート選択型タ
    イミング抽出器と、 前記入力デジタル信号を前記逓倍クロック信号により識
    別再生する識別回路とを具備することを特徴とするビッ
    トレート選択型識別再生器。
  6. 【請求項６】 デジタル信号およびこのデジタル信号の
    ビットレート以上の周波数を有するクロックとが入力さ
    れ、前記デジタル信号を構成する２種類のレベルのビッ
    トのうち一方のレベルが継続する時間を前記クロックの
    周期数を単位として測定し、ビット長信号として出力す
    るカウンタと、前記ビット長信号が入力され、前記一方
    のレベルが継続する時間の最小値を算出する１ビット長
    検出回路とを具備し、入力デジタル信号のビットレート
    を算出し、倍率選択信号を出力するビットレート自動識
    別器と、前記入力デジタル信号に含まれるクロック成分
    を、前記倍率選択信号に基づき設定される倍率で逓倍
    し、逓倍クロック信号を出力する位相同期ループ回路と
    を備え、入力デジタル信号からタイミング成分を抽出す
    るビットレート選択型タイミング抽出器と、 前記入力デジタル信号を前記逓倍クロック信号により識
    別再生する識別回路とを具備することを特徴とするビッ
    トレート選択型識別再生器。
  7. 【請求項７】 入力されるデジタル信号を構成する２種
    類のレベルのビットのうち一方のレベルを有するビット
    の数を所定の時間計数し、計数結果信号を出力するカウ
    ンタと、 この計数結果信号から、前記デジタル信号のビットレー
    トを算出するビットレート検出器とを具備し、入力デジ
    タル信号のビットレートを算出し、倍率選択信号を出力
    するビットレート自動識別器と、 前記入力デジタル信号が入力され、前記入力デジタル信
    号の変化点でパルス信号を出力する微分回路と、 このパルス信号を全波整流し、整流パルス信号を出力す
    る整流回路と、 整流パルス信号に含まれる前記入力デジタル信号のクロ
    ック成分の高調波を透過する帯域通過フィルタと、 前記高調波が入力され、前記倍率選択信号に基づき設定
    される分周比で分周し、分周クロック信号を出力する分
    周回路とを備え、入力デジタル信号からタイミング成分
    を抽出するビットレート選択型タイミング抽出器と、 前記入力デジタル信号を前記分周クロック信号により識
    別再生する識別回路とを具備することを特徴とするビッ
    トレート選択型識別再生器。
  8. 【請求項８】 デジタル信号およびこのデジタル信号の
    ビットレート以上の周波数を有するクロックとが入力さ
    れ、前記デジタル信号を構成する２種類のレベルのビッ
    トのうち一方のレベルが継続する時間を前記クロックの
    周期数を単位として測定し、ビット長信号として出力す
    るカウンタと、前記ビット長信号が入力され、前記一方
    のレベルが継続する時間の最小値を算出する１ビット長
    検出回路とを具備し、入力デジタル信号のビットレート
    を算出し、倍率選択信号を出力するビットレート自動識
    別器と、 前記入力デジタル信号が入力され、前記入力デジタル信
    号の変化点でパルス信号を出力する微分回路と、 このパルス信号を全波整流し、整流パルス信号を出力す
    る整流回路と、 整流パルス信号に含まれる前記入力デジタル信号のクロ
    ック成分の高調波を透過する帯域通過フィルタと、 前記高調波が入力され、前記倍率選択信号に基づき設定
    される分周比で分周し、分周クロック信号を出力する分
    周回路とを備え、入力デジタル信号からタイミング成分
    を抽出するビットレート選択型タイミング抽出器と、 前記入力デジタル信号を前記分周クロック信号により識
    別再生する識別回路とを具備することを特徴とするビッ
    トレート選択型識別再生器。
  9. 【請求項９】 入力デジタル信号が入力され、前記入力
    デジタル信号の変化点でパルス信号を出力する微分回路
    と、このパルス信号を全波整流し、整流パルス信号を出
    力する整流回路と、この整流パルス信号が入力され、予
    め定められた周波数を有する正弦波信号を選択出力する
    帯域通過フィルタと、この正弦波信号が入力され、入力
    信号電力に対し単調に変化するパラメータを有する電力
    信号を出力する電力検出回路とを備え、前記予め定めら
    れた周波数が互いに異なる値に設定された複数のタイミ
    ング抽出回路と、これら複数のタイミング抽出回路から
    前記正弦波信号のそれぞれが入力され、外部から入力さ
    れる選択信号に基づき、入力信号の１つを選択し選択正
    弦波信号を出力する選択回路と、前記複数のタイミング
    抽出回路から前記電力信号のそれぞれが入力され、最大
    の電力を有する前記正弦波信号を選択するための前記選
    択信号を作成し、前記選択回路に与える選択制御回路と
    を備え、入力デジタル信号からタイミング成分を抽出す
    るビットレート選択型タイミング抽出器と、 前記入力デジタル信号を前記分周クロック信号により識
    別再生する識別回路とを具備することを特徴とするビッ
    トレート選択型識別再生器。
  10. 【請求項１０】 入力デジタル信号に含まれるクロック
    成分を、外部から入力される倍率選択信号に基づき設定
    される倍率で逓倍し、逓倍クロック信号を出力する位相
    同期ループ回路と、 前記入力デジタル信号を前記逓倍クロック信号により識
    別再生し識別再生信号を出力する識別回路と、 該識別再生信号に対し、前記入力デジタル信号に予め挿
    入されていた特定パターンの有無を調べ、その結果を検
    出信号として出力する特定パターン検出回路と、 該検出信号が入力され、該検出信号が前記特定パターン
    が有ることを示すまで、前記倍率を順次変化させるべく
    前記倍率選択信号を作成し、出力する制御回路とを具備
    することを特徴とするビットレート選択型識別再生器。
  11. 【請求項１１】 入力デジタル信号が入力され、前記入
    力デジタル信号の変化点でパルス信号を出力する微分回
    路と、 該パルス信号を全波整流し、整流パルス信号を出力する
    整流回路と、 整流パルス信号に含まれる前記入力デジタル信号のクロ
    ック成分の高調波を透過する帯域通過フィルタと、 前記高調波が入力され、前記倍率選択信号に基づき設定
    される分周比で分周し、分周クロック信号を出力する分
    周回路と、 前記入力デジタル信号を前記分周クロック信号により識
    別再生し識別再生信号を出力する識別回路と、 該識別再生信号に対し、前記入力デジタル信号に予め挿
    入されていた特定パタ ーンの有無を調べ、その結果を検
    出信号として出力する特定パターン検出回路と、 該検出信号が入力され、該検出信号が前記特定パターン
    が有ることを示すまで、前記分周比を順次変化させるべ
    く前記倍率選択信号を作成し、出力する制御回路とを具
    備することを特徴とするビットレート選択型識別再生
    器。
  12. 【請求項１２】 入力される光信号を電気信号に変換す
    る光電気変換回路と、 該電気信号が、前記入力デジタル信号として入力される
    ビットレート選択型識別再生器とを具備することを特徴
    とする請求項５〜請求項１１記載のビットレート選択型
    識別再生器。
  13. 【請求項１３】 前記ビットレート選択型光受信器と、 該ビットレート選択型光受信器から出力される前記識別
    再生信号を光信号に変換する電気光変換回路とを具備す
    ることを特徴とする請求項１２記載のビットレート選択
    型識別再生器。
JP12127797A 1997-05-12 1997-05-12 ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 Expired - Fee Related JP3147038B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12127797A JP3147038B2 (ja) 1997-05-12 1997-05-12 ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器
US09/075,336 US6337886B1 (en) 1997-05-12 1998-05-11 Bit rate-selective type optical receiver, optical regenerative repeater and automatic bit rate discriminating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12127797A JP3147038B2 (ja) 1997-05-12 1997-05-12 ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器

Publications (2)

Publication Number Publication Date
JPH10313277A JPH10313277A (ja) 1998-11-24
JP3147038B2 true JP3147038B2 (ja) 2001-03-19

Family

ID=14807279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12127797A Expired - Fee Related JP3147038B2 (ja) 1997-05-12 1997-05-12 ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器

Country Status (2)

Country Link
US (1) US6337886B1 (ja)
JP (1) JP3147038B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881414B2 (en) 2004-02-16 2011-02-01 Nippon Telegraph And Telephone Corporation Bit rate discrimination circuit based on a low frequency component of signal
US7936842B2 (en) 2004-02-16 2011-05-03 Nippon Telegraph And Telephone Corporation Automatic bit rate control circuit

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19850567C2 (de) * 1998-11-02 2001-02-15 Wandel & Goltermann Man Holdin Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems
KR100296385B1 (ko) * 1999-01-18 2001-07-12 윤종용 전송 속도 인식방법 및 그 장치
KR100303315B1 (ko) * 1999-08-05 2001-11-01 윤종용 전송속도 무의존성의 광수신 방법 및 장치
JP3825319B2 (ja) 1999-08-20 2006-09-27 富士通株式会社 光通信システム、光受信器および波長変換器
SE518977C2 (sv) 1999-11-22 2002-12-17 Transmode Systems Ab Arrangemang för övervakning och/eller styrning av bithastigheten av datapulser
WO2001041351A1 (fr) * 1999-12-03 2001-06-07 Fujitsu Limited Boucle de remise en phase et repeteur optique pourvu de cette boucle, dispositif de station terminale optique et systeme de communications optiques
JP2001197049A (ja) 2000-01-14 2001-07-19 Fujitsu Ltd クロック再生回路及びこれを用いた光信号受信器
IL136177A (en) 2000-05-16 2005-09-25 Eci Telecom Ltd Optical transponder and automatic optical signal type identification method for use therewith
US6680970B1 (en) * 2000-05-23 2004-01-20 Hewlett-Packard Development Company, L.P. Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers
KR100374343B1 (ko) * 2000-08-22 2003-03-04 삼성전자주식회사 온도 보상 기능을 가진 전송속도 판별 장치
KR100342521B1 (ko) * 2000-09-05 2002-06-28 윤종용 광 수신기의 전송속도 인식 장치 및 방법
JP2002198810A (ja) * 2000-12-25 2002-07-12 Fujitsu Ltd 光受信機の入力断検出回路
JP2002247135A (ja) * 2001-02-20 2002-08-30 Sony Corp 信号伝送方法及び装置、並びに信号伝送システム
JP4567231B2 (ja) * 2001-04-12 2010-10-20 株式会社日立製作所 波長変換器および波長多重光通信装置
KR100419423B1 (ko) * 2001-07-23 2004-02-19 삼성전자주식회사 전송속도 무관 광수신 장치
JP3937822B2 (ja) 2001-11-28 2007-06-27 日本電気株式会社 周波数検出回路及びそれを用いた光受信装置
US6981168B2 (en) * 2002-01-08 2005-12-27 International Business Machines Corporation Clock data recovery system
US20040052528A1 (en) * 2002-05-13 2004-03-18 Ross Halgren Jitter control in optical network
US6836167B2 (en) * 2002-07-17 2004-12-28 Intel Corporation Techniques to control signal phase
JP2004260230A (ja) * 2003-02-24 2004-09-16 Nec Kansai Ltd 光電流・電圧変換回路
GB2406237B (en) * 2003-09-20 2007-08-08 Agilent Technologies Inc An electro-optical communication system
US20060115275A1 (en) * 2004-12-01 2006-06-01 Jiaxi Kan Multiple rate optical transponder
US20070230966A1 (en) * 2006-04-03 2007-10-04 Walsh Peter J Single interface with automatic rate detection and selection for multiple optical communication standards
JP2008035076A (ja) * 2006-07-27 2008-02-14 Sumitomo Electric Ind Ltd 光トランシーバ
JP2008042288A (ja) 2006-08-02 2008-02-21 Fujitsu Ltd 信号処理装置及び信号処理方法
KR101153770B1 (ko) * 2006-09-19 2012-06-14 이비덴 가부시키가이샤 광 상호접속 디바이스 및 그 제조 방법
JP2010504663A (ja) * 2006-09-19 2010-02-12 イビデン株式会社 光電伝送デバイス
JP5127342B2 (ja) * 2007-07-26 2013-01-23 株式会社東芝 受信装置および方法
US8369713B2 (en) * 2010-03-18 2013-02-05 Nippon Telegraph And Telephone Corporation Bit-rate discrimination method and its apparatus
US8873950B2 (en) * 2011-10-04 2014-10-28 Fujitsu Limited Method and system of automatic regeneration of optical signals
US9571199B1 (en) * 2014-05-12 2017-02-14 Google Inc. In-band control of network elements
JP7187930B2 (ja) * 2018-09-26 2022-12-13 日本電気株式会社 速度推定回路、光送信機、光受信機及び速度推定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1156279A (en) * 1967-12-20 1969-06-25 Standard Telephones Cables Ltd Data Transmission Terminal
US3808367A (en) * 1971-10-25 1974-04-30 Martin Marietta Corp Method and circuit for timing signal derivation from received data
JPS6052144A (ja) 1983-09-01 1985-03-25 Nippon Telegr & Teleph Corp <Ntt> 受信デ−タ速度判定回路
JPS60116253A (ja) 1983-11-28 1985-06-22 Nec Corp ビット同期装置
JPS6133055A (ja) 1984-07-26 1986-02-15 Matsushita Electric Ind Co Ltd 通信速度変換回路
JPH02305279A (ja) 1989-05-19 1990-12-18 Mitsubishi Electric Corp 画像伝送装置
JPH0779366B2 (ja) 1989-10-26 1995-08-23 株式会社東芝 通信ネットワークに接続される端末装置
JPH05191470A (ja) 1992-01-09 1993-07-30 Max Co Ltd 調歩式伝送に於ける通信条件認識方法
GB2270609B (en) * 1992-09-09 1996-01-24 Northern Telecom Ltd Clock recovery
JPH06120936A (ja) 1992-10-09 1994-04-28 Fujitsu Ltd 光中継器
IT1272078B (it) * 1993-12-16 1997-06-11 Cselt Centro Studi Lab Telecom Ricetrasmettitore per segnali numerici ad alta velocita' in tecnologiacmos

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881414B2 (en) 2004-02-16 2011-02-01 Nippon Telegraph And Telephone Corporation Bit rate discrimination circuit based on a low frequency component of signal
US7936842B2 (en) 2004-02-16 2011-05-03 Nippon Telegraph And Telephone Corporation Automatic bit rate control circuit

Also Published As

Publication number Publication date
US6337886B1 (en) 2002-01-08
JPH10313277A (ja) 1998-11-24

Similar Documents

Publication Publication Date Title
JP3147038B2 (ja) ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器
US7076177B1 (en) Bit-rate independent optical receiver and method thereof
US6850581B2 (en) Timing circuit
EP0898387B1 (en) Optical power measuring system, terminal station and repeater therefor
CN111740829B (zh) 一种量子密钥分发***的同步方法及装置
US5550864A (en) Bit rate-insensitive mechanism for transmitting integrated clock and data signals over digital communication link
US7609974B2 (en) Data transmission method and a system thereof
JPH11275030A (ja) 光受信装置
US6850584B2 (en) Clock regeneration circuit and optical signal receiver using the same
US6623185B1 (en) Loss of signal detector for low-level optical signals
US7212748B2 (en) Frequency detection circuit, optical receiver and optical transmission system using the same
CN111602368B (zh) 用于传输和接收量子密钥的发射器和接收器
US20050034172A1 (en) System and method for transmitting video signals
US5274673A (en) Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor
JP2674554B2 (ja) 光伝送方法および光伝送装置
JPH10150417A (ja) 光受信器及びそれに用いられる自動周波数検知型クロック抽出回路
CN111385033B (zh) 一种用于量子密钥分发***的时间同步***及方法
JP3252566B2 (ja) スペクトラム拡散通信における自動周波数制御回路及びその受信装置
US6486985B1 (en) Method for transmitting an additional data signal and a useful data signal in an optical network
EP0794628A2 (en) Optical receiving apparatus
RU2085046C1 (ru) Система для передачи дискретной информации
JP3647753B2 (ja) 周波数比較器
Kaluarachchi et al. Digital pulse interval modulation for transmission over optical fiber with direct detection
JP3304011B2 (ja) ディジタル光伝送装置
JP2001352352A (ja) 識別レベル自動調整回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees