KR0154789B1 - 직류레벨 포획장치가 결합된 위상동기루프 - Google Patents
직류레벨 포획장치가 결합된 위상동기루프 Download PDFInfo
- Publication number
- KR0154789B1 KR0154789B1 KR1019950048407A KR19950048407A KR0154789B1 KR 0154789 B1 KR0154789 B1 KR 0154789B1 KR 1019950048407 A KR1019950048407 A KR 1019950048407A KR 19950048407 A KR19950048407 A KR 19950048407A KR 0154789 B1 KR0154789 B1 KR 0154789B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- transistor
- low pass
- filter
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims abstract description 90
- 230000010355 oscillation Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims description 38
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 238000012358 sourcing Methods 0.000 claims description 15
- 230000000737 periodic effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 4
- 238000010304 firing Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 36
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
이 발명은 위상동기루프의 전압제어 발진기의 무조정을 위하여 직류레벨 포획장치가 결합된 위상동기루프에 관한 것이다.
이 발명의 구성은 위상검출기; 제1저역필터; 제2저역필터; 제3저역필터; 증폭기; 제2저역필터의 출력전압을 수신하여 일정하게 전류로 변환하여 출력하는 전압/전류 변환기; 증폭기의 출력과 버퍼인에이블 신호(BUF_EN)를 수신하여 전압선택신호와 전압제어 발진전압을 출력하는 직류레벨 포획장치; 전압선택수단; 전압제어 발진기로 이루어져 있다.
이 발명의 효과는 전압제어 발진기의 자주발진주파수는 전압제어 발진기의 주파수 발생단의 직류를 제어하면 조정이 가능하므로 공정파라미터의 변화를 상쇄하는 방향으로 직류레벨을 변화시키면 의도한 전압제어 발진기의 자주발진주파수로 복귀할 수 있으며, 위상동기루프의 전압제어 발진기의 자주발진주파수를 외부의 조정이 없이 맞추어 위상동기루프 회로를 보다 안정적으로 동작시킬 수 있는 직류레벨 포획장치가 결합된 위상동기루프를 제공할 수 있다.
Description
제1도는 종래의 위상동기루프의 구성도.
제2도는 이 발명의 실시예에 따른 직류레벨 포획장치가 결합된 위상동기루프의 구성도.
제3도는 이 발명의 실시예에 따른 직류레벨 포획장치의 구성도.
제4도는 이 발명의 실시예에 따른 직류레벨 포획장치의 세부구성도.
제5도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 버퍼 및 필터수단의 회로도.
제6도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 스위치선택수단 회로도.
제7도는 이 발명의의 구체적인 실시예에 따른 직류레벨 포획장치의 입력레벨 검출수단의 입력레벨 검출회로의 회로도.
제8도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 입력레벨 검출수단의 제3논리곱회로 회로도.
제9도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 초단구동회로의 회로도.
제10도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 입력검출 및 동기수단의 회로도.
제11도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 비교 및 신호발생수단의 회로도.
제12도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 직류구동 및 필터리셋수단의 순차직류 구동회로의 회로도.
제13도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 직류구동 및 필터리셋수단의 다음단구동회로의 회로도.
제14도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 직류구동 및 필터리셋수단의 필터리셋회로의 회로도.
이 발명은 직류레벨 포획장치가 결합된 위상동기루프에 관한 것으로써, 특히, 위상동기루프의 전압제어 발진기의 무조정을 위하여 직류레벨 포획장치(Direct Current Level Capture : DLC)가 결합된 위상동기루프에 관한 것이다.
이하, 첨부된 도면을 참조로하여 종래의 위상동기루프에 대하여 설명하기로 한다.
제1도는 종래의 위상동기루프의 구성도이다.
제1도에 도시되어 있는 바와 같이, 종래의 위상동기루프의 구성은, 기준주파수(fin)와 신호주파수(fvco)를 수신하여, 두 주파수의 위상을 비교하고, 두 주파수간에 서로 차이가 있다면, 그 주기적인 차이주파수(fdiff)를 출력하는 위상검출기(Phase Detector)(1); 상기의 위상검출기(1)의 주기적인 차이주파수(fdiff)를 수신하여, 내부에 설정된 차단주파수보다 낮으면 감쇠없이 통과시키고, 차단주파수 보다 높은 주파수에 대해서는 감쇠를 하여 출력하는 저역필터(Lowpass Filter)(2); 상기의 저역필터(2)의 출력을 수신하여, 이를 증폭하여 직류 출력값을 크게하여 출력(Vcon)하는 증폭기(Amplifier)(3); 상기의 증폭기(3)의 출력(Vcon)을 수신하여, 펄스열이 동기된 발진주파수로 변환하여 상기의 위상검출기(1)로 신호주파수(fvco)를 출력하는 전압제어 발진기(Voltage Controlled Oscillator)(4)로 이루어져 있다.
상기의 구성에 의한 종래의 위상동기루프의 동작은 다음과 같다.
위상동기루프(PHASE-LOCKED LOOPS)는 디지탈과 아날로그 기술이 모두 적용되는 분야로써, 위상검출기(1), 저대역필터(2), 증폭기(3), 전압제어 발진기(4)로 구성되어, 진폭변조, 주파수변조, 주파수체배, 주파수합성, 잡음원을 가진 신호의 펄스동기, 음성해독 등에 적용되고, 기준이 되는 입력신호와 전압제어 발진기의 발진출력과의 위상차를 검출하여 전압제어 발진기(4)의 주파수, 위상을 결정하는 회로이다. 여기에서 상기의 전압제어 발진기(4)는 제어전압으로 발진주파수를 변화시킬 수 있는 발진기를 말하고, 위상검출기(1)는 두 신호의 상대적 위상을 검출하거나, 위상변조파를 복조하는 복조기로써, 입력신호인 기준주파수와 신호주파수간의 위상차에 의해서 진폭 및 극성이 변하는 출력전압을 얻는 검출기를 말한다. 즉, 위상검출기(1)는 두 개의 입력주파수를 비교하는 소자로써, 위상차를 측정, 비교한 출력을 발생하는데, 두 주파수간에 서로 차이가 있다면 그 차이 주파수의 주기적인 출력인 위상오류신호를 제공하며, 즉 기준주파수가 전압제어 발진기(4)의 신호주파수와 서로 다르다면 저역필터와 증폭기를 거친 위상오류신호는 전압제어 발진기(4)의 출력인 신호주파수를 위상검출기의 입력인 기준주파수 방향으로 변화시키게 된다. 결국 상기의 두 주파수간의 조건이 같아지면 전압제어 발진기(4)는 빠르게 입력주파수를 동기(LOCK)하고, 입력신호인 기준주파수에 따른 고정된 위상을 유지하게 된다. 또한 상기의 위상검출기(1)로부터 저역필터(2)와 증폭기(3)를 거쳐서 필터링된 출력은 직류이며, 전압제어 발진기(4)로의 제어입력은 기준주파수의 측정값이고, 음성해독이나 주파수변조 검출에 적용할 수 있다. 그래서, 전압제어 발진기(4)의 출력은 위상검출기(1)의 입력인 기준주파수와 같은 주파수를 발생시키고, 잡음없이 깨끗하게 동기된 입력주파수를 시스템에 제공하게 된다. 그리고, 전압제어 발진기(4)는 위상검출기(1)의 출력에 의해 제어될 수 있는 주파수를 가진 발진기를 말하며, 그 출력이 삼각파 또는 정현파이기 때문에 입력펄수열이 동기된 정현파를 제공하고, 입력파형에 동기시킨 깨끗한 파형을 발생할 수 있다. 즉, 제1도에서 위상동기루프 시스템에 입력신호가 공급되지 않을 때, 위상검출기에서 출력되는 오차전압은 0이 되고, 이 때 전압제어 발진기는 세트된 주파수로 발진하는데 이 주파수를 자주발진주파수(Free Running Frequency)라고 하며, 만일 입력신호가 공급되면, 위상검출기는 입력주파수와 전압제어 발진기의 발진주파수의 위상과 주파수를 서로 비교하고, 이 두신호의 위상차, 주파수에 비례한 오차전압을 발생시키게 되며, 이 오차전압이 저역필터 및 증폭기를 통해 전압제어 발진기의 발진주파수를 입력신호의 주파수와의 차를 감소시키는 방향으로 공급된다. 이와같이 해서 입력신호가 전압제어 발진기로부터의 출력신호와 같아졌을 때, 이 상태를 위상동기루프가 로크, 즉 동기되었다고 하고, 한 번 동기하면 입력신호와 전압제어 발진기의 출력신호가 위상차가 생기지 않는 한 계속 같은 상태를 유지하지만, 만일 동기상태에 있어서 입력신호와 전압제어 발진기의 출력신호가 위상차가 생겼을 경우에도, 이 차이를 위상검출기로 검출하여 오차전압이 변화되고, 입력신호가 전압제어 발진기의 출력전압과 같아지도록 전압제어 발진기를 제어하여 동기상태를 계속 유지하는 것이 위상동기루프이다. 이때 위상동기루프가 동기상태를 유지할 수 있는 범위를 동기범위(Lock Range)라고 하며, 또 최초의 동기되지 않은 상태에서 입력신호를 변화시킬 경우, 그 신호에 동기할 수 있는 주파수의 폭을 포획범위(Capture Range)라고 하는데, 도입범위라고도 하며 일반적으로 포획범위는 동기범위보다는 작다.
그러나 상기한 종래의 위상동기루프는 파라메터의 변화, 특히 커패시터의 공정변화에 따라 전압제어 발진기의 자주발진주파수가 최초의 목표주파수에서 벗어나게 되어, 위상동기루프가 동작하기 위해서는 큰 포획범위가 필요하게 되고, 외부에서 전압제어 발진기의 주파수를 조정해 주어야 할 경우가 있으며, 전압제어 발진기의 자주발진주파수(Free Running Frequency)가 크게 달라져 있을 경우에는 위상동기루프가 오동작을 일으킬 수 있다는 문제점이 있다.
그러므로 이 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 전압제어 발진기의 자주발진주파수는 전압제어 발진기의 주파수 발생단의 직류를 제어하면 조정이 가능하므로 공정파라미터의 변화를 상쇄하는 방향으로 직류레벨을 변화시키면 의도한 전압제어 발진기의 자주발진주파수로 복귀할 수 있고, 위상동기루프의 전압제어 발진기의 자주발진주파수를 외부의 조정이 없이 직류레벨 포획장치에 의해 자동으로 맞추어 위상동기루프 회로를 보다 안정적으로 동작시킬 수 있는 직류레벨 포획장치가 결합된 위상동기루프를 제공하기 위한 것이다.
상기의 목적을 달성하기 위한 수단으로써, 이 발명의 구성은, 기준주파수와 신호주파수를 수신하여 두 주파수의 위상을 비교하고, 두 주파수간에 서로 차이가 있다면, 그 주기적인 차이주파수를 출력하는 위상검출기; 상기의 위상검출기의 주기적인 차이주파수를 수신하여 차이가 없을 때, 차단주파수 보다 낮은 주파수를 감쇠없이 출력하는 제1저역필터; 상기의 위상검출기의 주기적인 차이주파수를 수신하여, 충분히 큰 직류 포획범위를 가지도록 -3dB점을 크게 설정하여 차단주파수보다 낮으면 감쇠없이 통과시키고, 높은 주파수에 대해서는 감쇠를 하여, 출력하는 제2저역필터; 상기의 제2저역필터의 출력을 수신하여 고주파성분을 제거하는 제3저역필터; 상기의 제3저역필터의 출력을 수신하여 그 레벨을 증폭시킨 출력전압을 출력하는 증폭기; 상기 제2저역필터의 출력전압을 수신하여 직류출력값을 크게 변환하여 출력하는 전압/전류 변환기; 스위치선택신호에 의해 제1스위치 또는 제2스위치를 온 또는 오프시켜서, 상기의 제1저역필터의 출력과 상기의 전압/전류 변환기의 출력중에서 선택하여 출력시키는 스위치수단; 상기의 증폭기의 출력을 수신하여 직류로 바꾸어 기준전압과 비교하여 그 값이 같으면, 상기의 스위치수단의 제1스위치를 온시키고, 제2스위치는 오프시켜서 위상동기루프를 정상 동작시키며, 비교된 값이 다를 경우에는 제어신호를 발생하고, 증폭기로부터 입력신호와 기준전압을 계속 비교하여 그 값이 같아지면, 제1스위치를 온시키고, 제2스위치는 오프시켜서 위상동기루프를 정상동작 시키며, 현재까지의 상태를 계속 유지하면서, 제어신호를 동기시키는 직류레벨 포획장치; 상기의 스위치수단으로부터 제1저역필터의 출력, 또는 전압/전류 변환기의 출력을 수신하거나, 상기의 직류레벨 포획장치의 출력을 수신하여, 펄스열이 로크된 정현파를 상기의 위상검출기의 신호주파수로 출력하는 전압제어 발진기로 이루어진다.
또한, 상기의 직류레벨 포획장치의 구성은, 상기의 위상검출기에 입력신호가 가해지면, 디스에이블 되어있던 제1 및 제2버퍼를 인에이블 시키는 버퍼인에이블 신호를 수신하고, 초기화되어 있던 제4저역필터와 제5저역필터에 의해 증폭기로부터 수신한 입력신호의 교류성분을 모두 제거하여 직류성분만을 출력하는 버퍼 및 필터수단; 상기의 버퍼 및 필터수단의 제4저역필터 출력과 제5저역필터 출력이 같아지면 두출력을 모두 하이논리값으로 바꾸고, 상기의 두출력을 입력으로하여 제2논리곱회로 및 제3논리곱회로가 모두 하이논리값을 출력하는 입력레벨 검출수단; 상기의 입력레벨 검출수단의 제2논리곱회로 출력이 하이논리값이면 온이 되면서, 동시에 제2논리곱회로를 디스에이블시키고, 일정바이어스를 출력하는 바이어스회로; 상기의 버퍼 및 필터수단의 제5저역필터의 출력과 기준전압신호를 수신하고, 두 신호를 비교하여 하이논리값 또는 로우논리값을 출력하는 입력검출 및 동기수단; 상기의 입력검출 및 동기수단의 출력이 하이논리이면 싱크를, 로우논리값이면 소싱을 선택하는 싱킹 및 소싱 선택수단; 상기의 기준전압신호, 제5저역필터의 출력, 상기의 입력검출 및 동기수단의 출력을 수신하여, 입력검출 및 동기수단의 출력을 인에이블 신호로하여 기준전압신호와 제5저역필터의 출력신호를 서로 비교하여 직류구동 인에이블신호를 출력하는 비교 및 신호발생수단; 상기의 비교 및 신호발생수단의 출력을 수신하여, 상기의 스위치수단의 제1스위치 또는 제2스위치를 선택하는 스위치선택신호를 출력하는 스위치선택수단; 상기의 바이어스회로가 온이 되고, 상기의 비교 및 신호발생수단의 직류구동 인에이블신호를 수신하여, 첫 번째 구동블럭을 인에이블시키는 출력신호를 출력하는 초단구동회로; 상기의 입력레벨 검출수단의 제3논리곱회로 출력과 초단구동회로의 출력신호를 수신하여, 전압제어 발진기의 입력이 되는 직류레벨 포획장치의 출력신호를 출력하고, 상기의 버퍼 및 필터수단의 제1버퍼를 선택하는 신호와 제4저역필터를 리셋시키는 필터리셋신호를 출력하는 직류구동 및 필터리셋수단으로 이루어진다.
또한, 상기의 직류레벨 포획장치의 스위치선택수단의 구성은, 베이스는 상기의 직류레벨 포획장치의 비교 및 신호발생수단의 출력을 수신하고, 에미터는 전원전압에 연결된 제1P트랜지스터와, 컬렉터는 상기 제1P트랜지스터의 컬렉터에 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제1N트랜지스터와, 컬렉터는 상기의 제1N트랜지스터의 에미터와 연결되고, 베이스는 상기의 제1N트랜지스터의 베이스에 공통으로 연결되고, 에미터는 접지전압에 연결된 제2N트랜지스터와, 컬렉터는 전원전압에 연결되고, 에미터는 상기의 제1N트랜지스터의 에미터와 공통으로 연결된 제3N트랜지스터와, 한단자가 전원전압에 연결된 제1전류원과, 컬렉터는 상기의 제1전류원의 다른 단자와 연결되고, 베이스는 상기의 컬렉터, 제3N트랜지스터의 베이스와 공통으로 연결된 제4N트랜지스터와, 에미터는 상기의 제3N트랜지스터의 에미터와 공통으로 연결된 제4N트랜지스터와, 컬렉터는 제4N트랜지스터의 에미터와 공통으로 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결되고, 에미터는 전지전압과 연결된 제5N트랜지스터와, 에미터는 전원전압과 연결되고, 베이스와 컬렉터가 서로 연결된 제2P트랜지스터와, 에미터가 전원전압과 연결되고, 베이스는 제2P트랜지스터의 베이스와 공통으로 연결된 제3P트랜지스터와, 컬렉터는 상기의 제2P트랜지스터의 컬렉터와 공통으로 연결되고 베이스는 상기의 제4N트랜지스터의 에미터와 공통으로 연결되고, 에미터는 접지전압과 연결된 제6N트랜지스터와, 컬렉터가 상기의 제3P트랜지스터의 컬렉터와 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제7N트랜지스터와, 베이스는 상기의 제7N트랜지스터의 베이스와 공통으로 연결되고, 에미터는 접지전압과 연결되고, 컬렉터는 상기의 제7N트랜지스터의 에미터와 연결되어 공통으로 스위치선택신호를 출력하는 제8N트랜지스터로 이루어진다.
또한, 상기의 직류레벨 포획장치의 버퍼 및 필터수단의 구성은, 버퍼인에이블 신호를 제1단자로 수신하고, 직류구동 및 필터리셋수단으로부터 필터리셋신호를 제2단자로 수신하여 논리곱하여 출력하는 제1논리곱회로; 증폭기의 입력신호를 수신하고, 상기의 제1논리곱회로의 출력을 리셋단자로 수신하여 출력하는 제1버퍼; 상기의 증폭기의 입력신호를 수신하고, 상기의 버퍼인에이블 신호를 리셋단자로 수신하여 출력하는 제2버퍼; 상기의 제1버퍼의 출력을 수신하고, 상기의 직류구동 및 필터리셋수단의 필터리셋신호를 리셋단자로 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제4저역필터; 상기의 제2버퍼의 출력을 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제5저역필터로 이루어진다.
또한, 상기의 직류레벨 포획장치의 입력레벨 검출수단의 구성은, 상기의 버퍼 및 필터수단의 제4저역필터와 제5저역필터의 출력을 수신하여, 그 입력레벨을 비교하여 서로 같으면 각각 하이논리값을 출력하는 입력레벨검출기; 상기의 입력레벨검출기의 두 출력을 수신하여 논리곱하여 출력하고, 출력값이 하이논리값일 경우에 상기의 바이어스회로로부터 리셋신호를 수신하여 디스에이블되는 제2논리곱회로; 상기의 입력레벨검출기의 두 출력을 수신하여 논리곱하여 출력하는 제3논리곱회로로 이루어진다.
또한, 상기의 직류레벨 포획장치의 직류구동 및 필터리셋수단의 구성은, 순차직류구동회로, 다음단구동회로, 필터리셋회로로 이루어지며, 전반부와 후반부로 구성되어, 상기의 초단구동회로의 출력과 상기의 입력레벨 검출수단의 제3논리곱회로 출력, 상기의 싱킹 및 소싱선택수단의 출력신호를 수신하여, 직류레벨 포획장치의 제어출력신호를 출력하고, 다음단구동회로의 인에이블신호, 필터리셋회로의 입력신호를 발생하는 순차직류 구동회로; 상기의 순차직류 구동회로의 출력과 상기의 입력레벨 검출수단의 제3논리곱회로의 출력을 수신하여, 다음의 직류구동 및 필터리셋수단을 인에이블시키는 신호를 출력하는 다음단구동회로; 상기의 순차직류 구동회로의 출력을 수신하여 상기의 버퍼 및 필터수단의 제1논리곱회로를 선택하는 신호와 제4저역필터를 리셋시키는 신호를 출력하는 필터리셋회로; 가 다수로 되어 있다.
상기의 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부한 도면을 참조로하여 설명하면 다음과 같다.
제2도는 이 발명의 실시예에 따른 직류레벨 포획장치가 결합된 위상동기루프의 구성도이고, 제3도는 이 발명의 실시예에 따른 직류레벨 포획장치의 구성도이고, 제4도는 이 발명의 실시예에 따른 직류레벨 포획장치의 세부구성도이고, 제5도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 버퍼 및 필터수단의 회로도이고, 제6도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 스위치선택수단 회로도이고, 제7도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 입력레벨 검출수단의 입력레벨 검출회로의 회로도이고, 제8도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 입력레벨 검출수단의 제3논리곱회로 회로도이고, 제9도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 초단구동회로의 회로도이고, 제10도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 입력검출 및 동기수단의 회로도이고, 제11도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 비교 및 신호발생수단의 회로도이고, 제12도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 직류구동 및 필터리셋수단의 순차직류 구동회로의 회로도이고, 제13도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 직류구동 및 필터리셋수단의 다음단구동회로의 회로도이고, 제14도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 직류구동 및 필터리셋수단의 필터리셋회로의 회로도이다.
첨부한 제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 직류레벨 포획장치(100)가 결합된 위상동기루프(PHASE-LOCKED LOOPS)의 구성은, 기준주파수(PLL_IN)와 신호주파수(PLL_REF)를 수신하여 두 주파수의 위상을 비교하여, 두 주파수간에 서로 차이가 있다면, 그 주기적인 차이주파수(PLL_OUT)를 출력하는 위상검출기(10); 상기의 위상검출기(10)의 주기적인 차이주파수(PLL_OUT)를 수신하여 차이가 없을 때, 차단주파수 보다 낮은 주파수를 감쇠없이 출력하는 제1저역필터(Lowpass Filter)(20); 상기의 위상검출기(10)의 주기적인 차이주파수(PLL_OUT)를 수신하여, 충분히 큰 직류 포획범위를 가지도록 -3dB점을 크게 설정하여 차단주파수보다 낮으면 감쇠없이 통과시키고, 높은 주파수에 대해서는 감쇠를 하여, 출력하는 제2저역필터(Lowpass Filter)(60); 상기의 제2저역필터(60)의 출력을 수신하여 고주파성분을 제거하는 제3저역필터(Lowpass Filter)(80); 상기의 제3저역필터(80)의 출력을 수신하여 그 레벨을 증폭시킨 출력전압(DLC_IN)을 출력하는 증폭기(90); 상기의 제2저역필터(60)의 출력을 수신하여 직류출력값을 크게 변환하여 출력하는 전압/전류 변환기(70); 스위치선택신호(SW_SEL)에 의해 제1스위치(SW1) 또는 제2스위치(SW2)를 온(On) 또는 오프(Off)시켜서, 상기의 제1저역필터(20)의 출력과 상기의 전압/전류 변환기(70)의 출력중에서 선택하여 출력시키는 스위치수단(50); 상기의 증폭기의 출력(DLC_IN)을 수신하여, 직류로 바꾸어 기준전압(LPF_REF)과 비교하여 그 값이 같으면, 상기의 스위치수단(50)의 제1스위치(SW1)를 온(On)시키고, 제2스위치(SW2)는 오프(Off)시켜서 위상동기루프를 정상 동작시키며, 비교된 값이 다를 경우에는 제어신호(DLC_OUT)를 발생하고, 증폭기로부터 입력신호(DLC_IN)와 기준전압(LPF_REF)을 계속 비교하여 그 값이 같아지면, 제1스위치(SW1)를 온(On)시키고, 제2스위치(SW2)는 오프(Off)시켜서 위상동기루프를 정상동작 시키며, 현재까지의 상태를 계속 유지하면서, 제어신호(DLC_OUT)를 동기시키는 직류레벨 포획장치(100); 상기의 스위치수단(50)의 온/오프 동작에 의해 제1저역필터(20)의 출력, 또는 전압/전류 변환기(70)의 출력을 수신하거나, 상기의 직류레벨 포획장치(100)의 제어신호(DLC_OUT)를 수신하여, 펄스열이 로크된 정현파를 상기의 위상검출기(10)의 신호주파수(PLL_REF)로 출력하는 전압제어 발진기(40)로 이루어진다.
또한, 상기의 직류레벨 포획장치(100)의 구성은, 상기의 위상검출기(10)에 입력신호(PLL_IN)가 가해지면, 디스에이블 되어있던 제1 및 제2버퍼(102, 103)를 인에이블 시키는 버퍼인에이블(BUF_EN)신호를 수신하고, 초기화되어 있던 제4저역필터(104)와 제5저역필터(105)에 의해 증폭기(90)로부터 수신한 입력신호(DLC_IN)의 교류성분을 모두 제거하여 직류성분만을 출력하는 버퍼 및 필터수단(110); 상기의 버퍼 및 필터수단(110)의 제4저역필터(104) 출력과 제5저역필터(105)출력이 같아지면 두출력을 모두 하이논리값으로 바꾸고, 상기의 두 출력을 입력으로하여 제2논리곱회로(108) 및 제3논리곱회로(107)가 모두 하이논리값을 출력하는 입력레벨 검출수단(120); 상기의 입력레벨 검출수단(120)의 제2논리곱회로(108) 출력이 하이논리값이면 온이 되면서, 동시에 제2논리곱회로(108)를 디스에이블시키고, 일정바이어스를 출력하는 바이어스회로(130); 상기의 버퍼 및 필터수단(110)의 제5저역필터(105)의 출력과 기준전압신호(LPF_REF)를 수신하고, 두 신호를 비교하여 하이논리값 또는 로우논리값을 출력하는 입력검출 및 동기수단(150); 상기의 입력검출 및 동기수단(150)의 출력이 하이논리값이면 싱크를, 로우논리값이면 소싱을 선택하여 순차직류구동회로(111)로 출력하는 싱킹 및 소싱 선택수단(160); 상기의 기준전압신호(LPF_REF), 제5저역필터(105)의 출력, 상기의 입력검출 및 동기수단(150)의 출력을 수신하여, 입력검출 및 동기수단(150)의 출력을 인에이블 신호로하여 기준전압신호(LPF_REF)와 제5저역필터(105)의 출력신호를 서로 비교하여 직류구동 인에이블신호를 출력하는 비교 및 신호발생수단(170); 상기의 비교 및 신호발생수단(170)의 출력을 수신하여, 상기의 스위치수단(50)의 제1스위치(SW1) 또는 제2스위치(SW2)를 선택하는 스위치선택신호(SW_SEL)를 출력하는 스위치선택수단(190); 상기의 바이어스회로(130)가 온(On)이 되고, 상기의 비교 및 신호발생수단(170)의 직류구동 인에이블신호를 수신하여, 첫 번째 구동블럭을 인에이블시키는 출력신호를 출력하는 초단구동회로(140); 상기의 입력레벨 검출수단(120)의 제3논리곱회로(170) 출력과 초단구동회로(140)의 출력신호를 수신하여, 전압제어 발진기(40)의 입력이 되는 직류레벨 포획장치(100)의 제어신호(DLC_OUT)를 출력하고, 상기의 버퍼 및 필터수단(110)의 제1버퍼(102)를 선택하는 버퍼스위치신호(BUF_SW)와 제4저역필터(104)를 리셋시키는 필터리셋신호(LPF_RESET)를 출력하는 다수의 직류구동 및 필터리셋수단(180)으로 이루어진다.
또한, 상기의 직류레벨 포획장치(100)의 스위치선택수단(190)의 구성은, 베이스는 상기의 직류레벨 포획장치(100)의 비교 및 신호발생수단(107)의 출력(SW_IN)을 수신하고, 에미터는 전원전압(Vcc)에 연결된 제1P트랜지스터(MP1)와, 컬렉터는 상기의 제1P트랜지스터(MP1)의 컬렉터에 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제1N트랜지스터(MN1)와, 컬렉터는 상기의 제1N트랜지스터(MN1)의 에미터와 연결되고, 베이스는 상기의 제1N트랜지스터(MN1)의 베이스에 공통으로 연결되고, 에미터는 접지전압에 연결된 제2N트랜지스터(MN2)와, 컬렉터는 전원전압(Vcc)에 연결되고, 에미터는 상기의 제1N트랜지스터(MN1)의 에미터와 공통으로 연결된 제3N트랜지스터(MN3)와, 한단자가 전원전압(Vcc)에 연결된 제1전류원(Is)과, 컬렉터는 상기의 제1전류원(Is)의 다른 단자와 연결되고, 베이스는 상기의 컬렉터, 제3N트랜지스터(MN3)의 베이스와 공통으로 연결된 제4N트랜지스터(MN4)와, 에미터는 상기의 제3N트랜지스터(MN3)의 에미터와 공통으로 연결된 제4N트랜지스터(MN4)와, 컬렉터는 제4N트랜지스터(MN4)의 에미터와 공통으로 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결되고, 에미터는 접지전압(GND)과 연결된 제5N트랜지스터(MN5)와, 에미터는 전원전압(Vcc)과 연결되고, 베이스와 컬렉터가 서로 연결된 제2P트랜지스터(MP2)와, 에미터가 전원전압(Vcc)와 연결되고, 베이스는 제2P트랜지스터(MP2)의 베이스와 공통으로 연결된 제3P트랜지스터(MP3)와, 컬렉터는 상기의 제2P트랜지스터(MP2)의 컬렉터와 공통으로 연결되고 베이스는 상기의 제4N트랜지스터(MN4)의 에미터와 공통으로 연결되고, 에미터는 접지전압(GND)과 연결된 제6N트랜지스터(MN6)와, 컬렉터가 상기의 제3P트랜지스터(MP3)의 컬렉터와 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제7N트랜지스터(MN7)와, 베이스는 상기의 제7N트랜지스터(MN7)의 베이스와 공통으로 연결되고, 에미터는 접지전압(GND)과 연결되고, 컬렉터는 상기의 제7N트랜지스터(MN7)의 에미터와 연결되어 공통으로 스위치선택신호(SW_SEL)를 출력하는 제8N트랜지스터(MN8)로 이루어진다.
또한, 상기의 직류레벨 포획장치(100)의 버퍼 및 필터수단(110)의 구성은, 버퍼인에이블(BUF_EN)신호를 제1단자로 수신하고, 직류구동 및 필터리셋수단(180)으로부터 버퍼스위치신호(BUF_SW)를 제2단자로 수신하여 논리곱하여 출력하는 제1논리곱회로(101); 증폭기(90)의 입력신호(DLC_IN)를 수신하고, 상기의 제1논리곱회로(101)의 출력을 리셋단자로 수신하여 출력하는 제1버퍼(102); 상기의 증폭기(90)의 입력신호(DLC_IN)를 수신하고, 상기의 버퍼인에이블(BUF_EN) 신호를 리셋단자로 수신하여 출력하는 제2버퍼(103); 상기의 제1버퍼(102)의 출력을 수신하고, 상기의 직류구동 및 필터리셋수단(180)의 필터리셋신호(LPF_ RESET)를 리셋단자로 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제4저역필터(104); 상기의 제2버퍼(103)의 출력을 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제5저역필터(105)로 이루어진다.
또한, 상기의 직류레벨 포획장치(100)의 입력레벨 검출수단(120)의 구성은, 상기의 버퍼 및 필터수단(110)의 제4저역필터(104)와 제5저역필터(105)의 출력을 수신하여, 그 입력레벨을 비교하여 서로 같으면 각각 하이논리값을 출력하는 입력레벨검출기(106); 상기의 입력레벨검출기(106)의 두 출력을 수신하여 논리곱하여 출력하고, 출력값이 하이논리값일 경우에 상기의 바이어스회로(130)로부터 리셋신호를 수신하여 디스에이블되는 제2논리곱회로(108); 상기의 입력레벨검출기(106)의 두 출력을 수신하여 논리곱하여 출력하는 제3논리곱회로(107)로 이루어진다.
또한, 상기의 직류레벨 포획장치(100)의 다수의 직류구동 및 필터리셋수단(180, 181, 182)의 구성은, 다수의 순차직류 구동회로(111), 다음단구동회로(112), 필터리셋회로(113)로 이루어지며, 전반부(Master)와 후반부(Slave)로 구성되어, 상기의 초단구동회로(140)의 출력과 상기의 입력레벨 검출수단(120)의 제3논리곱회로(107) 출력, 상기의 싱킹 및 소싱선택수단(160)의 출력신호를 수신하여, 직류레벨 포획장치의 제어신호(DLC_OUT)를 출력하고, 다음단구동회로(112)의 인에이블신호, 필터리셋회로(113)의 입력신호를 발생하는 순차직류 구동회로(111); 상기의 순차직류 구동회로(111)의 출력과 상기의 입력레벨 검출수단(120)의 제3논리곱회로(107)의 출력을 수신하여, 다음의 직류구동 및 필터리셋수단(181)을 인에이블 시키는 신호를 출력하는 다음단구동회로(112); 상기의 순차직류 구동회로(111)의 출력을 수신하여 상기의 버퍼 및 필터수단의 제1논리곱회로(101)를 선택하는 버퍼스위치신호(BUF_SW)와 제4저역필터(104)를 리셋시키는 필터리셋신호(LPF_RESET)를 출력하는 필터리셋회로(113); 가 다수로 되어 있다.
제5도는 이 발명의 구체적인 실시예에 따른 직류레벨 포획장치의 버퍼 및 필터수단(110)의 회로도로써, 버퍼인에이블(BUF_EN)신호와 증폭기(90)의 출력신호(DLC_IN)를 수신하고, 직류구동 및 필터리셋수단(180)의 필터리셋회로(113)로부터 버퍼스위치신호(BUF_SW)와 필터리셋신호(LPF_RESET)를 수신하여 제4저역필터출력(LPF4_OUT)신호와 제5저역필터출력 신호(LPF5_OUT)를 출력하는 것을 보이고 있고, 제6도는 직류레벨 포획장치의 스위치선택수단(190) 회로도로써, 비교 및 신호발생수단(170)으로부터 스위치입력신호(SW_IN)를 수신하여 스위치선택신호(SW_SEL)를 출력하는 것을 보이고 있고, 제7도는 직류레벨 포획장치의 입력레벨 검출수단(120)의 입력레벨 검출회로(106)의 회로도로써, 버퍼 및 필터수단(110)으로부터 제4저역필터 출력신호(LPF4_OUT)와 제5저역필터 출력신호(LPF5_OUT)를 수신하여 서로 동일할 경우 각각 하이논리값으로 변환하여 출력(OUT1, OUT2)하는 것을 보이고 있고, 제8도는 직류레벨 포획장치의 입력레벨 검출수단(120)의 제3논리곱회로(107) 회로도로써, 상기의 입력레벨 검출회로(106)의 두 출력들(OUT1, OUT2)을 수신하여 이를 논리곱하여 출력(AND_OUT)하는 것을 보이고 있고, 제9도는 직류레벨 포획장치의 초단구동회로(140)의 회로도로써, 상기의 바이어스회로(130)의 출력(START_ND)을 수신하고, 비교 및 신호발생수단(170)으로부터 두출력(IN_DRV_OUT1, INDRV_OUT2)을 수신하여 순차직류 구동회로(111)를 인에이블시키는 신호를 출력(START_OUT)하는 것을 보이고 있고, 제10도는 직류레벨 포획장치의 입력검출 및 동기수단(150)의 회로도로써, 초단구동회로의 출력(START_OUT), 제5저역필터의 출력(LPF5_OUT), 기준전압(LPF_REF), 바이어스전압(VBIAS)을 수신하여, 싱크 또는 소스를 결정하기 위한 출력(IF)과 입력검출 및 동기출력(IN_LOCK_OUT1, IN_LOCK_OUT2)을 출력하는 것을 보이고 있고, 제11도는 직류레벨 포획장치의 비교 및 신호발생수단(170)의 회로도로써, 상기의 입력검출 및 동기출력(IN_LOCK_OUT1, IN_LOCK_OUT2), 제5저역필터의 출력(LPF5_OUT), 기준전압(LPF_REF)을 수신하여, 두 개의 출력신호(IN_DRV_OUT1, IN_DRV_OUT2)를 출력하는 것을 보이고 있고, 제12도는 직류레벨 포획장치의 직류구동 및 필터리셋수단(180)의 순차직류 구동회로(111)의 회로도로써, 입력검출 및 동기수단의 출력(IN_LOCK_OUT1), 싱킹 및 소싱선택수단(160)으로부터 싱크신호(SINK), 소싱신호(SOURCE), 제3논리곱회로(107)의 출력(AND_OUT), 초단구동회로(140)의 출력(START_OUT), 비교 및 신호발생수단(170)의 출력(IF), 바이어스신호들(VBIAS, V_REF1)을 수신하여, 직류레벨 포획회로의 제어신호(DLC_OUT)가 되는 전반부출력(MASTER_OUT)과 후반부출력(SLAVE_OUT)을 출력하는 것을 보이고 있고, 제13도는 직류레벨 포획장치의 직류구동 및 필터리셋수단(180)의 다음단구동회로(112)의 회로도로써, 비교 및 신호발생수단(170)의 출력(IN_DRV_OUT1, IN_DRV_OUT2), 제3논리곱회로(107)의 출력, 순차직류 구동회로(111)의 후반부출력(SLAVE_OUT)(AND_OUT)을 수신하여 다음의 직류구동 및 필터리셋수단(181)을 인에이블 시키는 신호(ND_+)를 출력하는 것을 보이고 있고, 제14도는 직류레벨 포획장치의 직류구동 및 필터리셋수단(180)의 필터리셋회로(113)의 회로도로써, 바이어스신호(V_REF), 순차직류 구동회로(111)의 전반부출력(MASTER_OUR), 후반부출력(SLAVE_OUT)을 수신하여, 제1논리곱회로(101)를 선택하는 버퍼스위치(BUF_SW)신호와 제4저역필터(104)를 리셋시키는 필터리셋신호(LPF4_RESET)를 출력하는 것을 보이고 있다.
상기의 구성에 의한 이 발명의 실시예에 따른 직류레벨 포획장치가 결합된 위상동기루프의 동작은 다음과 같다.
위상동기루프는 동작 초기에 스위치부(50)의 제1스위치(SW1)를 오프(OFF)시키고, 제2스위치(SW2)를 온(ON)시키면, 위상검출기(10)→제2저역필터(60)→전압/전류 변환기(70)→전압제어 발진기(40)의 순서로 동작하게 된다. 여기에서, 전압/전류 변환기(70)와 직류레벨을 증폭하기 위한 증폭기(90)는 직류레벨 포획장치(100)의 입력으로써, 위상동기루프의 직류출력값을 크게하여 전달하기 위한 것이고, 위상동기루프회로의 출력이 크다면 두 수단(70, 90)은 생략하거나 그 이득값을 낮게 설정할 수도 있다. 그리고, 제2저역필터(60)는 충분히 큰 포획범위(Capture Range)를 가지도록 -3dB점을 크게 설정하고, 제3저역필터(80)는 제2저역필터(60)에서 출력되는 고주파 성분을 상당량 제거하여 증폭기(90)로 공급하고, 증폭기(90)는 그 레벨을 증폭하여 직류레벨 포획장치(100)로 입력한다. 상기의 직류레벨 포획장치(100)는 증폭기(90)의 출력을 거의 완전한 직류로 바꾸어 전압제어 발진기(40)의 자주발진주파수(Free Running Frequency)의 기준전압(LPF_REF)과 비교하여 그 값이 같으면 스위치부(50)의 제1스위치(SW1)를 온(On)시키고, 제2스위치(SW2)는 오프(Off)하여 위상동기루프를 정상 동작시키지만, 상기의 비교된 값이 다를 경우에는, 상기의 전압제어 발진기(40)의 자주발진주파수가 바뀐 상태이므로 직류레벨 포획장치(100)에서 전압제어 발진기(40)로 주파수제어를 위한 제어신호(DLC_OUT)를 발생시키고, 기준전압(LPF_REF)과 증폭기의 출력(DLC_IN)을 계속 비교하여 그 값이 같아지면 제1스위치(SW1)를 온시키고, 제2스위치(SW2)를 오프하여 위상동기루프를 정상 동작시키고, 이때의 직류레벨 포획장치(100)는 현재까지의 상태를 계속 유지하여 전압제어 발진기(40)로 주파수 제어신호(DLC_OUT)를 동기(LOCK)시킨다.
제3도는 제2도의 직류레벨 포획장치(100) 부분에 대한 구성도이고, 제4도는 제3도의 상세구성도로써, 버퍼 및 필터수단(110)의 버퍼인에이블 신호(BUF_EN)는 제1버퍼(102)와 제2버퍼(103)를 인에이블 시키는 신호로써, 제2도에서 위상검출기(10)로 입력되는 입력신호(PLL_IN)가 가해질 때까지 제1버퍼(102)와 제2버퍼(103)를 디스에이블 시킨다. 위상검출기(10)에서 입력신호(PLL_IN)가 발생하면, 제1버퍼(102)와 제2버퍼(103)가 인에이블되어, 이때부터 제3도의 직류레벨 포획장치(100)가 동작을 시작한다. 여기에서, 버퍼인에이블 신호(BUF_EN)가 제1버퍼(102)와 제2버퍼(103)를 인에이블 시키면, 초기화 되어있던, 제4저역필터(104)와 제5저역필터(105)는 직류레벨을 출력하게 된다. 제4저역필터(104)와 제5저역필터(105)는 증폭기(90)의 입력신호(DLC_IN)에서 교류성분을 거의 모두 제거하고, 직류성분만을 출력하나, 상기의 제4저역필터(104)와 제5저역필터(105)는 동일한 신호를 입력으로 받으므로 출력도 동일하게 된다. 또한 입력레벨 검출수단(120)의 입력레벨검출기(106)는 제4저역필터(104)와 제5저역필터(105)의 출력이 같아지면 그 자신이 두출력을 모두 하이논리값으로 만들어 제2논리곱회로(108)와 제3논리곱회로(109)의 출력을 하이논리값으로 만든다. 상기의 버퍼 및 필터수단(110)의 제4저역필터(104)와 제5저역필터(105)의 출력이 전원전압(Vcc) 또는 전지전압(GND)의 초기 리셋값에서부터 입력신호(DLC_IN)의 값으로 수렴될 때까지 위상동기루프에서는 신호가 입력되어 안정화될 수 있는 충분한 시간이 보장되게 된다. 만약, 제2논리곱회로(108)의 출력이 하이논리값이 되면, 바이어스회로(130)는 온(On)이 되고, 동시에 제2논리곱회로(108)를 디스에이블 시키게 되고, 다음에 제3논리곱회로(107)의 출력은 직류구동 및 필터리셋수단(180)의 순차직류구동회로(111)와 제3논리곱회로(107)의 출력이 하이논리값에서 로우논리값을 지나 다시 하이논리값이 되기 전에 각각의 1주기마다 다수의 직류구동 및 필터리셋회로(180, 181, 182)중 1개씩만을 순차적으로 인에이블 시킨다. 그리고, 제5저역필터(105)의 출력은 입력검출 및 동기수단(150)과 비교 및 신호발생수단(170)으로 입력되고, 입력검출 및 동기수단(150)에서는 전압제어 발생기(40)의 기준전압(LPF_REF)과 제5저역필터(105)의 출력을 비교하여 제5저역필터(105)의 출력이 상기의 기준전압(LPF_REF) 보다 크면 입력검출 및 동기수단(150)은 하이논리값을 출력하고, 그 반대이면 로우논리값을 출력한다. 상기의 입력검출 및 동기수단(150)의 하이논리값 또는 로우논리값이 출력은 싱킹 및 소싱선택수단(160)에 입력되어, 직류구동 및 필터리셋수단(180)의 순차직류 구동회로(111)의 싱킹(Sinking) 또는 소싱(Saursing)을 결정한다. 또한, 상기의 비교 및 신호발생수단(170)은 제5저역필터(105)의 출력과 상기의 기준전압(LPF_REF)과 비교하여 동일하지 않으면 각각 직류구동 및 필터리셋수단(180)의 모든 다음단 구동회로(112)들을 인에이블시키고, 만약 동일하면 다음단구동회로(112)를 모두 디스에이블 시킨다. 그리고, 바이어스회로(130)가 온(ON)되고, 비교 및 신호발생수단(170)에서 다음단구동회로(112)를 인에이블 시키는 신호가 주어지면, 초단구동회로(140)는 첫 번째 직류구동 및 필터리셋수단(180)을 인에이블시킬 준비가 되고, 이때 제3논리곱회로(107)의 출력이 하이논리값이면 직류구동 및 필터리셋수단(180)의 순차직류 구동회로(111)를 구성하는 전반부(MASTER)와 후반부(SLAVE)중 전반부만 인에이블 시킨다. 상기와 같이 첫 번째 직류구동 및 필터리셋수단(180)의 전반부(MASTER)가 인에이블이 되면 직류레벨 포획장치(100)로부터 전압제어 발진기(40)로 첫 번째 직류 제어신호(DLC_OUT)가 출력된다. 또한, 전반부(MASTER)의 인에이블에 의해 필터리셋회로(113)는 제1버퍼(102)를 디스에이블시키고, 제4저역필터(104)를 전원전압(Vcc)으로 리셋시킨다. 이 결과로 제4저역필터(104)의 출력은 제5저역필터(105)의 출력과 다르므로 제3논리곱회로(107)의 출력은 로우논리값이 된다. 그래서, 제3논리곱회로(107)가 로우논리값을 출력하면 첫 번째 직류구동 및 필터리셋수단(180)의 후반부(SLAVE)가 인에이블되어 다음단구동회로(112)를 인에이블할 수 있는 신호를 주고, 여기에 제3논리곱회로(107)의 출력이 다시 하이논리값이 되면 두 번째 직류구동 및 필터리셋수단(181)의 전반부(MASTER) 부분이 인에이블된다. 또한, 필터리셋회로(113)에 의해 제1버퍼(102)가 디스에이블되고, 제4저역필터(104)가 전원전압(Vcc)에 이르면 필터리셋회로(113)는 제1버퍼(102)를 다시 인에이블시키고, 제4저역필터(104)의 필터리셋신호(LPF4_RESET)를 오프(Off)시킨다. 다음에 제4저역필터(104)의 출력은 다시 증폭기(90)의 출력(DLC_IN)의 값과 동일한 제5저역필터(105)의 출력값으로 수렴해 가는데, 이때의 제5저역필터(105)의 출력(LPF5_OUT)은 첫 번째 직류구동 및 필터리셋수단(180)의 전압제어 발진기(40)로의 제어신호(DLC_OUT)에 의해 전압제어 발진기(40)의 주파수가 변하여, 이에 따라 기준전압(LPF_REF)에 처음보다 근접해 있는 위상동기루프의 출력은 증폭기의 출력(DLC_IN)인 직류값이 된다. 한 번 인에이블된 순차직류 구동회로(111)는 그 상태를 계속 유지하고, 제4저역필터(104)의 출력(LPF4_OUT)과 제5저역필터(105)의 출력(LPF5_OUT)이 같아지면 제3논리곱회로(107)는 하이논리값이 되고, 두 번째 직류구동 및 필터리셋수단(181)의 순차직류 구동회로(111)의 전반부(MASTER) 부분을 인에이블하고, 전압제어 발진기(40)로의 두 번째 제어신호(DLC_OUT)를 주고 다시 첫 번째 직류구동 및 필터리셋수단(180)에서의 동작을 반복한다. 몇 개의 직류구동 및 필터리셋수단(180)이 앞의 과정에 따라 인에이블되어 전압제어 발진기(40)의 자주발진주파수(Free Running Frequency)가 맞추어져서 위상동기루프의 출력 직류값인 제5저역필터(105)의 출력(LPF5_OUT)과 기준전압(LPF_REF)이 같아지면, 비교 및 신호발생수단(170)으로부터 각 직류구동 및 필터리셋수단(180, 181, 182)의 다음단구동회로(112)를 디스에이블시키는 신호가 주어지고, 더 이상 직류구동 및 필터리셋수단(180, 181, 182)은 인에이블이 되지 않는다. 또한 비교 및 신호발생수단(170)에서는 제5저역필터(105)의 출력 대신에 기준전압(LPF_REF)으로 입력을 대체하여 위상동기루프(PLL)의 동작을 안정시킨다. 비교 및 신호발생수단(170)의 다음단구동회로(112)를 디스에이블 신호는 제2도의 제1스위치(SW1)와 제2스위치(SW2)의 작용을 제어하여 제1스위치(SW1)를 온(On)시키고, 제2스위치(SW2)를 오프(Off)시킨다. 결국 직류레벨 포획장치(100)는 지금까지의 루프를 형성하는 완료된 동작으로써, 위상동기루프의 전압제어 발진기(40)를 무조정이 가능하게 하는 작용을 수행하게 된다.
그러므로 상기와 같이 동작하는 이 발명의 효과는, 전압제어 발진기의 자주발진주파수는 전압제어 발진기의 주파수 발생단의 직류를 제어하면 조정이 가능하므로 공정파라미터의 변화를 상쇄하는 방향으로 직류레벨을 변화시키면 의도한 전압제어 발진기의 자주발진주파수로 복귀할 수 있으며, 위상동기루프의 전압제어 발진기의 자주발진주파수를 외부의 조정이 없이 맞추어 위상동기루프 회로를 보다 안정적으로 동작시킬 수 있는 직류레벨 포획장치가 결합된 위상동기루프를 제공할 수 있다.
Claims (13)
- 제1 및 제2버퍼를 인에이블 시키는 버퍼인에이블 신호를 수신하고, 초기화되어 있던 제4저역필터와 제5저역필터에 의해 증폭기로부터 수신한 입력신호의 교류성분을 모두 제거하여 직류성분만을 출력하는 버퍼 및 필터수단; 상기의 버퍼 및 필터수단의 제4저역필터 출력과 제5저역필터 출력이 같아지면 두출력을 모두 하이논리값으로 바꾸고, 상기의 두출력을 입력으로하여 제2논리곱회로 및 제3논리곱회로가 모두 하이논리값을 출력하는 입력레벨 검출수단; 상기의 입력레벨 검출수단의 제2논리곱회로 출력이 하이논리값이면 온이 되면서, 동시에 제2논리곱회로를 디스에이블시키고, 일정바이어스를 출력하는 바이어스회로; 상기의 버퍼 및 필터수단의 제5저역필터의 출력과 기준전압신호를 수신하고, 두 신호를 비교하여 하이논리값 또는 로우논리값을 출력하는 입력검출 및 동기수단; 상기의 입력검출 및 동기수단의 출력이 하이논리이면 싱크를, 로우논리값이면 소싱을 선택하는 싱킹 및 소성 선택수단; 상기의 기준전압신호, 제5저역필터의 출력, 상기의 입력검출 및 동기수단의 출력을 수신하여, 입력검출 및 동기수단의 출력을 인에이블 신호로하여 기준전압신호와 제5저역필터의 출력신호를 서로 비교하여 직류구동 인에이블신호를 출력하는 비교 및 신호발생수단; 상기의 비교 및 신호발생수단의 출력을 수신하여, 상기의 스위치수단의 제1스위치 또는 제2스위치를 선택하는 스위치선택신호를 출력하는 스위치선택수단; 상기의 바이어스회로가 온이 되고, 상기의 비교 및 신호발생수단의 직류구동 인에이블신호를 수신하여, 첫 번째 직류구동 및 필터리셋을 인에이블시키는 출력신호를 출력하는 초단구동회로; 상기의 입력레벨 검출수단의 제3논리곱회로 출력과 초단구동회로의 출력신호를 수신하여, 전압제어 발진기의 입력이 되는 직류레벨 포획장치의 출력신호를 출력하고, 상기의 버퍼 및 필터수단의 제1버퍼를 선택하는 신호와 제4저역필터를 리셋시키는 필터리셋신호를 출력하는 다수의 직류구동 및 필터리셋수단으로 이루어진 것을 특징으로 하는 직류레벨 포획장치.
- 제1항에 있어서, 상기의 스위치선택수단은, 베이스는 상기의 직류레벨 포획장치의 비교 및 신호발생수단의 출력을 수신하고, 에미터는 전원전압에 연결된 제1P트랜지스터와, 컬렉터는 상기의 제1P트랜지스터의 컬렉터에 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제1N트랜지스터와, 컬렉터는 상기의 제1N트랜지스터의 에미터와 연결되고, 베이스는 상기의 제1N트랜지스터의 베이스에 공통으로 연결되고, 에미터는 접지전압에 연결된 제2N트랜지스터와, 컬렉터는 전원전압에 연결되고, 에미터는 상기의 제1N트랜지스터의 에미터와 공통으로 연결된 제3N트랜지스터와, 한단자가 전원전압에 연결된 제1전류원과, 컬렉터는 상기의 제1전류원의 다른 단자와 연결되고, 베이스는 상기의 컬렉터, 제3N트랜지스터의 베이스와 공통으로 연결된 제4N트랜지스터와, 에미터는 상기의 제3N트랜지스터의 에미터와 공통으로 연결된 제4N트랜지스터와, 컬렉터는 제4N트랜지스터의 에미터와 공통으로 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결되고, 에미터는 접지전압과 연결된 제5N트랜지스터와, 에미터는 전원전압과 연결되고, 베이스와 컬렉터가 서로 연결된 제2P트랜지스터와, 에미터가 전원전압과 연결되고, 베이스는 제2P트랜지스터의 베이스와 공통으로 연결된 제3P트랜지스터와, 컬렉터는 상기의 제2P트랜지스터의 컬렉터와 공통으로 연결되고 베이스는 상기의 제4N트랜지스터의 에미터와 공통으로 연결되고, 에미터는 접지전압과 연결된 제6N트랜지스터와, 컬렉터가 상기의 제3P트랜지스터의 컬렉터와 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제7N트랜지스터와, 베이스는 상기의 제7N트랜지스터의 베이스와 공통으로 연결되고, 에미터는 접지전압과 연결되고, 컬렉터는 상기의 제7N트랜지스터의 에미터와 연결되어 공통으로 스위치선택신호를 출력하는 제8N트랜지스터로 이루어진 것을 특징으로 하는 직류레벨 포획장치.
- 제1항에 있어서, 상기의 버퍼 및 필터수단은, 버퍼인에이블 신호를 제1단자로 수신하고, 직류구동 및 필터리셋수단으로부터 필터리셋신호를 제2단자로 수신하여 논리곱하여 출력하는 제1논리곱회로; 증폭기의 입력신호를 수신하고, 상기의 제1논리곱회로의 출력을 리셋단자로 수신하여 출력하는 제1버퍼; 상기의 증폭기의 입력신호를 수신하고, 상기의 버퍼인에이블 신호를 리셋단자로 수신하여 출력하는 제2버퍼; 상기의 제1버퍼의 출력을 수신하고, 상기의 직류구동 및 필터리셋수단의 필터리셋신호를 리셋단자로 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제4저역필터; 상기의 제2버퍼의 출력을 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제5저역필터로 이루어진 것을 특징으로 하는 직류레벨 포획장치.
- 제1항에 있어서, 상기의 입력레벨 검출수단은, 상기의 버퍼 및 필터수단의 제4저역필터와 제5저역필터의 출력을 수신하여, 그 입력레벨을 비교하여 서로 같으면 각각 하이논리값을 출력하는 입력레벨검출기; 상기의 입력레벨검출기의 두 출력을 수신하여 논리곱하여 출력하고, 출력값이 하이논리값일 경우에 상기의 바이어스회로로부터 리셋신호를 수신하여 디스에이블되는 제2논리곱회로; 상기의 입력레벨검출기의 두 출력을 수신하여 논리곱하여 출력하는 제3논리곱회로로 이루어진 것을 특징으로 하는 직류레벨 포획장치.
- 제1항에 있어서, 상기의 직류구동 및 필터리셋수단은, 전반부와 후반부로 구성되어, 상기의 초단구동회로의 출력과 상기의 입력레벨 검출수단의 제3논리곱회로 출력, 상기의 싱킹 및 소싱선택수단의 출력신호를 수신하여, 직류레벨 포획장치의 제어출력신호를 출력하고, 다음단구동회로의 인에이블신호, 필터리셋회로의 입력신호를 발생하는 순차직류 구동회로; 상기의 순차직류 구동회로의 출력과 상기의 입력레벨 검출수단의 제3논리곱회로의 출력을 수신하여, 다음의 직류구동 및 필터리셋수단을 인에이블 시키는 신호를 출력하는 다음단구동회로; 상기의 순차직류 구동회로의 출력을 수신하여 상기의 버퍼 및 필터수단의 제1논리곱회로를 선택하는 신호와 제4저역필터를 리셋시키는 신호를 출력하는 필터리셋회로로 구성되어 있는 것을 특징으로 하는 직류레벨 포획장치.
- 위상동기루프에 있어서, 기준주파수와 신호주파수를 수신하여 두 주파수의 위상을 비교하고, 두 주파수간에 서로 차이가 있다면, 그 주기적인 차이주파수를 출력하는 위상검출기; 상기의 위상검출기의 주기적인 차이주파수를 수신하여 차이가 없을 때, 차단주파수 보다 낮은 주파수를 감쇠없이 출력하는 제1저역필터; 상기의 위상검출기의 주기적인 차이주파수를 수신하여, 충분히 큰 직류 포획범위를 가지도록 -3dB점을 크게 설정하여 차단주파수보다 낮으면 감쇠없이 통과시키고, 높은 주파수에 대해서는 감쇠를 하여, 출력하는 제2저역필터; 상기의 제2저역필터의 출력을 수신하여 고주파성분을 제거하는 제3저역필터; 상기의 제3저역필터의 출력을 수신하여 그 레벨을 증폭시킨 출력전압을 출력하는 증폭기; 상기의 제2저역필터의 출력전압을 수신하여 직류출력값을 크게 변환하여 출력하는 전압/전류 변환기; 스위치선택신호에 의해 제1스위치 또는 제2스위치를 온 또는 오프시켜서, 상기의 제1저역필터의 출력과 상기의 전압/전류 변환기를 출력중에서 선택하여 출력시키는 스위치수단; 상기의 증폭기의 출력을 수신하여 직류로 바꾸어 기준전압과 비교하여 그 값이 같으면, 상기의 스위치수단의 제1스위치를 온시키고, 제2스위치는 오프시켜서 위상동기루프를 정상 동작시키며, 비교된 값이 다를 경우에는 제어신호를 발생하고, 증폭기로부터 입력신호와 기준전압을 계속 비교하여 그 값이 같아지면, 제1스위치를 온시키고, 제2스위치는 오프시켜서 위상동기루프를 정상동작 시키며, 현재까지의 상태를 계속 유지하면서, 제어신호를 동기시키는 직류레벨 포획장치; 상기의 스위치수단으로부터 제1저역필터의 출력, 또는 전압/전류 변환기의 출력을 수신하거나, 상기의 직류레벨 포획장치의 출력을 수신하여, 펄스열이 로크된 정현파를 상기의 위상검출기의 신호주파수로 출력하는 전압제어 발진기로 이루어진 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제6항에 있어서, 상기의 직류레벨 포획장치는 위상동기루프의 상기의 전압제어 발진기의 자주발진주파수를 외부의 조정없이 맞출 수 있는 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제6항 또는 제7항에 있어서, 상기의 직류레벨 포획장치는, 상기의 위상검출기에 입력신호가 가해지면, 디스에이블 되어있던 제1 및 제2버퍼를 인에이블 시키는 버퍼인에이블 신호를 수신하고, 초기화되어 있던 제4저역필터와 제5저역필터에 의해 증폭기로부터 수신한 입력신호의 교류성분을 모두 제거하여 직류성분만을 출력하는 버퍼 및 필터수단; 상기의 버퍼 및 필터수단의 제4저역필터 출력과 제5저역필터 출력이 같아지면 두출력을 모두 하이논리값으로 바꾸고, 상기의 두출력을 입력으로하여 제2논리곱회로 및 제3논리곱회로가 모두 하이논리값을 출력하는 입력레벨 검출수단; 상기의 입력레벨 검출수단의 제2논리곱회로 출력이 하이논리값이면 온이 되면서, 동시에 제2논리곱회로를 디스에이블시키고, 일정바이어스를 출력하는 바이어스회로; 상기의 버퍼 및 필터수단의 제5저역필터의 출력과 기준전압신호를 수신하고, 두 신호를 비교하여 하이논리값 또는 로우논리값을 출력하는 입력검출 및 동기수단; 상기의 입력검출 및 동기수단의 출력이 하이논리값이면 싱크를, 로우논리값이면 소싱을 선택하는 싱킹 및 소싱 선택수단; 상기의 기준전압신호, 제5저역필터의 출력, 상기의 입력검출 및 동기수단의 출력을 수신하여, 입력검출 및 동기수단의 출력을 인에이블 신호로하여 기준전압신호와 제5저역필터의 출력신호를 서로 비교하여 직류구동 인에이블신호를 출력하는 비교 및 신호발생수단; 상기의 비교 및 신호발생수단의 출력을 수신하여, 상기의 스위치수단의 제1스위치 또는 제2스위치를 선택하는 스위치선택신호를 출력하는 스위치선택수단; 상기의 바이어스회로가 온이 되고, 상기의 비교 및 신호발생수단의 직류구동 인에이블신호를 수신하여, 첫 번째 구동블럭을 인에이블시키는 출력신호를 출력하는 초단구동회로; 상기의 입력레벨 검출수단의 제3논리곱회로 출력과 초단구동회로의 출력신호를 수신하여, 전압제어 발진기의 입력이 되는 직류레벨 포획장치의 출력신호를 출력하고, 상기의 버퍼 및 필터수단의 제1버퍼를 선택하는 신호와 제4저역필터를 리셋시키는 필터리셋신호를 출력하는 다수의 직류구동 및 필터리셋수단으로 이루어진 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제8항에 있어서, 상기의 직류레벨 포획장치의 스위치선택수단은, 베이스는 상기의 직류레벨 포획장치의 비교 및 신호발생수단의 출력을 수신하고, 에미터는 전원전압에 연결된 제1P트랜지스터와, 컬렉터는 상기의 제1P트랜지스터의 컬렉터에 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제1N트랜지스터와, 컬렉터는 상기의 제1N트랜지스터의 에미터와 연결되고, 베이스는 상기의 제1N트랜지스터의 베이스에 공통으로 연결되고, 에미터는 접지전압에 연결된 제2N트랜지스터와, 컬렉터는 전원전압에 연결되고, 에미터는 상기의 제1N트랜지스터의 에미터와 공통으로 연결된 제3N트랜지스터와, 한단자가 전원전압에 연결된 제1전류원과, 컬렉터는 상기의 제1전류원의 다른 단자와 연결되고, 베이스는 상기의 컬렉터, 제3N트랜지스터의 베이스와 공통으로 연결된 제4N트랜지스터와, 에미터는 상기의 제3N트랜지스터의 에미터와 공통으로 연결된 제4N트랜지스터와, 컬렉터는 제4N트랜지스터의 에미터와 공통으로 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결되고, 에미터는 접지전압과 연결된 제5N트랜지스터와, 에미터는 전원전압과 연결되고, 베이스와 컬렉터가 서로 연결된 제2P트랜지스터와, 에미터가 전원전압과 연결되고, 베이스는 제2P트랜지스터의 베이스와 공통으로 연결된 제3P트랜지스터와, 컬렉터는 상기의 제2P트랜지스터의 컬렉터와 공통으로 연결되고 베이스는 상기의 제4N트랜지스터의 에미터와 공통으로 연결되고, 에미터는 접지전압과 연결된 제6N트랜지스터와, 컬렉터가 상기의 제3P트랜지스터의 컬렉터와 연결되고, 베이스는 상기의 컬렉터와 공통으로 연결된 제7N트랜지스터와, 베이스는 상기의 제7N트랜지스터의 베이스와 공통으로 연결되고, 에미터는 접지전압과 연결되고, 컬렉터는 상기의 제7N트랜지스터의 에미터와 연결되어 공통으로 스위치선택신호를 출력하는 제8N트랜지스터로 이루어진 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제8항에 있어서, 상기의 직류레벨 포획장치의 버퍼 및 필터수단은, 버퍼인에이블 신호를 제1단자로 수신하고, 직류구동 및 필터리셋수단으로부터 필터리셋신호를 제2단자로 수신하여 논리곱하여 출력하는 제1논리곱회로; 증폭기의 입력신호를 수신하고, 상기의 제1논리곱회로의 출력을 리셋단자로 수신하여 출력하는 제1버퍼; 상기의 증폭기의 입력신호를 수신하고, 상기의 버퍼인에이블 신호를 리셋단자로 수신하여 출력하는 제2버퍼; 상기의 제1버퍼의 출력을 수신하고, 상기의 직류구동 및 필터리셋수단의 필터리셋신호를 리셋단자로 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제4저역필터; 상기의 제2버퍼의 출력을 수신하여 차단주파수 보다 낮은 주파수만 감쇠없이 출력하는 제5저역필터로 이루어진 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제8항에 있어서, 상기의 직류레벨 포획장치의 입력레벨 검출수단은, 상기의 버퍼 및 필터수단의 제4저역필터와 제5저역필터의 출력을 수신하여, 그 입력레벨을 비교하여 서로 같으면 각각 하이논리값을 출력하는 입력레벨검출기; 상기의 입력레벨검출기의 두 출력을 수신하여 논리곱하여 출력하고, 출력값이 하이논리값일 경우에 상기의 바이어스회로로부터 리셋신호를 수신하여 디스에이블되는 제2논리곱회로; 상기의 입력레벨검출기의 두 출력을 수신하여 논리곱하여 출력하는 제3논리곱회로로 이루어진 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제8항에 있어서, 상기의 직류레벨 포획장치의 직류구동 및 필터리셋수단은, 전반부와 후반부로 구성되어, 상기의 초단구동회로의 출력과 상기의 입력레벨 검출수단의 제3논리곱회로 출력, 상기의 싱킹 및 소싱선택수단의 출력신호를 수신하여, 직류레벨 포획장치의 제어출력신호를 출력하고, 다음단구동회로의 인에이블신호, 필터리셋회로의 입력신호를 발생하는 순차직류 구동회로; 상기의 순차직류 구동회로의 출력과 상기의 입력레벨 검출수단의 제3논리곱회로의 출력을 수신하여, 다음의 직류구동 및 필터리셋수단을 인에이블 시키는 신호를 출력하는 다음단구동회로; 상기의 순차직류 구동회로의 출력을 수신하여 상기의 버퍼 및 필터수단의 제1논리곱회로를 선택하는 신호와 제4저역필터를 리셋시키는 신호를 출력하는 필터리셋회로로 구성되어 있는 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
- 제6항에 있어서, 상기의 증폭기와 상기의 전압/전류 변환수단은 위상동기루프의 출력이 클 경우, 생략하거나, 이득값을 낮게 설정할 수 있는 것을 특징으로 하는 직류레벨 포획장치가 결합된 위상동기루프.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048407A KR0154789B1 (ko) | 1995-12-11 | 1995-12-11 | 직류레벨 포획장치가 결합된 위상동기루프 |
JP8330743A JPH09181603A (ja) | 1995-12-11 | 1996-12-11 | 直流レベル導入装置及びこの装置を結合した位相同期ループ |
TW085115336A TW331055B (en) | 1995-12-11 | 1996-12-11 | Phase locked loop having DC level capture circuit |
US08/764,641 US5836000A (en) | 1995-12-11 | 1996-12-11 | Phase locked loop having automatic free running frequency adjustment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048407A KR0154789B1 (ko) | 1995-12-11 | 1995-12-11 | 직류레벨 포획장치가 결합된 위상동기루프 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970055563A KR970055563A (ko) | 1997-07-31 |
KR0154789B1 true KR0154789B1 (ko) | 1998-12-15 |
Family
ID=19439074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950048407A KR0154789B1 (ko) | 1995-12-11 | 1995-12-11 | 직류레벨 포획장치가 결합된 위상동기루프 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5836000A (ko) |
JP (1) | JPH09181603A (ko) |
KR (1) | KR0154789B1 (ko) |
TW (1) | TW331055B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19917585C2 (de) * | 1999-04-19 | 2002-10-24 | Siemens Ag | Fanghilfe in Phasenregelkreisen mit integralem Loopfilter |
JP3555608B2 (ja) * | 2001-11-30 | 2004-08-18 | 日本電気株式会社 | フェイズロックドループ回路及びクロック再生回路 |
US6819197B2 (en) * | 2002-01-29 | 2004-11-16 | Qualcomm Incorporated | Multiple bandwidth phase lock filters for multimode radios |
JP4958948B2 (ja) * | 2009-06-23 | 2012-06-20 | パナソニック株式会社 | Pll周波数シンセサイザ |
TWI458558B (zh) | 2011-02-15 | 2014-11-01 | Micro Base Technology Corp | Spray holes and the use of its atomization module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4633488A (en) * | 1984-11-13 | 1986-12-30 | Digital Equipment Corporation | Phase-locked loop for MFM data recording |
US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
-
1995
- 1995-12-11 KR KR1019950048407A patent/KR0154789B1/ko not_active IP Right Cessation
-
1996
- 1996-12-11 TW TW085115336A patent/TW331055B/zh not_active IP Right Cessation
- 1996-12-11 JP JP8330743A patent/JPH09181603A/ja active Pending
- 1996-12-11 US US08/764,641 patent/US5836000A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW331055B (en) | 1998-05-01 |
US5836000A (en) | 1998-11-10 |
KR970055563A (ko) | 1997-07-31 |
JPH09181603A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100421411B1 (ko) | 클록 신호 재생 장치 | |
KR20010091534A (ko) | 마스터-슬레이브 구조를 갖는 지연동기루프 회로 | |
US7417477B2 (en) | PLL circuit | |
US6429901B1 (en) | PLL circuit and phase lock detector | |
KR0154789B1 (ko) | 직류레벨 포획장치가 결합된 위상동기루프 | |
JP2950493B2 (ja) | 映像処理システムのバースト信号発生回路 | |
JP3263621B2 (ja) | Pll回路 | |
US5018015A (en) | Adaptive keyed synchronous detector | |
JP3080007B2 (ja) | Pll回路 | |
US7639087B2 (en) | Phase-locked loop | |
WO2001022593A1 (fr) | Boucle a phase asservie | |
JP2008131122A (ja) | ルビジウム原子発振器 | |
JP2776334B2 (ja) | 位相同期回路 | |
JPH06276089A (ja) | Pll回路 | |
JP3473413B2 (ja) | 位相同期回路 | |
JP3019657B2 (ja) | 搬送波再生回路 | |
JPH08162950A (ja) | 掃引機能付きpll回路 | |
JPH0786931A (ja) | 周波数シンセサイザ | |
KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
JPH03119881A (ja) | クロック発生回路 | |
RU97103955A (ru) | Преобразователь частоты | |
JPH0638116A (ja) | 位相同期ループ回路 | |
JPH07283731A (ja) | 同期信号回路 | |
JP2000092035A (ja) | 同期回路 | |
JPH04207320A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120702 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |