JP2001289892A - ジッタ測定装置及びその方法 - Google Patents
ジッタ測定装置及びその方法Info
- Publication number
- JP2001289892A JP2001289892A JP2000291636A JP2000291636A JP2001289892A JP 2001289892 A JP2001289892 A JP 2001289892A JP 2000291636 A JP2000291636 A JP 2000291636A JP 2000291636 A JP2000291636 A JP 2000291636A JP 2001289892 A JP2001289892 A JP 2001289892A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- jitter
- sampling
- rising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000005070 sampling Methods 0.000 claims abstract description 88
- 230000000630 rising effect Effects 0.000 claims description 62
- 238000007493 shaping process Methods 0.000 claims description 55
- 238000001514 detection method Methods 0.000 claims description 37
- 238000005259 measurement Methods 0.000 claims description 28
- 238000012360 testing method Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 製造を簡単にし、かつ測定時間を短縮する。
【解決手段】 被測定信号２３をその周波数、デュティ
比、ジッタ成分を保持した状態で方形波状に波形整形し
（４１）、その波形整形出力の立上り（又は立下り）部
分を、信号２３の周波数ｆM のＮ分の１とわずか異なる
周波数のサンプリングクロックによりサンプリングし
（１４）、そのサンプルをデジタルデータに変換してメ
モリ２５に記憶し、これらサンプルデータＶ（ｔ）、波
形整形出力の立上り特性線Ｖ′（ｔ）との差を演算して
ジッタＪ′（ｔ）を求める。
比、ジッタ成分を保持した状態で方形波状に波形整形し
（４１）、その波形整形出力の立上り（又は立下り）部
分を、信号２３の周波数ｆM のＮ分の１とわずか異なる
周波数のサンプリングクロックによりサンプリングし
（１４）、そのサンプルをデジタルデータに変換してメ
モリ２５に記憶し、これらサンプルデータＶ（ｔ）、波
形整形出力の立上り特性線Ｖ′（ｔ）との差を演算して
ジッタＪ′（ｔ）を求める。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばデジタル
伝送におけるパルス列のような周期的波形信号の立上り
や立下り、またはその両者の時間軸上での遙らぎいわゆ
るジッタを測定する装置及びその方法に関する。
伝送におけるパルス列のような周期的波形信号の立上り
や立下り、またはその両者の時間軸上での遙らぎいわゆ
るジッタを測定する装置及びその方法に関する。
【０００２】
【従来の技術】例えばデジタル伝送におけるパルス列は
その発生送出時には時間軸上に正しく配列され、つま
り、正確な周期のクロックと同期して、立上り、立下り
をもつ波形であるが、再生中継器などを通ると、パルス
の配列に遙らぎ、つまりジッタが生じる。このジッタ量
が大きいと、雑音が大きくなり、誤伝送や機器の誤動作
にもつながる。そこで周期的波形信号を取扱う場合は、
ジッタがどの程度であるか、測定して考慮する必要があ
る。
その発生送出時には時間軸上に正しく配列され、つま
り、正確な周期のクロックと同期して、立上り、立下り
をもつ波形であるが、再生中継器などを通ると、パルス
の配列に遙らぎ、つまりジッタが生じる。このジッタ量
が大きいと、雑音が大きくなり、誤伝送や機器の誤動作
にもつながる。そこで周期的波形信号を取扱う場合は、
ジッタがどの程度であるか、測定して考慮する必要があ
る。
【０００３】従来のジッタ測定装置は特開平８−２６２
０８３号「ジッタ測定装置」に示されている。このジッ
タ測定装置は図１０に示すように、被測定信号発生器１
１からの被測定信号が入力端子１２を通じてＰＬＬ（Ｐ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期）回路１３
とサンプリング回路１４へ供給される。ＰＬＬ回路にお
いては、ＶＣＯ（電圧制御発振器）１５の発振出力を分
周器１６でＮ分の１に周波数分周した信号と、入力端子
１２から被測定信号とが位相比較器１７で位相比較さ
れ、その位相比較出力は加算器１８でＤ／Ａ変換器１９
よりの位相オフセット電圧が加算され、その加算出力が
ループフィルタ２１を通じてＶＣＯ１５の制御端子へ供
給され、ＶＣＯ１５の発振出力の周波数が、被測定信号
の周波数の平均値のＮ倍になり、かつＶＣＯ１５の発振
出力の正弦波の位相がほぼゼロ度に被測定信号の立上り
がほぼ位置するように、前記位相オフセット電圧が調整
される。
０８３号「ジッタ測定装置」に示されている。このジッ
タ測定装置は図１０に示すように、被測定信号発生器１
１からの被測定信号が入力端子１２を通じてＰＬＬ（Ｐ
ａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期）回路１３
とサンプリング回路１４へ供給される。ＰＬＬ回路にお
いては、ＶＣＯ（電圧制御発振器）１５の発振出力を分
周器１６でＮ分の１に周波数分周した信号と、入力端子
１２から被測定信号とが位相比較器１７で位相比較さ
れ、その位相比較出力は加算器１８でＤ／Ａ変換器１９
よりの位相オフセット電圧が加算され、その加算出力が
ループフィルタ２１を通じてＶＣＯ１５の制御端子へ供
給され、ＶＣＯ１５の発振出力の周波数が、被測定信号
の周波数の平均値のＮ倍になり、かつＶＣＯ１５の発振
出力の正弦波の位相がほぼゼロ度に被測定信号の立上り
がほぼ位置するように、前記位相オフセット電圧が調整
される。
【０００４】このＰＬＬ回路１３の正弦波出力は高調波
除去フィルタ２２で高調波が除去され、純粋な正弦波波
形出力とされてサンプリング回路１４へ供給され、被測
定信号２３の例えば立上りのエッジでサンプリングさ
れ、そのサンプリング回路１４の出力はＡＤ変換器２４
でデジタルデータに変換されてメモリ２５に一旦格納さ
れる。このデジタルデータは入力被測定信号にジッタが
なければ、ＶＣＯ出力正弦波のゼロ度位相位置を常にサ
ンプリングした値となるから、ジッタがあればその量に
応じて、ＶＣＯ出力正弦波のゼロ度位相から離れた振幅
値をサンプリングしたデータとなる。ＶＣＯ出力信号を
Ｙ（ｔ）＝Ａ sin（２πＮｆi ｔ）とすると、サンプリ
ングしたジッタ電圧はｖ（ｔ）＝Ａ sin（２πＮｆi ・
Ｔj （ｔ））で表わせる。Ｔj （ｔ）はジッタ時間デー
タであり、Ｔj （ｔ）＝（１／２πＮｆi ）sin -1（ｖ
（ｔ）／Ａ）で求まる。この演算が演算部２６で行わ
れ、このデータＴj （ｔ）又は実効値として、２乗平均
値Ｔjrmsが表示部２７に表示される。一定時間における
Ｔj （ｔ）の平均値ＴjmとＴj （ｔ）との差の２乗平均
値Ｔjrms＝√（Σ（Ｔj （ｔi ）−Ｔjm）2 を求めて表
示してもよい。
除去フィルタ２２で高調波が除去され、純粋な正弦波波
形出力とされてサンプリング回路１４へ供給され、被測
定信号２３の例えば立上りのエッジでサンプリングさ
れ、そのサンプリング回路１４の出力はＡＤ変換器２４
でデジタルデータに変換されてメモリ２５に一旦格納さ
れる。このデジタルデータは入力被測定信号にジッタが
なければ、ＶＣＯ出力正弦波のゼロ度位相位置を常にサ
ンプリングした値となるから、ジッタがあればその量に
応じて、ＶＣＯ出力正弦波のゼロ度位相から離れた振幅
値をサンプリングしたデータとなる。ＶＣＯ出力信号を
Ｙ（ｔ）＝Ａ sin（２πＮｆi ｔ）とすると、サンプリ
ングしたジッタ電圧はｖ（ｔ）＝Ａ sin（２πＮｆi ・
Ｔj （ｔ））で表わせる。Ｔj （ｔ）はジッタ時間デー
タであり、Ｔj （ｔ）＝（１／２πＮｆi ）sin -1（ｖ
（ｔ）／Ａ）で求まる。この演算が演算部２６で行わ
れ、このデータＴj （ｔ）又は実効値として、２乗平均
値Ｔjrmsが表示部２７に表示される。一定時間における
Ｔj （ｔ）の平均値ＴjmとＴj （ｔ）との差の２乗平均
値Ｔjrms＝√（Σ（Ｔj （ｔi ）−Ｔjm）2 を求めて表
示してもよい。
【０００５】この従来のジッタ測定装置においては被測
定信号の平均周波数で安定に正弦波信号を出力するため
のＰＬＬ回路１３や高調波除去フィルタ２２を被測定信
号ごとに設計して組立てる必要があり、製造が面倒であ
った。また高精度に測定するためには、ＶＣＯ出力正弦
波のゼロ度位相の位置でサンプリングするように位相調
整を位相オフセット電圧により行う必要があり、この調
整が難しかった。このような点から図１１に示すジッタ
測定装置が考えられる。基準信号発生器３１からの正確
な周期の基準信号が被測定信号発生器１１へ供給され、
基準信号と同期した方形波状被測定信号２３が被測定信
号発生器１１から出力されるようにされ、この被測定信
号がサンプリング回路１４へ供給される。また前記基準
信号は信号発生器３２へ供給され、信号発生器３２か
ら、被測定信号の平均周波数のＮ分の１の周波数で、か
つ方形波状被測定信号２３の平均周波数に対応する信号
の立上り又は立下りの中点、いわゆるゼロクロス点と一
致するサンプリングクロックが発生される。このサンプ
リングクロックによりサンプリング回路１４で被測定信
号がサンプリングされる。つまり図１２Ａに示す方形波
状被測定信号の例えば立上りのゼロ点付近が図１２Ｂに
示すサンプリングクロックによりサンプリングされる。
定信号の平均周波数で安定に正弦波信号を出力するため
のＰＬＬ回路１３や高調波除去フィルタ２２を被測定信
号ごとに設計して組立てる必要があり、製造が面倒であ
った。また高精度に測定するためには、ＶＣＯ出力正弦
波のゼロ度位相の位置でサンプリングするように位相調
整を位相オフセット電圧により行う必要があり、この調
整が難しかった。このような点から図１１に示すジッタ
測定装置が考えられる。基準信号発生器３１からの正確
な周期の基準信号が被測定信号発生器１１へ供給され、
基準信号と同期した方形波状被測定信号２３が被測定信
号発生器１１から出力されるようにされ、この被測定信
号がサンプリング回路１４へ供給される。また前記基準
信号は信号発生器３２へ供給され、信号発生器３２か
ら、被測定信号の平均周波数のＮ分の１の周波数で、か
つ方形波状被測定信号２３の平均周波数に対応する信号
の立上り又は立下りの中点、いわゆるゼロクロス点と一
致するサンプリングクロックが発生される。このサンプ
リングクロックによりサンプリング回路１４で被測定信
号がサンプリングされる。つまり図１２Ａに示す方形波
状被測定信号の例えば立上りのゼロ点付近が図１２Ｂに
示すサンプリングクロックによりサンプリングされる。
【０００６】被測定信号とサンプリングクロックとの位
相がこのような関係になるように、被測定信号の平均周
波数に対し、サンプリングクロックの周波数のＮ倍の値
がわずか異なるように信号発生器３２の出力周波数が設
定される。従ってサンプリングクロックによる被測定信
号をサンプリングする位相位置が、徐々に移動し、例え
ば方形波状被測定信号の低レベル部分をサンプリングし
ている状態ではサンプリング回路１４の出力サンプルの
レベルが大きな負の値であり、サンプリング位相位置が
例えば徐々に進み、方形波状被測定信号の立上り部分に
入ると、出力サンプルのレベルが徐々にゼロに近ずく、
出力サンプルのレベルがゼロになった時点が位相検出回
路３３で検出され、その検出出力が信号発生器３２へ入
力され、信号発生器３２はその時位相を継続し、かつ被
測定信号２３の平均周波数のＮ分の１の周波数のサンプ
リングクロックを発生するようにされる。
相がこのような関係になるように、被測定信号の平均周
波数に対し、サンプリングクロックの周波数のＮ倍の値
がわずか異なるように信号発生器３２の出力周波数が設
定される。従ってサンプリングクロックによる被測定信
号をサンプリングする位相位置が、徐々に移動し、例え
ば方形波状被測定信号の低レベル部分をサンプリングし
ている状態ではサンプリング回路１４の出力サンプルの
レベルが大きな負の値であり、サンプリング位相位置が
例えば徐々に進み、方形波状被測定信号の立上り部分に
入ると、出力サンプルのレベルが徐々にゼロに近ずく、
出力サンプルのレベルがゼロになった時点が位相検出回
路３３で検出され、その検出出力が信号発生器３２へ入
力され、信号発生器３２はその時位相を継続し、かつ被
測定信号２３の平均周波数のＮ分の１の周波数のサンプ
リングクロックを発生するようにされる。
【０００７】またこの時の位相検出回路３３の出力によ
りサンプリングクロック制御回路３４が制御され、信号
発生器３２からのサンプリングクロックがサンプリング
クロック制御回路３４を通ってＡＤ変換器２４へ供給さ
れる。よって、ＡＤ変換器２４はこの時点から、サンプ
リングクロックごとにサンプリング回路１４の出力サン
プルをそのレベルに応じたデジタルデータに変換するこ
とを開始する。この各デジタルデータはメモリ２５に格
納される。
りサンプリングクロック制御回路３４が制御され、信号
発生器３２からのサンプリングクロックがサンプリング
クロック制御回路３４を通ってＡＤ変換器２４へ供給さ
れる。よって、ＡＤ変換器２４はこの時点から、サンプ
リングクロックごとにサンプリング回路１４の出力サン
プルをそのレベルに応じたデジタルデータに変換するこ
とを開始する。この各デジタルデータはメモリ２５に格
納される。
【０００８】所要のデジタルデータの取込みが終ると、
図１２Ｃに示すようにサンプリング点が理想のゼロ点位
相よりＴjiだけずれ、そのサンプルのデジタルデータが
Ｖiであったとし、被測定信号２３の立上りの傾斜がα
であるとすると tanα＝Ｖi／Ｊi であるから、ジッタ
量はＪi ＝Ｖi ／tan αで求まる。この演算が演算部３
５で行われ、表示部２７に表示される。先の場合と同様
に所定期間内のジッタ平均値Ｊm や２乗平均値Ｊrms 、
平均値Ｊm とＪi との差の２乗平均値を求めてもよい。
図１２Ｃに示すようにサンプリング点が理想のゼロ点位
相よりＴjiだけずれ、そのサンプルのデジタルデータが
Ｖiであったとし、被測定信号２３の立上りの傾斜がα
であるとすると tanα＝Ｖi／Ｊi であるから、ジッタ
量はＪi ＝Ｖi ／tan αで求まる。この演算が演算部３
５で行われ、表示部２７に表示される。先の場合と同様
に所定期間内のジッタ平均値Ｊm や２乗平均値Ｊrms 、
平均値Ｊm とＪi との差の２乗平均値を求めてもよい。
【０００９】図１１に示したジッタ測定装置は信号発生
器３２として市販品例えば任意周波数信号発生器（Ｓｙ
ｎｔｈｅｓｅｉｚｅｄ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔ
ｏｒ）を使用でき、被測定信号ごとにＰＬＬ回路、高調
波除去フィルタの設計、組立てを行う必要がなく製作が
簡単である。
器３２として市販品例えば任意周波数信号発生器（Ｓｙ
ｎｔｈｅｓｅｉｚｅｄ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔ
ｏｒ）を使用でき、被測定信号ごとにＰＬＬ回路、高調
波除去フィルタの設計、組立てを行う必要がなく製作が
簡単である。
【００１０】
【発明が解決しようとする課題】しかし、信号発生器３
２の周波数設定分解能の制限から被測定信号のＮ周期
と、サンプリングクロックの１周期とを完全に一致させ
ることが難しいため、サンプリング位置がゼロ度位相か
らずれてしまい、正確なジッタ測定ができない場合があ
る。被測定信号の波形の立上り（立下り）の傾斜が被測
定信号ごとによって異なるため、その傾斜角度αを測定
するごとに求める必要があり、面倒である。
２の周波数設定分解能の制限から被測定信号のＮ周期
と、サンプリングクロックの１周期とを完全に一致させ
ることが難しいため、サンプリング位置がゼロ度位相か
らずれてしまい、正確なジッタ測定ができない場合があ
る。被測定信号の波形の立上り（立下り）の傾斜が被測
定信号ごとによって異なるため、その傾斜角度αを測定
するごとに求める必要があり、面倒である。
【００１１】位相検出回路３３はその入力信号の電圧が
ある程度以上の電位差変化がないと動作しないため、正
確にゼロ点位相を検出することが難しい。また被測定信
号の振幅が小さい場合は位相検出回路３３を動作させる
ことができない。この発明の目的は比較的簡単に構成す
ることができ、かつ被測定信号の周波数に無関係に、高
い精度で測定することができ更に、被測定信号ごとにそ
の立上り（立下り）の傾斜を求めるような面倒なことを
必要としないジッタ測定装置及びその方法を提供するこ
とにある。
ある程度以上の電位差変化がないと動作しないため、正
確にゼロ点位相を検出することが難しい。また被測定信
号の振幅が小さい場合は位相検出回路３３を動作させる
ことができない。この発明の目的は比較的簡単に構成す
ることができ、かつ被測定信号の周波数に無関係に、高
い精度で測定することができ更に、被測定信号ごとにそ
の立上り（立下り）の傾斜を求めるような面倒なことを
必要としないジッタ測定装置及びその方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】この発明によれば、周期
的信号の被測定信号は波形整形回路により波形整形さ
れ、波形整形回路の特性で決る立上り又は立下りをも
ち、かつ被測定信号の周波数、デュティ比、ジッタ成分
は保持された方形波状信号とされ、この波形整形された
信号をサンプリングクロックによりサンプリングする。
被測定信号波形整形された信号の立上り又は立下り部分
のサンプリング出力の系列と、波形整形回路の立上り又
は立下り特性線とからジッタがジッタ検出部により検出
される。
的信号の被測定信号は波形整形回路により波形整形さ
れ、波形整形回路の特性で決る立上り又は立下りをも
ち、かつ被測定信号の周波数、デュティ比、ジッタ成分
は保持された方形波状信号とされ、この波形整形された
信号をサンプリングクロックによりサンプリングする。
被測定信号波形整形された信号の立上り又は立下り部分
のサンプリング出力の系列と、波形整形回路の立上り又
は立下り特性線とからジッタがジッタ検出部により検出
される。
【００１３】
【発明の実施の形態】図１にこの発明の実施例を示し、
図１１と対応する部分に同一番号を付けてある。被測定
信号発生器１１から周期的信号波形の被測定信号２３が
この発明では波形整形回路４１へ供給され、波形整形回
路４１で入力された被測定信号２３の周波数、デュティ
比、ジッタ成分を保持した状態で一定の立上り、立下り
特性をもった方形波に波形整形される。
図１１と対応する部分に同一番号を付けてある。被測定
信号発生器１１から周期的信号波形の被測定信号２３が
この発明では波形整形回路４１へ供給され、波形整形回
路４１で入力された被測定信号２３の周波数、デュティ
比、ジッタ成分を保持した状態で一定の立上り、立下り
特性をもった方形波に波形整形される。
【００１４】波形整形回路４１は例えば図２に示すよう
に被測定信号２３はバッファ回路４２に入力され、バッ
ファ回路４２の出力はコンパレータ４３で基準電圧レベ
ルと比較されて波形整形されそのコンパレータ４３の出
力は増幅器４４で所要の振幅に増幅されて出力される。
バッファ回路４２は入力信号をその周波数、ディティ
比、ジッタ成分を変えずにコンパレータ４３へ伝達し、
コンパレータ４３を駆動させるに必要な信号を供給し、
またコンパレータ４３と被測定信号発生器１１と電気的
な干渉（例えば本来の被測定波形信号に悪影響を与え
る）を抑制するものであり、これらの必要がなければ省
略できる。
に被測定信号２３はバッファ回路４２に入力され、バッ
ファ回路４２の出力はコンパレータ４３で基準電圧レベ
ルと比較されて波形整形されそのコンパレータ４３の出
力は増幅器４４で所要の振幅に増幅されて出力される。
バッファ回路４２は入力信号をその周波数、ディティ
比、ジッタ成分を変えずにコンパレータ４３へ伝達し、
コンパレータ４３を駆動させるに必要な信号を供給し、
またコンパレータ４３と被測定信号発生器１１と電気的
な干渉（例えば本来の被測定波形信号に悪影響を与え
る）を抑制するものであり、これらの必要がなければ省
略できる。
【００１５】コンパレータ４３は入力電圧レベルが基準
電圧レベルを横切ったときだけ出力値が変化する回路で
あり、従って入力電圧が低い電圧値から基準電圧レベル
を横切って高い電圧値に変化すると、一定の高レベル電
圧値を出力し、逆に高い電圧値から基準電圧レベルを横
切って低い電圧になると一定の低レベル電圧を出力す
る。この場合の立上り時間（特性）、立下り時間（特
性）はコンパレータ４３のスイッチング特性に依存し、
一定値となる。従ってコンパレータ４３の出力は振幅値
が一定であり、かつ立上り時間一定であり、立下り時間
も一定である。またコンパレータ４３は基準電圧レベル
が動作点であるため、コンパレータ４３の出力には入力
被測定信号２３の周波数、デュティ比、ジッタ成分は保
存されている。
電圧レベルを横切ったときだけ出力値が変化する回路で
あり、従って入力電圧が低い電圧値から基準電圧レベル
を横切って高い電圧値に変化すると、一定の高レベル電
圧値を出力し、逆に高い電圧値から基準電圧レベルを横
切って低い電圧になると一定の低レベル電圧を出力す
る。この場合の立上り時間（特性）、立下り時間（特
性）はコンパレータ４３のスイッチング特性に依存し、
一定値となる。従ってコンパレータ４３の出力は振幅値
が一定であり、かつ立上り時間一定であり、立下り時間
も一定である。またコンパレータ４３は基準電圧レベル
が動作点であるため、コンパレータ４３の出力には入力
被測定信号２３の周波数、デュティ比、ジッタ成分は保
存されている。
【００１６】増幅器４４は入力信号を一定の増幅率で増
幅して出力し、その出力は入力被測定信号の周波数、デ
ュティ比、ジッタ成分を保存するものである。コンパレ
ータ４３の出力の振幅値が十分大であれば、増幅器４４
を用いなくてもよい。波形整形回路４１の出力はサンプ
リング回路１４へ供給されて、信号発生器３２からのサ
ンプリングクロックによりサンプリングされる。サンプ
リングクロックの周波数ｆc は被測定信号２３の周波数
ｆM のＮ分の１（Ｎは１以上の整数）に対しわずか異な
る値、つまりｆc ≒ｆM ／Ｎとされている。信号発生器
３２としては図１０に示したものと同様に市販されてい
る任意周波数信号発生器を用いることができる。また、
後述する波形整形回路４１の出力と、サンプリングクロ
ックとの相対、周波数位相関係を容易に得る点からは、
基準信号発生器３１からの基準信号により被測定信号発
生器１１及び信号発生器３２を同期制御するようにする
とよい。
幅して出力し、その出力は入力被測定信号の周波数、デ
ュティ比、ジッタ成分を保存するものである。コンパレ
ータ４３の出力の振幅値が十分大であれば、増幅器４４
を用いなくてもよい。波形整形回路４１の出力はサンプ
リング回路１４へ供給されて、信号発生器３２からのサ
ンプリングクロックによりサンプリングされる。サンプ
リングクロックの周波数ｆc は被測定信号２３の周波数
ｆM のＮ分の１（Ｎは１以上の整数）に対しわずか異な
る値、つまりｆc ≒ｆM ／Ｎとされている。信号発生器
３２としては図１０に示したものと同様に市販されてい
る任意周波数信号発生器を用いることができる。また、
後述する波形整形回路４１の出力と、サンプリングクロ
ックとの相対、周波数位相関係を容易に得る点からは、
基準信号発生器３１からの基準信号により被測定信号発
生器１１及び信号発生器３２を同期制御するようにする
とよい。
【００１７】サンプリング回路１４の出力は位相検出回
路４５へ供給され、位相検出回路４５は入力されたサン
プルのレベルから、波形整形出力の立上り（又は立下
り）部をサンプルしている状態を検出する。つまり、波
形整形出力に対するサンプリング点は、前記周波数ずれ
から、その波形上で位置が徐々にずれ、波形整形出力の
低レベル部分をサンプリングしている間はサンプルのレ
ベルはその低レベルと同一であり、これより例えば立上
り部分をサンプリングするようになると、サンプルのレ
ベルが前記低レベルより大となり立上り部分をサンプリ
ングする状態になったことが検出される。
路４５へ供給され、位相検出回路４５は入力されたサン
プルのレベルから、波形整形出力の立上り（又は立下
り）部をサンプルしている状態を検出する。つまり、波
形整形出力に対するサンプリング点は、前記周波数ずれ
から、その波形上で位置が徐々にずれ、波形整形出力の
低レベル部分をサンプリングしている間はサンプルのレ
ベルはその低レベルと同一であり、これより例えば立上
り部分をサンプリングするようになると、サンプルのレ
ベルが前記低レベルより大となり立上り部分をサンプリ
ングする状態になったことが検出される。
【００１８】このように位相検出回路４５で立上り又は
立下り部分をサンプリングしている状態が検出される
と、その検出出力によりサンプリングクロック制御回路
３４が制御されて、信号発生器３２からのサンプリング
クロックがサンプリングクロック制御回路３４を通って
ＡＤ変換器２４へ供給され、ＡＤ変換器２４でサンプリ
ング回路１４の各出力サンプルをデジタルデータに変換
することが開始される。これら各変換されたデジタルデ
ータは次々とメモリ２５に格納される。つまり図９で示
したような、ゼロ度位相位置を検出すると、その位相を
保持してｆM ／Ｎ＝ｆc にサンプリングクロックの周波
数を変更するような面倒なことを必要としない。つまり
ｆc ≒ｆM ／Ｎのままである。
立下り部分をサンプリングしている状態が検出される
と、その検出出力によりサンプリングクロック制御回路
３４が制御されて、信号発生器３２からのサンプリング
クロックがサンプリングクロック制御回路３４を通って
ＡＤ変換器２４へ供給され、ＡＤ変換器２４でサンプリ
ング回路１４の各出力サンプルをデジタルデータに変換
することが開始される。これら各変換されたデジタルデ
ータは次々とメモリ２５に格納される。つまり図９で示
したような、ゼロ度位相位置を検出すると、その位相を
保持してｆM ／Ｎ＝ｆc にサンプリングクロックの周波
数を変更するような面倒なことを必要としない。つまり
ｆc ≒ｆM ／Ｎのままである。
【００１９】波形整形回路４１の出力が例えば図３Ａに
示すような波形である場合、サンプリングクロックは図
３Ｂに示すように、この例では○印で示すよう波形整形
出力の立上り部分をサンプリングする状態を位相検出回
路４５で検出され、この立上り部分のサンプリング出力
（サンプル）がＡＤ変換器２４でデジタルデータに変換
される。ｆM ／Ｎに対しサンプリングクロックの周波数
ｆc がわずかずらされているため、サンプリング点が波
形整形出力の立上り部において順次ずれていく。図示例
では被測定信号の周波数ｆM の３分の１よりもサンプリ
ング周波数ｆcがわずか小とされてあり、サンプリング
点がサンプリングごとに立上り部分において上方へずれ
ている。等価的には、時間間隔１／ｆc と時間間隔Ｎ／
ｆM との差の時間間隔Δｔ＝｜（Ｎ／ｆM ）−（１／ｆ
c ）｜で被測定信号をサンプリングしたように見える。
示すような波形である場合、サンプリングクロックは図
３Ｂに示すように、この例では○印で示すよう波形整形
出力の立上り部分をサンプリングする状態を位相検出回
路４５で検出され、この立上り部分のサンプリング出力
（サンプル）がＡＤ変換器２４でデジタルデータに変換
される。ｆM ／Ｎに対しサンプリングクロックの周波数
ｆc がわずかずらされているため、サンプリング点が波
形整形出力の立上り部において順次ずれていく。図示例
では被測定信号の周波数ｆM の３分の１よりもサンプリ
ング周波数ｆcがわずか小とされてあり、サンプリング
点がサンプリングごとに立上り部分において上方へずれ
ている。等価的には、時間間隔１／ｆc と時間間隔Ｎ／
ｆM との差の時間間隔Δｔ＝｜（Ｎ／ｆM ）−（１／ｆ
c ）｜で被測定信号をサンプリングしたように見える。
【００２０】この立上り部分のサンプリングにおいて、
ジッタの観察が十分に行える程度の数Ｐのサンプルが得
られるように、ｆM ／Ｎとｆc との差と、Ｎの値とが選
定される。この所要のサンプル数Ｐが得られれば、その
立上り部分の任意の範囲からサンプルを取得すればよ
く、平均的な波形整形出力のゼロ度位相にサンプリング
点を合わせる必要はない。なおサンプルの取込みは、位
相検出回路４５の制御のもとに、例えば立上り（又は立
下り）の開始から、その終了まで行ってもよく、立上り
の任意の位置から所定数Ｐ（例えば１０乃至数回）取得
するとサンプルの取込みを停止するようにしてもよい。
ジッタの観察が十分に行える程度の数Ｐのサンプルが得
られるように、ｆM ／Ｎとｆc との差と、Ｎの値とが選
定される。この所要のサンプル数Ｐが得られれば、その
立上り部分の任意の範囲からサンプルを取得すればよ
く、平均的な波形整形出力のゼロ度位相にサンプリング
点を合わせる必要はない。なおサンプルの取込みは、位
相検出回路４５の制御のもとに、例えば立上り（又は立
下り）の開始から、その終了まで行ってもよく、立上り
の任意の位置から所定数Ｐ（例えば１０乃至数回）取得
するとサンプルの取込みを停止するようにしてもよい。
【００２１】このようにして所定数Ｐ又はそれ以上のサ
ンプルのデジタルデータがメモリ２５に格納されると、
各サンプルのデジタルデータについて、サンプリングし
た立上り（又は立下り）と対応する波形整形回路４１の
立上り（又は立下り）特性からのずれをジッタ検出手段
４６で検出する。つまり波形整形回路４１の例えば立上
り特性、つまり波形整形出力の立上りの時間に対する電
圧値Ｖ′（ｔ）の変化を示す特性は図４Ａに示すように
一定であり、かつ理想的には１次関数（直線）、一定の
傾斜ａと初期電圧ｂをもった関数Ｖ′（ｔ）＝ａｔ＋ｂ
である。従って入力被測定信号２３にジッタが全く含ま
れていなければ、図３Ａに示した○印のサンプル値Ｖ
（ｔ）はこの整形回路の出力の立上り特性Ｖ′（ｔ）上
に位置する。しかし被測定信号２３にジッタが存在する
と、ジッタに応じてサンプル値Ｖ（ｔ）は特性Ｖ′
（ｔ）よりも大きかったり、小さかったりする。その結
果、サンプル系列のＶ（ｔ）の時間ｔに対する変化状態
は例えば図４Ｂに示すようになる。
ンプルのデジタルデータがメモリ２５に格納されると、
各サンプルのデジタルデータについて、サンプリングし
た立上り（又は立下り）と対応する波形整形回路４１の
立上り（又は立下り）特性からのずれをジッタ検出手段
４６で検出する。つまり波形整形回路４１の例えば立上
り特性、つまり波形整形出力の立上りの時間に対する電
圧値Ｖ′（ｔ）の変化を示す特性は図４Ａに示すように
一定であり、かつ理想的には１次関数（直線）、一定の
傾斜ａと初期電圧ｂをもった関数Ｖ′（ｔ）＝ａｔ＋ｂ
である。従って入力被測定信号２３にジッタが全く含ま
れていなければ、図３Ａに示した○印のサンプル値Ｖ
（ｔ）はこの整形回路の出力の立上り特性Ｖ′（ｔ）上
に位置する。しかし被測定信号２３にジッタが存在する
と、ジッタに応じてサンプル値Ｖ（ｔ）は特性Ｖ′
（ｔ）よりも大きかったり、小さかったりする。その結
果、サンプル系列のＶ（ｔ）の時間ｔに対する変化状態
は例えば図４Ｂに示すようになる。
【００２２】従ってこの図４Ｂに示した各サンプルのデ
ジタルデータＶ（ｔ）から、立上り特性Ｖ′（ｔ）の対
応する時刻の値を差し引いた値がジッタ値Ｊ′（ｔ）＝
Ｖ（ｔ）−Ｖ′（ｔ）＝Ｖ（ｔ）−ａｔ−ｂとして求め
る。なお、ｔの値はＡＤ変換器２４への取込み開始時の
サンプルに対し、ｔ＝０とし、サンプリングごとにｔの
値を＋Δｔ（前記した）する。求めたジッタ値Ｊ′
（ｔ）は例えば図４Ｃに示すようになる。このジッタ値
Ｊ′（ｔ）が表示部２７に表示される。この場合も、サ
ンプリング開始位置によってジッタ電圧値に電圧方向に
一定のオフセット電圧が加わる場合がある。つまりＶ
（ｔ）のｔとＶ′（ｔ）とにずれがある場合がある。よ
って正確には、これらＰ個のジッタＪ′（ｔ）の平均値
Ｊm を求め、各ジッタ値Ｊ′（ｔ）からＪm を差し引い
た値Ｊ（ｔ）＝Ｊ′（ｔ）−Ｊm をジッタ値として表示
することが好ましい。また従来技術と同様にジッタの２
乗平均値（実効値）Ｊjrmsを求めて表示してもよい。
ジタルデータＶ（ｔ）から、立上り特性Ｖ′（ｔ）の対
応する時刻の値を差し引いた値がジッタ値Ｊ′（ｔ）＝
Ｖ（ｔ）−Ｖ′（ｔ）＝Ｖ（ｔ）−ａｔ−ｂとして求め
る。なお、ｔの値はＡＤ変換器２４への取込み開始時の
サンプルに対し、ｔ＝０とし、サンプリングごとにｔの
値を＋Δｔ（前記した）する。求めたジッタ値Ｊ′
（ｔ）は例えば図４Ｃに示すようになる。このジッタ値
Ｊ′（ｔ）が表示部２７に表示される。この場合も、サ
ンプリング開始位置によってジッタ電圧値に電圧方向に
一定のオフセット電圧が加わる場合がある。つまりＶ
（ｔ）のｔとＶ′（ｔ）とにずれがある場合がある。よ
って正確には、これらＰ個のジッタＪ′（ｔ）の平均値
Ｊm を求め、各ジッタ値Ｊ′（ｔ）からＪm を差し引い
た値Ｊ（ｔ）＝Ｊ′（ｔ）−Ｊm をジッタ値として表示
することが好ましい。また従来技術と同様にジッタの２
乗平均値（実効値）Ｊjrmsを求めて表示してもよい。
【００２３】なおＶ′（ｔ）（＝ａｔ＋ｂ）は予め求め
ておくが、これは例えば被測定信号２３と周波数が近く
なるべくジッタが小さいものを波形整形回路４１に通
し、その出力中の立上り（又は立下り）部をサンプリン
グし、これらサンプルをデジタルデータに変換し、これ
らデジタルデータから最小自乗法などにより、Ｖ′
（ｔ）（＝ａｔ＋ｂ）の近似特性を一度演算により求め
ておけばよい。なお波形整形回路４の出力の立上り（立
下り）の傾きはコンパレータ４３のスイッチング特性に
依存し、この傾きａは予め求めておけばよく、被測定信
号ごとに測定する必要はない。ジッタを高精度に求める
にはコンパレータ４３のスイッチング特性が急峻なも
の、つまり立上り（又は立下り）の傾きが急峻なものを
用いればよい。
ておくが、これは例えば被測定信号２３と周波数が近く
なるべくジッタが小さいものを波形整形回路４１に通
し、その出力中の立上り（又は立下り）部をサンプリン
グし、これらサンプルをデジタルデータに変換し、これ
らデジタルデータから最小自乗法などにより、Ｖ′
（ｔ）（＝ａｔ＋ｂ）の近似特性を一度演算により求め
ておけばよい。なお波形整形回路４の出力の立上り（立
下り）の傾きはコンパレータ４３のスイッチング特性に
依存し、この傾きａは予め求めておけばよく、被測定信
号ごとに測定する必要はない。ジッタを高精度に求める
にはコンパレータ４３のスイッチング特性が急峻なも
の、つまり立上り（又は立下り）の傾きが急峻なものを
用いればよい。
【００２４】位相検出回路４５はその入力レベルの変化
がある程度以上ないと検出動作ができない。従って被測
定信号の振幅が小さいと、サンプルが波形整形出力の立
上り（又は立下り）部分が否かを検出できず、ジッタを
測定できなくなるが、増幅器４４で波形整形出力の振幅
を増幅することによりそのような問題を避けることがで
きる。更に位相検出回路４５により例えば立上りの開始
から、終了までのサンプルを取込む場合、位相検出回路
４５で検出可能なレベル差が例えばΔＶ1 とすると、被
測定信号の振幅が小さく、波形整形出力も図５Ａに示す
ように小さい場合は検出可能なジッタの範囲はΔＴ1 で
あるが、増幅器４４により図５Ｂに示すように大きな振
幅とされると、検出可能なジッタの範囲はΔＴ2 となり
ΔＴ1 より大きなジッタも検出できるようになる。また
増幅器４４の周波数特性が十分広くない場合は、図５Ｃ
に示すように立上り特性がにぶり、つまり傾斜がゆるく
なるため、更に大きなジッタも検出できるようになる。
ただし、この場合は増幅器４４の出力の立上り特性（傾
斜）を予め求めておく必要があり、この立上り特性を
Ｖ′（ｔ）として用いることになる。
がある程度以上ないと検出動作ができない。従って被測
定信号の振幅が小さいと、サンプルが波形整形出力の立
上り（又は立下り）部分が否かを検出できず、ジッタを
測定できなくなるが、増幅器４４で波形整形出力の振幅
を増幅することによりそのような問題を避けることがで
きる。更に位相検出回路４５により例えば立上りの開始
から、終了までのサンプルを取込む場合、位相検出回路
４５で検出可能なレベル差が例えばΔＶ1 とすると、被
測定信号の振幅が小さく、波形整形出力も図５Ａに示す
ように小さい場合は検出可能なジッタの範囲はΔＴ1 で
あるが、増幅器４４により図５Ｂに示すように大きな振
幅とされると、検出可能なジッタの範囲はΔＴ2 となり
ΔＴ1 より大きなジッタも検出できるようになる。また
増幅器４４の周波数特性が十分広くない場合は、図５Ｃ
に示すように立上り特性がにぶり、つまり傾斜がゆるく
なるため、更に大きなジッタも検出できるようになる。
ただし、この場合は増幅器４４の出力の立上り特性（傾
斜）を予め求めておく必要があり、この立上り特性を
Ｖ′（ｔ）として用いることになる。
【００２５】上述においては位相検出回路４５で波形整
形出力の立上り又は立下り部分を検出して、サンプルを
取込んだが、全てのサンプルを取込み、取込んだデジタ
ルデータから立上り又は立下り部分を検出してもよい。
この場合の構成を図６に図１と対応する部分に同一符号
を付けて示す。つまり図１中のサンプリングクロック制
御回路３４、位相検出回路４５が省略され、サンプリン
グ回路１４でサンプリングされた全てのサンプルはＡＤ
変換器２４でデジタルデータとされてメモリ２５に格納
される。
形出力の立上り又は立下り部分を検出して、サンプルを
取込んだが、全てのサンプルを取込み、取込んだデジタ
ルデータから立上り又は立下り部分を検出してもよい。
この場合の構成を図６に図１と対応する部分に同一符号
を付けて示す。つまり図１中のサンプリングクロック制
御回路３４、位相検出回路４５が省略され、サンプリン
グ回路１４でサンプリングされた全てのサンプルはＡＤ
変換器２４でデジタルデータとされてメモリ２５に格納
される。
【００２６】このメモリ２５に格納されたデジタルデー
タは順次読出されてデータ選出手段４８で波形整形出力
の立上り又は立下り部分のデジタルデータが選定され
る。この選出は例えば図７に示すようにメモリ２５から
その格納順に１つづつ取込み（Ｓ１）、その取込んだデ
ータと直前に取込んだデータとの差を演算し（Ｓ２）、
その差が所定値以上かを調べる（Ｓ３）。ただし１回目
は前データがないから一般に所定値以上になるから無視
する。この差が所定値以上でなければステップＳ１に戻
って次のデータを１つ取込む。この取込みは前データの
次に格納されたもの又は所定の複数後に格納されたもの
としてもよい。またこの取り込みは、格納順に１つずつ
取り込むのではなく、所定の複数個ずつ取り込んでその
平均値を求め、直前に取り込んだ所定の複数個の平均値
との差を調べても良い。ステップＳ３で差が所定値以上
であれば、その取込んだデータが低レベル部分から立上
り部分に入ったデータ又は高レベル部分から立下り部分
に入ったデータと判断して、そのデータより順次格納し
たデータをメモリ２５から所定数Ｐだけ取出して、ジッ
タ検出手段４６へ供給する。
タは順次読出されてデータ選出手段４８で波形整形出力
の立上り又は立下り部分のデジタルデータが選定され
る。この選出は例えば図７に示すようにメモリ２５から
その格納順に１つづつ取込み（Ｓ１）、その取込んだデ
ータと直前に取込んだデータとの差を演算し（Ｓ２）、
その差が所定値以上かを調べる（Ｓ３）。ただし１回目
は前データがないから一般に所定値以上になるから無視
する。この差が所定値以上でなければステップＳ１に戻
って次のデータを１つ取込む。この取込みは前データの
次に格納されたもの又は所定の複数後に格納されたもの
としてもよい。またこの取り込みは、格納順に１つずつ
取り込むのではなく、所定の複数個ずつ取り込んでその
平均値を求め、直前に取り込んだ所定の複数個の平均値
との差を調べても良い。ステップＳ３で差が所定値以上
であれば、その取込んだデータが低レベル部分から立上
り部分に入ったデータ又は高レベル部分から立下り部分
に入ったデータと判断して、そのデータより順次格納し
たデータをメモリ２５から所定数Ｐだけ取出して、ジッ
タ検出手段４６へ供給する。
【００２７】ジッタ検出手段４６での処理は図１につい
て説明した場合と同様である。ここでは立上り（立下
り）特性関数Ｖ′（ｔ）を予め求めておいたものを用い
ても良いし、用いない場合、データ選出手段４８により
選出したデータにもとづき特性演算手段４９で演算によ
り求めて、これをジッタ検出手段４６で利用する。特性
演算手段４９は入力されたデータを用いて例えば最小２
乗法により、それらデータに近い近似線を求め、この近
似線をＶ′（ｔ）として用いる。同一種の被測定信号に
対しては１度近似線Ｖ′（ｔ）を求めればよい。またこ
の場合は、コンパレータ４３自体の特性や増幅器４４を
通すことにより、立上り又は立下り特性が直線からずれ
ている場合にもジッタを正しく求めることができる。こ
の近似線を求めて利用することは図１に示した実施例に
も適用できる。
て説明した場合と同様である。ここでは立上り（立下
り）特性関数Ｖ′（ｔ）を予め求めておいたものを用い
ても良いし、用いない場合、データ選出手段４８により
選出したデータにもとづき特性演算手段４９で演算によ
り求めて、これをジッタ検出手段４６で利用する。特性
演算手段４９は入力されたデータを用いて例えば最小２
乗法により、それらデータに近い近似線を求め、この近
似線をＶ′（ｔ）として用いる。同一種の被測定信号に
対しては１度近似線Ｖ′（ｔ）を求めればよい。またこ
の場合は、コンパレータ４３自体の特性や増幅器４４を
通すことにより、立上り又は立下り特性が直線からずれ
ている場合にもジッタを正しく求めることができる。こ
の近似線を求めて利用することは図１に示した実施例に
も適用できる。
【００２８】ジッタ検出手段４６での処理の手順は例え
ば図８に示すように、データＶ（ｔ）を取込み（Ｓ
１）、Ｖ（ｔ）と特性値Ｖ′（ｔ）との差を演算（Ｓ
２）、その差の演算結果Ｊ′（ｔ）を記憶手段に記憶し
（Ｓ３）、所定数のデータを取込んでなければ（Ｓ
４）、ステップＳ１に戻り、所定数のデータの取込みが
終ったならば記憶手段から差演算結果Ｊ′（ｔ）を読出
し、これらの平均値Ｊm を算出し（Ｓ５）、この平均値
Ｊm と各差演算結果の差Ｊ（ｔ）を求め（Ｓ６）、更に
Ｊ（ｔ）の実効値Ｊrms を求める（Ｓ７）。
ば図８に示すように、データＶ（ｔ）を取込み（Ｓ
１）、Ｖ（ｔ）と特性値Ｖ′（ｔ）との差を演算（Ｓ
２）、その差の演算結果Ｊ′（ｔ）を記憶手段に記憶し
（Ｓ３）、所定数のデータを取込んでなければ（Ｓ
４）、ステップＳ１に戻り、所定数のデータの取込みが
終ったならば記憶手段から差演算結果Ｊ′（ｔ）を読出
し、これらの平均値Ｊm を算出し（Ｓ５）、この平均値
Ｊm と各差演算結果の差Ｊ（ｔ）を求め（Ｓ６）、更に
Ｊ（ｔ）の実効値Ｊrms を求める（Ｓ７）。
【００２９】要するにジッタ検出手段４６、データ選出
手段４８、特性演算手段４９はマイクロコンピュータや
ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓ
ｓｏｒ）によりプログラムを解読実行して機能させても
よい。上述では被測定信号周波数ｆM のＮ分の１とサン
プリングクロックの周波数ｆ c とをわずか異ならせ、立
上り又は立下り上におけるサンプリング点を順次ずらし
たが、図１１に点線で示すように被測定信号発生器１１
とサンプリング回路１４との間に波形整形回路４１を挿
入して平均的波形整形出力のゼロ度位相点をサンプリン
グするようにしてもよい。この場合、図１２Ｃに示した
ようにサンプル値Ｖi からジッタＪi ＝Ｖi ／tan αに
より求めればよい。この場合も、被測定信号の立上り又
は立下り特性をいちいち求める必要がなくなる。
手段４８、特性演算手段４９はマイクロコンピュータや
ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓ
ｓｏｒ）によりプログラムを解読実行して機能させても
よい。上述では被測定信号周波数ｆM のＮ分の１とサン
プリングクロックの周波数ｆ c とをわずか異ならせ、立
上り又は立下り上におけるサンプリング点を順次ずらし
たが、図１１に点線で示すように被測定信号発生器１１
とサンプリング回路１４との間に波形整形回路４１を挿
入して平均的波形整形出力のゼロ度位相点をサンプリン
グするようにしてもよい。この場合、図１２Ｃに示した
ようにサンプル値Ｖi からジッタＪi ＝Ｖi ／tan αに
より求めればよい。この場合も、被測定信号の立上り又
は立下り特性をいちいち求める必要がなくなる。
【００３０】メモリ２５へのデジタルデータの取込みは
次のようにしてもよい。即ち図９に図１と対応する部分
に同一番号を付けて示すように、サンプリング回路１４
の出力サンプルをＡＤ変換器２４で常にデジタルデータ
に変換し、位相検出回路４５で波形整形回路１１の出力
波形の立上り部分又は立下り部分が検出されると、その
検出出力が得られている間のみ、格納データ用クロック
制御回路５１を制御して、ＡＤ変換器２４よりのデジタ
ルデータをメモリ２５に取り込んでもよい。つまり格納
データ用クロック制御回路５１は例えばアドレスカウン
タを備え、位相検出回路４５から検出出力が得られてい
る間、信号発生器３２からのサンプリングクロックを計
数し、その計数値のアドレスとしてメモリ２５に供給す
ると共に、そのアドレスが１歩進するごとにメモリ２５
に書込み指令を与えるようにすればよい。またこのよう
にサンプリング回路１４の出力サンプルを、ＡＤ変換器
２４で常にデジタルデータに変換している場合は、位相
検出回路４５として、図９中に波線で示すように、ＡＤ
変換器２４の出力デジタルデータをデジタル位相比較回
路４５′へ供給し、位相検出回路４５の機能をデジタル
回路で構成して機能させてもよい。この場合はデジタル
処理であるため、回路設計が容易になる。これら格納デ
ータ用クロック制御回路５１やデジタル位相検出回路４
５′は、図１１において波形整形回路４１を用いる前述
したこの発明の実施例にも適用できる。
次のようにしてもよい。即ち図９に図１と対応する部分
に同一番号を付けて示すように、サンプリング回路１４
の出力サンプルをＡＤ変換器２４で常にデジタルデータ
に変換し、位相検出回路４５で波形整形回路１１の出力
波形の立上り部分又は立下り部分が検出されると、その
検出出力が得られている間のみ、格納データ用クロック
制御回路５１を制御して、ＡＤ変換器２４よりのデジタ
ルデータをメモリ２５に取り込んでもよい。つまり格納
データ用クロック制御回路５１は例えばアドレスカウン
タを備え、位相検出回路４５から検出出力が得られてい
る間、信号発生器３２からのサンプリングクロックを計
数し、その計数値のアドレスとしてメモリ２５に供給す
ると共に、そのアドレスが１歩進するごとにメモリ２５
に書込み指令を与えるようにすればよい。またこのよう
にサンプリング回路１４の出力サンプルを、ＡＤ変換器
２４で常にデジタルデータに変換している場合は、位相
検出回路４５として、図９中に波線で示すように、ＡＤ
変換器２４の出力デジタルデータをデジタル位相比較回
路４５′へ供給し、位相検出回路４５の機能をデジタル
回路で構成して機能させてもよい。この場合はデジタル
処理であるため、回路設計が容易になる。これら格納デ
ータ用クロック制御回路５１やデジタル位相検出回路４
５′は、図１１において波形整形回路４１を用いる前述
したこの発明の実施例にも適用できる。
【００３１】波形整形回路４１の立上り又は立下り特性
を変更できるようにし、目的に合わせた特性のものを使
用するようにしてもよい。これは立上り又は立下り特性
が異なる複数の波形整形回路を設け、これらを切替えて
使用する。コンパレータ４４は例えば入力電圧レベルが
基準電圧レベルを横切ると、定電流で出力コンデンサに
対する定電流による充電又は放電により高レベル出力又
は低レベル出力とするように構成されているが、その定
電流値を定電流源の抵抗値を調整して変更したり、出力
コンデンサの容量を変更することにより、前記立上り又
は立下り特性を変更するようにしてもよい。波形整形回
路４１の出力振幅を調整できるようにしてもよい。これ
は増幅器４４の利得を変更できるようにすればよい。こ
のようにして、複数の立上り又は立下り特性と、複数の
波形整形出力振幅値の組合せの中から選択して動作させ
るようにすることもできる。
を変更できるようにし、目的に合わせた特性のものを使
用するようにしてもよい。これは立上り又は立下り特性
が異なる複数の波形整形回路を設け、これらを切替えて
使用する。コンパレータ４４は例えば入力電圧レベルが
基準電圧レベルを横切ると、定電流で出力コンデンサに
対する定電流による充電又は放電により高レベル出力又
は低レベル出力とするように構成されているが、その定
電流値を定電流源の抵抗値を調整して変更したり、出力
コンデンサの容量を変更することにより、前記立上り又
は立下り特性を変更するようにしてもよい。波形整形回
路４１の出力振幅を調整できるようにしてもよい。これ
は増幅器４４の利得を変更できるようにすればよい。こ
のようにして、複数の立上り又は立下り特性と、複数の
波形整形出力振幅値の組合せの中から選択して動作させ
るようにすることもできる。
【００３２】上述ではジッタ検出手段４６で用いる複数
のサンプルデータはそのサンプルした立上り又は立下り
部分の波形を重ね合せると、重ね合せ波形の１つの立上
り又は立下り部分のサンプルデータによりジッタを求め
たが、重ね合せ波形の複数についてのサンプルデータを
用い、つまりより多くのサンプルデータを用いてジッタ
を求めてもよい。
のサンプルデータはそのサンプルした立上り又は立下り
部分の波形を重ね合せると、重ね合せ波形の１つの立上
り又は立下り部分のサンプルデータによりジッタを求め
たが、重ね合せ波形の複数についてのサンプルデータを
用い、つまりより多くのサンプルデータを用いてジッタ
を求めてもよい。
【００３３】
【発明の効果】以上述べたようにこの発明によれば簡単
に製造することができ、また被測定信号ごとにその立上
り又は立下り特性を求める必要がなく、それだけ短時間
に測定することができる。
に製造することができ、また被測定信号ごとにその立上
り又は立下り特性を求める必要がなく、それだけ短時間
に測定することができる。
【図１】この発明の実施例を示すブロック図。
【図２】図１中の波形整形回路４１の具体例を示すブロ
ック図。
ック図。
【図３】Ａは波形整形出力波形とそのサンプリング点を
示す図、Ｂはサンプリングクロックを示す図である。
示す図、Ｂはサンプリングクロックを示す図である。
【図４】Ａは波形整形出力の立上り特性Ｖ′（ｔ）の例
を示す図、Ｂは立上り部分のサンプル値の系列Ｖ（ｔ）
の例を示す図、Ｃは検出したジッタ系列の例を示す図で
ある。
を示す図、Ｂは立上り部分のサンプル値の系列Ｖ（ｔ）
の例を示す図、Ｃは検出したジッタ系列の例を示す図で
ある。
【図５】立上り特性の例を示す図。
【図６】この発明の他の実施例を示すブロック図。
【図７】図６中のデータ選出手段の処理手順の例を示す
流れ図。
流れ図。
【図８】図１及び図６中のジッタ検出手段４６の処理手
順の例を示す流れ図。
順の例を示す流れ図。
【図９】この発明の他の実施例を示すブロック図。
【図１０】従来のジッタ測定装置を示すブロック図。
【図１１】この発明の他の実施例を示すと同時に、提案
されているジッタ測定装置を示す図。
されているジッタ測定装置を示す図。
【図１２】Ａは被測定信号とそのサンプリング点を示す
図、Ｂはサンプリングクロックを示す図、Ｃはサンプリ
ング値Ｖi とジッタＪi との関係を示す図である。
図、Ｂはサンプリングクロックを示す図、Ｃはサンプリ
ング値Ｖi とジッタＪi との関係を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮地 祐一 東京都練馬区旭町１丁目32番１号 株式会 社アドバンテスト内 Ｆターム(参考） 5K029 AA18 KK23
Claims (13)
- 【請求項１】 被測定信号を波形整形する波形整形回路
と、 サンプリングクロックを発生する信号発生器と、 上記サンプリングクロックにより上記波形整形回路の出
力をサンプリングして出力するサンプリング回路と、 上記サンプリング回路の出力の、上記波形整形回路の出
力の立上り又は立下り特性に対するずれを求めてジッタ
を求めるジッタ検出手段とを具備するジッタ測定装置。 - 【請求項２】 請求項１記載の装置において、 上記サンプリング回路の出力のレベルから、上記波形整
形回路の出力の立上り部分又は立下り部分を検出する位
相検出回路と、 上記位相検出回路の検出出力により、上記サンプリング
回路の出力の上記ジッタ検出手段への供給を開始させる
サンプリングクロック制御回路と、 を具備することを特徴とするジッタ測定装置。 - 【請求項３】 請求項１記載の装置において、 上記サンプリング回路の出力をデジタルデータに変換す
るＡＤ変換器と、 上記ＡＤ変換器の出力デジタルデータから上記形成整形
回路の出力の立上り又は立下り部分に相当するデジタル
データを取出して上記ジッタ検出手段へ供給するデータ
取出し手段とを具備することを特徴とするジッタ測定装
置。 - 【請求項４】 被測定信号を波形整形する波形整形回路
と、 上記被測定信号の平均的な周波数と等しい周波数サンプ
リングクロックを発生する信号発生器と、 上記サンプリングクロックにより、上記波形整形回路の
出力をサンプリングして出力するサンプリング回路と、 上記サンプリング回路の出力中の上記波形整形回路の出
力の立上り又は立下り部分と対応するものと、上記波形
整形回路の出力の立上り又は立下り特性とからジッタを
求めるジッタ検出手段とを具備するジッタ測定装置。 - 【請求項５】 請求項１又は４記載の装置において、 上記サンプリング回路の出力をデジタルデータに変換す
るＡＤ変換器と、 上記サンプリング回路の出力のレベルから、上記波形整
形回路の出力の立上り部分又は立下り部分を検出する位
相検出回路と、 上記位相検出回路の検出出力により動作し、上記サンプ
リングクロックが供給されるごとに、上記ＡＤ変換器の
出力デジタルデータを上記ジッタ検出手段に取込む格納
データクロック制御回路とを具備することを特徴とする
ジッタ測定装置。 - 【請求項６】 請求項４記載の装置において、 上記サンプリング回路の出力のレベルから上記波形整形
回路の出力の立上り又は立下り部のほぼ中点をサンプリ
ングしている状態を検出する位相検出回路と、 上記位相検出回路の検出出力により、上記サンプリング
回路の出力の上記ジッタ検出手段への供給を開始させる
サンプリングクロック制御回路と、を具備することを特
徴とするジッタ測定装置。 - 【請求項７】 請求項２又は６記載の装置において、 上記サンプリング回路の出力をデジタルデータに変換し
て上記ジッタ検出手段へ供給するＡＤ変換器を備え、 上記サンプリングクロック制御回路は上記位相検出回路
の出力により上記サンプリングクロックを上記ＡＤ変換
器へ供給して、そのサンプリングクロックごとにＡＤ変
換動作を行わせる手段であることを特徴とするジッタ測
定装置。 - 【請求項８】 請求項５記載の装置において、 上記位相検出回路は上記ＡＤ変換器の出力デジタルデー
タについて上記波形整形回路の出力の立上り部分又は立
下り部分をデジタル処理により検出する回路であること
を特徴とするジッタ測定装置。 - 【請求項９】 請求項３又は７記載の装置において、 上記ジッタ検出手段において用いる出力の立上り又は立
下り特性を、上記デジタルデータから演算により近似的
に求める特性演算手段を備えることを特徴とするジッタ
測定装置。 - 【請求項１０】 請求項１乃至９の何れかに記載の装置
において、 上記波形整形回路は上記被測定信号が入力されるコンパ
レータと、そのコンパレータの出力が入力される増幅器
とよりなることを特徴とするジッタ測定装置。 - 【請求項１１】 被測定信号を波形整形する波形整形過
程と、 上記波形整形された信号を周期的にサンプリングしてサ
ンプル系列として取出すサンプリング過程と、 上記サンプリング系列と、上記波形整形された信号の立
上り又は立下り特性とからジッタを求めるジッタ検出過
程とを有するジッタ測定方法。 - 【請求項１２】 請求項１１記載の方法において、 上記被測定信号の周波数のＮ分の１（Ｎは１以上の整
数）と、上記サンプリングの周波数とをわずかずらし、 上記ジッタ検出過程は上記サンプル系列の、上記波形整
形された信号の立上り又は立下り特性線からのずれを検
出してジッタを求める過程であることを特徴とするジッ
タ測定方法。 - 【請求項１３】 請求項１１記載の方法において、 上記被測定信号の周波数のＮ分の１（Ｎは１以上の整
数）と上記サンプリングの周波数とを一致させ、 上記ジッタ検出過程は、サンプル系列の各値が、波形整
形出力のゼロ位相位置を基準として上記立上り又は立下
り特性線のどこに位置しているかを求めてジッタを求め
る過程であることを特徴とするジッタ測定方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000291636A JP4445114B2 (ja) | 2000-01-31 | 2000-09-26 | ジッタ測定装置及びその方法 |
| US09/774,196 US6522122B2 (en) | 2000-01-31 | 2001-01-29 | Jitter measuring device and method |
| DE10103879A DE10103879B4 (de) | 2000-01-31 | 2001-01-30 | Vorrichtung und Verfahren zur Jittermessung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022069 | 2000-01-31 | ||
| JP2000-22069 | 2000-01-31 | ||
| JP2000291636A JP4445114B2 (ja) | 2000-01-31 | 2000-09-26 | ジッタ測定装置及びその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001289892A true JP2001289892A (ja) | 2001-10-19 |
| JP4445114B2 JP4445114B2 (ja) | 2010-04-07 |
Family
ID=26584489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000291636A Expired - Fee Related JP4445114B2 (ja) | 2000-01-31 | 2000-09-26 | ジッタ測定装置及びその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6522122B2 (ja) |
| JP (1) | JP4445114B2 (ja) |
| DE (1) | DE10103879B4 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7016403B2 (en) | 2000-07-10 | 2006-03-21 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| JP2007085933A (ja) * | 2005-09-22 | 2007-04-05 | Agilent Technol Inc | 周波数測定方法および周波数測定装置 |
| WO2007099917A1 (ja) * | 2006-02-27 | 2007-09-07 | Advantest Corporation | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス |
| WO2007099878A1 (ja) * | 2006-02-27 | 2007-09-07 | Advantest Corporation | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス |
| WO2007099918A1 (ja) * | 2006-02-27 | 2007-09-07 | Advantest Corporation | 測定装置、試験装置、及び電子デバイス |
| WO2008149990A1 (ja) * | 2007-06-06 | 2008-12-11 | Advantest Corporation | 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法 |
| WO2008149973A1 (ja) * | 2007-06-07 | 2008-12-11 | Advantest Corporation | 試験装置およびキャリブレーション用デバイス |
| JP2009533661A (ja) * | 2006-04-13 | 2009-09-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | クロック信号の比較によってジッタ及びパルス幅を決定する方法及び装置 |
| JP2010528266A (ja) * | 2007-05-18 | 2010-08-19 | テラダイン、 インコーポレイテッド | ジッタ較正 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7203229B1 (en) * | 2001-06-14 | 2007-04-10 | Advantest Corporation | Apparatus for and method of measuring jitter |
| EP1413104A1 (en) * | 2001-07-20 | 2004-04-28 | Koninklijke Philips Electronics N.V. | Data rate acquisition using signal edges |
| US6737852B2 (en) * | 2001-10-25 | 2004-05-18 | Advantest Corporation | Clock skew measuring apparatus and method |
| US7120838B2 (en) * | 2002-03-26 | 2006-10-10 | Intel Corporation | Method and unit for deskewing signals |
| US20030219086A1 (en) * | 2002-05-21 | 2003-11-27 | Lecheminant Greg D. | Jitter identification using a wide bandwidth oscilloscope |
| TW555979B (en) * | 2002-07-25 | 2003-10-01 | Via Tech Inc | Device and method for verifying clock signal frequency |
| US7519874B2 (en) * | 2002-09-30 | 2009-04-14 | Lecroy Corporation | Method and apparatus for bit error rate analysis |
| US7437624B2 (en) * | 2002-09-30 | 2008-10-14 | Lecroy Corporation | Method and apparatus for analyzing serial data streams |
| US20040123018A1 (en) * | 2002-09-30 | 2004-06-24 | Martin Miller | Method and apparatus for analyzing serial data streams |
| GB2393794B (en) * | 2002-10-01 | 2004-11-24 | Motorola Inc | Module, system and method for testing a phase locked loop |
| US7206368B2 (en) * | 2002-10-30 | 2007-04-17 | Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. | Compensating jitter in differential data signals |
| JP3790741B2 (ja) | 2002-12-17 | 2006-06-28 | アンリツ株式会社 | ジッタ測定装置およびジッタ測定方法 |
| US7339985B2 (en) * | 2003-01-08 | 2008-03-04 | National Instruments Corporation | Zero crossing method of symbol rate and timing estimation |
| US7339984B1 (en) | 2003-04-10 | 2008-03-04 | Agilent Technologies, Inc. | Method and apparatus for jitter measurement using phase and amplitude undersampling |
| US6937077B2 (en) * | 2003-09-23 | 2005-08-30 | Micron Technology, Inc. | Apparatus and method for suppressing jitter within a clock signal generator |
| US7050915B2 (en) * | 2003-10-16 | 2006-05-23 | Agilent Technologies, Inc. | Periodic jitter characterization using pseudo-random sampling |
| JP2005172549A (ja) * | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検証方法及びテストパターンの作成方法 |
| US20050179459A1 (en) * | 2004-02-17 | 2005-08-18 | Texas Instruments Incorporated | Method and system for testing an electronic device |
| JP4351941B2 (ja) * | 2004-03-26 | 2009-10-28 | 株式会社アドバンテスト | 試験装置及び試験方法 |
| US7243272B2 (en) * | 2004-03-30 | 2007-07-10 | Intel Corporation | Testing of integrated circuit receivers |
| US7315574B2 (en) * | 2004-05-03 | 2008-01-01 | Dft Microsystems, Inc. | System and method for generating a jittered test signal |
| US7352303B1 (en) * | 2004-05-25 | 2008-04-01 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing prioritization criteria |
| US7049988B1 (en) * | 2004-05-25 | 2006-05-23 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing a fixed-frequency reference signal |
| JP4425735B2 (ja) * | 2004-07-22 | 2010-03-03 | 株式会社アドバンテスト | ジッタ印加回路、及び試験装置 |
| US7668233B2 (en) * | 2004-07-28 | 2010-02-23 | Circadiant Systems, Inc. | Method of determining jitter and apparatus for determining jitter |
| JP5300174B2 (ja) * | 2005-02-14 | 2013-09-25 | 株式会社アドバンテスト | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス |
| US7170269B1 (en) | 2005-05-16 | 2007-01-30 | National Semiconductor Corporation | Low dropout regulator with control loop for avoiding hard saturation |
| DE102005024649B4 (de) * | 2005-05-25 | 2007-04-12 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Messen von Jitter |
| US20070063741A1 (en) * | 2005-09-22 | 2007-03-22 | Tarango Tony M | Testing of integrated circuit receivers |
| US7383160B1 (en) * | 2006-06-30 | 2008-06-03 | International Business Machines Corporation | Method and apparatus for constructing a synchronous signal diagram from asynchronously sampled data |
| US7684478B2 (en) * | 2006-06-30 | 2010-03-23 | International Business Machines Corporation | Generating an eye diagram of integrated circuit transmitted signals |
| US7389192B2 (en) | 2006-06-30 | 2008-06-17 | International Business Machines Corporation | Determining data signal jitter via asynchronous sampling |
| US7881608B2 (en) * | 2007-05-10 | 2011-02-01 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Methods and apparatuses for measuring jitter in a transceiver module |
| WO2009093316A1 (ja) * | 2008-01-23 | 2009-07-30 | Anritsu Corporation | 被測定信号の繰り返し周波数検出方法及びそれを用いるサンプリング装置並びに波形観測システム |
| JP5012663B2 (ja) * | 2008-05-27 | 2012-08-29 | 富士通株式会社 | 回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法 |
| JP2010002368A (ja) * | 2008-06-23 | 2010-01-07 | Nec Electronics Corp | タイムインターバルアナライザ及びその測定方法 |
| JP5314491B2 (ja) * | 2009-05-08 | 2013-10-16 | 株式会社アドバンテスト | 試験装置、試験方法、および、デバイス |
| US8324882B2 (en) * | 2009-06-08 | 2012-12-04 | Freescale Semiconductor, Inc. | Phase locked loop device and method thereof |
| US8509370B2 (en) * | 2009-06-08 | 2013-08-13 | Freescale Semiconductor, Inc. | Phase locked loop device and method thereof |
| US9240774B2 (en) * | 2011-11-16 | 2016-01-19 | Teradyne, Inc. | Fast single-ended to differential converter |
| US8729908B2 (en) * | 2012-02-29 | 2014-05-20 | International Business Machines Corporation | Static noise margin monitoring circuit and method |
| JP6164680B2 (ja) * | 2012-12-27 | 2017-07-19 | リーダー電子株式会社 | ジッタ関連データを生成する方法および装置 |
| US20150346251A1 (en) * | 2013-01-10 | 2015-12-03 | Qualcomm Technologies, Inc. | Detector circuit |
| US9568548B1 (en) | 2015-10-14 | 2017-02-14 | International Business Machines Corporation | Measurement of signal delays in microprocessor integrated circuits with sub-picosecond accuracy using frequency stepping |
| DE102015225255A1 (de) | 2015-12-15 | 2017-06-22 | Robert Bosch Gmbh | Verfahren und eine Schaltungsanordnung zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung |
| CN115267302A (zh) * | 2022-08-11 | 2022-11-01 | 哈尔滨工业大学 | 交流电压有效值测量装置 |
| CN117857781B (zh) * | 2024-03-07 | 2024-06-04 | 深圳市强瑞精密技术股份有限公司 | 一种基于图像处理的摄像头防抖测试方法及*** |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737766A (en) * | 1971-12-06 | 1973-06-05 | Telecommunications Technology | Testing technique for phase jitter in communication systems |
| DE4230853C2 (de) * | 1992-09-15 | 1999-07-01 | Tektronix Inc | Abtastverfahren für verjitterte Signale |
| JPH09138243A (ja) * | 1995-10-25 | 1997-05-27 | Hewlett Packard Co <Hp> | 捕捉クロックの位相変調装置 |
-
2000
- 2000-09-26 JP JP2000291636A patent/JP4445114B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-29 US US09/774,196 patent/US6522122B2/en not_active Expired - Lifetime
- 2001-01-30 DE DE10103879A patent/DE10103879B4/de not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7016403B2 (en) | 2000-07-10 | 2006-03-21 | International Business Machines Corporation | Apparatus and method for determining the quality of a digital signal |
| JP2007085933A (ja) * | 2005-09-22 | 2007-04-05 | Agilent Technol Inc | 周波数測定方法および周波数測定装置 |
| US7421355B2 (en) | 2006-02-27 | 2008-09-02 | Advantest Corporation | Measuring apparatus, measuring method, testing apparatus, testing method, and electronic device |
| WO2007099878A1 (ja) * | 2006-02-27 | 2007-09-07 | Advantest Corporation | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス |
| WO2007099918A1 (ja) * | 2006-02-27 | 2007-09-07 | Advantest Corporation | 測定装置、試験装置、及び電子デバイス |
| US7398169B2 (en) | 2006-02-27 | 2008-07-08 | Advantest Corporation | Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device |
| US7856330B2 (en) | 2006-02-27 | 2010-12-21 | Advantest Corporation | Measuring apparatus, testing apparatus, and electronic device |
| JP5066073B2 (ja) * | 2006-02-27 | 2012-11-07 | 株式会社アドバンテスト | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス |
| JP5008654B2 (ja) * | 2006-02-27 | 2012-08-22 | 株式会社アドバンテスト | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス |
| JP4948522B2 (ja) * | 2006-02-27 | 2012-06-06 | 株式会社アドバンテスト | 測定装置、試験装置、及び電子デバイス |
| WO2007099917A1 (ja) * | 2006-02-27 | 2007-09-07 | Advantest Corporation | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス |
| JP2009533661A (ja) * | 2006-04-13 | 2009-09-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | クロック信号の比較によってジッタ及びパルス幅を決定する方法及び装置 |
| JP2010528266A (ja) * | 2007-05-18 | 2010-08-19 | テラダイン、 インコーポレイテッド | ジッタ較正 |
| JPWO2008149990A1 (ja) * | 2007-06-06 | 2010-08-26 | 株式会社アドバンテスト | 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法 |
| WO2008149990A1 (ja) * | 2007-06-06 | 2008-12-11 | Advantest Corporation | 位相測定装置、スキュー測定装置、位相測定方法、およびスキュー測定方法 |
| JPWO2008149973A1 (ja) * | 2007-06-07 | 2010-08-26 | 株式会社アドバンテスト | 試験装置およびキャリブレーション用デバイス |
| WO2008149973A1 (ja) * | 2007-06-07 | 2008-12-11 | Advantest Corporation | 試験装置およびキャリブレーション用デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10103879A1 (de) | 2001-10-31 |
| US6522122B2 (en) | 2003-02-18 |
| JP4445114B2 (ja) | 2010-04-07 |
| DE10103879B4 (de) | 2008-02-28 |
| US20010012320A1 (en) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001289892A (ja) | ジッタ測定装置及びその方法 | |
| JPS62261963A (ja) | 擬似ランダム等価時間サンプリング装置 | |
| JPH01502933A (ja) | 周波数カウント装置および方法 | |
| US5886660A (en) | Time-to-digital converter using time stamp extrapolation | |
| US7260481B1 (en) | Vector detecting device and living-body complex impedance measuring apparatus having the vector detecting device | |
| KR100242972B1 (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| JP3158502B2 (ja) | 掃引発振器 | |
| US6107890A (en) | Digital phase comparator and frequency synthesizer | |
| US6342849B1 (en) | Method and apparatus for peak detection of an analog signal | |
| JPH08146160A (ja) | 時間測定装置 | |
| US7627027B2 (en) | Method for measuring locking time and frequency error in RF receiver | |
| JP3323121B2 (ja) | 半導体装置の測定方法及び測定装置 | |
| JP4606112B2 (ja) | 等間隔パルス列生成装置および生成方法 | |
| JPH05273245A (ja) | メタステーブル状態検出装置 | |
| JP2675571B2 (ja) | 掃引周波数信号発生器 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP3720120B2 (ja) | 波形生成装置 | |
| JPS6016638B2 (ja) | 周波数―電圧変換回路 | |
| JPH07212616A (ja) | 映像装置のサンプリングクロック発生回路 | |
| JPH05264753A (ja) | 遅延時間測定装置 | |
| JP2004279155A (ja) | サンプリングデジタイザを使ったジッタ試験装置、方法及びこのサンプリングデジタイザを備えた半導体試験装置 | |
| JP3138315B2 (ja) | 非同期校正回路及び周波数検出回路 | |
| JPH04372871A (ja) | 可変サンプリング測定装置 | |
| JPH0476490A (ja) | 時間計測装置 | |
| JP2008096175A (ja) | ジッタ測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080516 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |