JP2010002368A - タイムインターバルアナライザ及びその測定方法 - Google Patents

Abstract

【課題】従来のタイムインターバルアナライザは、測定結果を得るために測定サンプル数よりも多くの除算を行うために、測定時間が多くかかる問題があった。
【解決手段】本発明にかかるタイムインターバルアナライザは、被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定する位相比較器１１と、正の遅延を有する被測定信号の個数と負の遅延を有する被測定信号の個数との除算結果を測定結果として出力する演算回路１３と、を有するものである。
【選択図】図１

Description

本発明にかかるタイムインターバルアナライザ及びその測定方法は、特に特性値と被測定信号の位相との差を測定するタイムインターバルアナライザ及びその測定方法に関する。

被測定信号の位相が基準となる特性値に対してどの程度のずれ量を有しているかを計測する装置にタイムインターバルアナライザがある。タイムインターバルアナライザによって、被測定信号のジッタや位相精度を測定することで、例えば、光ディスク装置の書き込み信号の補正や磁気ディスク装置における書き込み特性の補正を行うことができる。

このタイムインターバルアナライザの一例が特許文献１に開示されている。特許文献１では、タイムインターバルアナライザの一例としてジッタ測定装置及びその方法が開示されている。このジッタ測定装置における測定方法を示すフローチャートを図８に示す。図８に示すように、被測定信号となるデータを取り込み（ステップＳ１０１）、データと特性値との差を演算（ステップＳ１０２）する。そして、差の演算結果を記憶手段に記憶（ステップＳ１０３）する。その後、所定数のデータを取り込んでいなければ（ステップＳ１０４）、ステップＳ１０１に戻り、所定数のデータの取り込みが終わったならば記憶手段から差演算結果を読み出す。続いて、演算結果の平均値を算出する（ステップＳ１０５）。この平均値と各差演算結果の差を求める（ステップＳ１０６）。そして、平均値と各差演算結果の差の実効値を求める（ステップＳ１０７）。
特開２００１−２８９８９２号公報

しかしながら、特許文献１に記載の技術では、一つ一つのサンプルデータに対して多くの演算が必要になる。より具体的には、特許文献１に記載の技術は、ステップＳ１０２、Ｓ１０６で減算処理をそれぞれ行い、ステップＳ１０５で加算及び除算を行う。そのため特許文献１では、一つのサンプルデータに対して２回の減算、１回の加算が少なくとも必要であり、サンプル数をｎとすると３ｎ回の加算処理又は減算処理が必要となる。従って、特許文献１では、サンプル数を増加させた場合、サンプル数の増加率の３倍の増加率で演算処理の能力を高める必要がある。そのため、被測定信号の周波数が高くなると、演算処理にかかる時間を考慮して、測定する被測定信号エッジを間引く等の対応をする必要があり、それにより測定精度が低下するおそれがある。

本発明にかかるタイムインターバルアナライザの一態様は、被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定する位相比較器と、前記正の遅延を有する前記被測定信号の個数と前記負の遅延を有する前記被測定信号の個数との割合を測定結果として出力する演算回路と、を有するものである。

また、本発明にかかるタイムインターバルアナライザの別の態様は、サンプリングクロックに同期して被測定信号をサンプリングし、信号レベルをデジタル値として出力するアナログデジタル変換器と、前記デジタル値に基づき前記被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定する位相比較器と、前記正の遅延を有する前記被測定信号の個数と前記負の遅延を有する前記被測定信号の個数との割合を測定結果として出力する演算回路と、を有するものである。

また、本発明にかかるタイムインターバルアナライザの測定方法の一態様は、被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定し、前記正の遅延を有する前記被測定信号の個数と前記負の遅延を有する前記被測定信号の個数との割合を測定結果として算出するタイムインターバルアナライザにおける測定方法である。

本発明にかかるタイムインターバルアナライザ及びその測定方法によれば、被測定信号の位相と特性値との関係が正の遅延又は負の遅延であるかのみを判定し、正の遅延のサンプル数と負の遅延のサンプル数の割合を測定結果として出力する。つまり、本発明にかかるタイムインターバルアナライザ及びその測定方法では、サンプル数の増加率と必要な演算処理能力の増加率は同一である。従って、本発明にかかるタイムインターバルアナライザ及びその測定方法によれば、短時間でより多くのサンプルを測定することが可能である。

本発明にかかるタイムインターバルアナライザ及びその測定方法によれば、短時間でより多くのサンプルを測定することができる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかるタイムインターバルアナライザ１のブロック図を示す。なお、図１に示すタイムインターバルアナライザ１は、光ディスク装置の読み出し信号を被測定信号とするタイムインターバルアナライザである。そのため、図１では、タイムインターバルアナライザ１に加えて、光ディスク２、ピックアップ３、読み出しユニット４、書き込み制御回路５、書き込みユニット７を備える。

光ディスク２は、例えばＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ±Ｒ、ＤＶＤ±ＲＷ、ＤＶＤ−ＲＡＭ等の規格に沿った光ディスクである。光ディスク２には、グルーブと呼ばれる溝が形成されており、そのグルーブにピットと呼ばれるデータが記憶される。

ピックアップ３は、データの書き込み時には、書き込みユニット７が出力する書き込み信号に応じて書き込み用レーザーパルス光を出力し、レーザーパルス光によって光ディスク２へのデータの書き込みを行う。また、ピックアップ３は、データの読み出し時には、読み出しユニット４からリードパワーと呼ばれる読み出し用レーザー光を出力し、読み出し用レーザー光を光ディスク２で反射することで得られる反射光を受光し、その反射光に応じて読み出し信号を読み出しユニット４に出力する。

読み出しユニット４は、データの読み出し時におけるピックアップ３に対する制御及びピックアップ３を介して得られる読み出し信号の後段回路（例えば信号処理部（不図示））への伝達を行う。

書き込み制御回路５は、制御情報を格納するメモリ６を有する。この制御情報は、例えばライトストラテジーと呼ばれる書き込み設定情報である。書き込み制御回路５は、メモリ６に格納されたライトストラテジーに従って、書き込みユニット７に書き込み信号の特性を補正するための制御信号を出力する。

書き込みユニット７は、前段回路（例えば、信号処理部（不図示））から送られる書き込みデータ信号に応じて書き込み信号を出力する。このとき、書き込みユニット７は、書き込み制御回路５が出力する制御信号に応じて書き込み信号の特性を補正する。

このような光ディスク装置に対して、本実施の形態にかかるタイムインターバルアナライザ１は、読み出しユニット４から出力される読み出し信号（被測定信号）を測定して、書き込み制御回路５で用いられるライトストラテジーの調整に用いるずれ量の情報を出力する。なお、読み出し信号はアナログ信号であるものとする。以下、本実施の形態にかかるタイムインターバルアナライザ１について詳しく説明する。図１に示すように、タイムインターバルアナライザ１は、アナログデジタル変換器１０、位相比較器１１、サンプリングクロック生成部１２、演算回路１３を有する。

アナログデジタル変換器１０は、アナログ信号として入力される読み出し信号をサンプリングクロック（例えば、サンプリングクロックＲＤＣＬＫ）に同期してサンプリングし、そのときの信号レベルをデジタル値で出力する。

位相比較器１１は、読み出し信号が予め設定された特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定する。より具体的には、サンプリングクロックＲＤＣＬＫの現クロックに対応した第１のデジタル値とサンプリングクロックＲＤＣＬＫの前クロックに対応した第２のデジタル値が基準値を跨ぐゼロクロスタイミングを検知し、ゼロクロスタイミングにおいて、第１のデジタル値と第２のデジタル値との絶対値の比較を行い、この比較の結果に基づき正の遅延と負の遅延とを判定する。位相比較器１１の詳細な動作説明は後述する。

サンプリングクロック生成部１２は、アナログデジタル変換器１０及び位相比較器１１において用いられるサンプリングクロックＲＤＣＬＫを生成する。

演算回路１３は、正の遅延を有する読み出し信号の個数と負の遅延を有する読み出し信号の個数との除算結果を測定結果として出力する。演算回路１３は、正遅延カウンタ１４、負遅延カウンタ１５、ずれ量演算回路１６を有する。正遅延カウンタ１４は、位相比較器１１が正の遅延が発生していると判定した読み出し信号の個数をカウントし、第１のカウント値を出力する。負遅延カウンタ１５は、位相比較器１１が負の遅延が発生していると判定した読み出し信号の個数をカウントし、第２のカウント値を出力する。ずれ量演算回路１６は、正遅延カウンタ１４の第１のカウント値と負遅延カウンタ１５の第２のカウント値とを参照し、第１のカウント値と第２のカウント値の割合を測定結果として出力する。

ここで、書き込みユニット７から出力される書き込み信号と、この書き込み信号に基づき光ディスク２に書き込まれたデータに応じて読み出される読み出し信号の関係の例を図２に示し、読み出し信号の特性について説明する。

図２に示すように、光ディスク２には、ディスクメーカーや製品ごとの材質の違いや製造ロットごとのばらつき等によって高感度なものと低感度のものがある。また、同一のディスクであっても部分的に感度が異なるディスクもあり、さらに、記録温度によっても感度が異なる。このようなばらつきを有するディスクに対して１つの書き込み信号に基づき書き込みを行うと光ディスク２のばらつきに応じて異なる読み出し信号が生成される。図２に示す例では、低感度ディスクからの読み出し信号は、ばらつきがないとしたときに得られる読み出し信号の特性値に対して立ち上がり部分に負の遅延を有する。一方、高感度ディスクからの読み出し信号は、ばらつきがないとしたときに得られる読み出し信号の特性値に対して立ち上がり部分に正の遅延を有する。なお、光ディスクでは、特性のばらつきとして、例えばレーザー光の熱に対する感度のばらつきが発生し、同じレーザー光の照射時間であっても形成されるピットの長さにばらつきが生じる。読み出し信号の位相誤差は、このばらつきによって生じるものである。

タイムインターバルアナライザ１は、この正の遅延と負の遅延の個数の割合を測定結果として出力する。そして、光ディスク装置は、この測定結果に基づきライトストラテジーを調整し、光ディスク２のばらつきによらず一定の読み出し信号が得られるように書き込み信号を補正する。以下、タイムインターバルアナライザ１の動作及び測定結果に応じた光ディスク装置における書き込み信号の補正方法について説明する。

まず、タイムインターバルアナライザ１における測定手順のフローチャートを図３に示し、タイムインターバルアナライザ１の動作を説明する。図３に示すように、タイムインターバルアナライザ１は、測定を開始すると、アナログデジタル変換器１０によって被測定信号の信号レベルに応じたデジタル値を出力し、位相比較器１１は、遅延計算に必要なデータを取り込む（ステップＳ１）。続いて、位相比較器１１において、読み出し信号の遅延量を判定する（ステップＳ２）。

ここで、ステップＳ２における遅延量の判定方法を図４、図５を参照して説明する。図４は、読み出し信号が正の遅延を有している場合のデジタル信号の値の遷移を示すものであり、図５は、読み出し信号が負の遅延を有している場合のデジタル信号の値の遷移を示すものである。図４、図５に示すように、本実施の形態では、デジタル信号は、サンプリングクロックＲＤＣＬＫの立ち上がりエッジごとに位相比較器１１に入力される。このとき、本実施の形態では、位相比較器１１は、アナログデジタル変換器１０が出力値の範囲として取り得る値（１６進数表記では８０ｈ〜７Ｆｈであり、１０進数表記では−１２８〜＋１２７）のうち中心の値となる００ｈ（１０進数表記で０）を基準値とする。

そして、位相比較器１１は、サンプリングクロックＲＤＣＬＫの現クロックに対応した第１のデジタル値とサンプリングクロックＲＤＣＬＫの前クロックに対応した第２のデジタル値とを参照し、第１のデジタル値と第２のデジタル値が基準値を跨ぐものである場合、その第１のデジタル値と第２のデジタル値を取り込む。そして、位相比較器１１は、取り込んだ第１のデジタル値と第２のデジタル値に基づき読み出し信号の遅延が特性値に対して正の遅延と負の遅延のいずれを有するものであるかを判定する。

なお、第１のデジタル値と第２のデジタル値が基準値を跨ぐ時点（より正確には第１のデジタル値と第２のデジタル値を直線で結び、その直線と基準値とが交わる時点）をゼロクロスタイミングと称す。

また、本実施の形態では、アナログデジタル変換器１０が出力する値は、基準値よりも高い正値と基準値よりも低い負値となる。正値は、２進数で表した場合の最上位ビットが０となり、負値は２進数で表した場合の最上位ビットが１となる。従って、位相比較器１１では、アナログデジタル変換器１０が出力する値の最上位ビットを参照し、最上位ビットが０から１、あるいは、１から０に変化する時点を検出することでゼロクロスタイミングを検出する。なお、アナログデジタル変換器１０が出力する値が、００ｈ〜ＦＦｈ（１０進数で０〜２５５）の値を有し、基準値として０Ｆｈ（１０進数で１２７）が設定される場合、ゼロクロスタイミングは、アナログデジタル変換器１０が出力する値が基準値０Ｆｈとの大小比較の結果が反転するタイミングにより検出される。

図４の例では、第１のデジタル値の値をＡ（基準値に対して負の値となる点）とし、第２のデジタル値の値をＢ（基準値に対して正の値となる点）とした場合、Ａ＋Ｂ＞０となる。そのため、読み出し信号が図４に示すような波形となる場合、位相比較器１１は、読み出し信号が特性値に対して正の遅延を有するものであると判断する。

一方、図５の例では、第１のデジタル値の値をＡ（基準値に対して負の値となる点）とし、第２のデジタル値の値をＢ（基準値に対して正の値となる点）とした場合、Ａ＋Ｂ≦０となる。そのため、読み出し信号が図５に示すような波形となる場合、位相比較器１１は、読み出し信号が特性値に対して負の遅延を有するものであると判断する。

なお、本実施の形態では、アナログデジタル変換器１０が出力する値が、正値又は負値を有するため、第１のデジタル値と第２のデジタル値の絶対値の比較を加算にて行う。しかし、アナログデジタル変換器１０が出力する値が、００ｈ〜ＦＦｈ（１０進数で０〜２５５）の値を有し、基準値として０Ｆｈ（１０進数で１２７）が設定される場合、第１のデジタル値と第２のデジタル値の絶対値の比較は、基準値と第１のデジタル値との差を示す第１の絶対値と、基準値と第２のデジタル値との差を示す第２の絶対値と、の減算結果が正又は負のいずれであるかにより判定される。

上記のように位相比較器１１が遅延量を判断した結果は、正遅延カウンタ１４又は負遅延カウンタ１５によりカウントされ、位相比較器１１の判定結果が記憶される（ステップＳ４）。より具体的には、位相比較器１１が読み出し信号のあるエッジに関して正の遅延が発生していると判定した場合、正遅延カウンタ１４の第１のカウント値が１つインクリメントされる。一方、位相比較器１１が読み出し信号のあるエッジに関して負の遅延が発生していると判定した場合、負遅延カウンタ１５の第２のカウント値が１つインクリメントされる。このように、正遅延カウンタ１４及び負遅延カウンタ１５は、正遅延又は負遅延の発生した回数をそれぞれカウントする。

そして、ずれ量演算回路１６は、正遅延カウンタ１４の第１のカウント値と負遅延カウンタ１５の第２のカウント値を参照して測定サンプル数（あるいは測定する読み出し信号の数）が所定の値に達するまでアナログデジタル変換器１０、位相比較器１１、正遅延カウンタ１４及び負遅延カウンタ１５にステップＳ１〜ステップＳ３の動作を継続させる（ステップＳ４）。そして、測定サンプル数が所定の値に達すると、ずれ量演算回路１６は、正遅延カウンタ１４が出力する第１のカウント値と負遅延カウンタ１５が出力する第２のカウント値を参照し、第１のカウント値と第２のカウント値との除算を行うことで、正遅延のデータ数と負遅延のデータ数との割合を算出し（ステップＳ５）、除算結果を測定結果として出力する。このとき、例えば、第１のカウント値＞第２のカウント値であれば、測定結果は１より大きな値となる。一方、第１のカウント値＜第２のカウント値であれば、測定結果は１より小さな値となる。

なお、第１のカウント値と第２のカウント値との割合の算出方法としては、上記算出方法（第１の算出方法（第１のカウント値／第２のカウント値））とは別に、第２の算出方法（第２のカウント値／第１のカウント値）、第３の算出方法（（第１のカウント値−第２のカウント値）／（第１のカウント値＋第２のカウント値）×１００）、第４の算出方法（第１のカウント値／（第１のカウント値＋第２のカウント値））、第５の算出方法（第２のカウント値／（第１のカウント値＋第２のカウント値））がある。これら算出方法は、被測定信号の種類や、タイムインターバルアナライザ１が用いられるシステムにおいてどのような結果が得たいか等により適宜選択される。

以上がタイムインターバルアナライザ１の動作であり、光ディスク装置では、測定結果の値に基づき書き込み信号の実行値を決定する（ステップＳ６）。より具体的には、光ディスク装置は、測定結果の値に基づきメモリ６に格納されるライトストラテジーを更新する。なお、測定結果が１であればライトストラテジーの更新は行われない。この更新は書き込み制御回路５によって行われる。ここで、ライトストラテジー変更後の書き込み信号と読み出し信号の関係を図６、図７に示す。図６は、測定結果が１よりも大きな値であった場合における書き込み信号と読み出し信号の関係を示す図であり、図７は、測定結果が１よりも小さな値であった場合における書き込み信号と読み出し信号の関係を示す図である。

図６に示すように、書き込み制御回路５は、測定結果が１より大きな値であれば、書き込み信号のパルス幅が短くなるようにライトストラテジーの補正を行う。これにより、光ディスク上に形成されるピットの長さが短くなるため、読み出し信号の正遅延が補正され、読み出し信号と特性値との遅延はなくなる。

一方、図７に示すように、書き込み制御回路５は、測定結果が１より小さな値であれば、書き込み信号のパルス幅が長くなるようにライトストラテジーの補正を行う。これにより、光ディスク上に形成されるピットの長さが長くなるため、読み出し信号の負遅延が補正され、読み出し信号と特性値との遅延はなくなる。

なお、タイムインターバルアナライザ１による測定結果の値により、書き込み信号の補正量をどの程度とするかは、事前の検討段階において決定しておく必要がある。

上記説明より、本実施の形態にかかるタイムインターバルアナライザ１は、被測定信号の遅延量が正の遅延であるか負の遅延であるかのみを加算又は減算により求め、正の遅延のサンプル数と負の遅延のサンプル数との割合を測定結果として算出する。従って、タイムインターバルアナライザ１では、サンプル数と加算処理又は減算処理の実行回数は同じ増加率となる。これにより、本実施の形態にかかるタイムインターバルアナライザ１は、サンプル数の増加より演算処理能力が極端に圧迫することが無く、容易にサンプル数を増加させることが可能になる。また、本実施の形態にかかるタイムインターバルアナライザ１は、サンプル数の増加した場合であっても、時間（クロック数）のかかる除算の回数を増加させることがない。そのため、タイムインターバルアナライザ１は、サンプル数の増加により測定時間が増加させることがない。また、測定時間も短縮することが可能である。また、演算量を削減することで回路の消費電力の低減も実現することが可能である。

例えば、特許文献１に記載の技術では、ｎ個のサンプル数を測定する場合、測定結果は、ｎ回の減算（ステップＳ１０２）と、ｎ−１回の加算及び１回の除算（ステップＳ１０５）と、ｎ回の減算（ステップＳ１０６）と、により求められる。これに対して、本実施の形態にかかるタイムインターバルアナライザ１では、ｎ回の加算又は減算（ステップＳ２）と、１回の除算（ステップＳ５）と、により測定結果を求めることが可能である。

さらに、本実施の形態にかかるタイムインターバルアナライザ１は、従来のタイムインターバルアナライザにおいて遅延量の記憶に必要であったメモリを必要としない。一般的に、遅延量を除算によって求めた場合、その遅延量の値には小数を含む。小数を含む値をメモリに記憶しようとした場合、１つの値を多ビットで保存する必要があり、このような値を記憶するためには、大容量のメモリが必要である。大容量のメモリは回路面積が大きく、このメモリを内蔵した場合、タイムインターバルアナライザの回路面積が大きくなる問題がある。さらに、測定サンプル数を増加させた場合、メモリ容量の増加はより顕著な問題となる。

これに対して、本実施の形態にかかるタイムインターバルアナライザ１は、遅延量の判定結果を正遅延カウンタ１４及び負遅延カウンタ１５によるカウント動作により記憶する。そのため、従来必要であった大容量メモリを用いることなく、より多くのサンプルに対する判定結果を小さな回路面積で記憶することができる。これにより、本実施の形態にかかるタイムインターバルアナライザ１は、回路面積を従来のタイムインターバルアナライザに比べ小さくすることができる。なお、サンプル数を増やしたことによるカウンタの回路面積の増加は、タイムインターバルアナライザ１の回路面積に対してほとんど影響を与えない程度である。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態では、タイムインターバルアナライザを光ディスク装置に適用したが、タイムインターバルアナライザはそれ単独でも動作することができる。また、光ディスク装置に限らず、磁気ディスクにおける書き込み特性の補正、デジタル回路におけるジッタ測定等の様々な用途で使用することが可能である。

実施の形態１にかかるタイムインターバルアナライザを含む光ディスク装置のブロック図である。 光ディスク装置における書き込み信号と読み出し信号の関係を示す図である。 実施の形態１にかかるタイムインターバルアナライザの測定手順を示すフローチャートである。 実施の形態１にかかる位相比較器において読み出し信号の正遅延を判定する方法を説明する図である。 実施の形態１にかかる位相比較器において読み出し信号の負遅延を判定する方法を説明する図である。 実施の形態１にかかるインターバルアナライザにおいて１より大きな値の検出結果が得られた場合における書き込み信号の補正方法を説明する図である。 実施の形態１にかかるインターバルアナライザにおいて１より小さな値の検出結果が得られた場合における書き込み信号の補正方法を説明する図である。 従来のタイムインターバルアナライザにおける測定手順を示すフローチャートである。

符号の説明

１ タイムインターバルアナライザ
２ 光ディスク
３ ピックアップ
４ 読み出しユニット
５ 書き込み制御回路
６ メモリ
７ 書き込みユニット
１０ アナログデジタル変換器
１１ 位相比較器
１２ サンプリングクロック生成部
１３ 演算回路
１４ 正遅延カウンタ
１５ 負遅延カウンタ
１６ ずれ量演算回路
ＲＤＣＬＫ サンプリングクロック

Claims (9)

1. 被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定する位相比較器と、
   前記正の遅延を有する前記被測定信号の個数と前記負の遅延を有する前記被測定信号の個数との割合を測定結果として出力する演算回路と、
   を有するタイムインターバルアナライザ。
2. サンプリングクロックに同期して被測定信号をサンプリングし、信号レベルをデジタル値として出力するアナログデジタル変換器を有し、
   前記位相比較器は、前記サンプリングクロックの現クロックに対応した第１のデジタル値と前記サンプリングクロックの前クロックに対応した第２のデジタル値が基準値を跨ぐゼロクロスタイミングを検知し、前記ゼロクロスタイミングにおいて前記第１のデジタル値と前記第２のデジタル値との絶対値の比較を行い、前記比較の結果に基づき前記正の遅延と前記負の遅延とを判定する請求項１に記載のタイムインターバルアナライザ。
3. 前記演算回路は、前記正の遅延の個数をカウントする正遅延カウンタと、前記負の遅延をカウントする負遅延カウンタと、前記正遅延カウンタが出力する第１のカウント値と前記負遅延カウンタが出力する第２のカウント値との割合を算出するずれ量演算回路とを有する請求項１又は２に記載のタイムインターバルアナライザ。
4. 前記被測定信号は、前記光ディスクに形成されたピットに基づき生成される読み出し信号であって、前記測定結果に応じて光ディスクへの書き込み信号の波形を補正する書き込み制御回路を有する請求項１乃至３のいずれか１項に記載のタイムインターバルアナライザ。
5. サンプリングクロックに同期して被測定信号をサンプリングし、信号レベルをデジタル値として出力するアナログデジタル変換器と、
   前記デジタル値に基づき前記被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定する位相比較器と、
   前記正の遅延を有する前記被測定信号の個数と前記負の遅延を有する前記被測定信号の個数との割合を測定結果として出力する演算回路と、
   を有するタイムインターバルアナライザ。
6. 前記位相比較器は、前記サンプリングクロックの現クロックに対応した第１のデジタル値と前記サンプリングクロックの前クロックに対応した第２のデジタル値が基準値を跨ぐゼロクロスタイミングを検知し、前記ゼロクロスタイミングにおいて前記第１のデジタル値と前記第２のデジタル値との絶対値の比較を行い、前記比較の結果に基づき前記正の遅延と前記負の遅延とを判定する請求項５に記載のタイムインターバルアナライザ。
7. 前記演算回路は、前記正の遅延の個数をカウントする正遅延カウンタと、前記負の遅延をカウントする負遅延カウンタと、前記正遅延カウンタが出力する第１のカウント値と前記負遅延カウンタが出力する第２のカウント値との割合を算出するずれ量演算回路とを有する請求項５又は６に記載のタイムインターバルアナライザ。
8. 前記被測定信号は、光ディスクに形成されたピットに基づき生成される読み出し信号であって、前記測定結果に応じて光ディスクへの書き込み信号の波形を補正する書き込み制御回路を有する請求項５乃至７のいずれか１項に記載のタイムインターバルアナライザ。
9. 被測定信号が特性値に対して正の遅延と負の遅延とのいずれの遅延量を有しているかを判定し、
   前記正の遅延を有する前記被測定信号の個数と前記負の遅延を有する前記被測定信号の個数との割合を測定結果として算出するタイムインターバルアナライザにおける測定方法。

Images