JP5012663B2 - 回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法 - Google Patents

Description

本発明は、素子を通過するジッタについての回路シミュレーションを行う回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法に関するものである。

近年、デジタル電子機器に求められる情報処理量は増加の一途をたどっている。これに伴い、機器内の信号速度が高くなり、伝送マージンが減少する方向にある。従って、多数存在するマージンの劣化の要因を総合して、正確に伝送マージンを見積もる必要がある。特に、素子や伝送系での位相ズレ（ジッタ）は、益々大きな要因となってきた。

なお、従来技術として、短ビットパターンを伝送線路を伝送させて得られたアイパターンからジッタ量の概略予測値を算出する伝送線路解析方法がある。また、ＤＵＴ（Device Under Test）のジッタ伝達関数、ビット誤り率、及びジッタ耐力を効率良く算出する測定装置がある（例えば、特許文献１、特許文献２参照）。
特開２００７−２９２５２０号公報 特表２００６−５０４０６９号公報

しかしながら、光モジュール、バッファ、リピーターなど、ジッタ伝達関数を有する素子（ジッタ通過素子）は、一般的な波形シミュレータによりモデリングされることができない。ここで、ジッタ伝達関数は、ジッタ通過素子における入力ジッタに対する出力ジッタの比であり、周波数特性として表される。

そのため、信号伝送系はジッタ通過素子の前段の系と後段の系とに分割され、それぞれの回路シミュレーションが行われる。更に、前段の系の回路シミュレーションによって得られたジッタを後段の系の回路シミュレーションによって得られたジッタに加算することによって、全体の回路シミュレーションの結果が得られる。

この回路シミュレーションの方法は、モデル作成の煩雑さ、一括でシミュレーションできないことなど、工数的にも大きなハンディを有する。

本発明は上述した問題点を解決するためになされたものであり、ジッタ通過素子を含む回路の回路シミュレーションを効率良く実行する回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法を提供することを目的とする。

上述した課題を解決するため、本発明の一態様は、ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション装置であって、前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得する第１取得部と、前記ジッタ通過素子への入力ジッタに関する情報を取得する第２取得部と、前記第１取得部又は前記第２取得部により取得された情報に基づいてジッタ周波数を特定し、前記第１取得部により取得されたジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出する第１算出部と、前記第２取得部により取得された入力ジッタに関する情報と前記第１算出部により算出されたジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する第２算出部とを備える。

上述した課題を解決するため、本発明の一態様は、ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションをコンピュータに実行させる回路シミュレーションプログラムであって、前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、前記ジッタ通過素子への入力ジッタに関する情報を取得し、取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出することをコンピュータに実行させる。

また、本発明の一態様は、ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション方法であって、前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、前記ジッタ通過素子への入力ジッタに関する情報を取得し、取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出することを行う。

開示の回路シミュレーション装置、回路シミュレーションプログラム、回路シミュレーション方法によれば、ジッタ通過素子を含む回路の回路シミュレーションを効率良く実行することができる。

以下、本発明の実施の形態について図面を参照しつつ説明する。

実施の形態１．
まず、本実施の形態に係る回路シミュレーション装置の構成について説明する。

図１は、実施の形態１に係る回路シミュレーション装置の構成の一例を示すブロック図である。この回路シミュレーション装置は、回路データ記憶部１、制御部２、モデルライブラリ３を備える。モデルライブラリ３は、送信素子モデル４、受信素子モデル５、伝送路モデル６、ジッタ通過素子モデル７を備える。以下、回路シミュレーションの対象となるデバイスを該当デバイスと呼ぶ。該当デバイスは、送信素子、その後段に伝送路、その後段にジッタ通過素子、その後段に伝送路、その後段に受信素子を有する。該当デバイス内のジッタ通過素子を該当素子と呼ぶ。

モデルライブラリ３内のモデルを用いて設計された該当デバイスの回路データは、回路データ記憶部１に格納される。制御部２は、モデルライブラリ３内のモデルを用いて、回路データ記憶部１に格納された回路データの回路シミュレーションを制御する。なお、回路シミュレーション装置は、例えばＣＰＵ（Central Processing Unit）と記憶装置を有するコンピュータである。回路データ記憶部１は、例えば記憶装置である。回路シミュレーション部２、モデルライブラリ３は、例えば記憶装置に格納されＣＰＵにより実行されるプログラムである。

図２は、実施の形態１に係るジッタ通過素子モデル７の構成の一例を示すブロック図である。ジッタ通過素子モデル７は、パラメータ設定部１１、入力ジッタ量取得部１２、ジッタ伝達関数値算出部１３、出力ジッタ量算出部１４、出力波形生成部１５を有する。なお、第１取得部は、パラメータ設定部１１に対応する。また、第２取得部は、入力ジッタ量取得部１２に対応する。また、第１算出部は、ジッタ伝達関数値算出部１３に対応する。また、第２算出部は、出力ジッタ量算出部１４に対応する。また、波形生成部は、出力波形生成部１５に対応する。

次に、本実施の形態に係る回路シミュレーション装置の動作の概要について説明する。

図３は、実施の形態１に係る回路シミュレーション装置の動作の一例を示すフローチャートである。まず、パラメータ設定部１１は、パラメータ設定処理を行う（Ｓ１１）。次に、入力ジッタ量取得部１２は、入力ジッタ量取得処理を行う（Ｓ１２）。次に、ジッタ伝達関数値算出部１３は、ジッタ伝達関数値算出処理を行う（Ｓ１３）。次に、出力ジッタ量算出部１４は、出力ジッタ量算出処理を行う（Ｓ１４）。次に、出力波形生成部１５は、出力波形生成処理を行う（Ｓ１５）。

次に、パラメータ設定処理について説明する。

パラメータ設定部１１は、パラメータ入力画面を表示し、ユーザによるパラメータ入力画面への入力に従って、該当素子のジッタ通過素子モデル７の属性を設定する。図４は、実施の形態１に係るパラメータ設定部１１によるパラメータ入力画面の一例を示す図である。この図の（ａ）に示された該当デバイスのシミュレーションモデルは、送信素子モデル４、その後段の伝送路モデル６、その後段のジッタ通過素子モデル７である該当素子モデル、その後段の伝送路モデル６、その後段の受信素子モデル４を有する。更にこの図の（ｂ）は、ユーザがジッタ通過素子モデル７のパラメータを入力するためのパラメータ入力画面を示す。パラメータ設定部１１は、次に示されるパラメータをジッタ通過素子モデル７の属性として設定する。

（１）入力振幅の制限値（ＭＩＮ，ＭＡＸ）
（２）該当素子のジッタ伝達関数
（３）付加ジッタ
（４）出力信号の波形特性
（５）受信素子のジッタ耐力
（６）対象ジッタ種別

パラメータ設定部１１は、ユーザから入力振幅の制限値が入力された場合、この値をジッタ通過素子モデル７の属性として設定する。

また、パラメータ設定部１１は、ジッタ伝達関数の周波数特性の変化点の座標がユーザから入力された場合、ジッタ伝達関数をジッタ通過素子モデル７の属性として設定する。ジッタ伝達関数は、カタログデータまたは実測データであり、折れ線グラフとして表された周波数特性である。

なお、パラメータ設定部１１は、ジッタの増幅及び圧縮がなく、入力されたジッタをそのまま出力に伝える素子のジッタ伝達関数を、選択肢としてパラメータ入力画面上に表示する。この選択肢がユーザにより選択された場合、パラメータ設定部１１は、全ての周波数にわたって１となるジッタ伝達関数をジッタ通過素子モデル７の属性として設定する。このパラメータ設定処理によれば、ジッタの増幅及び圧縮が無い素子を場合分けすることにより、入力工数を削減することができる。

また、ジッタ通過素子において雑音の影響などにより固定的にジッタが付加されてしまう場合がある。この場合、付加されるジッタ（付加ジッタ）の量が規定されているため、パラメータ設定部１１は、ユーザから付加ジッタが入力された場合、この値をジッタ通過素子モデル７の属性として設定する。

また、パラメータ設定部１１は、ユーザからの入力に従って、出力信号の波形特性をジッタ通過素子モデル７の属性として設定する。出力信号の波形特性は、振幅、立ち上がり／立ち下がり時間などを含む。

また、パラメータ設定部１１は、ユーザによりパラメータ入力画面に入力された受信素子のジッタ耐力を、ジッタ通過素子モデル７の属性として設定する。ジッタ耐力の周波数特性は、折れ線グラフとして表された周波数特性であり、ジッタ伝達関数と同様、変化点の座標として入力される。このパラメータ設定処理によれば、ジッタ通過素子の伝達関数を計算するための条件として受信素子のジッタ耐力を取り上げることができ、その周波数特性を変化点で入力することができる。

また、パラメータ設定部１１は、ユーザからの入力に従って、対象ジッタ種別をジッタ通過素子モデル７の属性として設定する。対象ジッタ種別は、該当素子の前段送信素子の出力ジッタのうち、対象となるジッタの種別であり、Ｄｊ，Ｒｊから選択される。この選択は、該当デバイスの機能、プリント板上で発生する電源雑音の周波数（一般的に電源雑音の周波数が送信素子のジッタ周波数となる）などに基づいて、ユーザにより判断される。Ｄｊ，Ｒｊの両方が選択される場合、いずれも選択されない場合もあり得る。

このパラメータ設定処理によれば、前段送信素子のジッタから、通過するジッタの種別を選択することができる。ジッタを圧縮する素子の中には、素子の特性からＤｊを全て圧縮すると考えられるものもある。このような素子については前提条件としてＤｊを計算の対象から除くことにより、ジッタ通過量に対する過剰な見積もりを防止することができる。

次に、入力ジッタ量取得処理について説明する。

ジッタ通過の現象を表現するためには、まず入力信号に含まれているジッタを認識する必要がある。実際の波形には様々なジッタ成分（ランダムなジッタ、確定的なジッタなど）が含まれている。しかし、一般の回路シミュレーションプログラムでは、信号が伝送路を伝送される際に生じるジッタと、送信素子の出力ジッタとが分けて表現される場合が多い。

このうち、前段の送信素子の出力ジッタは送信素子のカタログ仕様として規定されているものであり、送信素子モデルにパラメータとして設定されることが一般的である。入力ジッタ量取得部１２は、送信素子モデルのパラメータを変数として読み込むこと（変数処理）によって認識する。

図５は、実施の形態１に係る入力ジッタ量取得処理の一例を示す概念図である。この図の（ａ）に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）送信素子の属性（プロパティー）表示画面、（ｃ）送信素子の出力波形、（ｄ）該当素子の入力波形を示す。送信素子の属性のうち、Ｄｊ，Ｒｊの値は送信素子モデルにあらかじめ設定されたものであり、Ｄｊ，Ｒｊの選択はジッタ通過素子のプロパティーとしてパラメータ設定処理により設定された対象ジッタ種別である。

この入力ジッタ量取得処理によれば、ジッタ通過素子に入力されるジッタを送信素子の出力ジッタと伝送路で生じる伝送路ジッタに分け、このうち出力ジッタを変数で処理することができる。この処理により、送信素子のジッタに関する振る舞いを表現する必要がないため、計算量の低減に効果を奏する。

伝送路の損失による波形の劣化として現れる伝送路ジッタは、伝送路の損失により変化する。よって、送信素子の出力ジッタのように変数処理で情報を認識することができない。入力ジッタ量取得部１２は、該当素子に入力された波形のアイパターンを観測し、このアイパターンが時間軸と交差する部分（クロスポイント）の時間幅を算出すること（クロスポイント時間幅検出処理）によって、クロスポイント時間幅を伝送路ジッタの量として認識する。

図６は、実施の形態１に係るクロスポイント時間幅検出処理の一例を示す概念図である。この図は、該当素子への入力波形のアイパターンを示す。図７は、実施の形態１に係るクロスポイント時間幅検出処理の一例を示すフローチャートである。まず、入力ジッタ量取得部１２は、該当素子の入力波形のアイパターンから対象プロットの絞込みを行う（Ｓ２１）。次に、入力ジッタ量取得部１２は、対象プロットの開口のうち最小時間Ｔ１のプロットの検出を行う（Ｓ２２）。次に、入力ジッタ量取得部１２は、対象プロットの開口のうち最大時間Ｔ２のプロットの検出を行う（Ｓ２３）。次に、入力ジッタ量取得部１２は、入力波形の周期をＴ３とするとき、クロスポイント時間幅Ｔ４＝（Ｔ３−（Ｔ２−Ｔ１））を算出し（Ｓ２４）、このフローは終了する。

この入力ジッタ量取得処理によれば、伝送路ジッタをジッタ通過素子の入力ジッタとして認識し、その後の処理に利用することができる。

次に、ジッタ伝達関数値算出処理について説明する。

ジッタ伝達関数値算出処理は、ジッタ通過素子の種類によって求め方が異なり、大きくわけて２つのタイプに分けられる。第１のタイプのジッタ通過素子は、入力ジッタに一定のジッタを重畳して出力するものである。第２のタイプのジッタ通過素子は、入力ジッタを一定の伝達関数で圧縮し出力するものである。第１のタイプのジッタ伝達関数は、全ての周波数で１となる。

次に、第２のタイプのジッタ伝達関数値算出処理の詳細について説明する。

第２のタイプのジッタ通過素子は、カタログデータや実測データとしてジッタ伝達関数の周波数依存性が示されている場合が多い。しかし、一般的なシミュレーションモデルでジッタの周波数依存性を表現することは、技術的な難易度が非常に高い。本実施の形態のジッタ伝達関数値算出部１３は、該当素子の後段の受信素子のＣＤＲ（Clock Data Recovery）回路のジッタ耐力の周波数依存性に基づいて対象とすべき周波数範囲を特定し、その周波数範囲における最大のジッタ伝達関数値を採用する。

まず、ジッタ伝達関数値算出部１３は、パラメータ設定処理により設定された受信素子ジッタ耐力の変化点の中で、ジッタ耐力が最小の点を抽出する最小ジッタ耐力抽出処理を行う。最小ジッタ耐力抽出処理の具体的な計算式は、次の通りである。

最小ジッタ耐力 ＝ ＭＩＮ（すべての変化点のジッタ耐力）

図８は、実施の形態１に係る最小ジッタ耐力抽出処理の一例を示す概念図である。この図の（ａ）に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）にジッタ通過素子モデル７の属性である受信素子のジッタ耐力の属性表示画面を示し、（ｃ）に受信素子のジッタ耐力のプロットの一例とを示す。

この例において、ジッタ伝達関数値算出部１３は、受信素子のジッタ耐力の周波数特性のうちＰｏｉｎｔ３からＰｏｉｎｔ４までのジッタ耐力を最小ジッタ耐力として抽出する。この最小ジッタ耐力抽出処理によれば、パラメータとして入力された受信素子のジッタ耐力の変化点の中から、一般的なＭＩＮ関数を用いて最小ジッタ耐力を抽出することができる。

次に、ジッタ伝達関数値算出部１３は、最小ジッタ耐力抽出処理により抽出された最小ジッタ耐力の周波数を対象ジッタ周波数として抽出する対象ジッタ周波数抽出処理を行う。この対象ジッタ周波数抽出処理は、次の２つの理由に基づいて行われる。

（１）ジッタ通過素子の特性は、一般的に周波数が低いほどジッタ伝達関数値が大きい。
（２）ＣＤＲを内蔵する受信素子は、ジッタの周波数が高いほどジッタ耐力が低くなり、ある周波数を超えるとその値は一定になることが一般的である。

対象ジッタ周波数抽出処理の具体的な計算式は、次の通りである。

対象ジッタ周波数 ＝ ＭＩＮ（最小ジッタ耐力抽出処理により抽出された最小ジッタ耐力の周波数）

図９は、実施の形態１に係る対象ジッタ周波数抽出処理の一例を示す概念図である。この図に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）に受信素子のジッタ耐力の属性表示画面を示し、（ｃ）に受信素子のジッタ耐力のプロットの一例を示す。

この例において、ジッタ伝達関数値算出部１３は、最小ジッタ耐力を示すＰｏｉｎｔ３からＰｏｉｎｔ４までの周波数のうち最小値であるＰｏｉｎｔ３の周波数を対象ジッタ周波数として抽出する。

この対象ジッタ周波数抽出処理によれば、ジッタ通過素子と受信素子のジッタ特性に関する一般的な傾向に基づいて、パラメータとして入力された受信素子のジッタ耐力の変化点のうち最小ジッタ耐力を含むものに絞り、その中から一般的なＭＩＮ関数を用いてジッタ伝達関数値算出の対象とする周波数を抽出することができる。

次に、ジッタ伝達関数値算出部１３は、対象ジッタ周波数抽出処理により抽出された対象ジッタ周波数における、該当素子のジッタ伝達関数値を算出する対象ジッタ伝達関数値算出処理を行う。ここで、ジッタ伝達関数値算出部１３は、パラメータとして入力されたジッタ伝達関数のプロットを用いて、直線近似により対象ジッタ周波数におけるジッタ伝達関数値を算出する。

図１０は、実施の形態１に係る対象ジッタ伝達関数値算出処理の一例を示す概念図である。この図の（ａ）に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）にジッタ通過素子モデル７の属性であるジッタ伝達関数の属性表示画面を示し、（ｃ）にジッタ伝達関数のプロットの一例を示す。

この例において、ジッタ伝達関数値算出部１３は、対象ジッタ周波数（Ｐｏｉｎｔ３）におけるジッタ伝達関数の値である対象ジッタ伝達関数値を、Ｐｏｉｎｔ２とＰｏｉｎｔ３の直線近似（補間）により算出する。

次に、出力ジッタ量算出処理について説明する。

出力ジッタ量算出部１４は、収集した数値を基に、出力ジッタ量を計算する。出力ジッタ量の算出式は次の通りである。

（ジッタ通過素子の出力ジッタ） ＝ ｛（前段の送信素子の出力ジッタ）＋（伝送路ジッタ）｝×（ジッタ伝達関数値）＋（付加ジッタ）

図１１は、実施の形態１に係る出力ジッタ量算出処理の一例を示す概念図である。この図の（ａ）に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）送信素子の属性表示画面、（ｃ）送信素子の出力波形、（ｄ）該当素子の入力波形、（ｅ）該当素子の出力波形を示す。この図中の送信素子の属性のうち、Ｄｊ，Ｒｊの値は、送信素子モデルに設定された値であり、「選択」は該当素子の属性としてパラメータ設定処理により設定された値である。この出力ジッタ量算出処理によれば、出力ジッタ量の算出式をシミュレーションモデルに組み込むことにより、ジッタ通過素子からの出力ジッタ量を算出し、その振る舞いを表現することができる。

次に、出力波形生成処理について説明する。

ジッタ通過素子モデル７は、出力波形生成部１５として出力バッファモデルと波形表示機能を有する。出力バッファモデルは、波形を生成し、波形表示機能は、出力ジッタ量算出処理により算出された出力ジッタ量を、生成された波形に加算して出力波形とする。

出力バッファモデルは、電流源と抵抗により構成された一般的なビヘイビアモデルで実現される。ビヘイビアモデルは、電流源と抵抗の調整により振幅と出力インピーダンスを表現するものであり、ジッタを表現することはできない。よって、本実施の形態の出力波形生成部１５は、波形表示機能により擬似的にジッタ現象を表現する。

図１２は、実施の形態１に係る出力波形生成処理の一例を示す概念図である。この図の（ａ）に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）ジッタ通過素子モデル７の出力波形の一例を示す。ここで、出力波形生成部１５は、ジッタのない波形を重ね合わせてアイパタ−ンを生成し、そのアイパターンを時間軸方向に出力ジッタ量だけ太らせたものを出力波形とする。

従来、ジッタ通過素子の振る舞いを表現するには、トランジスタモデルを使用する手法が考えられる。しかし、ジッタを圧縮する効果をもつ素子をトランジスタモデルでモデル化すると、その規模が大きくなるともに、ＰＬＬ（Phase Locked Loop）などの周波数依存性を表現するには多大なシミュレーション時間が必要となり、実現不可能であった。本実施の形態によれば、ジッタ通過素子をビヘイビアモデルで表現することにより、シミュレーションを実現することができる。

また、本実施の形態によれば、ジッタ通過素子を含む信号伝送系について１度の回路シミュレーションにより全体を検証することが可能となり、高速信号を用いる信号伝送系の回路シミュレーション時間を１／１０以下に短縮することができる。

実施の形態２．
図１３は、実施の形態２に係る回路シミュレーション装置の構成の一例を示すブロック図である。この図において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。この図の回路シミュレーション装置は、図１の回路シミュレーション装置と比較すると、受信素子モデル５の代わりに受信素子モデル５ｂを備え、ジッタ通過素子モデル７の代わりにジッタ通過素子モデル７ｂを備える。

図１４は、実施の形態２に係るジッタ通過素子モデル７ｂの構成の一例を示すブロック図である。この図において、図２と同一符号は図２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。ジッタ通過素子モデル７ｂは、ジッタ通過素子モデル７と比較すると、パラメータ設定部１１の代わりにパラメータ設定部１１ｂを備え、ジッタ伝達関数値算出部１３の代わりにジッタ伝達関数値算出部１３ｂを備える。

また、本実施の形態に係る回路シミュレーション装置の動作は、実施の形態１と同様であるが、パラメータ設定処理とジッタ伝達関数値算出処理の内容がそれぞれ異なる。

実施の形態１のパラメータ設定処理において、パラメータ設定部１１は、ユーザから入力された受信素子のジッタ耐力に関する情報をジッタ通過素子モデル７に設定する。また、実施の形態１のジッタ伝達関数値算出処理において、ジッタ伝達関数値算出部１３は、ジッタ通過素子モデル７に設定された受信素子のジッタ耐力を取得してジッタ通過素子のジッタ伝達関数値を算出する。しかし、この手法では受信素子が変わるたびに情報を入力する必要があるので、モデルをライブラリとして活用する場合には不便を生じる。

次に、本実施の形態に係るパラメータ設定処理について説明する。

パラメータ設定部１１ｂは、受信素子のジッタ耐力のパラメータをジッタ通過素子モデル７ｂの属性として設定しない。一方、受信素子モデル５ｂは、ユーザから入力される受信素子のジッタ耐力のパラメータを受信素子モデル５ｂの属性として設定する。

次に、本実施の形態に係るジッタ伝達関数値算出処理について説明する。

図１５は、実施の形態２に係るジッタ伝達関数値算出処理の一例を示す概念図である。この図の（ａ）に示されたシミュレーションモデルは、図３と同様である。更にこの図は、（ｂ）に受信素子の属性であるジッタ耐力表示画面を示す。

また、本実施の形態のジッタ伝達関数値算出処理において、ジッタ伝達関数値算出部１３ｂは、該当素子の後段に接続された受信素子モデルを認識し、受信素子モデルに設定された受信素子のジッタ耐力を取得してジッタ通過素子のジッタ伝達関数値を算出する。

本実施の形態によれば、それぞれの素子のモデルに自己の特性に関する情報を設定することにより、モデルをライブラリとして活用することが容易になる。

実施の形態３．
図１６は、実施の形態２に係る回路シミュレーション装置の構成の一例を示すブロック図である。この図において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。この図の回路シミュレーション装置は、図１の回路シミュレーション装置と比較すると、ジッタ通過素子モデル７の代わりにジッタ通過素子モデル７ｃを備える。

図１７は、実施の形態３に係るジッタ通過素子モデル７ｃの構成の一例を示すブロック図である。この図において、図２と同一符号は図２に示された対象と同一又は相当物を示しており、ここでの説明を省略する。ジッタ通過素子モデル７ｃは、ジッタ通過素子モデル７と比較すると、入力ジッタ量取得部１２の代わりに入力ジッタ量取得部１２ｃを備え、ジッタ伝達関数値算出部１３の代わりにジッタ伝達関数値算出部１３ｃを備え、出力ジッタ量算出部１４の代わりに出力ジッタ量算出部１４ｃを備える。

実施の形態１の回路シミュレーション装置は、ジッタ通過素子の特性を前段の送信素子及び後段の受信素子に規定された数値を用いて表現している。しかし、ジッタの振る舞いを正確に表現するためには、ジッタの周波数成分を分析する必要がある。

図１８は、実施の形態３に係るジッタ通過素子モデル７ｃの動作の一例を示すフローチャートである。まず、パラメータ設定部１１は、実施の形態１と同様のパラメータ設定処理を行う（Ｓ１１ｃ）。次に、入力ジッタ量取得部１２ｃは、該当素子への入力ジッタの周波数成分を取得する入力周波数成分取得処理を行う（Ｓ１２ｃ）。次に、ジッタ伝達関数値算出部１３ｃは、該当素子から出力されるジッタの周波数成分をジッタ伝達関数により算出する出力周波数成分算出処理を行う（Ｓ１３ｃ）。次に、出力ジッタ量算出部１４ｃは、該当素子からの出力ジッタの周波数成分を合成して、該当素子からの出力ジッタ量を算出する出力ジッタ量算出処理を行う（Ｓ１４ｃ）。次に、出力波形生成部１５は、実施の形態１と同様の出力波形生成処理を行い（Ｓ１５）、このフローは終了する。

次に、入力周波数成分取得処理について説明する。

入力周波数成分取得処理において、入力ジッタ量取得部１２ｃは、該当素子への入力信号に含まれている入力ジッタの周波数成分を表す数値データを取得する。この数値データは、ジッタの周波数成分の周波数（ジッタ周波数）とエネルギーの組を有する。以後、この数値データをジッタのスペクトラムと記述する。

図１９は、実施の形態３に係る入力周波数成分取得処理の一例を示す概念図である。この図の（ａ）は、ジッタ通過素子モデル７ｃへの入力信号、ジッタ通過素子モデル７ｃ、ジッタ通過素子モデル７ｃからの出力信号を示す。この図の（ｂ）は、入力信号に含まれるジッタのスペクトラムのプロットを示す。この図の（ｃ）は、ユーザにより入力されたスペクトラムの数値データを示す。スペクトラムの数値データは、該当素子への入力信号、すなわち前段に接続される送信素子の出力信号を基にして、実測またはシミュレーションにより得られたデータである。この例においては、入力ジッタ量取得部１２ｃは、スペクトラムの数値データから、周波数ｆ１，ｆ２，ｆ３，ｆ４とそれぞれに対応するジッタ振幅Ａ１，Ａ２，Ａ３，Ａ４とを取得する。

次に、出力周波数成分算出処理について説明する。

出力周波数成分算出処理において、ジッタ伝達関数値算出部１３ｃは、入力ジッタのスペクトラムとジッタ伝達関数から、それぞれのジッタ周波数についてジッタ通過素子から出力されるジッタのエネルギー（出力ジッタエネルギー）を算出する。ジッタ周波数をｆとすると、ｆにおける出力ジッタエネルギーの算出式は、次の通りである。

出力ジッタエネルギー（ｆ） ＝ 入力されるジッタのエネルギー（ｆ）×ジッタ伝達関数（ｆ）

図２０は、実施の形態３に係る出力周波数成分算出処理の一例を示す概念図である。この図の（ａ）は、ジッタ通過素子モデル７ｃへの入力信号、ジッタ通過素子モデル７ｃ、ジッタ通過素子モデル７ｃからの出力信号を示す。この図の（ｂ）は、スペクトラムの数値データを示す。この図の（ｃ）は、ジッタ伝達関数を示す。ここで、周波数ｆ１，ｆ２，ｆ３，ｆ４のそれぞれにおけるジッタ伝達関数値をｔｆ１，ｔｆ１，ｔｆ２，ｔｆ３とする。

図２１は、実施の形態３に係る出力周波数成分算出処理の一例を示す式である。周波数ｆ１，ｆ２，ｆ３，ｆ４のそれぞれにおける出力ジッタエネルギーｊｏ（ｆ１），ｊｏ（ｆ２），ｊｏ（ｆ３），ｊｏ（ｆ４）は、この式により求められる。

次に、出力ジッタ量算出処理について説明する。

出力ジッタ量算出処理において、出力ジッタ量算出部１４ｃは、伝達周波数成分算出処理により算出された出力ジッタの周波数成分を通過帯域全体に亘って周波数積分を行うことにより、時間軸の出力ジッタ量を算出する。図２２は、実施の形態３に係る出力ジッタ量算出処理の一例を示す式である。ｊｏ（ｆ）を通過帯域全体に亘って周波数積分することにより、出力ジッタ量ｊが算出される。

本実施の形態によれば、周波数分析の機能をジッタ通過素子モデル７ｃに盛り込むことにより、さらに精度の高いシミュレーションを実施することが可能になる。

また、上述した各実施の形態は、信号波形解析において伝送品質を劣化させる要因を考慮にいれた総合的な伝送マージンを算出する技術に適用することができる。

更に、回路シミュレーション装置を構成するコンピュータにおいて上述した各ステップを実行させるプログラムを、回路シミュレーションプログラムとして提供することができる。上述したプログラムは、コンピュータにより読み取り可能な記録媒体に記憶させることによって、回路シミュレーション装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読み取り可能な記録媒体としては、ＲＯＭやＲＡＭ等のコンピュータに内部実装される内部記憶装置、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。

本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。

以上の実施の形態１〜３に関し、更に以下の付記を開示する。

（付記１）
ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション装置であって、
前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得する第１取得部と、
前記ジッタ通過素子への入力ジッタに関する情報を取得する第２取得部と、
前記第１取得部又は前記第２取得部により取得された情報に基づいてジッタ周波数を特定し、前記第１取得部により取得されたジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出する第１算出部と、
前記第２取得部により取得された入力ジッタに関する情報と前記第１算出部により算出されたジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する第２算出部と
を備える回路シミュレーション装置。
（付記２）
前記第１取得部は更に、前記ジッタ通過素子の後段に接続された受信素子のジッタ耐力特性を取得し、
前記第１算出部は、前記第１取得部により取得されたジッタ耐力特性に基づいて前記ジッタ周波数を特定する
付記１に記載の回路シミュレーション装置。
（付記３）
前記第１取得部は、前記受信素子のモデルから前記受信素子のジッタ耐力特性を取得する
付記２に記載の回路シミュレーション装置。
（付記４）
前記第２取得部は更に、前記ジッタ通過素子の前段に接続された送信素子から出力されるジッタの情報を前記送信素子のモデルから取得して前記入力ジッタの情報とする
付記２に記載の回路シミュレーション装置。
（付記５）
前記第２取得部は、前記ジッタ通過素子の対象とするジッタ種別を取得し、前記送信素子から出力される該ジッタ種別のジッタ量を前記送信素子のモデルから取得する
付記４に記載の回路シミュレーション装置。
（付記６）
前記第１算出部は、前記第１取得部により取得されたジッタ伝達関数が最小値となる周波数をジッタ周波数とする
付記２に記載の回路シミュレーション装置。
（付記７）
前記第２取得部は、前記ジッタ通過素子の前段に接続された送信素子から出力されるジッタの周波数成分の情報を取得して前記入力ジッタの周波数成分の情報とし、
前記第１算出部は、前記第２取得部により取得された入力ジッタの周波数成分の情報に基づいて前記ジッタ周波数を特定する
付記１に記載の回路シミュレーション装置。
（付記８）
前記第２算出部は、前記入力ジッタの周波数成分の情報と前記ジッタ伝達関数値とに基づいて前記出力ジッタの周波数成分を算出し、算出された前記出力ジッタの周波数成分を合成して前記出力ジッタの量を算出する
付記７に記載の回路シミュレーション装置。
（付記９）
更に、前記第２算出部により算出された出力ジッタに基づいて、前記ジッタ通過素子からの出力波形を生成する波形生成部を備える
付記１に記載の回路シミュレーション装置。
（付記１０）
前記波形生成部は、前記ジッタ通過素子から出力されるアイパターンを生成し、該アイパターンに前記出力ジッタを与えて前記出力波形とする
付記９に記載の回路シミュレーション装置。
（付記１１）
前記第１取得部は、前記ジッタ伝達関数における変化点の情報を取得する
付記１に記載の回路シミュレーション装置。
（付記１２）
前記第１取得部は、外部からの入力に基づいて前記ジッタ通過素子によるジッタの増幅及び圧縮が無いことを取得した場合、前記所定の周波数帯域の全てに対して全透過となる関数を前記ジッタ伝達関数として取得する
付記１に記載の回路シミュレーション装置。
（付記１３）
ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションをコンピュータに実行させる回路シミュレーションプログラムであって、
前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
前記ジッタ通過素子への入力ジッタに関する情報を取得し、
取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する
ことをコンピュータに実行させる回路シミュレーションプログラム。
（付記１４）
更に前記ジッタ通過素子の後段に接続された受信素子のジッタ耐力特性を取得し、
取得された前記ジッタ耐力特性に基づいて前記ジッタ周波数を特定する
付記１３に記載の回路シミュレーションプログラム。
（付記１５）
前記ジッタ通過素子の前段に接続された送信素子から出力されるジッタの周波数成分の情報を取得して前記入力ジッタの周波数成分の情報とし、
取得された前記入力ジッタの周波数成分の情報に基づいて前記ジッタ周波数を特定する
付記１３に記載の回路シミュレーションプログラム。
（付記１６）
更に、算出された前記出力ジッタに基づいて、前記ジッタ通過素子からの出力波形を生成する
付記１３に記載の回路シミュレーションプログラム。
（付記１７）
ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション方法であって、
前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
前記ジッタ通過素子への入力ジッタに関する情報を取得し、
取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する
ことを行う回路シミュレーション方法。
（付記１８）
回路シミュレーション制御プログラムにより制御されることができるモデルであり且つジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルをコンピュータに実行させる回路シミュレーションモデルプログラムであって、
前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
前記ジッタ通過素子への入力ジッタに関する情報を取得し、
取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する
ことをコンピュータに実行させる回路シミュレーションモデルプログラム。
（付記１９）
ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション方法により設計される電子回路であって、
前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
前記ジッタ通過素子への入力ジッタに関する情報を取得し、
取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する ことを行う回路シミュレーション方法により設計される電子回路。
（付記２０）
ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション方法により設計される電子回路基板であって、
前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
前記ジッタ通過素子への入力ジッタに関する情報を取得し、
取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する
ことを行う回路シミュレーション方法により設計される電子回路基板。

実施の形態１に係る回路シミュレーション装置の構成の一例を示すブロック図である。 実施の形態１に係るジッタ通過素子モデル７の構成の一例を示すブロック図である。 実施の形態１に係る回路シミュレーション装置の動作の一例を示すフローチャートである。 実施の形態１に係るパラメータ設定部１１によるパラメータ入力画面の一例を示す図である。 実施の形態１に係る入力ジッタ量取得処理の一例を示す概念図である。 実施の形態１に係るクロスポイント時間幅検出処理の一例を示す概念図である。 実施の形態１に係るクロスポイント時間幅検出処理の一例を示すフローチャートである。 実施の形態１に係る最小ジッタ耐力抽出処理の一例を示す概念図である。 実施の形態１に係る対象ジッタ周波数抽出処理の一例を示す概念図である。 実施の形態１に係る対象ジッタ伝達関数値算出処理の一例を示す概念図である。 実施の形態１に係る出力ジッタ量算出処理の一例を示す概念図である。 実施の形態１に係る出力波形生成処理の一例を示す概念図である。 実施の形態２に係る回路シミュレーション装置の構成の一例を示すブロック図である。 実施の形態２に係るジッタ通過素子モデル７ｂの構成の一例を示すブロック図である。 実施の形態２に係るジッタ伝達関数値算出処理の一例を示す概念図である。 実施の形態２に係る回路シミュレーション装置の構成の一例を示すブロック図である。 実施の形態３に係るジッタ通過素子モデル７ｃの構成の一例を示すブロック図である。 実施の形態３に係るジッタ通過素子モデル７ｃの動作の一例を示すフローチャートである。 実施の形態３に係る入力周波数成分取得処理の一例を示す概念図である。 実施の形態３に係る出力周波数成分算出処理の一例を示す概念図である。 実施の形態３に係る出力周波数成分算出処理の一例を示す式である。 実施の形態３に係る出力ジッタ量算出処理の一例を示す式である。

符号の説明

１ 回路データ記憶部、２ 制御部、３ モデルライブラリ、４ 送信素子モデル、５ 受信素子モデル、６ 伝送路モデル、７ ジッタ通過素子モデル、１１ パラメータ設定部、１２ 入力ジッタ量取得部、１３ ジッタ伝達関数値算出部、１４ 出力ジッタ量算出部、１５ 出力波形生成部。

Claims (10)

1. ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション装置であって、
   前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得する第１取得部と、
   前記ジッタ通過素子への入力ジッタに関する情報を取得する第２取得部と、
   前記第１取得部又は前記第２取得部により取得された情報に基づいてジッタ周波数を特定し、前記第１取得部により取得されたジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出する第１算出部と、
   前記第２取得部により取得された入力ジッタに関する情報と前記第１算出部により算出されたジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する第２算出部と
   を備える回路シミュレーション装置。
2. 前記第１取得部は更に、前記ジッタ通過素子の後段に接続された受信素子のジッタ耐力特性を取得し、
   前記第１算出部は、前記第１取得部により取得されたジッタ耐力特性に基づいて前記ジッタ周波数を特定する
   請求項１に記載の回路シミュレーション装置。
3. 前記第１取得部は、前記受信素子のモデルから前記受信素子のジッタ耐力特性を取得する
   請求項２に記載の回路シミュレーション装置。
4. 前記第２取得部は、前記ジッタ通過素子の前段に接続された送信素子から出力されるジッタの周波数成分の情報を取得して前記入力ジッタの周波数成分の情報とし、
   前記第１算出部は、前記第２取得部により取得された入力ジッタの周波数成分の情報に基づいて前記ジッタ周波数を特定する
   請求項１に記載の回路シミュレーション装置。
5. 前記第２算出部は、前記入力ジッタの周波数成分の情報と前記ジッタ伝達関数値とに基づいて前記出力ジッタの周波数成分を算出し、算出された前記出力ジッタの周波数成分を合成して前記出力ジッタの量を算出する
   請求項４に記載の回路シミュレーション装置。
6. 更に、前記第２算出部により算出された出力ジッタに基づいて、前記ジッタ通過素子からの出力波形を生成する波形生成部を備える
   請求項１乃至請求項５のいずれかに記載の回路シミュレーション装置。
7. 前記波形生成部は、前記ジッタ通過素子から出力されるアイパターンを生成し、該アイパターンに前記出力ジッタを与えて前記出力波形とする
   請求項６に記載の回路シミュレーション装置。
8. 前記第１取得部は、前記ジッタ伝達関数における変化点の情報を取得する
   請求項１乃至請求項７のいずれかに記載の回路シミュレーション装置。
9. ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションをコンピュータに実行させる回路シミュレーションプログラムであって、
   前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
   前記ジッタ通過素子への入力ジッタに関する情報を取得し、
   取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
   取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する
   ことをコンピュータに実行させる回路シミュレーションプログラム。
10. ジッタが通過する素子であるジッタ通過素子のモデルであるジッタ通過素子モデルを用いる回路シミュレーションを行う回路シミュレーション方法であって、
    前記ジッタ通過素子の所定の周波数帯域に対するジッタ伝達関数の情報を取得し、
    前記ジッタ通過素子への入力ジッタに関する情報を取得し、
    取得された前記ジッタ伝達関数の情報又は前記入力ジッタに関する情報に基づいてジッタ周波数を特定し、取得された前記ジッタ伝達関数の前記ジッタ周波数における値であるジッタ伝達関数値を算出し、
    取得された前記入力ジッタに関する情報と算出された前記ジッタ伝達関数値とに基づいて、前記ジッタ通過素子からの出力ジッタを算出する
    ことを行う回路シミュレーション方法。

Images