DE102015225255A1

DE102015225255A1 - Verfahren und eine Schaltungsanordnung zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung

Info

Publication number: DE102015225255A1
Application number: DE102015225255.8A
Authority: DE
Inventors: Thomas Wieja
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2015-12-15
Filing date: 2015-12-15
Publication date: 2017-06-22

Abstract

Die Erfindung betrifft ein Verfahren zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung, wobei eine Demodulation des Taktsignals durchgeführt und wenigstens zwei Demodulationssignale generiert werden, wobei die Demodulationssignale jeweils mit einem Referenzsignal vermischt und wenigstens zwei Mischsignale generiert werden, wobei aus den Mischsignalen ein Phasenwinkel zwischen dem Referenzsignal und den Demodulationssignalen bestimmt wird, wobei eine zeitliche Änderung des Phasenwinkels bestimmt wird und wobei aus dieser bestimmten zeitlichen Änderung des Phasenwinkels auf die Frequenzstabilität des Taktsignals rückgeschlossen wird.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung.
Stand der Technik
Integrierte Schaltungen finden in einer Vielzahl von Systemen Anwendung, beispielsweise in Steuergeräten von Kraftfahrzeugen. In einer integrierten Schaltung kann ein Taktsignal erzeugt werden, welches den Systemtakt für Rechenoperationen des gesamten Systems vorgibt.
Um einen effektiven Betrieb und eine hohe Rechenleistung des Systems gewährleisten zu können, ist es von großer Bedeutung, dass das Taktsignal mit einer möglichst stabilen bzw. möglichst konstanten Frequenz generiert wird. An das Taktsignal werden somit hohe Anforderungen hinsichtlich der Frequenzstabilität gestellt.
Die Frequenzstabilität von digitalen Taktsignalen wird im Zeitbereich mit dem Begriff "Jitter" bezeichnet und im Frequenzbereich als sogenanntes "Phasenrauschen". Eine Möglichkeit zur Jittermessung wird beispielsweise in der DE 101 03 879 B4 beschrieben.
Offenbarung der Erfindung
Erfindungsgemäß werden ein Verfahren und eine Schaltungsanordnung zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung mit den Merkmalen der unabhängigen Patentansprüche vorgeschlagen. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche sowie der nachfolgenden Beschreibung.
Das insbesondere hochfrequente Taktsignal wird in der integrierten Schaltung selbst erzeugt, beispielsweise mittels einer sogenannten Phasenregelschleife (phase-locked loop, PLL), einer elektronischen Schaltung, welche Phasenwinkel und Frequenz eines veränderbaren Oszillators insbesondere derart beeinflusst, dass eine Phasenabweichung zwischen dem Oszillator und einem Referenzsignal möglichst konstant ist.
Die Schaltungsanordnung zum Bestimmen der Frequenzstabilität des Taktsignals (im Folgenden auch als Frequenzstabilitätsbestimmungsschaltung bezeichnet) kann beispielsweise als eine Komponente in die integrierte Schaltung implementiert oder auch als eine externe Schaltung ausgebildet sein. An einem (Signal-)Eingang liegt das Taktsignal an und wird in die Frequenzstabilitätsbestimmungsschaltung eingebracht.
Es wird eine Demodulation, insbesondere eine Winkeldemodulation, weiter insbesondere eine Phasenwinkeldemodulation, des Taktsignals durchgeführt. Im Zuge dessen werden wenigstens zwei Demodulationssignale generiert. Die Schaltungsanordnung weist zu diesem Zweck einen Demodulator auf.
Im Zuge einer derartigen Demodulation wird das Taktsignal in Komponenten bzw. in seine Basisbandsignale zerlegt. Insbesondere können die sogenannten IQ-Komponenten des Taktsignals als Demodulationssignale bestimmt werden. Als ein erstes Demodulationssignal wird insbesondere eine sogenannte in-Phase-Komponente oder I-Komponente generiert, als ein zweites Demodulationssignal insbesondere eine sogenannte Quadraturkomponente oder Q-Komponente.
Diese Demodulationssignale werden jeweils mit einem Referenzsignal, insbesondere multiplikativ, vermischt und im Zuge dessen werden wenigstens zwei Mischsignale generiert. Die Schaltungsanordnung weist zu diesem Zweck insbesondere wenigstens zwei Mischer bzw. Mischelemente auf.
Das Referenzsignal kann von der integrierten Schaltung oder der Schaltungsanordnung erzeugt bzw. bereitgestellt werden. Insbesondere wird das Referenzsignal aus einem unabhängigen Eingangssignal abgeleitet. Beispielsweise kann das Referenzsignal von einer externen Testeinrichtung erstellt und an die integrierten Schaltung bzw. die Schaltungsanordnung geführt werden. Das Referenzsignal kann insbesondere zunächst mit dem Taktsignal bzw. dem Systemtakt abgetastet werden, um ein harmonisches Referenzsignal zu generieren. Zu diesem Zweck kann die Schaltungsanordnung einen Referenzkodierer aufweisen, welchem das Taktsignal und das Referenzsignal als Eingangssignale zugeführt werden. Dieses harmonische Referenzsignal kann mit den Demodulationssignalen vermischt werden.
Aus den Mischsignalen wird ein Phasenwinkel bzw. eine Phasenlage zwischen dem Referenzsignal und den von dem Demodulator generierten Demodulationssignalen bestimmt. Die Mischsignale werden zu diesem Zweck einem Dekodierer zugeführt, welcher ein entsprechendes Phasenwinkelsignal ausgibt, also insbesondere einen zeitlichen Verlauf des bestimmten Phasenwinkels.
Insbesondere wird durch die Demodulation eine zweidimensionale Darstellung der Phase in Form eines entsprechenden Vektorsignals ermöglicht. Die relative Phasenlage des Taktsignals gegenüber dem Referenztakt kann durch die Dekodierung der im Zuge der Demodulation generierten Komponenten direkt abgeleitet werden.
Die Demodulationssignale bzw. ein Summensignal dieser zweckmäßigerweise orthogonalen Komponenten des Taktsignals beschreiben insbesondere einen Vektor in einer IQ-Ebene. Der Winkel zwischen diesem Vektor und der Abszisse der IQ-Ebene (insbesondere der I-Achse) stellt dabei insbesondere den Phasenwinkel dar.
Eine Frequenzinstabilität bzw. Frequenzablage führt zu einer entsprechenden Rotation dieses Vektors in der IQ-Ebene und somit zu einer inkrementellen bzw. dekrementellen Änderung des Phasenwinkels. Diese zeitliche Änderung des Phasenwinkels liefert insbesondere im niederfrequenten Basisband ein genaues Abbild der Frequenzablage des Taktsignals bezogen auf das Referenzsignal und kann daher zweckmäßigerweise für eine Überwachung der Frequenzstabilität verwendet werden. Die zeitliche Änderung des Phasenwinkels stellt insbesondere ein Maß für die Frequenzstabilität des Taktsignals dar. Durch geeignete Wahl des Referenztaktes kann die Bewertung der Frequenzablage und der Stabilität des Taktsignals somit anhand der Änderung der Phasenlage erfolgen.
Im Zuge des Verfahrens wird daher die zeitliche Änderung des Phasenwinkels bestimmt und aus dieser wird auf die Frequenzstabilität des Taktsignals rückgeschlossen. Das von dem Dekodierer bereitgestellte Phasenwinkelsignal wird zu diesem Zweck einem Differenzierglied zugeführt. Von diesem Differenzierglied wird ein Phasenwinkeländerungssignal generiert, welches einer Auswerteschaltung zugeführt wird. Von der Auswerteschaltung wird ein zweckmäßiges Frequenzstabilitätssignal basierend auf der Frequenzstabilität des Taktsignals generiert und an einem Ausgang der Frequenzstabilitätsbestimmungsschaltung bereitgestellt.
Die Erfindung stellt eine Möglichkeit bereit, um auf einfache Weise die Frequenzstabilität des erzeugten Taktsignals einer integrierten Schaltung zu bestimmen. Frequenzinstabilitäten bzw. Phasenrauschen können frühzeitig mit hoher Genauigkeit erkannt werden. Es wird insbesondere ermöglicht, eine rein digitale Analyse des Taktsignals bezüglich insbesondere hochfrequenter Frequenz- und Phasenstabilität durchzuführen. Es müssen insbesondere keine Analog-Digital-Wandlungen bzw. Digital-Analog-Wandlungen vorgenommen werden. Insbesondere kann eine kontinuierliche Überwachung eines entsprechenden Taktgenerators ermöglicht werden, welcher das Taktsignal erzeugt. Es kann gewährleistet werden, dass auch kurzzeitige Frequenzablagen mit hoher Genauigkeit erkannt werden können. Derartige Frequenzablagen können ein potentielles Risiko für die korrekte Funktion der logischen Baugruppe bzw. des Systems darstellen. Durch die Möglichkeit, derartige Frequenzinstabilitäten frühzeitig zu erkennen, kann die funktionale Sicherheit des entsprechenden Systems erhöht werden. Weiterhin ist die Frequenzstabilitätsbestimmungsschaltung weitgehend unabhängig von der integrierten Schaltung ausgebildet, wodurch die Gefahr einer gegenseitigen Beeinträchtigung minimiert werden kann ("freedom of interference").
Die Erfindung macht sich zu Nutze, dass das digitale Taktsignal durch eine geeignete Kodierung im Zuge der Demodulation als mathematisch genaues harmonisches Signal niedriger Wortbreite dargestellt werden kann, insbesondere mittels Sinus- und/oder Kosinus-Funktionen. Durch, insbesondere multiplikative, Mischung derartiger harmonischer Signale kann ein im mathematischen Sinne möglichst fehlerfreies Abbild der Frequenzablage hochfrequenter Taktsingale im (insbesondere niederfrequenten) Basisband wiedergegeben werden. Durch die Mischung werden die hochfrequenten Merkmale in einen für Analyse- und Diagnosezwecke handhabbaren Frequenzbereich überführt.
Das Frequenzstabilitätssignal als Ausgangssignal der Frequenzstabilitätsbestimmungsschaltung wird insbesondere gemäß einem Ausgabeformat generiert, welches eine eindeutige Erkennung einer unzureichenden Frequenzstabilität und somit einen Rückschluss auf eventuell defekte Bauteile der integrierten Schaltung ermöglicht. Insbesondere wird mittels des Frequenzstabilitätssignals eine "Fail/Pass" Unterscheidung ermöglicht, sprich anhand des Frequenzstabilitätssignals kann erkannt werden, ob sich die Frequenzstabilität des Taktsignals innerhalb eines vorgegebenen Rahmens bewegt oder unzureichend ist.
Zweckmäßigerweise wird nur dann ein Ausgangssignal von der Frequenzstabilitätsbestimmungsschaltung ausgegeben, wenn eine unzureichende Frequenzstabilität bzw. eine entsprechende zu hohe Frequenzinstabilität vorliegt. Ein derartiges Ausgangssignal wird im Folgenden als Instabilitätssignal bezeichnet.
Gemäß einer vorteilhaften Ausführungsform wird auf eine unzureichende Frequenzstabilität rückgeschlossen, wenn in einem vorbestimmten Zeitintervall sowohl positive als auch negative zeitliche Änderungen des Phasenwinkels erkannt werden. Zu diesem Zweck weist die Auswerteschaltung vorzugsweise wenigstens einen Komparator auf, welcher aus dem Phasenwinkeländerungssignal ein Erhöhungs- und/oder Verringerungssignal generiert.
Insbesondere umfasst die Auswerteschaltung zwei Komparatoren, wodurch zwei unterschiedliche Kanäle bereitgestellt werden. Ein erster Kanal ist zweckmäßigerweise für eine positive Änderung des Phasenwinkels vorgesehen und ein zweiter Kanal insbesondere für eine negative Änderung. Jeder der Kanäle kann jeweils einen Ausgang aufweisen, an welchem jeweils bei positiver bzw. negativer Phasenwinkeländerung ein entsprechendes Erhöhungs- bzw. Verringerungssignal ausgegeben wird.
Zweckmäßigerweise können diese Kanäle jeweils Toggleelemente, insbesondere T-Flip-Flops, aufweisen, welche insbesondere Pulse der Erhöhungs- bzw. Verringerungssignale als Flankenwechsel darstellen und entsprechend am jeweiligen Ausgang bereitstellen. Jitter bzw. Phasenrauschen und somit unzureichende Frequenzstabilität äußert sich in diesem Fall insbesondere durch temporäre positive und negative Phasenwinkeländerung und demgemäß durch Auftreten von Flankenwechseln an beiden Ausgängen der beiden Kanäle.
Um eine möglichst hohe Rechenleistung der integrierten Schaltung bzw. der logischen Baugruppe zu gewährleisten, kann insbesondere gefordert werden, dass die Phasenwinkeländerung des Taktsignals gegenüber dem Referenzsignal einen vorgegebene konstanten Wert darstellt, beispielsweise Null. Unzureichende Frequenzstabilität lässt sich insbesondere durch Grenzwerte der Phasenwinkeländerung festlegen.
Im Zuge einer Kalibrier- bzw. Testphase können beispielsweise absichtliche Verstimmungen des Referenzsignals verwendet werden, um Grenzwerte für Frequenzschwankungen zu bestimmen, ab welchen nur noch positive oder negative Änderungen des Phasenwinkels auftreten. Diese Grenzwerte stellen insbesondere ein Maß für die Bandbreite der Frequenzinstabilität dar.
Vorzugsweise wird aus der bestimmten zeitlichen Änderung des Phasenwinkels eine Bewertungsgröße bestimmt. Wenn diese Bewertungsgröße einen Schwellwert erreicht, wird bevorzugt auf eine unzureichende Frequenzstabilität rückgeschlossen. Die Bewertungsgröße kann vorteilhafterweise bestimmt werden, indem die zeitliche Änderung des Phasenwinkels über ein vorgegebenes Zeitintervall aufsummiert bzw. integriert wird. In diesem Fall stellt die Bewertungsgröße eine integrale Phasenänderung dar. Vorzugsweise umfasst die Auswerteschaltung zu diesem Zweck einen entsprechenden Zähler, welchem die von den Komparatoren generierten Erhöhungs- und/oder Verringerungssignale zugeführt werden und welcher vorzugsweise ein entsprechendes Bewertungsgrößensignal generiert.
Dieses Bewertungsgrößensignal wird vorteilhafterweise wenigstens einem weiteren Komparator zugeführt, welcher bzw. welche das Bewertungsgrößensignal mit dem Schwellwert vergleichen. Insbesondere wird ein entsprechendes Instabilitätssignal ausgegeben, wenn die Bewertungsgröße bzw. das Bewertungsgrößensignal den Schwellwert erreicht. Liegt somit am Ausgang der Auswerteschaltung dieses Instabilitätssignal an, bedeutet dies im Zuge der "Fail/Pass"-Unterscheidung zweckmäßigerweise, dass eine unzureichende Frequenzstabilität vorliegt, die eventuell auf defekte Bauteile der integrierten Schaltung schließen lässt.
Vorteilhafterweise wird eine Tiefpassfilterung der Mischsignale durchgeführt, um die höherfrequenten Anteile der Mischsignale zu eliminieren. Jedem Mischer ist zu diesem Zweck insbesondere jeweils ein Tiefpassfilter nachgeschaltet.
Vorzugsweise wird eine sogenannte Quadraturdemodulation des Taktsignals durchgeführt. Im Zuge dieser werden insbesondere zwei Demodulationssignale generiert, die in-Phase-Komponente und die Quadraturkomponente, welche insbesondere senkrecht aufeinander stehen bzw. gegeneinander um 90° verschoben sind. Alternativ oder zusätzlich kann auch eine sogenannte Drei-Phasen-Demodulation des Taktsignals durchgeführt werden. Im Zuge dessen werden insbesondere drei Demodulationssignale generiert, welche insbesondere zueinander jeweils um 120° verschoben sind.
Gemäß einer vorteilhaften Ausführungsform wird in Abhängigkeit von dem Referenzsignal ein zweites Referenzsignal bestimmt. Bevorzugt kann zu diesem Zweck das Referenzsignal durch den invertierten Systemtakt bzw. das invertierte Taktsignal abgetastet werden. Die Demodulationssignale werden vorzugsweise jeweils sowohl mit dem Referenzsignal als auch mit dem zweiten Referenzsignal, insbesondere multiplikativ, vermischt und es werden wenigstens vier Mischsignale generiert. Der Phasenwinkel wird vorzugsweise aus diesen wenigstens vier Mischsignalen bestimmt. Zweckmäßigerweise werden sämtliche dieser Mischsignale dem Dekodierer zugeführt. Somit kann die Dekodierung mit mindestens vier Mischsignalen durchgeführt werden, wodurch die Winkelauflösung verbessert werden kann.
Vorzugsweise wird der Phasenwinkel im Zuge einer sogenannten PSK-Dekodierung ("phase-shift keying") bestimmt. Bevorzugt wird eine QPSK-Demodulation ("quadrature phase-shift Keying") durchgeführt, im Zuge derer insbesondere zwei Demodulationssignale verwendet werden, um den Phasenwinkel zu bestimmen. Der Phasenwinkel kann dabei mit einer Auflösung von 90° bestimmt werden. Alternativ oder zusätzlich kann bevorzugt eine π/4-QPSK-Dekodierung durchgeführt werden, im Zuge welcher insbesondere vier Demodulationssignale verwendet werden, wodurch der Phasenwinkel mit einer Auflösung von 45° bestimmt werden kann. Vorteilhafterweise kann auch eine π/3-PSK-Dekodierung mit drei Demodulationssignalen durchgeführt werden, wodurch sich eine Phasenwinkelauflösung von 60° ergibt. Vorzugsweise ist auch eine π/6-PSK-Dekodierung mit sechs Demodulationssignalen und einer Phasenwinkelauflösung von 30° denkbar.
Die integrierte Schaltung und/oder die Frequenzstabilitätsbestimmungsschaltung können vorteilhafterweise in einem Steuergerät eines Kraftfahrzeugs implementiert sein. Beispielsweise können das Verfahren bzw. die Schaltungsanordnung zum Bestimmen der Frequenzstabilität im Kraftfahrzeugbereich für eine digitale Getriebesteuerung, eine Piezo-Einspritzung, eine NO_x-Sensorauswertung oder ähnliches verwendet werden.
Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
Die Erfindung ist anhand von Ausführungsbeispielen in der Zeichnung schematisch dargestellt und wird im Folgenden unter Bezugnahme auf die Zeichnung beschrieben.
Kurze Beschreibung der Zeichnungen
1 bis 3 zeigen jeweils schematisch eine bevorzugte Ausgestaltung einer erfindungsgemäßen Schaltungsanordnung, die jeweils dazu eingerichtet sind, eine bevorzugte Ausführungsform eines erfindungsgemäßen Verfahrens durchzuführen.
4 zeigt schematisch einen Teil einer bevorzugten Ausgestaltung einer erfindungsgemäßen Schaltungsanordnung, die dazu eingerichtet ist, eine bevorzugte Ausführungsform eines erfindungsgemäßen Verfahrens durchzuführen.
Ausführungsform(en) der Erfindung
In den 1 bis 3 ist jeweils eine bevorzugte Ausgestaltung einer erfindungsgemäßen Schaltungsanordnung 100, 100' bzw. 100'' schematisch dargestellt. Die Schaltungsanordnungen 100, 100' bzw. 100'' sind jeweils dazu eingerichtet, eine bevorzugte Ausführungsform eines erfindungsgemäßen Verfahrens durchzuführen.
Identische Bezugszeichen in den 1 bis 3 bezeichnen jeweils gleiche oder gleichwirkende Elemente.
An einem Eingang 101 der Schaltungsanordnung 100, 100' bzw. 100'' liegt ein Taktsignal an, welches von einer integrierten Schaltung erzeugt wird, beispielsweise von einem Taktsystem der integrierten Schaltung. Beispielsweise kann diese integrierte Schaltung in ein Steuergerät eines Kraftfahrzeugs implementiert sein.
An einem weiteren Eingang 102 der Schaltungsanordnung 100 liegt ein Referenzsignal an. Das Referenzsignal wird beispielsweise ebenfalls von der integrierten Schaltung generiert und wird insbesondere aus einem von dem zu prüfenden Taktsignal unabhängigen Eingangssignal der integrierten Schaltung abgeleitet.
Das Taktsignal wird einem Demodulator 111, in diesem Beispiel einem Quadraturdemodulator zugeführt. Aus dem Taktsignal werden in dem Quadraturdemodulator 111 eine in-Phase-Komponente I_HF und eine Quadraturkomponente Q_HF abgeleitet und als Demodulationssignale generiert. Die Frequenz f_IQ dieser beiden Demodulationssignale wird dabei vorzugsweise definiert als: f_IQ = 1 / 4f_clk mit ω_c = 2πf_clk
wobei f_clk die Frequenz des Taktsignals ist. Damit lässt sich die Wertemenge der Demodulationssignale ohne Quantisierungsverluste auf {+1; 0; –1} beschränken. Die Demodulationssignale sind vorzugsweise als 2-Bit-Signale darstellbar durch: I_HF = sin(ω_c 1 / 4t + 90°) und Q_HF = sin(ω_c 1 / 4t)
Das am Eingang 102 anliegende Referenzsignal wird in einem Abtastelement 121 abgetastet, welchem das Referenzsignal und das Taktsignal als Eingänge zugeführt werden. Das von dem Abtastelement 121 abgetastete Referenzsignal wird einem Kodierer 122 zugeführt und von diesem vorzugsweise ebenfalls auf eine 2-Bit-Wertemenge {+1; 0; –1} codiert. Von dem Kodierer 122 wird somit ein harmonisches Referenzsignal S_ref generiert: S_ref = sin(ω_rt)
mit der Frequenz ω_r bzw. f_r des Referenzsignals (f_ref ☐ f_IQ).
Die Demodulationssignale I_HF und Q_HF werden jeweils mit dem harmonischen Referenzsignal S_ref multiplikativ gemischt bzw. vermischt. Zu diesem Zweck werden das Demodulationssignal I_HF und das harmonische Referenzsignal S_ref einem ersten Mischer 131 zugeführt. Einem zweiten Mischer 132 werden ebenfalls das harmonische Referenzsignal S_ref sowie das Demodulationssignal Q_HF zugeführt.
Von dem ersten Mischer 131 wird ein erstes Mischsignal I_MX generiert und von dem zweiten Mischer 132 ein zweites Mischsignal Q_MX, wobei vorzugsweise gilt: I_MX = sin([ 1 / 4ω_c – ω_r]t + 90°) + sin([ 1 / 4ω_c + ω_r]t + 90°)
und Q_MX = sin([ 1 / 4ω_c – ω_r]t) + sin([ 1 / 4ω_c + ω_r]t)
Um die höherfrequenten Anteile dieser Mischsignale zu eliminieren, wird das Mischsignal I_MX einem ersten Tiefpassfilter 141 zugeführt und das Mischsignal Q_MX einem zweiten Tiefpassfilter 142. Vorzugsweise wird für die Tiefpassfilter 141 und 142 jeweils eine Übertragungsfunktion der folgenden Form verwendet: H(z) = 1 / 2[1 + z – 1 + z – 2 + z – 3]
Mit einer derartigen Übertragungsfunktion lässt sich die Abbildungseigenschaft der begrenzten Wertebereiche vorteilhaft nutzen, da die Produkte einer Wertefolge über vier Schritte aufgrund der Demodulationsfunktion immer zwei Nullwerte beinhalten. Die Summe über eine Wertefolge von vier Schritten ist damit insbesondere darstellbar in der Form: S = [(+/–1*+/–1) + 0 + (+/–1*+/–1) + 0]
Und damit gilt für die Wertemenge von S insbesondere: S = {+2; 0; –2}. Mit einem Skalierungsfaktor von 1/2 bleibt die Wertemenge der Ausgangssignale der Tiefpassfilter 141 und 142 auf {+1; 0; –1} beschränkt und der erforderliche Aufwand für die Operationen minimal.
Die Ausgangssignale der Tiefpassfilter 141 und 142 stellen Quadraturkomponenten im niederfrequenten "Basisband" dar. Von dem Tiefpassfilter 141 wird das Signal I_LF ausgegeben und von dem Tiefpassfilter 142 das Signal Q_LF, wobei bevorzugt gilt: I_LF = sin([ 1 / 4ω_c – ω_r]t + 90°)
und Q_LF = sin([ 1 / 4ω_c – ω_r]t)
Das Summensignal dieser beiden tiefpassgefilterten Mischsignalen I_LF und Q_LF beschreibt einen Vektor in einer IQ-Ebene. Ein Winkel φ zwischen diesem Vektor und der Abszisse der IQ-Ebene beschreibt die Phasenlage zwischen dem Referenzsignal und den Demodulationssignalen I_HF und Q_HF.
Dieser Phasenwinkel φ wird in einem Dekodierer 151 aus den Mischsignalen I_MX und Q_MX bzw. den tiefpassgefilterten Mischsignalen I_LF und Q_LF bestimmt. Der Dekodierer 151 ist in dem Beispiel von 1 als ein QPSK-Dekodierer ausgebildet. Mit einem derartigen QPSK-Dekodierer 151 kann der Phasenwinkel φ direkt abgeleitet werden, insbesondere mit einer Auflösung von δφ = 90°, bezogen auf das harmonische Referenzsignal S_ref.
Dieser bestimmte Phasenwinkel bzw. ein entsprechendes von dem Dekodierer 151 generiertes Phasenwinkelsignal wird einem Differenzierglied 160 zugeführt. Dieses Differenzierglied 160 bestimmt eine zeitliche Änderung dφ/dt des Phasenwinkels φ und generiert ein entsprechendes Phasenwinkeländerungssignal.
Aufgrund der begrenzten Wortbreite von φ ist die Operation des Differenzierglieds 160 mit geringem Aufwand durch ein einfaches Filter darstellbar, beispielsweise mit folgender Übertragungsfunktion: H(z) = 1 / 2(1 – z^–1)
Diese zeitliche Änderung dφ/dt des Phasenwinkels φ stellt ein Maß für die Frequenzstabilität des Taktsignals dar. Um auf die Frequenzstabilität des Taktsignals rückzuschließen, wird die zeitliche Änderung des Phasenwinkels bzw. das Phasenwinkeländerungssignal an eine Auswerteschaltung 200 geführt. Wenn die Frequenzstabilität des Taktsignals unzureichend ist, wird an einem Ausgang 300 der Auswerteschaltung 200 ein entsprechendes Instabilitätssignal ausgegeben. Aufbau und Funktionsweise der Auswerteschaltung 200 werden in Bezug auf 4 detailliert erläutert.
In 2 ist eine alternative bevorzugte Ausgestaltung der Schaltungsanordnung 100' analog zu 1 dargestellt. Im Beispiel von 2 wird zusätzlich zu dem Referenzsignal ein zweites Referenzsignal verwendet. Das zweite Referenzsignal wird erzeugt, indem das Referenzsignal durch das invertierte Taktsignal abgetastet wird.
Zu diesem Zweck wird das am Eingang 101 anliegende Taktsignal in einem Inverter 103 invertiert und zusammen mit dem am Eingang 102 anliegenden zweiten Referenzsignal einem zweiten Abtastelement 123 zugeführt. Das von dem Abtastelement 123 entsprechend abgetastete zweite Referenzsignal wird einem zweiten Kodierer 124 zugeführt, welcher dieses Signal auf analoge Weise zu dem Kodierer 122 auf eine 2-Bit-Wertemenge {+1; 0; –1} codiert. Von dem zweiten Kodierer 124 wird ein harmonisches zweites Referenzsignal S_ref2 generiert: S_ref2 = sin(ω_rt – 45°)
Dieses harmonische zweite Referenzsignal S_ref2 wird analog zu dem Signal S_ref jeweils mit den Demodulationssignalen I_HF und Q_HF, insbesondere multiplikativ, vermischt. Das Demodulationssignal I_HF und das Signal S_ref2 werden einem dritten Mischer 133 zugeführt, welcher das multiplikative Mischsignal I_MX2 generiert. Einem vierten Mischer 133 werden das Demodulationssignal Q_HF sowie das Signal S_ref2 zugeführt, und ein viertes multiplikatives Mischsignal Q_MX2 wird generiert.
Diese Mischsignale I_MX2 und Q_MX2 werden einem dritten Tiefpassfilter 143 bzw. einem vierten Tiefpassfilter 144 zugeführt, welche jeweils ein tiefpassgefiltertes Mischsignal I_LF2 bzw. Q_LF2 generieren, wobei vorzugsweise gilt: I_LF2 = sin([ 1 / 4ω_c – ω_r]t + 45°)
und Q_LF = sin([ 1 / 4ω_c – ω_r]t – 45°)
Die vier tiefpassgefilterten Mischsignale I_LF, Q_LF, I_LF2 und Q_LF2 werden einem Dekodierer 152 zugeführt, welche in diesem Beispiel als ein π/4-QPSK-Dekodierer ausgebildet ist. Mit dem π/4-QPSK-Dekodierer kann der Phasenwinkel φ insbesondere mit einer Auflösung von δφ = 45°, bezogen auf das harmonische Referenzsignal S_ref bestimmt werden.
In 3 ist eine weitere bevorzugte Ausgestaltung der Schaltungsanordnung 100'' dargestellt. Im Beispiel von 3 wird ein als 3-Phasen-Demodulator ausgebildeter Demodulator 112 verwendet.
Im Zuge der entsprechenden Demodulation werden von dem 3-Phasen-Demodulator 112 drei Demodulationssignale P1_HF, P2_HF und P3_HF generiert, für welche vorzugsweise gilt: P1_HF = sin(ω_c 1 / 6t); P2_HF = sin(ω_c 1 / 6t + 120°); P3_HF = sin(ω_c 1 / 6t + 240°)
Insbesondere sind die Demodulationssignale P1_HF, P2_HF und P3_HF ebenfalls durch eine verzerrungsfreie Quantisierung in der begrenzten Wertemenge {–1; 0; +1} darstellbar.
Weiterhin kann neben dem Abtastelement 121 und dem Kodierer 122 ein Tiefpassfilter 125 vorgesehen sein, welcher eine Tiefpassfilterung des harmonischen Referenzsignals S_ref durchführt und ein Signal Sp_ref mit der begrenzten Wertemenge {–1; 0; +1} erzeugt. Vorzugsweise wird von dem Tiefpassfilter 125 nachfolgende Übertragungsfunktion verwendet: H(z)= 1 / 2(1 + z^–1)
Für das Signal Sp_ref gilt vorteilhafterweise: Sp_ref = sin(ω_rt)
Die P1_HF, P2_HF und P3_HF werden jeweils mit dem Signal Sp_ref einem Mischer 131, 132 bzw. 135 zugeführt, um jeweils ein multiplikatives Mischsignal zu erzeugen. Diese drei Mischsignale werden jeweils einem Tiefpassfilter 141, 142 bzw. 145 zugeführt, welche jeweils ein tiefpassgefiltertes Mischsignal P1_LF, P2_LF bzw. P3_LF generieren. Für die Tiefpassfilter 141, 142 und 145 wird vorzugsweise jeweils die folgende Übertragungsfunktion verwendet: H(z) = 1 / 2[1 + z – 1 + z – 2 + z – 3 + z – 4 + z – 5]
Für die Produkte einer Wertefolge über 6 Schritte, die aufgrund der Demodulationsfunktion des 3-Phasen-Demodulators 112 mindestens 2 Nullwerte beinhaltet, ergibt sich insbesondere eine Summenfunktion über die Einzelterme in der Form: S = [(+/–1*+/–1)N + (+/–1*+/–1)N + 0 + (+/–1*+/–1)N + (+/–1*+/–1)N + 0]
Da das Signal Sp_ref in diesem Beispiel auch Nullwerte (N = {1, 0}) beinhaltet, können weitere Terme der Summenfunktion zu Null werden und damit gilt für die Wertemenge: S = {+4; +3; +2; +1; 0; –1; –2; –3; –4}. Daher sind in diesem Fall für die Darstellung der tiefpassgefilterten Mischsignale P1_LF, P2_LF, P3_LF jeweils insbesondere 4 Bit erforderlich.
Die Dekodierung des dreiphasigen Basisbandsignals bzw. der tiefpassgefilterten Mischsignale P1_LF, P2_LF, P3_LF erfolgt in diesem Beispiel einem π/3-PSK-Dekodierer 153 bei einer Winkelauflösung von insbesondere δφ = 60°.
Es ist auch denkbar, dass auch für einen 3-Phasen-Demodulators 112 ein zweites Referenzsignal gemäß 2 vorgesehen wird. Somit ergeben sich sechs Mischsignale, welche insbesondere einem π/6-PSK-Dekodierer mit einer Auflösung von δφ = 30° zugeführt werden.
In 4 ist die Auswerteschaltung 200 aus den 1 bis 3 gemäß einer bevorzugten Ausgestaltung der Erfindung schematisch dargestellt.
Das von dem Differenzierglied 160 generierte Phasenwinkeländerungssignal liegt an einem Eingang 201 der Auswerteschaltung 200 an. Die Auswerteschaltung 200 weist zwei Kanäle 200A und 200B auf. Ein erster Kanal 200A ist vorgesehen, um positive Änderung des Phasenwinkels φ zu erkennen, ein zweiter Kanal 200B ist für negative Phasenwinkeländerungen.
Ein Komparator 211 ist im ersten Kanal 200A vorgesehen, um ein Signal an ein Toggleelement 221 weiterzuleiten, wenn das Phasenwinkeländerungssignal positiv ist (δφ/dt > 0). Bei negativem Phasenwinkeländerungssignal (δφ/dt < 0) wird von einem zweiten Komparator 212 ein entsprechendes Signal an ein zweites Toggleelement 222 geleitet.
Durch die Toggleelemente 221 bzw. 222 werden jeweils die entsprechenden von den Komparatoren 211 bzw. 212 übermittelten Pulse als Flankenwechsel dargestellt und mit einer Frequenzuntersetzung von insbesondere [1/2] an einem entsprechenden Ausgang 231 bzw. 231 des jeweiligen Kanals 200A bzw. 200b bereitgestellt.
Die Toggleelemente 221 und 222 sind beispielsweise jeweils als ein T-Flip-Flop ausgebildet, das eine von zwei Schaltstellungen einnehmen kann. Durch die Toggleelemente 221 bzw. 222 werden die von den Komparatoren 211 bzw. 212 übermittelten Signale jeweils in eine Zustandsänderung (High -> Low oder Low -> High) umgewandelt.
Eine positive Änderung des Phasenwinkels φ um einen Schritt führt somit insbesondere zu einer Zustandsänderung am Ausgang 231, während eine negative Änderung des Phasenwinkels φ eine Zustandsänderung am Ausgang 232 zur Folge hat.
Weiterhin kann noch ein dritter Kanal 200C mit dem Ausgang 300 vorgesehen sein, an welchem bei unzureichender Frequenzstabilität des Taktsignals das Instabilitätssignal ausgegeben wird.
In diesem dritten Kanal ist ein Zähler 240 vorgesehen, welchem die Signale der Komparatoren 211 und 212 zugeführt werden. Der Zähler 240 summiert bzw. integriert die Änderungspulse von δφ/dt über ein vorgegebenes Zeitintervall T_MI auf und generiert ein Bewertungsgrößensignal. Somit wird eine integrale Phasenänderung φ_int als entsprechende Bewertungsgröße bestimmt.
Für eine definierte Frequenzablage bzw. Frequenzinstabilität Δf ergibt sich in diesem Zeitintervall T_MI ein entsprechender Sollwert φ_is insbesondere wie folgt: φ_is = Δf·T_MI· 360° / δφ
Aus diesem Sollwert φ_is können für eine maximal zulässige und eine minimal zulässige Frequenzinstabilität Δf ein maximaler Schwellwert S_max und ein minimaler Schwellwert S_min abgeleitet werden. Die Schwellwerte S_max und S_min entsprechen somit der maximal zulässigen Phasenablage vom Sollwert φ_is.
Die integrale Phasenänderung φ_int bzw. das entsprechende Bewertungsgrößensignal wird von dem Zähler 240 zwei Komparatoren 251 und 252 zugeführt. Der Komparator 251 überprüft dabei, ob die Bewertungsgröße den maximalen Schwellwert S_max erreicht (φ_int > S_max). Der Komparator 252 überprüft, ob die Bewertungsgröße den minimalen Schwellwert S_min erreicht (φ_int < S_min).
Wenn die integrale Phasenänderung φ_int den minimalen Schwellwert S_min und/oder den maximalen Schwellwert S_max erreicht, wird von einem Element 260 das Instabilitätssignal ausgegeben und an dem Ausgang 300 bereitgestellt.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

DE 10103879 B4 [0004]

Claims

Verfahren zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung, wobei eine Demodulation des Taktsignals durchgeführt und wenigstens zwei Demodulationssignale generiert werden, wobei die Demodulationssignale jeweils mit einem Referenzsignal vermischt und wenigstens zwei Mischsignale generiert werden, wobei aus den Mischsignalen ein Phasenwinkel zwischen dem Referenzsignal und den Demodulationssignalen bestimmt wird, wobei eine zeitliche Änderung des Phasenwinkels bestimmt wird und wobei aus dieser bestimmten zeitlichen Änderung des Phasenwinkels auf die Frequenzstabilität des Taktsignals rückgeschlossen wird.
Verfahren nach Anspruch 1, wobei auf eine unzureichende Frequenzstabilität rückgeschlossen wird, wenn in einem vorbestimmten Zeitintervall sowohl positive als auch negative zeitliche Änderungen des Phasenwinkels bestimmt werden.
Verfahren nach Anspruch 1 oder 2, wobei aus der bestimmten zeitlichen Änderung des Phasenwinkels eine Bewertungsgröße bestimmt wird und wobei auf eine unzureichende Frequenzstabilität rückgeschlossen wird, wenn die Bewertungsgröße einen Schwellwert erreicht.
Verfahren nach Anspruch 3, wobei die Bewertungsgröße bestimmt wird, indem die bestimmte zeitliche Änderung des Phasenwinkels über ein vorgegebenes Zeitintervall aufsummiert wird.
Verfahren nach einem der vorstehenden Ansprüche, wobei in Abhängigkeit von dem Referenzsignal ein zweites Referenzsignal bestimmt wird, die Demodulationssignale jeweils sowohl mit dem Referenzsignal als auch mit dem zweiten Referenzsignal vermischt und wenigstens vier Mischsignale generiert werden und der Phasenwinkel aus den wenigstens vier Mischsignalen bestimmt wird.
Verfahren nach Anspruch 5, wobei das zweite Referenzsignal bestimmt wird, indem das Referenzsignal durch ein invertiertes Taktsignal abgetastet wird.
Verfahren nach einem der vorstehenden Ansprüche, wobei eine Tiefpassfilterung der Mischsignale durchgeführt wird.
Verfahren nach einem der vorstehenden Ansprüche, wobei eine Quadraturdemodulation und/oder eine Drei-Phasen-Demodulation des Taktsignals durchgeführt werden.
Verfahren nach einem der vorstehenden Ansprüche, wobei der Phasenwinkel im Zuge einer QPSK-Dekodierung und/oder einer π/4-QPSK-Dekodierung und/oder einer π/3-PSK-Dekodierung und/oder π/6-PSK-Dekodierung bestimmt wird.
Schaltungsanordnung (100) zum Bestimmen der Frequenzstabilität eines Taktsignals einer integrierten Schaltung, aufweisend: einen Demodulator (111, 112) zum Durchführen einer Demodulation des Taktsignals und zum Generieren von wenigstens zwei Demodulationssignalen, wenigstens einen Mischer (131, 132, 133, 134, 135) zum Mischen der von dem Demodulator (111, 112) generierten Demodulationssignale jeweils mit einem Referenzsignal und zum Generieren von wenigstens zwei Mischsignalen, einen Dekodierer (151, 152, 153) zum Bestimmen eines Phasenwinkels zwischen dem Referenzsignal und den von dem Demodulator (111, 112) generierten Demodulationssignalen aus den von dem wenigstens einen Mischer (131, 132, 133, 134, 135) generierten Mischsignalen und zum Generieren eines Phasenwinkelsignals, ein Differenzierglied (160) zum Bestimmen einer zeitlichen Änderung des Phasenwinkels aus den von dem Dekodierer (151, 152, 153) bereitgestellten Phasenwinkelsignal und zum Generieren eines Phasenwinkeländerungssignals und eine Auswerteschaltung (200) zum Auswerten der zeitlichen Änderung des Phasenwinkels aus dem von dem Differenzierglied (160) bereitgestellten Phasenwinkeländerungssignal und zum Generieren eines Frequenzstabilitätssignals basierend auf der Frequenzstabilität des Taktsignals.
Schaltungsanordnung (100) nach Anspruch 10, wobei die Auswerteschaltung (200) aufweist: wenigstens einen Komparator (211, 212) zum Bestimmen einer positiven und/oder einer negativen zeitlichen Änderungen des Phasenwinkels aus dem von dem Differenzierglied (160) generierten Phasenwinkeländerungssignals und zum Generieren eines Erhöhungs- und/oder Verringerungssignals, einen Zähler (240) zum Aufsummieren der zeitlichen Änderungen des Phasenwinkels aus den generierten Erhöhungs- und/oder Verringerungssignals und zum Bereitstellen eines Bewertungsgrößensignals, wenigstens einen Komparator (251, 252) zum Vergleich des Bewertungsgrößensignals mit einem Schwellwert und zur Ausgabe eines Instabilitätssignals, wenn das Bewertungsgrößensignal den Schwellwert erreicht.
Schaltungsanordnung (100) nach Anspruch 10 oder 11, wobei dem wenigstens einen Mischer (131, 132, 133, 134, 135) wenigstens ein Tiefpassfilter (141, 142, 143, 144, 145) nachgeschaltet ist.
Schaltungsanordnung (100) nach einem der Ansprüche 10 bis 12, wobei der Demodulator (111, 112) als ein Quadraturdemodulator (111) und/oder als ein Drei-Phasen-Demodulator (112) ausgebildet ist.
Schaltungsanordnung nach einem der Ansprüche 10 bis 13, wobei der Dekodierer (151, 152 153) als ein QPSK-Dekodierer (151) und/oder als ein π/4-QPSK-Dekodierer (152) und/oder als ein π/3-PSK-Dekodierer (153) und/oder als ein π/6-PSK-Dekodierer ausgebildet ist.