JP2001275014A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2001275014A JP2001275014A JP2000084356A JP2000084356A JP2001275014A JP 2001275014 A JP2001275014 A JP 2001275014A JP 2000084356 A JP2000084356 A JP 2000084356A JP 2000084356 A JP2000084356 A JP 2000084356A JP 2001275014 A JP2001275014 A JP 2001275014A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- signal
- level
- pedestal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 クランプ回路１２とＡ／Ｄ変換回路１４を具
備した映像信号処理装置において、入力したアナログの
映像信号ＡＶのペデスタルレベルＰＬが変動しても、常
にペデスタルレベルＰＬを予め設定された黒レベルＢＬ
に一致するように制御したディジタルの映像信号ＤＶを
出力すること。 【解決手段】 信号ＡＶと同期した水平同期信号ＨＤに
基づいてペデスタルレベル検出期間信号ＰＫＫを生成す
る検出期間生成回路２４と、この信号ＰＫＫで設定され
た期間Ａ／Ｄ変換回路１４から出力する映像信号のペデ
スタルレベルＰＬを黒レベルＢＬと比較し、差分に相当
する誤差量を検出する誤差検出回路２６と、この検出誤
差量に応じてＡ／Ｄ変換後の映像信号のペデスタルレベ
ルＰＬを補正して黒レベルＢＬと一致させるレベル補正
回路２８とを具備する。
備した映像信号処理装置において、入力したアナログの
映像信号ＡＶのペデスタルレベルＰＬが変動しても、常
にペデスタルレベルＰＬを予め設定された黒レベルＢＬ
に一致するように制御したディジタルの映像信号ＤＶを
出力すること。 【解決手段】 信号ＡＶと同期した水平同期信号ＨＤに
基づいてペデスタルレベル検出期間信号ＰＫＫを生成す
る検出期間生成回路２４と、この信号ＰＫＫで設定され
た期間Ａ／Ｄ変換回路１４から出力する映像信号のペデ
スタルレベルＰＬを黒レベルＢＬと比較し、差分に相当
する誤差量を検出する誤差検出回路２６と、この検出誤
差量に応じてＡ／Ｄ変換後の映像信号のペデスタルレベ
ルＰＬを補正して黒レベルＢＬと一致させるレベル補正
回路２８とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力したアナログ
の映像信号のペデスタルレベルを基準レベルにクランプ
するクランプ回路と、このクランプ回路から出力する映
像信号をディジタルの映像信号に変換するＡ／Ｄ変換回
路とを具備した映像信号処理装置に関するものである。
の映像信号のペデスタルレベルを基準レベルにクランプ
するクランプ回路と、このクランプ回路から出力する映
像信号をディジタルの映像信号に変換するＡ／Ｄ変換回
路とを具備した映像信号処理装置に関するものである。
【０００２】
【従来の技術】従来、この種の映像信号処理装置は、図
４に示すようにクランプ回路１２とＡ／Ｄ変換回路１４
で構成されていた。クランプ回路１２は、入力端子１０
に入力したアナログの映像信号のペデスタルレベルＰＬ
を基準レベルと比較し、その比較結果に応じて入力アナ
ログ映像信号のペデスタルレベルＰＬを補正する動作を
繰り返すことによって、入力アナログ映像信号のペデス
タルレベルＰＬを基準レベルにクランプし、Ａ／Ｄ変換
回路１４はクランプ回路１２から出力した映像信号をデ
ィジタルの映像信号に変換して出力端子１６へ出力して
いた。
４に示すようにクランプ回路１２とＡ／Ｄ変換回路１４
で構成されていた。クランプ回路１２は、入力端子１０
に入力したアナログの映像信号のペデスタルレベルＰＬ
を基準レベルと比較し、その比較結果に応じて入力アナ
ログ映像信号のペデスタルレベルＰＬを補正する動作を
繰り返すことによって、入力アナログ映像信号のペデス
タルレベルＰＬを基準レベルにクランプし、Ａ／Ｄ変換
回路１４はクランプ回路１２から出力した映像信号をデ
ィジタルの映像信号に変換して出力端子１６へ出力して
いた。
【０００３】
【発明が解決しようとする課題】しかしながら図４に示
した従来例では、入力端子１０に入力したアナログ映像
信号のペデスタルレベルＰＬが変動したときに、これに
応じてクランプ後の映像信号のペデスタルレベルＰＬも
図５（ａ）に示すように変動し、出力端子１６から出力
するＡ／Ｄ変後の映像信号のペデスタルレベルＰＤも図
５（ｂ）に示すように変動するという問題点があった。
また、クランプ制御による制御振動を少なくするため
に、クランプ回路１２でのクランプ制御の応答を遅くす
ると、入力アナログ映像信号のペデスタルレベルＰＬの
変動に追従できないという問題点があった。一方、クラ
ンプ制御による制御振動を少なくするために、クランプ
回路１２でのクランプ制御の応答を速くすると、クラン
プ制御によって出力映像信号のペデスタルレベルＰＬが
振動しやすくなるという問題点があった。図５（ａ）
（ｂ）においてＢＬは望ましい黒レベルを表す。
した従来例では、入力端子１０に入力したアナログ映像
信号のペデスタルレベルＰＬが変動したときに、これに
応じてクランプ後の映像信号のペデスタルレベルＰＬも
図５（ａ）に示すように変動し、出力端子１６から出力
するＡ／Ｄ変後の映像信号のペデスタルレベルＰＤも図
５（ｂ）に示すように変動するという問題点があった。
また、クランプ制御による制御振動を少なくするため
に、クランプ回路１２でのクランプ制御の応答を遅くす
ると、入力アナログ映像信号のペデスタルレベルＰＬの
変動に追従できないという問題点があった。一方、クラ
ンプ制御による制御振動を少なくするために、クランプ
回路１２でのクランプ制御の応答を速くすると、クラン
プ制御によって出力映像信号のペデスタルレベルＰＬが
振動しやすくなるという問題点があった。図５（ａ）
（ｂ）においてＢＬは望ましい黒レベルを表す。
【０００４】本発明は上述の問題点に鑑みてなされたも
ので、クランプ回路とＡ／Ｄ変換回路を具備した映像信
号処理装置において、入力したアナログ映像信号のペデ
スタルレベルが変動しても、常にペデスタルレベルを予
め設定した黒レベルに制御したディジタル映像信号を出
力することのできる映像信号処理装置を提供することを
目的とするものである。
ので、クランプ回路とＡ／Ｄ変換回路を具備した映像信
号処理装置において、入力したアナログ映像信号のペデ
スタルレベルが変動しても、常にペデスタルレベルを予
め設定した黒レベルに制御したディジタル映像信号を出
力することのできる映像信号処理装置を提供することを
目的とするものである。
【０００５】
【課題を解決するための手段】請求項１の発明は、入力
したアナログの映像信号のペデスタルレベルを基準レベ
ルにクランプするクランプ回路と、このクランプ回路か
ら出力する映像信号をディジタルの映像信号に変換する
Ａ／Ｄ変換回路とを具備した映像信号処理装置におい
て、入力アナログ映像信号と同期した同期信号に基づい
てペデスタルレベル検出期間信号を生成する検出期間生
成回路と、この検出期間生成回路のペデスタルレベル検
出期間信号で設定されるペデスタルレベル検出期間にＡ
／Ｄ変換回路から出力する映像信号のペデスタルレベル
を予め設定された黒レベルと比較し、その差分に相当す
る誤差量を検出する誤差検出回路と、この誤差検出回路
で検出した誤差量に応じてＡ／Ｄ変換回路から出力する
映像信号のペデスタルレベルを補正し出力映像信号とす
るレベル補正回路とを具備してなることを特徴とする。
したアナログの映像信号のペデスタルレベルを基準レベ
ルにクランプするクランプ回路と、このクランプ回路か
ら出力する映像信号をディジタルの映像信号に変換する
Ａ／Ｄ変換回路とを具備した映像信号処理装置におい
て、入力アナログ映像信号と同期した同期信号に基づい
てペデスタルレベル検出期間信号を生成する検出期間生
成回路と、この検出期間生成回路のペデスタルレベル検
出期間信号で設定されるペデスタルレベル検出期間にＡ
／Ｄ変換回路から出力する映像信号のペデスタルレベル
を予め設定された黒レベルと比較し、その差分に相当す
る誤差量を検出する誤差検出回路と、この誤差検出回路
で検出した誤差量に応じてＡ／Ｄ変換回路から出力する
映像信号のペデスタルレベルを補正し出力映像信号とす
るレベル補正回路とを具備してなることを特徴とする。
【０００６】上述のような構成において、入力アナログ
映像信号のペデスタルレベル変動でＡ／Ｄ変換回路から
出力する映像信号のペデスタルレベルが変動すると、検
出期間生成回路で設定されるペデスタルレベル検出期間
に誤差検出回路がＡ／Ｄ変換後の映像信号のペデスタル
レベルと設定黒レベルの差分に相当する誤差量を検出す
る。この誤差量に応じてレベル補正回路がＡ／Ｄ変換後
の映像信号のペデスタルレベルを補正し設定黒レベルと
一致させた映像信号を出力する。このようにＡ／Ｄ変換
後の映像信号のペデスタルレベルをディジタル処理によ
って設定黒レベルに制御することができるので、クラン
プ制御による制御振動を少なくするためにクランプ回路
でのクランプ制御の応答を速くしてＡ／Ｄ変換後の映像
信号のペデスタルレベルが変動した場合でも、この変動
に追従して出力映像信号のペデスタルレベルを設定黒レ
ベルに一致させることができる。
映像信号のペデスタルレベル変動でＡ／Ｄ変換回路から
出力する映像信号のペデスタルレベルが変動すると、検
出期間生成回路で設定されるペデスタルレベル検出期間
に誤差検出回路がＡ／Ｄ変換後の映像信号のペデスタル
レベルと設定黒レベルの差分に相当する誤差量を検出す
る。この誤差量に応じてレベル補正回路がＡ／Ｄ変換後
の映像信号のペデスタルレベルを補正し設定黒レベルと
一致させた映像信号を出力する。このようにＡ／Ｄ変換
後の映像信号のペデスタルレベルをディジタル処理によ
って設定黒レベルに制御することができるので、クラン
プ制御による制御振動を少なくするためにクランプ回路
でのクランプ制御の応答を速くしてＡ／Ｄ変換後の映像
信号のペデスタルレベルが変動した場合でも、この変動
に追従して出力映像信号のペデスタルレベルを設定黒レ
ベルに一致させることができる。
【０００７】請求項２の発明は、請求項１の発明におい
て、Ａ／Ｄ変換後の映像信号に重畳しているノイズ成分
でペデスタルレベルが変動するのを防止するために、Ａ
／Ｄ変換回路から出力した映像信号を誤差検出回路に伝
送する線路にノイズ除去用のローパスフィルタを挿入す
る。
て、Ａ／Ｄ変換後の映像信号に重畳しているノイズ成分
でペデスタルレベルが変動するのを防止するために、Ａ
／Ｄ変換回路から出力した映像信号を誤差検出回路に伝
送する線路にノイズ除去用のローパスフィルタを挿入す
る。
【０００８】請求項３の発明は、請求項１又は２の発明
において、入力アナログ映像信号が複合映像信号のとき
に１ライン毎の黒レベル補正を可能とするために、複合
映像信号から分離した水平同期信号を、検出期間生成回
路でペデスタルレベル検出期間信号を生成するための同
期信号とする。
において、入力アナログ映像信号が複合映像信号のとき
に１ライン毎の黒レベル補正を可能とするために、複合
映像信号から分離した水平同期信号を、検出期間生成回
路でペデスタルレベル検出期間信号を生成するための同
期信号とする。
【０００９】請求項４、５の発明は、請求項１、２又は
３の発明において、検出期間生成回路でのペデスタルレ
ベル検出期間信号の生成を容易にするために、検出期間
生成回路のペデスタルレベル検出期間信号で設定される
ペデスタルレベル検出期間を、Ａ／Ｄ変換回路の標本化
パルスの１クロック分の期間とする。
３の発明において、検出期間生成回路でのペデスタルレ
ベル検出期間信号の生成を容易にするために、検出期間
生成回路のペデスタルレベル検出期間信号で設定される
ペデスタルレベル検出期間を、Ａ／Ｄ変換回路の標本化
パルスの１クロック分の期間とする。
【００１０】
【発明の実施の形態】以下、本発明の実施形態例を図面
により説明する。図１は、本発明による映像信号処理装
置の一実施形態例を示すもので、図４と同一部分は同一
符号とする。図１において、１０はアナログの映像信号
ＡＶ（以下単に信号ＡＶという。）を入力するための入
力端子、１２はクランプ回路、１４はＡ／Ｄ変換回路、
１６はディジタルの映像信号ＤＶ（以下単に信号ＤＶと
いう。）を出力するための出力端子、２０は本発明に特
有のディジタル回路で、このディジタル回路２０は前記
Ａ／Ｄ変換回路１４と出力端子１６の間に挿入されてい
る。
により説明する。図１は、本発明による映像信号処理装
置の一実施形態例を示すもので、図４と同一部分は同一
符号とする。図１において、１０はアナログの映像信号
ＡＶ（以下単に信号ＡＶという。）を入力するための入
力端子、１２はクランプ回路、１４はＡ／Ｄ変換回路、
１６はディジタルの映像信号ＤＶ（以下単に信号ＤＶと
いう。）を出力するための出力端子、２０は本発明に特
有のディジタル回路で、このディジタル回路２０は前記
Ａ／Ｄ変換回路１４と出力端子１６の間に挿入されてい
る。
【００１１】前記ディジタル回路２０は、ＬＰＦ（ロー
パスフィルタ）２２、検出期間生成回路２４、誤差検出
回路２６及びレベル補正回路２８で構成されている。前
記ＬＰＦ２２は、前記Ａ／Ｄ変換回路１４から出力する
ディジタルの映像信号に重畳しているノイズ成分を除去
する。前記検出期間生成回路２４は、端子３０に入力し
た同期信号の一例としての水平同期信号ＨＤ（以下単に
信号ＨＤという。）に基づいて、ペデスタルレベル検出
期間信号ＰＫＫ（以下単に信号ＰＫＫという）を生成す
る。信号ＨＤは信号ＡＶと同期した信号で、例えば信号
ＡＶが複合映像信号（コンポジットビデオ信号）のとき
には、同期分離回路によって信号ＡＶから分離して得る
ことができる。前記誤差検出回路２６は、前記検出期間
生成回路２４の信号ＰＫＫで設定されるペデスタルレベ
ル検出期間に前記ＬＰＦ２２から出力する映像信号のペ
デスタルレベルＰＬを予め設定された黒レベルＢＬと比
較し、その差分に相当する誤差量を検出する。この黒レ
ベルＢＬは外部から端子３２を介して設定されている。
前記レベル補正回路２８は、前記誤差検出回路２６の検
出誤差量に応じて前記Ａ／Ｄ変換回路１４から出力する
映像信号のペデスタルレベルＰＬを補正し、このペデス
タルレベルＰＬを黒レベルＢＬに一致させた信号ＤＶを
出力端子１６に出力する。
パスフィルタ）２２、検出期間生成回路２４、誤差検出
回路２６及びレベル補正回路２８で構成されている。前
記ＬＰＦ２２は、前記Ａ／Ｄ変換回路１４から出力する
ディジタルの映像信号に重畳しているノイズ成分を除去
する。前記検出期間生成回路２４は、端子３０に入力し
た同期信号の一例としての水平同期信号ＨＤ（以下単に
信号ＨＤという。）に基づいて、ペデスタルレベル検出
期間信号ＰＫＫ（以下単に信号ＰＫＫという）を生成す
る。信号ＨＤは信号ＡＶと同期した信号で、例えば信号
ＡＶが複合映像信号（コンポジットビデオ信号）のとき
には、同期分離回路によって信号ＡＶから分離して得る
ことができる。前記誤差検出回路２６は、前記検出期間
生成回路２４の信号ＰＫＫで設定されるペデスタルレベ
ル検出期間に前記ＬＰＦ２２から出力する映像信号のペ
デスタルレベルＰＬを予め設定された黒レベルＢＬと比
較し、その差分に相当する誤差量を検出する。この黒レ
ベルＢＬは外部から端子３２を介して設定されている。
前記レベル補正回路２８は、前記誤差検出回路２６の検
出誤差量に応じて前記Ａ／Ｄ変換回路１４から出力する
映像信号のペデスタルレベルＰＬを補正し、このペデス
タルレベルＰＬを黒レベルＢＬに一致させた信号ＤＶを
出力端子１６に出力する。
【００１２】つぎに図１の作用を図２及び図３を併用し
て説明する。説明の便宜上、信号ＡＶが複合映像信号の
場合について説明する。 Ａ：まず、図２を用いて概略的な作用について説明す
る。 （１）入力端子１０に入力した信号ＡＶは、そのペデス
タルレベルＰＬがクランプ回路１２によって基準レベル
にクランプされ、Ａ／Ｄ変換回路１４によってディジタ
ルの映像信号に変換され、Ａ／Ｄ変換回路１４の出力側
から図２（ａ）に示すような信号が出力するのは従来例
と同様である。
て説明する。説明の便宜上、信号ＡＶが複合映像信号の
場合について説明する。 Ａ：まず、図２を用いて概略的な作用について説明す
る。 （１）入力端子１０に入力した信号ＡＶは、そのペデス
タルレベルＰＬがクランプ回路１２によって基準レベル
にクランプされ、Ａ／Ｄ変換回路１４によってディジタ
ルの映像信号に変換され、Ａ／Ｄ変換回路１４の出力側
から図２（ａ）に示すような信号が出力するのは従来例
と同様である。
【００１３】（２）図示を省略した同期分離回路によっ
て信号ＡＶから分離された信号ＨＤが端子３０を介して
検出期間生成回路２４に入力すると、この検出期間生成
回路２４は信号ＨＤに基づいてペデスタルレベル検出期
間Ｔを設定する信号ＰＫＫを生成する。
て信号ＡＶから分離された信号ＨＤが端子３０を介して
検出期間生成回路２４に入力すると、この検出期間生成
回路２４は信号ＨＤに基づいてペデスタルレベル検出期
間Ｔを設定する信号ＰＫＫを生成する。
【００１４】（３）検出期間生成回路２４で生成された
信号ＰＫＫと、ＬＰＦ２２でノイズ除去されたＡ／Ｄ変
換後の映像信号と、端子３２を介して入力した黒レベル
ＢＬとが誤差検出回路２６に入力すると、この誤差検出
回路２６は、１ライン毎（図中の１Ｈ毎）に、信号ＰＫ
Ｋで設定されるペデスタルレベル検出期間Ｔの間Ａ／Ｄ
変換後の映像信号と黒レベルＢＬを比較し、その差分に
相当する誤差量を検出する。具体的には、図２（ｂ）に
示すように、映像信号のペデスタルレベルＰＬと黒レベ
ルＢＬが等しいときは検出誤差量「０」を出力し、ペデ
スタルレベルＰＬが黒レベルＢＬより１段階低いときに
は検出誤差量「−１」を出力し、ペデスタルレベルＰＬ
が黒レベルＢＬより１段階高いときには検出誤差量「＋
１」を出力する。図示を省略したが、ペデスタルレベル
ＰＬが黒レベルＢＬより２段階低いときには検出誤差量
「−２」を出力し、ペデスタルレベルＰＬが黒レベルＢ
Ｌより２段階高いときには検出誤差量「＋２」を出力す
る。３段階以上低いとき又は高いときも、同様にして対
応した検出誤差量を出力する。
信号ＰＫＫと、ＬＰＦ２２でノイズ除去されたＡ／Ｄ変
換後の映像信号と、端子３２を介して入力した黒レベル
ＢＬとが誤差検出回路２６に入力すると、この誤差検出
回路２６は、１ライン毎（図中の１Ｈ毎）に、信号ＰＫ
Ｋで設定されるペデスタルレベル検出期間Ｔの間Ａ／Ｄ
変換後の映像信号と黒レベルＢＬを比較し、その差分に
相当する誤差量を検出する。具体的には、図２（ｂ）に
示すように、映像信号のペデスタルレベルＰＬと黒レベ
ルＢＬが等しいときは検出誤差量「０」を出力し、ペデ
スタルレベルＰＬが黒レベルＢＬより１段階低いときに
は検出誤差量「−１」を出力し、ペデスタルレベルＰＬ
が黒レベルＢＬより１段階高いときには検出誤差量「＋
１」を出力する。図示を省略したが、ペデスタルレベル
ＰＬが黒レベルＢＬより２段階低いときには検出誤差量
「−２」を出力し、ペデスタルレベルＰＬが黒レベルＢ
Ｌより２段階高いときには検出誤差量「＋２」を出力す
る。３段階以上低いとき又は高いときも、同様にして対
応した検出誤差量を出力する。
【００１５】（４）Ａ／Ｄ変換後の映像信号と、誤差検
出回路２６からの検出誤差量とがレベル補正回路２８に
入力すると、このレベル補正回路２８は、検出誤差量に
応じてＡ／Ｄ変換後の映像信号のペデスタルレベルＰＬ
を補正し、図２（ｃ）に示すようにペデスタルレベルＰ
Ｌを黒レベルＢＬと一致させた信号ＤＶを出力端子１６
に出力する。このように、Ａ／Ｄ変換後の映像信号のペ
デスタルレベルＰＬが、ディジタル回路２０のディジタ
ル処理によって黒レベルＢＬと一致するように制御され
るので、クランプ回路１２でのクランプ制御の応答を速
くしてＡ／Ｄ変換後の映像信号のペデスタルレベルＰＬ
が変動した場合でも、この変動に追従して信号ＤＶのペ
デスタルレベルＰＬを黒レベルＢＬと一致させることが
できる。
出回路２６からの検出誤差量とがレベル補正回路２８に
入力すると、このレベル補正回路２８は、検出誤差量に
応じてＡ／Ｄ変換後の映像信号のペデスタルレベルＰＬ
を補正し、図２（ｃ）に示すようにペデスタルレベルＰ
Ｌを黒レベルＢＬと一致させた信号ＤＶを出力端子１６
に出力する。このように、Ａ／Ｄ変換後の映像信号のペ
デスタルレベルＰＬが、ディジタル回路２０のディジタ
ル処理によって黒レベルＢＬと一致するように制御され
るので、クランプ回路１２でのクランプ制御の応答を速
くしてＡ／Ｄ変換後の映像信号のペデスタルレベルＰＬ
が変動した場合でも、この変動に追従して信号ＤＶのペ
デスタルレベルＰＬを黒レベルＢＬと一致させることが
できる。
【００１６】Ｂ：ついで図３を用いて、Ａ／Ｄ変換後の
映像信号が、図３（ａ）に示すように、そのペデスタル
レベルＰＬが黒レベルＢＬより１段階低い場合の作用を
詳述する。 （１）Ａ／Ｄ変換後の映像信号の水平同期信号及びその
バックポーチ近辺を強調した信号を図３（ａ）に示すよ
うな信号として表すと、図示省略の同期分離回路で分離
された信号ＨＤは同図（ｂ）に示すような信号となり、
この信号が端子３０を介して検出期間生成回路２４に入
力する。すると、検出期間生成回路２４は信号ＨＤに基
づいて図３（ｃ）に示すような信号ＰＫＫを生成する。
この信号ＰＫＫは、図３（ａ）の映像信号のバックポー
チ内の期間Ｔをペデスタルレベル検出期間とした信号と
なるように検出期間生成回路２４で生成される。すなわ
ち、Ａ／Ｄ変換後の映像信号の水平同期信号の立下り時
をｔ１、立上り時をｔ２とすると、ｔ１時から設定時間
Ｔｓ経過したバックポーチ内のｔ３時にＬレベルからＨ
レベルに変化し、ｔ３時からペデスタルレベル検出期間
Ｔ経過したｔ４時にＨレベルからＬレベルに変化するよ
うな信号ＰＫＫが生成される。このペデスタルレベル検
出期間Ｔは、Ａ／Ｄ変換回路１４の標本化パルスの１ク
ロック分の期間に設定されている。具体的には標本化パ
ルスの１クロック期間又は複数クロック期間を平均化し
た期間に設定されている。
映像信号が、図３（ａ）に示すように、そのペデスタル
レベルＰＬが黒レベルＢＬより１段階低い場合の作用を
詳述する。 （１）Ａ／Ｄ変換後の映像信号の水平同期信号及びその
バックポーチ近辺を強調した信号を図３（ａ）に示すよ
うな信号として表すと、図示省略の同期分離回路で分離
された信号ＨＤは同図（ｂ）に示すような信号となり、
この信号が端子３０を介して検出期間生成回路２４に入
力する。すると、検出期間生成回路２４は信号ＨＤに基
づいて図３（ｃ）に示すような信号ＰＫＫを生成する。
この信号ＰＫＫは、図３（ａ）の映像信号のバックポー
チ内の期間Ｔをペデスタルレベル検出期間とした信号と
なるように検出期間生成回路２４で生成される。すなわ
ち、Ａ／Ｄ変換後の映像信号の水平同期信号の立下り時
をｔ１、立上り時をｔ２とすると、ｔ１時から設定時間
Ｔｓ経過したバックポーチ内のｔ３時にＬレベルからＨ
レベルに変化し、ｔ３時からペデスタルレベル検出期間
Ｔ経過したｔ４時にＨレベルからＬレベルに変化するよ
うな信号ＰＫＫが生成される。このペデスタルレベル検
出期間Ｔは、Ａ／Ｄ変換回路１４の標本化パルスの１ク
ロック分の期間に設定されている。具体的には標本化パ
ルスの１クロック期間又は複数クロック期間を平均化し
た期間に設定されている。
【００１７】（２）ｔ３時からｔ４時までのペデスタル
レベル検出期間Ｔ（すなわち、信号ＰＫＫがＨレベルの
期間）に、誤差検出回路２６はＬＰＦ２２でノイズ除去
されたＡ／Ｄ変換後の映像信号と黒レベルＢＬを比較
し、その差分に相当する誤差量を検出する。具体的に
は、図３（ｄ）に示すように、映像信号のペデスタルレ
ベルＰＬが黒レベルＢＬより１段階低いので、検出誤差
量「−１」を出力する。
レベル検出期間Ｔ（すなわち、信号ＰＫＫがＨレベルの
期間）に、誤差検出回路２６はＬＰＦ２２でノイズ除去
されたＡ／Ｄ変換後の映像信号と黒レベルＢＬを比較
し、その差分に相当する誤差量を検出する。具体的に
は、図３（ｄ）に示すように、映像信号のペデスタルレ
ベルＰＬが黒レベルＢＬより１段階低いので、検出誤差
量「−１」を出力する。
【００１８】（３）Ａ／Ｄ変換後の映像信号と、誤差検
出回路２６からの検出誤差量「−１」とがレベル補正回
路２８に入力すると、このレベル補正回路２８は、検出
誤差量「−１」に応じてＡ／Ｄ変換後の映像信号のペデ
スタルレベルＰＬを所定値上げる補正を行い、図３
（ｄ）のｔ４時以降に示すようにペデスタルレベルＰＬ
を黒レベルＢＬと一致させる。このため、ｔ４時以降は
ペデスタルレベルＰＬを黒レベルＢＬに一致させた映像
信号が、信号ＤＶとして出力端子１６から出力する。す
なわち、対応した１ラインの映像信号本体Ｖｍ（映像部
分のデ−タ）が始まる直前に映像信号のペデスタルレベ
ルＰＬが黒レベルＢＬと一致するように制御される。
出回路２６からの検出誤差量「−１」とがレベル補正回
路２８に入力すると、このレベル補正回路２８は、検出
誤差量「−１」に応じてＡ／Ｄ変換後の映像信号のペデ
スタルレベルＰＬを所定値上げる補正を行い、図３
（ｄ）のｔ４時以降に示すようにペデスタルレベルＰＬ
を黒レベルＢＬと一致させる。このため、ｔ４時以降は
ペデスタルレベルＰＬを黒レベルＢＬに一致させた映像
信号が、信号ＤＶとして出力端子１６から出力する。す
なわち、対応した１ラインの映像信号本体Ｖｍ（映像部
分のデ−タ）が始まる直前に映像信号のペデスタルレベ
ルＰＬが黒レベルＢＬと一致するように制御される。
【００１９】（４）図示は省略したが、Ａ／Ｄ変換後の
映像信号のペデスタルレベルＰＬが黒レベルＢＬより１
段階高い場合には、誤差検出回路２６から検出誤差量
「＋１」が出力し、レベル補正回路２８は検出誤差量
「＋１」に応じてＡ／Ｄ変換後の映像信号のペデスタル
レベルＰＬを所定値下げる補正を行い、ペデスタルレベ
ルＰＬを黒レベルＢＬに一致させる。このため、ペデス
タルレベルＰＬが黒レベルＢＬより１段階高い場合に
も、対応した１ラインの映像信号本体Ｖｍが始まる直前
に映像信号のペデスタルレベルＰＬが黒レベルＢＬに一
致するように制御される。
映像信号のペデスタルレベルＰＬが黒レベルＢＬより１
段階高い場合には、誤差検出回路２６から検出誤差量
「＋１」が出力し、レベル補正回路２８は検出誤差量
「＋１」に応じてＡ／Ｄ変換後の映像信号のペデスタル
レベルＰＬを所定値下げる補正を行い、ペデスタルレベ
ルＰＬを黒レベルＢＬに一致させる。このため、ペデス
タルレベルＰＬが黒レベルＢＬより１段階高い場合に
も、対応した１ラインの映像信号本体Ｖｍが始まる直前
に映像信号のペデスタルレベルＰＬが黒レベルＢＬに一
致するように制御される。
【００２０】（５）Ａ／Ｄ変換後の映像信号のペデスタ
ルレベルＰＬが黒レベルＢＬより２段階以上低い場合、
又は２段階以上高い場合にも、誤差検出回路２６から出
力する検出誤差量が対応した値となるとともに、レベル
補正回路２８による補正量が対応した値となることによ
って、対応した１ラインの映像信号本体Ｖｍが始まる直
前に映像信号のペデスタルレベルＰＬが黒レベルＢＬに
一致するように制御される。
ルレベルＰＬが黒レベルＢＬより２段階以上低い場合、
又は２段階以上高い場合にも、誤差検出回路２６から出
力する検出誤差量が対応した値となるとともに、レベル
補正回路２８による補正量が対応した値となることによ
って、対応した１ラインの映像信号本体Ｖｍが始まる直
前に映像信号のペデスタルレベルＰＬが黒レベルＢＬに
一致するように制御される。
【００２１】前記実施形態例では、検出期間生成回路に
よるペデスタルレベル検出期間信号の生成を容易にする
ために、検出期間生成回路のペデスタルレベル検出期間
信号で設定されるペデスタルレベル検出期間を、Ａ／Ｄ
変換回路の標本化パルスの１クロック分の期間とした
が、本発明はこれに限るものでなく、誤差検出回路でペ
デスタルレベルＰＬと黒レベルＢＬを比較し、その差分
に相当する誤差量を検出できる期間であればよい。例え
ばペデスタルレベル検出期間を標本化パルスの複数クロ
ック分の期間とした場合についても利用することができ
る。
よるペデスタルレベル検出期間信号の生成を容易にする
ために、検出期間生成回路のペデスタルレベル検出期間
信号で設定されるペデスタルレベル検出期間を、Ａ／Ｄ
変換回路の標本化パルスの１クロック分の期間とした
が、本発明はこれに限るものでなく、誤差検出回路でペ
デスタルレベルＰＬと黒レベルＢＬを比較し、その差分
に相当する誤差量を検出できる期間であればよい。例え
ばペデスタルレベル検出期間を標本化パルスの複数クロ
ック分の期間とした場合についても利用することができ
る。
【００２２】前記実施形態例では、入力アナログ映像信
号が複合映像信号のときに１ライン毎にペデスタルレベ
ルＰＬを黒レベルＢＬに一致させる補正（黒レベル補
正）を行うことができるようにするために、入力アナロ
グ映像信号から分離した水平同期信号を、検出期間生成
回路でペデスタルレベル検出期間信号を生成するための
同期信号としたが、本発明はこれに限るものでなく、入
力アナログ映像信号が複合映像信号以外の信号の場合に
ついても利用することができ、複数ライン毎に黒レベル
補正を行うようにした場合についても利用することがで
き、検出期間生成回路でペデスタルレベル検出期間信号
を生成するための同期信号が水平同期信号以外の場合に
ついても利用することができる。例えば、入力アナログ
映像信号が複合映像信号であり、同期信号が水平同期信
号であっても、この水平同期信号に基づいて検出期間生
成回路でペデスタルレベル検出期間信号を複数ライン毎
（例えば２ライン毎）に１回生成するようにした場合に
は、入力アナログ映像信号が複合映像信号のときでも複
数ライン毎にペデスタルレベルＰＬを黒レベルＢＬに一
致させる補正（黒レベル補正）黒レベル補正を行うこと
ができる。
号が複合映像信号のときに１ライン毎にペデスタルレベ
ルＰＬを黒レベルＢＬに一致させる補正（黒レベル補
正）を行うことができるようにするために、入力アナロ
グ映像信号から分離した水平同期信号を、検出期間生成
回路でペデスタルレベル検出期間信号を生成するための
同期信号としたが、本発明はこれに限るものでなく、入
力アナログ映像信号が複合映像信号以外の信号の場合に
ついても利用することができ、複数ライン毎に黒レベル
補正を行うようにした場合についても利用することがで
き、検出期間生成回路でペデスタルレベル検出期間信号
を生成するための同期信号が水平同期信号以外の場合に
ついても利用することができる。例えば、入力アナログ
映像信号が複合映像信号であり、同期信号が水平同期信
号であっても、この水平同期信号に基づいて検出期間生
成回路でペデスタルレベル検出期間信号を複数ライン毎
（例えば２ライン毎）に１回生成するようにした場合に
は、入力アナログ映像信号が複合映像信号のときでも複
数ライン毎にペデスタルレベルＰＬを黒レベルＢＬに一
致させる補正（黒レベル補正）黒レベル補正を行うこと
ができる。
【００２３】前記実施形態例では、Ａ／Ｄ変換後の映像
信号に重畳しているノイズ成分でペデスタルレベルが変
動するのを防止するために、Ａ／Ｄ変換回路から出力し
た映像信号を誤差検出回路に伝送する線路にノイズ除去
用のＬＰＦを挿入した場合について説明したが、本発明
はこれに限るものでなく、ノイズ除去用のＬＰＦを省略
した場合についても利用することができる。
信号に重畳しているノイズ成分でペデスタルレベルが変
動するのを防止するために、Ａ／Ｄ変換回路から出力し
た映像信号を誤差検出回路に伝送する線路にノイズ除去
用のＬＰＦを挿入した場合について説明したが、本発明
はこれに限るものでなく、ノイズ除去用のＬＰＦを省略
した場合についても利用することができる。
【００２４】
【発明の効果】請求項１の発明は、クランプ回路とＡ／
Ｄ変換回路を具備した映像信号処理装置において、検出
期間生成回路、誤差検出回路及びレベル補正回路を具備
し、入力アナログ映像信号のペデスタルレベル変動でＡ
／Ｄ変換後の映像信号のペデスタルレベルが変動する
と、ペデスタルレベル検出期間に誤差検出回路がＡ／Ｄ
変換後の映像信号のペデスタルレベルＰＬと黒レベルＢ
Ｌの差分に相当する誤差量を検出し、この誤差量に応じ
てレベル補正回路がＡ／Ｄ変換後の映像信号のペデスタ
ルレベルＰＬを補正して黒レベルＢＬに一致させた映像
信号を出力するように構成したので、Ａ／Ｄ変換後の映
像信号のペデスタルレベルＰＬをディジタル処理によっ
て黒レベルＢＬと一致させることができる。このため、
クランプ制御による制御振動を少なくするためにクラン
プ回路でのクランプ制御の応答を速くしてＡ／Ｄ変換後
の映像信号のペデスタルレベルが変動した場合でも、こ
の変動に追従して出力映像信号のペデスタルレベルＰＬ
を予め設定された黒レベルＢＬに一致させることができ
る。
Ｄ変換回路を具備した映像信号処理装置において、検出
期間生成回路、誤差検出回路及びレベル補正回路を具備
し、入力アナログ映像信号のペデスタルレベル変動でＡ
／Ｄ変換後の映像信号のペデスタルレベルが変動する
と、ペデスタルレベル検出期間に誤差検出回路がＡ／Ｄ
変換後の映像信号のペデスタルレベルＰＬと黒レベルＢ
Ｌの差分に相当する誤差量を検出し、この誤差量に応じ
てレベル補正回路がＡ／Ｄ変換後の映像信号のペデスタ
ルレベルＰＬを補正して黒レベルＢＬに一致させた映像
信号を出力するように構成したので、Ａ／Ｄ変換後の映
像信号のペデスタルレベルＰＬをディジタル処理によっ
て黒レベルＢＬと一致させることができる。このため、
クランプ制御による制御振動を少なくするためにクラン
プ回路でのクランプ制御の応答を速くしてＡ／Ｄ変換後
の映像信号のペデスタルレベルが変動した場合でも、こ
の変動に追従して出力映像信号のペデスタルレベルＰＬ
を予め設定された黒レベルＢＬに一致させることができ
る。
【００２５】請求項２の発明は、請求項１の発明におい
て、Ａ／Ｄ変換回路から出力した映像信号を誤差検出回
路に伝送する線路にノイズ除去用のＬＰＦを挿入したの
で、Ａ／Ｄ変換後の映像信号に重畳しているノイズ成分
でペデスタルレベルが変動するのを防止することができ
る。
て、Ａ／Ｄ変換回路から出力した映像信号を誤差検出回
路に伝送する線路にノイズ除去用のＬＰＦを挿入したの
で、Ａ／Ｄ変換後の映像信号に重畳しているノイズ成分
でペデスタルレベルが変動するのを防止することができ
る。
【００２６】請求項３の発明は、請求項１又は２の発明
において、入力アナログ映像信号を複合映像信号とし、
この複合映像信号から分離した水平同期信号を、検出期
間生成回路でペデスタルレベル検出期間信号を生成する
ための同期信号としたので、入力アナログ映像信号が複
合映像信号のときに１ライン毎に黒レベル補正を行うこ
とができる。
において、入力アナログ映像信号を複合映像信号とし、
この複合映像信号から分離した水平同期信号を、検出期
間生成回路でペデスタルレベル検出期間信号を生成する
ための同期信号としたので、入力アナログ映像信号が複
合映像信号のときに１ライン毎に黒レベル補正を行うこ
とができる。
【００２７】請求項４、５の発明は、請求項１、２又は
３の発明において、検出期間生成回路のペデスタルレベ
ル検出期間信号で設定されるペデスタルレベル検出期間
を、Ａ／Ｄ変換回路の標本化パルスの１クロック分の期
間としたので、検出期間生成回路でのペデスタルレベル
検出期間信号の生成を容易にすることができる。
３の発明において、検出期間生成回路のペデスタルレベ
ル検出期間信号で設定されるペデスタルレベル検出期間
を、Ａ／Ｄ変換回路の標本化パルスの１クロック分の期
間としたので、検出期間生成回路でのペデスタルレベル
検出期間信号の生成を容易にすることができる。
【図１】本発明による映像信号処理装置の一実施形態例
を示すブロック図である。
を示すブロック図である。
【図２】図１の概略的な作用を説明するタイミングチャ
ートである。
ートである。
【図３】図１の詳細な作用を説明するタイミングチャー
トである。
トである。
【図４】従来例を示すブロック図である。
【図５】図４の作用を説明するタイミングチャートであ
る。
る。
１０…入力端子、 １２…クランプ回路、 １４…Ａ／
Ｄ変換回路、 １６…出力端子、 ２０…ディジタル回
路、 ２２…ＬＰＦ（ローパスフィルタ）、２４…検出
期間生成回路、 ２６…誤差検出回路、 ２８…レベル
補正回路、３０、３２…端子、 １Ｈ…１水平ライン、
ＡＶ…アナログの映像信号、 ＢＬ…予め設定された
黒レベル、 ＤＶ…ディジタルの映像信号、 ＨＤ…水
平同期信号、 ＰＫＫ…ペデスタルレベル検出期間信
号、 ＰＬ…ペデスタルレベル、 Ｖｍ…映像信号本
体。
Ｄ変換回路、 １６…出力端子、 ２０…ディジタル回
路、 ２２…ＬＰＦ（ローパスフィルタ）、２４…検出
期間生成回路、 ２６…誤差検出回路、 ２８…レベル
補正回路、３０、３２…端子、 １Ｈ…１水平ライン、
ＡＶ…アナログの映像信号、 ＢＬ…予め設定された
黒レベル、 ＤＶ…ディジタルの映像信号、 ＨＤ…水
平同期信号、 ＰＫＫ…ペデスタルレベル検出期間信
号、 ＰＬ…ペデスタルレベル、 Ｖｍ…映像信号本
体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 誠 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA13 PA32 PA34 PA52 PA58 PA85 SA17 XA43 XA48 XA61 YA01 YC01
Claims (5)
- 【請求項１】入力したアナログの映像信号のペデスタル
レベルを基準レベルにクランプするクランプ回路と、こ
のクランプ回路から出力する映像信号をディジタルの映
像信号に変換するＡ／Ｄ変換回路とを具備した映像信号
処理装置において、前記入力アナログ映像信号と同期し
た同期信号に基づいてペデスタルレベル検出期間信号を
生成する検出期間生成回路と、この検出期間生成回路の
ペデスタルレベル検出期間信号で設定されるペデスタル
レベル検出期間に前記Ａ／Ｄ変換回路から出力する映像
信号のペデスタルレベルを予め設定された黒レベルと比
較し、その差分に相当する誤差量を検出する誤差検出回
路と、この誤差検出回路で検出した誤差量に応じて前記
Ａ／Ｄ変換回路から出力する映像信号のペデスタルレベ
ルを補正して出力映像信号とするレベル補正回路とを具
備してなることを特徴とする映像信号処理装置。 - 【請求項２】Ａ／Ｄ変換回路から出力した映像信号を誤
差検出回路に伝送する線路に、ノイズ除去用のローパス
フィルタを挿入してなる請求項１記載の映像信号処理装
置。 - 【請求項３】入力アナログ映像信号を複合映像信号と
し、この複合映像信号から分離した水平同期信号を、検
出期間生成回路でペデスタルレベル検出期間信号を生成
するための同期信号としてなる請求項１又は２記載の映
像信号処理装置。 - 【請求項４】検出期間生成回路のペデスタルレベル検出
期間信号で設定されるペデスタルレベル検出期間を、Ａ
／Ｄ変換回路の標本化パルスの１クロック分の期間とし
てなる請求項１又は２記載の映像信号処理装置。 - 【請求項５】検出期間生成回路のペデスタルレベル検出
期間信号で設定されるペデスタルレベル検出期間を、Ａ
／Ｄ変換回路の標本化パルスの１クロック分の期間とし
てなる請求項３記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084356A JP2001275014A (ja) | 2000-03-24 | 2000-03-24 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084356A JP2001275014A (ja) | 2000-03-24 | 2000-03-24 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001275014A true JP2001275014A (ja) | 2001-10-05 |
Family
ID=18600843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000084356A Pending JP2001275014A (ja) | 2000-03-24 | 2000-03-24 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001275014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059199B2 (en) | 2007-09-26 | 2011-11-15 | Oki Semiconductor Co., Ltd. | Synchronizing signal detection circuit |
-
2000
- 2000-03-24 JP JP2000084356A patent/JP2001275014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059199B2 (en) | 2007-09-26 | 2011-11-15 | Oki Semiconductor Co., Ltd. | Synchronizing signal detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502873B2 (ja) | 色信号輪郭補正装置 | |
| US7095452B2 (en) | Clamp circuit for clamping a digital video signal | |
| JP2001275014A (ja) | 映像信号処理装置 | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP3610882B2 (ja) | 映像信号処理装置 | |
| JP2980456B2 (ja) | 画像信号取り込み回路 | |
| JPH0879634A (ja) | 相関２重サンプリング装置 | |
| KR100249221B1 (ko) | 티브이(tv)의 고스트 제거장치 | |
| JP2003087602A (ja) | 映像信号処理回路 | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| JP2000324407A (ja) | 撮像装置 | |
| JPH05137054A (ja) | 外部同期カメラ制御装置 | |
| JP2000013636A (ja) | 位相検出回路、位相補正回路およびデジタル画像処理装置 | |
| JPH03102974A (ja) | 映像信号処理装置 | |
| JPS60197075A (ja) | 同期信号除去装置 | |
| JPH08140110A (ja) | 画像信号処理装置 | |
| JPH07170427A (ja) | 映像クランプレベル調整回路 | |
| JPH0537814A (ja) | クランプ制御回路 | |
| JPH02290393A (ja) | 色信号同期回路 | |
| JP2002152550A (ja) | クランプ制御回路 | |
| JPS605103B2 (ja) | テレビ信号の直流電位補償方法 | |
| JPH0319578A (ja) | 映像信号処理装置 | |
| JPH05219407A (ja) | ビデオ信号のａｇｃ回路 | |
| JPH0329470A (ja) | 画像信号受信回路 | |
| JPH04103222A (ja) | アナログ／デジタル変換装置 |