JP2003087602A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 同期信号を重畳したアナログのＲ，Ｇ，Ｂ信
号の直流レベルを所定の基準レベルにクランプするクラ
ンプ部（１２）を具備した映像信号処理回路において、
クランプパルスの位相及びパルス幅を手動による調整を
必要とせず適正なものにすること。 【解決手段】 ＳｏｎＧ信号（同期信号を重畳した映像
信号の一例）に基づいて、水平バックポーチ期間Ｔｈｂ
を検出するバックポーチ検出部（５０）を具備し、クラ
ンプパルス生成部（２２）が、バックポーチ検出部（５
０）の検出信号に基づいて、水平バックポーチ期間Ｔｈ
ｂ以内の設定期間をクランプ期間とするクランプパルス
を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クランプパルス生
成部で生成したクランプパルスに基づいて、アナログの
入力映像信号の直流レベル（例えばペデスタルレベル）
を所定の基準レベル（例えば黒レベル）にクランプする
クランプ部を具備した映像信号処理回路に関するもので
ある。

【０００２】

【従来の技術】従来、この種の映像信号処理回路は、例
えば、図５に示すように、入力端子１０に結合されたク
ランプ部１２及び同期分離部１４と、クランプ部１２の
出力側に順次結合されたＡ／Ｄ変換部１６及びディジタ
ル信号処理部１８と、同期分離部１４の出力側に結合さ
れた判別部２０及びクランプパルス生成部１２２とを具
備し、ディジタル信号処理部１８の出力側に結合した表
示デバイス２４で映像を表示する。表示デバイス２４は
ＰＤＰ（プラズマディスプレイ）ＬＣＤ（液晶ディスプ
レイ）などのディジタル表示デバイスを表わす。

【０００３】図５において、Ａ／Ｄ変換部１６の前段に
設けられたクランプ部１２は、Ａ／Ｄ変換部１６に入力
するアナログＲ，Ｇ，Ｂ信号（ＲＥＤ，ＧＲＥＥＮ，Ｂ
ＬＵＥにあたる映像信号）の直流レベルを、Ａ／Ｄ変換
部１６のダイナミックレンジに合わせるために必要とさ
れるものである。

【０００４】図５において、同期分離部１４は入力する
ＳｏｎＧからＨＤ，ＶＤを分離する。判別部２０は、同
期分離部１４で分離されるＨＤ，ＶＤと同期信号の入力
端子２６，２８から入力するＨＤｓ／ＣＳ、ＶＤｓとに
基づいて、入力端子１０に入力したアナログＲ，Ｇ，Ｂ
信号が同期信号を重畳した信号であるか否かを判別し、
対応した制御信号を出力する。前記ＳｏｎＧ、ＨＤ，Ｖ
Ｄ、ＨＤｓ、ＣＳ及びＶＤｓは後に詳述する。

【０００５】パーソナルコンピュータ（以下単にＰＣと
略す）から入力する映像信号の同期形態には、セパレー
ト同期、コンポジット同期、ＳＹＮＣ ｏｎ ＧＲＥＥ
Ｎ（以下単にＳｏｎＧと略す）の形態がある。セパレー
ト同期、コンポジット同期の場合には、図６（Ａ）に示
すように映像信号とは別に、同期信号（水平同期信号Ｈ
Ｄｓと垂直同期信号ＶＤｓが別々の場合）や複合同期信
号（ＨＤｓとＶＤｓが一緒になった場合）が独立に入力
するので、水平同期信号期間をクランプ期間に設定する
ことができ、より広い期間にクランプをかけて安定した
黒レベルを得ることができる。ＳｏｎＧの場合には、図
６（Ｂ）に示すように、映像信号の水平、垂直ブランキ
ング期間に水平、垂直同期信号ＨＤ、ＶＤを重畳して入
力するので、ＳｏｎＧの信号をクランプするには、水平
バックポーチ期間をクランプする必要がある。

【０００６】各種ＰＣ信号の水平バックポーチ期間や同
期信号期間等の信号タイミングは、例えば、ＶＧＡ（表
示解像度６４０×４８０ドット），ＳＶＧＡ（表示解像
度８００×６００ドット）といった規格上規定されてい
るが、ＰＣ機器のバラツキなどにより必ずしも規定通り
のタイミングの信号だけが入力するとは限らない。そこ
で、図５のクランプパルス生成部１２２を図７に示すよ
うに構成し、入力端子３０を介して外部(例えばリモコ
ン)）から入力した調整信号によってＳｏｎＧ用のクラ
ンプパルスの位相及びパルス幅を調整できるようにして
いた。

【０００７】図７において、切換部３２は、図５の入力
端子１０に入力したＲ，Ｇ，Ｂ信号が同期信号を重畳し
ている信号（例えばＶＧＡ，ＳＶＧＡのＰＣ信号）のと
きに、対応する制御信号に基づいて、ｎ組の初期値１，
２，・・・，ｎの中から対応した１組の初期値を出力す
る。カウンタ３４はＨＤをＣＬＲ（クリア信号）として
クロックをカウントする。第１デコーダ３６と第２デコ
ーダ３８は、カウンタ３４のカウント値が切換部３２か
ら出力する１組の初期値の内のクランプパルスの立ち下
がり用（又は立ち上がり用）と立ち上がり用（又は立ち
下がり用）の値に達したことをデコードし、Ｓ・Ｒフリ
ップフロップ回路４０は第１デコーダ３６の出力信号を
セット信号とし第２デコーダ３８の出力信号をリセット
信号としてＱ信号を出力し、位相変換部４２はリモコン
からの手動による調整信号に基づいてＱ信号の位相及び
パルス幅を調整してＳｏｎＧ用のクランプパルスとして
出力する。クランプパルス切換部４４は、制御信号を切
換信号として、入力端子２６に入力するＨＤｓ／ＣＳと
位相変換部４２から出力するクランプパルスの一方をク
ランプパルスとして出力する。

【０００８】

【発明が解決しようとする課題】しかしながら、図５及
び図７に示した従来例では、リモコンからの手動による
調整信号でＳｏｎＧ用のクランプパルスの位相及びパル
ス幅を調整することによって、クランプ期間が水平同期
信号ＨＤや映像信号と重ならないようにしていたので、
クランプパルスの位相及びパルス幅が適正値になったか
否かを表示デバイス２４の表示映像を見ながら手動で調
整する必要があり、ユーザにとって煩雑な調整作業が必
要になるという問題点があった。

【０００９】本発明は上述の問題点に鑑みてなされたも
ので、手動による調整作業を不要とし、クランプ期間が
水平同期信号ＨＤや映像信号と重ならない適正なクラン
プパルスを、クランプパルス生成部からクランプ部へ出
力することのできる映像信号処理回路を提供することを
目的とするものである。

【００１０】

【課題を解決するための手段】請求項１の発明は、クラ
ンプパルス生成部（２２）で生成したクランプパルスに
基づいて、入力映像信号の直流レベルを所定の基準レベ
ルにクランプするクランプ部（１２）を具備した映像信
号処理回路において、同期信号を重畳したアナログの入
力映像信号に基づいて水平バックポーチ期間ＴＨＢを検
出するバックポーチ検出部（５０）を具備し、クランプ
パルス生成部（２２）は、バックポーチ検出部（５０）
の検出信号に基づいて、水平バックポーチ期間Ｔｈｂ以
内の設定期間をクランプ期間としたクランプパルスを生
成することを特徴とするものである。

【００１１】このような構成において、バックポーチ検
出部（５０）が同期信号を重畳した入力映像信号に基づ
いて水平バックポーチ期間Ｔｈｂを検出し、クランプパ
ルス生成部（２２）がバックポーチ検出部（５０）の検
出信号に基づいて、水平バックポーチ期間Ｔｈｂ以内の
設定期間をクランプ期間としたクランプパルスを生成
し、このクランプパルスに基づいてクランプ部（１２）
がアナログの入力映像信号の直流レベルを所定の基準レ
ベルにクランプする。このために、手動による調整作業
を不要として、クランプ期間が水平同期信号ＨＤや映像
信号と重ならない適正なクランプパルスで入力映像信号
をクランプすることができる。

【００１２】請求項２の発明は、請求項１の発明におい
て、バックポーチ検出部（５０）の構成を簡単にするた
めに、バックポーチ検出部（５０）を、同期信号を重畳
したアナログの入力映像信号の先端をクランプ電圧Ｃｖ
にクランプして出力するシンクチップクランプ部（５
２）と、このシンクチップクランプ部（５２）の出力信
号に基づいて水平同期信号を分離する同期スライス部
（５４）と、この同期スライス部（５４）で分離した水
平同期信号に基づいて入力映像信号のペデスタルレベル
Ｐｖを保持するサンプルホールド部（５８）と、シンク
チップクランプ部（５２）の出力信号とサンプルホール
ド部（５８）のペデスタルレベルＰｖを比較して映像期
間の開始点を検出するコンパレータ（６２）と、同期ス
ライス部（５４）で分離した水平同期信号に基づいてセ
ットされコンパレータ（６２）の検出信号でリセットさ
れてバックポーチ検出信号を出力するＳ・Ｒフリップフ
ロップ回路（６４）とで構成する。

【００１３】請求項３の発明は、請求項２の発明におい
て、サンプルホールド部（５８）での保持動作とＳ・Ｒ
フリップフロップ回路（６４）でのセット動作をより正
確にするために、バックポーチ検出部（５０）は、同期
スライス部（５４）とサンプルホールド部（５８）、Ｓ
・Ｒフリップフロップ回路（６４）の間に挿入された立
上りエッジ検出部（５６）を具備し、立上りエッジ検出
部（５６）は同期スライス部（５４）で分離した水平同
期信号の立ち上りエッジを検出し、サンプルホールド部
（５８）は立上りエッジ検出部（５６）の検出信号で入
力映像信号のペデスタルレベルＰｖを保持し、Ｓ・Ｒフ
リップフロップ回路（６４）は立上りエッジ検出部（５
６）の検出信号をセット信号とする。

【００１４】請求項４の発明は、請求項２又は３の発明
において、コンパレータ（６２）の比較動作を安定化し
て映像期間の開始点を正確に検出するために、バックポ
ーチ検出部（５０）は、サンプルホールド部（５８）と
コンパレータ（６２）の間に挿入されたレベル補正部
（６０）を具備し、レベル補正部（６０）は、サンプル
ホールド部（５８）で保持したペデスタルレベルＰｖに
補正電圧αを加算してコンパレータ（６２）へ出力す
る。

【００１５】請求項５の発明は、請求項１，２，３，又
は４の発明において、クランプパルス生成部（２２）か
ら出力するクランプパルスの位相をより安定化するため
に、クランプパルス生成部（２２）は、バックポーチ検
出部（５０）の検出信号のパレス幅を若干狭める補正を
してクランプパレスとして出力するパルス幅補正部（６
６）を具備する。

【００１６】請求項６の発明は、請求項１の発明におい
て、入力映像信号が同期信号を重畳しているときと重畳
していないときに、それぞれ適正なクランプパルスを出
力できるようにするために、入力映像信号が同期信号を
重畳しているときに入力映像信号から水平、垂直の同期
信号を分離して出力する同期分離部（１４）と、同期分
離部（１４）の出力信号と、入力映像信号とは独立して
入力する水平、垂直の同期信号又は複合同期信号とに基
づいて入力映像信号が同期信号を重畳しているか否かを
判別する判別部（２０）とを具備し、クランプパルス生
成部（２２）はクランプパルス切換部（４４）を具備
し、クランプパルス切換部（４４）は、判別部（２０）
の判別信号に基づいて、バックポーチ検出部（５０）の
検出信号に基づいて生成されるクランプパルスと、独立
して入力する水平同期信号とを切換えクランプパルスと
して出力する。

【００１７】請求項７の発明は、請求項２、３又は４の
発明において、入力映像信号が同期信号を重畳している
ときと重畳していないときに、それぞれ適正なクランプ
パルスを出力することができるとともに、バックポーチ
検出部（５０）の構成を簡単にするために、入力映像信
号が同期信号を重畳しているときに入力映像信号から水
平、垂直の同期信号を分離して出力する同期分離部（１
４）と、この同期分離部（１４）の出力信号と、アナロ
グの入力映像信号が同期信号を重畳していないときに独
立して入力する水平、垂直の同期信号又は複合同期信号
とに基づいて入力映像信号が同期信号を重畳しているか
否かを判別する判別部（２０）とを具備し、クランプパ
ルス生成部（２２）は、クランプパルス切換部（４４）
を具備し、クランプパルス切換部（４４）は、判別部
（２０）の判別信号に基づいて、バックポーチ検出部
（５０）の検出信号に基づいて生成されるクランプパル
スと、独立して入力する水平同期信号とを切換えクラン
プパルスとして出力してなり、バックポーチ検出部（５
０）のシンクチップクランプ部（５２）及び同期スライ
ス部（５４）を同期分離部（１４）の一部で代用する。

【００１８】請求項８の発明は、請求項５の発明におい
て、入力映像信号が同期信号を重畳しているときと重畳
していないときに、それぞれ適正なクランプパルスを出
力することができるとともに、バックポーチ検出部（５
０）の構成を簡単にするために、入力映像信号が同期信
号を重畳しているときに入力映像信号から水平、垂直の
同期信号を分離して出力する同期分離部（１４）と、こ
の同期分離部（１４）の出力信号と、アナログの入力映
像信号が同期信号を重畳していないときに独立して入力
する水平、垂直の同期信号又は複合同期信号とに基づい
て入力映像信号が同期信号を重畳しているか否かを判別
する判別部（２０）とを具備し、クランプパルス生成部
（２２）は、クランプパルス切換部（４４）を具備し、
クランプパルス切換部（４４）は、判別部（２０）の判
別信号に基づいて、バックポーチ検出部（５０）の検出
信号に基づいて生成されるクランプパルスと、独立して
入力する水平同期信号とを切換えクランプパルスとして
出力してなり、バックポーチ検出部（５０）のシンクチ
ップクランプ部（５２）及び同期スライス部（５４）を
同期分離部（１４）の一部で代用する。

【００１９】請求項９の発明は、請求項５又は８の発明
において、従来のクランプパルス生成部（１２２）の対
応部に若干の変更を加えるだけでパルス幅補正部（６
６）を構成できるようにするために、パルス幅補正部
（６６）を、バックポーチ検出部（５０）の検出信号の
立ち上がりエッジを検出する立上りエッジ検出部（６
８）と、立上りエッジ検出部（６８）の検出信号をクリ
ア信号としてクロックをカウントするカウンタ（３４）
と、カウンタ（３４）のカウント値が第１設定値に達し
たことをデコードして信号を出力する第１デコーダ（３
６）と、カウンタ（３４）のカウント値が第２設定値に
達したことをデコードして信号を出力する第２デコーダ
（３８）と、第１デコーダ（３６）の出力信号をセット
信号とし第２デコーダ（３８）の出力信号をリセット信
号としてクランプパルスを出力するＳ・Ｒフリップフロ
ップ回路（４０）とで構成する。

【００２０】

【発明の実施の形態】以下、本発明による映像信号処理
回路の一実施形態例を図１乃至図３を用いて説明する。
これらの図において図５乃至図７と同一部分は同一符号
とする。図１において、図５と異なる点は、バックポー
チ検出部５０を具備している点と、クランプパルス生成
部２２の内容であるので、以下、これらの異なる点を中
心に説明し、同一部分の説明は簡略化する。

【００２１】バックポーチ検出部５０は、図２に示すよ
うに、シンクチップクランプ部５２，同期スライス部５
４，立上りエッジ検出部５６、サンプルホールド部５
８，レベル補正部６０，コンパレータ６２及びＳ・Ｒフ
リップフロップ回路６４で構成されている。

【００２２】シンクチップクランプ部５２は、ＳｏｎＧ
信号の底レベルをクランプ電圧Ｃｖにクランプして出力
する。同期スライス部５４はシンクチップクランプ部５
２の出力信号に基づいて水平同期信号ＨＤを分離する。
立上りエッジ検出部５６は水平同期信号ＨＤの立ち上が
りエッジを検出する。

【００２３】サンプルホールド部５８は立上りエッジ検
出部５６の検出信号でＳｏｎＧ信号のペデスタルレベル
Ｐｖを保持する。レベル補正部６０はサンプルホールド
部５８で保持したペデスタルレベルＰｖに補正電圧αを
加算して出力する。コンパレータ６２は，シンクチップ
クランプ部５２の出力信号とレベル補正部６０の出力信
号を比較しＧＲＥＥＮ信号を抜き出し、ＧＲＥＥＮ信号
の開始点を検出する。Ｓ・Ｒフリップフロップ回路６４
は、立上りエッジ検出部５６の検出信号でセットされコ
ンパレータ６２の検出信号でリセットされて、Ｑ出力側
からバックポーチ検出信号を出力する。

【００２４】クランプパルス生成部２２は、図３に示す
ように、パルス幅補正部６６とクランプパルス切換部４
４で構成され、パルス幅補正部６６は、立上りエッジ検
出部６８、カウンタ３４、第１デコーダ３６、第２デコ
ーダ３８及びＳ・Ｒフリップフロップ回路４０で構成さ
れている。

【００２５】立上りエッジ検出部６８は、バックポーチ
検出部５０から出力するバックポーチ検出信号の立ち上
がりエッジを検出する。カウンタ３４は、立上りエッジ
検出部６８の検出信号をＣＬＲ（クリア）信号としてＣ
ＬＫ（クロック）をカウントする。第１デコーダ３６と
第２デコーダ３８は、カウンタ３４のカウント値が予め
設定された１組の初期値のうちのクランプパルスの立ち
下がり用（又は立ち上がり用）と立ち上がり用（又は立
ち下がり用）の値に達したことをデコードする。Ｓ・Ｒ
フリップフロップ回路４０は、第１デコーダ３６の出力
信号をセット信号、第２デコーダ３８の出力信号をリセ
ット信号としてＱ出力側からＳｏｎＧ用のクランプパル
スを出力する。クランプパルス切換部４４は、判別部２
０からの制御信号を切換信号として、入力端子２６に入
力したＨＤｓ／ＣＳとＳ・Ｒフリップフロップ回路４０
のＱ出力側から入力したクランプパルスの一方をクラン
プパルスとして出力する。

【００２６】つぎに、前記実施形態例の作用を説明す
る。図１において、判別部２０は、同期分離部１４から
の水平同期信号ＨＤ及び垂直同期信号ＶＤと、入力端子
２６、２８からの同期信号ＨＤｓ／ＣＳ、ＶＤｓとに基
づいて、入力端子１０に入力した映像信号が同期信号を
重畳した映像信号であるか否かを判別する。この判別信
号が制御信号としてクランプパルス生成部２２に入力
し、図３においてクランプパルス切換部４４が入力端子
２６に入力するＨＤｓ／ＣＳとＳ・Ｒフリップフロップ
回路４０のＱ出力側から入力するクランプパルスの一方
を、クランプパルスとして出力する。

【００２７】このため、入力端子１０に入力したＲ，
Ｇ，Ｂ信号が同期信号を重畳していない信号のときに
は、クランプパルス２２は、入力端子２６に入力するＨ
Ｄｓ／ＣＳをクランプパルスとしてクランプ部１２へ出
力する。例えば、図６（Ａ）（ｂ）に示すようなクラン
プパルスをクランプ部１２へ出力する。この作用は、図
５の従来例と同様である。また、入力端子１０に入力し
たＲ、Ｇ，Ｂ信号が同期信号を重畳している信号のとき
には、クランプパルス生成部２２は、バックポーチ検出
部５０の検出信号に基づいてクランプパルスを生成し、
クランプ部１２へ出力する。以下、（Ａ）で図４を併用
してバックポーチ検出部５０の作用を説明し、ついで
（Ｂ）で図３を併用してクランプパルス生成部２２の作
用を説明し、（Ｃ）でその他の作用を説明する。

【００２８】（Ａ）：バックポーチ検出部５０の作用 （１）図２のシンクチップクランプ部５２にＳｏｎＧ信
号が入力すると、シンクチップクランプ部５２の出力側
からは、図４（ａ）の示すようなＳｏｎＧ信号の底レベ
ルをクランプ電圧Ｃｖにクランプした信号が出力する。
図中のＰｖはペデスタルレベルを表わす。

【００２９】（２）シンクチップクランプ部５２の出力
信号が同期スライス部５４に入力すると、同期スライス
部５４の出力側から図４（ｂ）に示すような水平同期信
号ＨＤが出力する。この水平同期信号ＨＤが立上りエッ
ジ検出部５６に入力すると、立上りエッジ検出部５６の
出力側から図４（ｃ）に示すような検出信号が出力す
る。

【００３０】（３）立上りエッジ検出部５６からの検出
信号がサンプルホールド部５８に入力すると、サンプル
ホールド部５８は検出信号でシンクチップクランプ部５
２の出力信号をサンプルホールドし、図４（ｄ）に示す
ような信号を出力する。このとき、サンプルホールド部
５８は立上りエッジ検出部５６の検出信号でシンクチッ
プクランプ部５２の出力信号をサンプルホールドしてい
るので、立上りエッジ検出部５６を省略し同期スライス
部５４の出力信号でシンクチップクランプ部５２の出力
信号をサンプルホールドする場合と比べて、より正確な
サンプルホールド動作をすることができる。

【００３１】（４）サンプルホールド部５８のサンプル
ホールド信号がレベル補正部６０に入力すると、レベル
補正部６０の出力側から図４（ｅ）に示すような＋αだ
けレベル補正された信号が出力する。

【００３２】（５）シンクチップクランプ部５２からの
出力信号とレベル補正部６０からの出力信号がコンパレ
ータ６２に入力すると、コンパレータ６２は両信号を比
較して図４（ｆ）に示すような同期信号が重畳していな
いＧＲＥＥＮ信号を抜き出し、ＧＲＥＥＮ信号の開始点
を検出する。このとき、レベル補正部６０からコンパレ
ータ６２へ出力する信号がペデスタルレベルＰｖでな
く、ペデスタルレベルＰｖにαを加算した図４（ｅ）に
示すようなレベル補正された電圧なので、レベル補正部
６０を省略してサンプルホールド部５８からのペデスタ
ルレベルＰｖをコンパレータ６２に入力した場合と比べ
て、コンパレータ６２の比較動作を安定させて、より正
確なＧＲＥＥＮ信号の抜き取りができる。

【００３３】（６）立上りエッジ検出部５６からの検出
信号がＳ（セット）入力側に、コンパレータ６２からの
出力信号がＲ（リセット）入力側に入力すると、Ｓ・Ｒ
フリップフロップ回路６４のＱ出力側から図４（ｇ）に
示すようなバックポーチ検出信号が出力する。このバッ
クポーチ検出信号は、図４に示すように、ＳｏｎＧ信号
に重畳した水平同期信号ＨＤの立ち上がりエッジで立ち
上がり、ＧＲＥＥＮ信号の立ち上りエッジで立ち下がる
信号となるので、バックポーチ検出信号の位相及びパル
ス幅をＳｏｎＧ信号の水平バックポーチ期間Ｔｈｂと等
しくすることができる。

【００３４】（Ｂ）：クランプパルス生成部２２の作用 （１）バックポーチ検出部５０からのバックポーチ検出
信号が図３の立上りエッジ検出部６８に入力すると、立
上りエッジ検出部６８はバックポーチ検出信号の立ち上
がりエッジを検出する。カウンタ３４は立上りエッジ検
出部６８の検出信号をＣＬＲ信号としてクロックをカウ
ントする。

【００３５】（２）第１デコーダ３６と第２デコーダ３
８は、カウンタ３４のカウント値がパルスの立ち上がり
用と立ち下がり用の初期値に達したことをデコードし、
それぞれの出力信号がＳ・Ｒフリップフロップ回路４０
のＳ入力側とＲ入力側に入力する。このために、クラン
プ期間が水平バックポーチ期間Ｔｈｂ以内の設定期間と
なるように初期値で設定されたクランプパルスが出力す
る。例えば、図６（Ｂ）（ｂ）に示すようなクランプパ
ルスが出力する。すなわち、クランプ期間が水平同期信
号ＨＤと重ならず、映像信号とも重ならないクランプパ
ルスを出力することができる。

【００３６】（Ｃ）：その他の作用 （１）図１において、クランプ部１２は、クランプパル
ス生成部２２からのクランプパルスに基づいて、入力し
たＲ，Ｇ，Ｂ信号の直流レベル(例えばペデスタルレベ
ル)を所定の基準レベル(例えば黒レベル)にクランプ
し、Ａ／Ｄ変換部１６へ出力する。このとき、クランプ
パルス生成部２２から出力するクランプパルスは、その
クランプ期間が水平バックポーチ期間Ｔｈｂ以内の設定
期間と一致しているので、従来例のような手動による調
整を不要とすることができる。

【００３７】（２）Ａ／Ｄ変換部１６は入力したアナロ
グのＲ，Ｇ、Ｂ信号をディジタルのＲ，Ｇ、Ｂ信号に変
換してディジタル信号処理部１８へ出力する。ディジタ
ル信号処理部１８は、同期分離部１４からの同期信号Ｈ
Ｄ、ＶＤと、入力端子２６、２８からの同期信号ＨＤｓ
／ＣＳ，ＶＤｓとに基づいて、入力したディジタルの
Ｒ、Ｇ，Ｂ信号のタイミングを制御して表示デバイス２
４に出力し、表示デバイス２４で対応した映像が表示さ
れる。

【００３８】前記実施形態例では、従来のクランプパル
ス生成部１２２の構成に若干の変更を加えるだけでパル
ス幅補正部６６を構成できるようにするために、パルス
幅補正部６６を、立上りエッジ検出部６８、カウンタ３
４、第１デコーダ３６、第２デコーダ３８及びＳ・Ｒフ
リップフロップ回路４０で構成した場合（即ち図７で切
換部３２及び位相変換部４２を省略するとともに立上り
エッジ検出部６８を付加した場合）について説明した
が、本発明はこれに限るものではなく、バックポーチ検
出部５０からのバックポーチ検出信号に基づいて、水平
バックポーチ期間Ｔｈｂ以内の設定期間をクランプ期間
としたクランプパルスを出力するものについても利用で
きる。例えばパルス幅補正部６６を立上りエッジ検出部
６８とモノマルチバイブレータで構成し、立上りエッジ
検出部６８の検出信号でモノマルチバイブレータをトリ
ガーして、モノマルチバイブレータから水平バックポー
チ期間Ｔｈｂ以内の設定期間をクランプ期間としたクラ
ンプパルスを出力するものについても利用できる。

【００３９】前記実施形態例では、バックポーチ検出部
５０がシンクチップクランプ部５２と同期スライス部５
４を具備した場合について説明したが、本発明はこれに
限るものでなく、バックポーチ検出部５０のシンクチッ
プクランプ部５２及び同期スライス部５４を同期分離部
１４の一部で代用し、同期分離部１４で分離して水平同
期信号を同期スライス部５４で分離する水平同期信号と
した場合についても利用できる。この場合バックポーチ
検出部５０の構成を簡単にすることができる。

【００４０】前記実施形態例では、入力するアナログの
映像信号が同期信号を重畳しているときと重畳していな
いときに、それぞれに適正なクランプパルスを出力する
ことができるようにするために、同期分離部１４と判別
部２０と具備し、クランプパルス生成部２２がクランプ
パルス切換部４４を具備した場合について説明したが、
本発明はこれに限るものでなく、同期分離部１４と判別
部２０を省略するとともにクランプパルス生成部２２が
クランプパルス切換部４４を具備しない場合についても
利用することができる。

【００４１】前記実施形態例では、クランプパルス生成
部２２から出力するクランプパルスの位相をより安定化
させるために、クランプパルス生成部２２がパルス幅補
正部６６を具備した場合に付いて説明したが、本発明
は、これに限るものでなく、パルス幅補正部６６を省略
してクランプパルス生成部２２がバックポーチ検出部５
０で検出したバックポーチ検出信号（パルス幅の期間＝
水平バックポーチ期間Ｔｈｂ）をクランプパルスとして
出力する構成としたものについても利用できる。

【００４２】前記実施形態例では、コンパレータ６２の
比較動作を安定させてより正確な映像信号（ＧＲＥＥＮ
信号）の抜き取りができるようにするために、バックポ
ーチ検出部５０がレベル補正部６０を具備し、レベル補
正部６０がサンプルホールド部５８で保持したペデスタ
ルレベルＰｖにαを加算してコンパレータ６２へ出力す
る構成としたが、本発明はこれに限るものでなく、レベ
ル補正部６０を省略しサンプルホールド部５８で保持し
たペデスタルレベルＰｖをコンパレータ６２へ出力する
構成とした場合についても利用できる。

【００４３】前記実施形態例では、サンプルホールド部
５８での保持動作とＳ・Ｒフリップフロップ回路６４で
のセット動作をより正確にするために、バックポーチ検
出部５０が立上りエッジ検出部５６を具備した場合につ
いて説明したが、本発明はこれに限るものでなく、立上
りエッジ検出部５６を省略し、サンプルホールド部５８
が同期スライス部５４で分離した水平同期信号に基づい
て入力映像信号のペデスタルレベルＰｖを保持し、Ｓ・
Ｒフリップフロップ回路６４が同期スライス部５４で分
離した水平同期信号に基づいてセットされるものについ
ても利用することができる。

【００４４】前記実施形態例では、バックポーチ検出部
５０の構成を簡単にするために、バックポーチ検出部５
０をシンクチップクランプ部５２、同期スライス部５
４、サンプルホールド部５８、コンパレータ６２及びＳ
・Ｒフリップフロップ回路６４で構成した場合について
説明したが、本発明はこれに限るものでなく、同期信号
を重畳した入力映像信号に基づいて水平バックポーチ期
間Ｔｈｂを検出するものであればよい。

【００４５】

【発明の効果】請求項１の発明は、クランプパルス生成
部（２２）で生成したクランプパルスに基づいて、アナ
ログの入力映像信号の直流レベルを所定の基準レベルに
クランプするクランプ部（１２）を具備した映像信号処
理回路において、同期信号を重畳した入力映像信号に基
づいて水平バックポーチ期間Ｔｈｂを検出するバックポ
ーチ検出部（５０）を具備し、クランプパルス生成部
（２２）が、バックポーチ検出部（５０）の検出信号に
基づいて、水平バックポーチ期間Ｔｈｂ以内の設定期間
をクランプ期間としたクランプパルスを生成する構成と
したので、手動による調整作業を不要として、信号のバ
ラツキに影響されない適正なクランプパルスをクランプ
部（１２）へ出力することができる。すなわち、同期信
号を重畳した入力映像信号をクランプするためのクラン
プパルスのクランプ期間が、水平同期信号期間や映像信
号期間と重なることのない適正なものとすることができ
る。

【００４６】請求項２の発明は、請求項１の発明におい
て、バックポーチ検出部（５０）をシンクチップクラン
プ部（５２），同期スライス部（５４），サンプルホー
ルド部（５８）、コンパレータ（６２）及びＳ・Ｒフリ
ップフロップ回路（６４）で構成したので、バックポー
チ検出部（５０）の構成を簡単にすることができる。

【００４７】請求項３の発明は、請求項２の発明におい
て、バックポーチ検出部（５０）が同期スライス部（５
４）とサンプルホールド部（５８），Ｓ・Ｒフリップフ
ロップ回路（６４）の間に挿入された立上りエッジ検出
部（５６）を具備する構成としたので、サンプルホール
ド部（５８）での保持動作とＳ・Ｒフリップフロップ回
路（６４）でのセット動作をより正確にすることができ
る。

【００４８】請求項４の発明は、請求項２又は３の発明
において、バックポーチ検出部（５０）がサンプルホー
ルド部（５８）とコンパレータ（６２）の間に挿入され
たレベル補正部（６０）を具備し、このレベル補正部
（６０）でペデスタルレベルＰｖにαを加算してコンパ
レータ（６２）に出力する構成としたので、コンパレー
タ（６２）の比較動作を安定化して、より正確な映像信
号の抜き取りができる。

【００４９】請求項５の発明は、請求項１，２，３又は
４の発明において、クランプパルス生成部（２２）がパ
ルス幅補正部（６６）を具備する構成としたので、クラ
ンプパルス生成部（２２）からの出力するクランプパル
スの位相をより安定化させることができる。

【００５０】請求項６の発明は、請求項１の発明におい
て、同期分離部（１４）と判別部（２０）を具備し、ク
ランプパルス生成部（２２）がクランプパルス切換部
（４４）を具備する構成としたので、入力映像信号が同
期信号を重畳しているときと重畳していないときに、そ
れぞれ適正なクランプパルスを出力することができる。

【００５１】請求項７の発明は請求項２，３又は４の発
明において、請求項８の発明は請求項５の発明におい
て、それぞれ同期分離部（１４）と判別部（２０）を具
備し、クランプパルス生成部（２２）がクランプパルス
切換部（４４）を具備し、バックポーチ検出部（５０）
のシンクチップクランプ部（５２）及び同期スライス部
（５４）を同期分離部（１４）の一部で代用する構成と
したので、請求項７、８の発明は、入力映像信号が同期
信号を重畳しているときと重畳していないときに、それ
ぞれ適正なクランプパルスを出力することができるとも
に、バックポーチ検出部（５０）の構成を簡単にするこ
とができる。

【００５２】請求項９の発明は、請求項５又は８の発明
において、パルス幅補正部（６６）が立上りエッジ検出
部（６８）、カウンタ（３４）、第１デコーダ（３
６）、第２デコーダ（３８）及びＳ・Ｒフリップフロッ
プ回路（４０）を具備する構成としたので、従来のクラ
ンプパルス生成部１２２の構成に若干の変更を加えるだ
けでパルス幅補正部（６６）を構成できる。

【図面の簡単な説明】

【図１】本発明による映像信号処理回路の一実施形態例
を示すブロック図である。

【図２】図１中のバックポーチ検出部（５０）の一例を
示すブロック図である。

【図３】図１中のクランプパルス生成部（２２）の一例
を示すブロック図である。

【図４】図２の作用を説明するタイミングチャートであ
る。

【図５】従来例を示すブロック図である。

【図６】アナログの入力映像信号とクランプパルスの位
相関係を示す図で、（Ａ）は同期信号の重畳しない入力
映像信号が入力した場合を示し、（Ｂ）は同期信号の重
畳する入力映像信号の一例としてのＳｏｎＧ信号が入力
した場合を示す図である。

【図７】図５中のクランプパルス生成部を示すブロック
図である。

【符号の説明】

１０…アナログ映像信号の入力端子、 １２…クランプ
部、 １４…同期分離部、１６…Ａ／Ｄ変換部、 １８
…ディジタル信号処理部、 ２０…判別部、２２，１２
２…クランプパルス生成部、 ２４…表示デバイス、
２６…ＨＤｓ／ＣＳの入力端子、 ２８…ＶＤｓの入力
端子、 ３０…調整信号の入力端子、３４…カウンタ、
３６…第１デコーダ、 ３８…第２デコーダ、 ４０
・６４…Ｓ・Ｒフリップフロップ回路、 ４２…位相変
換部、 ４４…クランプパルス切換部， ５０…バック
ポーチ検出部、 ５２…シンクチップクランプ部、５４
…同期スライス部、 ５６・６８…立上りエッジ検出
部、 ５８…サンプルホールド部、 ６０…レベル補正
部、 ６２…コンパレータ、 ６６…パルス幅補正部、
ＣＳ…映像信号とは別に独立して入力する複合同期信
号、 ＨＤ…映像信号に重畳した水平同期信号、 ＨＤ
ｓ…映像信号と別に独立して入力する水平同期信号(セ
パレート 水平同期信号)、 Ｔｈｂ…水平バックポー
チ期間、Ｐｖ…ペデスタルレベル、 ＳｏｎＧ…同期信
号が重畳している映像信号の一例で、同期信号が重畳し
ているＧＲＥＥＮ信号、 ＶＤｓ…映像信号と別に独立
して入力する垂直同期信号（セパレート垂直同期信
号）。

フロントページの続き Ｆターム(参考） 5C021 PA13 PA64 PA85 SA01 SA16 XA41 XA42 XA44 XA50 XA54 XA56 5C080 AA05 AA10 BB05 CC03 DD13 DD21 JJ02 JJ04 5C082 AA01 AA02 BA34 BA41 BC03 BD02 CB01 MM09

Claims (9)

【特許請求の範囲】
1. 【請求項１】クランプパルス生成部（２２）で生成した
   クランプパルスに基づいて、アナログの入力映像信号の
   直流レベルを所定の基準レベルにクランプするクランプ
   部（１２）を具備した映像信号処理回路において、同期
   信号を重畳した入力映像信号に基づいて水平バックポー
   チ期間Ｔｈｂを検出するバックポーチ検出部（５０）を
   具備し、クランプパルス生成部（２２）は、バックポー
   チ検出部（５０）の検出信号に基づいて、水平バックポ
   ーチ期間Ｔｈｂ以内の設定期間をクランプ期間としたク
   ランプパルスを生成してなることを特徴とする映像信号
   処理回路。
2. 【請求項２】バックポーチ検出部（５０）は、同期信号
   を重畳した入力映像信号の底レベルをクランプ電圧Ｃｖ
   にクランプして出力するシンクチップクランプ部（５
   ２）と、このシンクチップクランプ部（５２）の出力信
   号に基づいて水平同期信号を分離する同期スライス部
   （５４）と、この同期スライス部（５４）で分離した水
   平同期信号に基づいて入力映像信号のペデスタルレベル
   Ｐｖを保持するサンプルホールド部（５８）と、シンク
   チップクランプ部（５２）の出力信号とサンプルホール
   ド部（５８）のペデスタルレベルＰｖを比較して映像期
   間の開始点を検出するコンパレータ（６２）と、同期ス
   ライス部（５４）で分離した水平同期信号に基づいてセ
   ットされ、コンパレータ（６２）の検出信号でリセット
   されてバックポーチ検出信号を出力するＳ・Ｒフリップ
   フロップ回路（６４）とからなる請求項１記載の映像信
   号処理回路。
3. 【請求項３】バックポーチ検出部（５０）は、同期スラ
   イス部（５４）とサンプルホールド部（５８）、Ｓ・Ｒ
   フリップフロップ回路（６４）の間に挿入された立上り
   エッジ検出部（５６）を具備してなり、立上りエッジ検
   出部（５６）は同期スライス部（５４）で分離した水平
   同期信号の立ち上がりエッジを検出し、サンプルホール
   ド部（５８）は立上りエッジ検出部（５６）の検出信号
   で入力映像信号のペデスタルレベルＰｖを保持し、Ｓ・
   Ｒフリップフロップ回路（６４）は立上りエッジ検出部
   （５６）の検出信号をセット信号としてなる請求項２記
   載の映像信号処理回路。
4. 【請求項４】バックポーチ検出部（５０）は、サンプル
   ホールド部（５８）とコンパレータ（６２）の間に挿入
   されたレベル補正部（６０）を具備し、レベル補正部
   （６０）は、サンプルホールド部（５８）で保持したペ
   デスタルレベルＰｖに補正電圧αを加算してコンパレー
   タ（６２）へ出力してなる請求項２又は３記載の映像信
   号処理回路。
5. 【請求項５】クランプパルス生成部（２２）は、バック
   ポーチ検出部（５０）の検出信号のパレス幅を若干狭め
   る補正をしてクランプパレスとして出力するパルス幅補
   正部（６６）を具備してなる請求項１，２，３又は４記
   載の映像信号処理回路。
6. 【請求項６】入力映像信号が同期信号を重畳していると
   きに入力映像信号から水平、垂直の同期信号を分離して
   出力する同期分離部（１４）と、同期分離部（１４）の
   出力信号と、入力映像信号とは独立して入力する水平、
   垂直の同期信号又は複合同期信号とに基づいて入力映像
   信号が同期信号を重畳しているか否かを判別する判別部
   （２０）とを具備し、クランプパルス生成部（２２）は
   クランプパルス切換部（４４）を具備し、クランプパル
   ス切換部（４４）は、判別部（２０）の判別信号に基づ
   いて、バックポーチ検出部（５０）の検出信号に基づい
   て生成されるクランプパルスと、独立して入力する水平
   同期信号とを切換えクランプパルスとして出力してなる
   請求項１記載の映像信号処理回路。
7. 【請求項７】入力映像信号が同期信号を重畳していると
   きに入力映像信号から水平、垂直の同期信号を分離して
   出力する同期分離部（１４）と、同期分離部（１４）の
   出力信号と、アナログの入力映像信号が同期信号を重畳
   していないときに独立して入力する水平、垂直の同期信
   号又は複合同期信号とに基づいて入力映像信号が同期信
   号を重畳しているか否かを判別する判別部（２０）とを
   具備し、クランプパルス生成部（２２）はクランプパル
   ス切換部（４４）を具備し、クランプパルス切換部（４
   ４）は、判別部（２０）の判別信号に基づいて、バック
   ポーチ検出部（５０）の検出信号に基づいて生成される
   クランプパルスと、独立して入力する水平同期信号とを
   切換えクランプパルスとして出力してなり、バックポー
   チ検出部（５０）のシンクチップクランプ部（５２）及
   び同期スライス部（５４）を同期分離部（１４）の一部
   で代用してなる請求項２，３又は４記載の映像信号処理
   回路。
8. 【請求項８】入力映像信号が同期信号を重畳していると
   きに入力映像信号から水平、垂直の同期信号を分離して
   出力する同期分離部（１４）と、同期分離部（１４）の
   出力信号と、アナログの入力映像信号が同期信号を重畳
   していないときに独立して入力する水平、垂直の同期信
   号とに基づいて入力映像信号が同期信号を重畳している
   か否かを判別する判別部（２０）とを具備し、クランプ
   パルス生成部（２２）は、クランプパルス切換部（４
   ４）を具備し、クランプパルス切換部（４４）は、判別
   部（２０）の判別信号に基づいて、バックポーチ検出部
   （５０）の検出信号に基づいて生成されるクランプパル
   スと、独立して入力する水平同期信号とを切換えクラン
   プパルスとして出力してなり、バックポーチ検出部（５
   ０）のシンクチップクランプ部（５２）及び同期スライ
   ス部（５４）を同期分離部（１４）の一部で代用してな
   る請求項５記載の映像信号処理回路。
9. 【請求項９】パルス幅補正部（６６）は、バックポーチ
   検出部（５０）の検出信号の立ち上がりエッジを検出す
   る立上りエッジ検出部（６８）と、立上りエッジ検出部
   （６８）の検出信号をクリア信号としてクロックをカウ
   ントするカウンタ（３４）と、カウンタ（３４）のカウ
   ント値が第１設定値に達したことをデコードして信号を
   出力する第１デコーダ（３６）と、カウンタ（３４）の
   カウント値が第２設定値に達したことをデコードして信
   号を出力する第２デコーダ（３８）と、第１デコーダ
   （３６）の出力信号をセット信号とし第２デコーダ（３
   ８）の出力信号をリセット信号としてクランプパルスを
   出力するＳ・Ｒフリップフロップ回路（４０）とからな
   る請求項５又は８記載の映像信号処理回路。