JP2568055Y2 - テレビジョン信号のクランプ装置 - Google Patents
テレビジョン信号のクランプ装置Info
- Publication number
- JP2568055Y2 JP2568055Y2 JP1991004344U JP434491U JP2568055Y2 JP 2568055 Y2 JP2568055 Y2 JP 2568055Y2 JP 1991004344 U JP1991004344 U JP 1991004344U JP 434491 U JP434491 U JP 434491U JP 2568055 Y2 JP2568055 Y2 JP 2568055Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- clamp
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本考案はテレビジョン信号のクラ
ンプ装置に係り、特に、同期信号が映像信号振幅内に含
まれる正極同期のテレビジョン信号をクランプするクラ
ンプ装置の改良に関する。
ンプ装置に係り、特に、同期信号が映像信号振幅内に含
まれる正極同期のテレビジョン信号をクランプするクラ
ンプ装置の改良に関する。
【０００２】
【従来の技術】ハイビジョンと言われる高品位テレビジ
ョン放送に使用されるテレビジョン信号では、映像信号
のＳ／Ｎ比を向上させるために同期信号を映像信号振幅
内に含ませた正極同期となっており、一例であるＭＵＳ
Ｅ信号は図３に示すようになっている。すなわち、１水
平ライン毎に反転する水平同期信号１、３と、時間軸が
１／４に圧縮されて線順次となった色差信号５およびこ
れに続く輝度信号７を含んでいる。
ョン放送に使用されるテレビジョン信号では、映像信号
のＳ／Ｎ比を向上させるために同期信号を映像信号振幅
内に含ませた正極同期となっており、一例であるＭＵＳ
Ｅ信号は図３に示すようになっている。すなわち、１水
平ライン毎に反転する水平同期信号１、３と、時間軸が
１／４に圧縮されて線順次となった色差信号５およびこ
れに続く輝度信号７を含んでいる。
【０００３】また、ＭＵＳＥ信号では、同期信号を抜出
すとともに種々の信号処理をデジタル的に行なうために
アナログ信号から８ビットパラレルのデジタル信号にＡ
／Ｄ変換する必要があるが、正確なデジタル信号を得る
ためには所定の直流電位で正確にクランプしたうえでＡ
／Ｄ変換する必要がある。
すとともに種々の信号処理をデジタル的に行なうために
アナログ信号から８ビットパラレルのデジタル信号にＡ
／Ｄ変換する必要があるが、正確なデジタル信号を得る
ためには所定の直流電位で正確にクランプしたうえでＡ
／Ｄ変換する必要がある。
【０００４】従来、ＭＵＳＥ信号をクランプするには、
図３のように、１水平ライン置きの水平同期信号１の例
えば高い水平レベル部分にタイミングを合せたクランプ
パルスＰ１によってクランプしたり、図４のように、各
ラインの水平同期信号１、３のスロープ中央にタイミン
グを合せたクランプパルスＰ２によってスロープの前後
を均等にクランプする方法が知られている。
図３のように、１水平ライン置きの水平同期信号１の例
えば高い水平レベル部分にタイミングを合せたクランプ
パルスＰ１によってクランプしたり、図４のように、各
ラインの水平同期信号１、３のスロープ中央にタイミン
グを合せたクランプパルスＰ２によってスロープの前後
を均等にクランプする方法が知られている。
【０００５】
【考案が解決しようとする課題】しかしながら、前者の
図３に示すようなクランプ方法では、１ライン置きでし
かクランプできないから安定したクランプを確保する観
点から不十分である。また、後者の図４に示すクランプ
方法では、クランプが少し前後にずれると隣合った水平
ラインの直流電位がずれ易くなり、再生画像に横引きノ
イズが生じる難点がある。
図３に示すようなクランプ方法では、１ライン置きでし
かクランプできないから安定したクランプを確保する観
点から不十分である。また、後者の図４に示すクランプ
方法では、クランプが少し前後にずれると隣合った水平
ラインの直流電位がずれ易くなり、再生画像に横引きノ
イズが生じる難点がある。
【０００６】本考案者は、図５に示すように、例えばＭ
ＵＳＥ信号における水平同期信号についてスロープ前後
の水平部分の低いレベルと高いレベルが「６４」および
「１９２」に規定され、スロープ中央レベルが「１２
８」に規定されるとともに、スロープ中央レベルが８ビ
ットパラレルのデジタル信号では「１０００００００」
となって最上位桁が「１」となり、中央レベルより低下
すると「０１１１１１１１」となって最上位桁が「０」
となり、中央レベルを境目にして最上位桁データが変化
する点に着目して本考案を完成させた。
ＵＳＥ信号における水平同期信号についてスロープ前後
の水平部分の低いレベルと高いレベルが「６４」および
「１９２」に規定され、スロープ中央レベルが「１２
８」に規定されるとともに、スロープ中央レベルが８ビ
ットパラレルのデジタル信号では「１０００００００」
となって最上位桁が「１」となり、中央レベルより低下
すると「０１１１１１１１」となって最上位桁が「０」
となり、中央レベルを境目にして最上位桁データが変化
する点に着目して本考案を完成させた。
【０００７】本考案は上述した従来の欠点を解決するた
めになされたもので、例えばＭＵＳＥ信号の毎ラインを
正確にクランプすることができ、調整も簡単なクランプ
装置の提供を目的とする。
めになされたもので、例えばＭＵＳＥ信号の毎ラインを
正確にクランプすることができ、調整も簡単なクランプ
装置の提供を目的とする。
【０００８】
【課題を解決するための手段】このような課題を解決す
るために本考案は、１水平ライン毎に反転する正極水平
同期信号を有するテレビジョン信号におけるその水平同
期信号の水平部分をクランプパルスにより所定のクラン
プレベルでクランプするクランプ回路と、クランプ後の
テレビジョン信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、
クランプパルス作成回路を有して構成されている。そし
て、そのクランプパルス作成回路は、Ａ／Ｄ変換された
前記テレビジョン信号に含まれる水平ラインごとの前記
正極水平同期信号のスタート位置を示すタイミング信号
および該タイミング信号を順次遅延させた遅延タイミン
グ信号と、Ａ／Ｄ変換されたテレビジョン信号の最上位
桁データとから、各水平ラインにおける水平同期信号の
同一レベル部分に同期したクランプパルスを作成するも
のである。
るために本考案は、１水平ライン毎に反転する正極水平
同期信号を有するテレビジョン信号におけるその水平同
期信号の水平部分をクランプパルスにより所定のクラン
プレベルでクランプするクランプ回路と、クランプ後の
テレビジョン信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、
クランプパルス作成回路を有して構成されている。そし
て、そのクランプパルス作成回路は、Ａ／Ｄ変換された
前記テレビジョン信号に含まれる水平ラインごとの前記
正極水平同期信号のスタート位置を示すタイミング信号
および該タイミング信号を順次遅延させた遅延タイミン
グ信号と、Ａ／Ｄ変換されたテレビジョン信号の最上位
桁データとから、各水平ラインにおける水平同期信号の
同一レベル部分に同期したクランプパルスを作成するも
のである。
【０００９】
【作用】このような手段を備えた本考案では、クランプ
後のテレビジョン信号がＡ／Ｄ変換回路でＡ／Ｄ変換さ
れるが、水平同期信号は１水平ライン毎に反転するか
ら、Ａ／Ｄ変換されたテレビジョン信号の最上位桁はス
ロープの前後で２値データが異なる。そのため、クラン
プパルス作成回路がその２値データと、Ａ／Ｄ変換後の
テレビジョン信号から検出されたタイミング信号および
このタイミング信号を順次遅延させた遅延タイミング信
号とにより、各ラインにおける水平同期信号の同じ水平
レベル部分にタイミングを合せたクランプパルスを作成
する。そのため、クランプ回路は、各ラインとも水平同
期信号の同じ水平レベル部分を所定のクランプレベルで
クランプすることになる。
後のテレビジョン信号がＡ／Ｄ変換回路でＡ／Ｄ変換さ
れるが、水平同期信号は１水平ライン毎に反転するか
ら、Ａ／Ｄ変換されたテレビジョン信号の最上位桁はス
ロープの前後で２値データが異なる。そのため、クラン
プパルス作成回路がその２値データと、Ａ／Ｄ変換後の
テレビジョン信号から検出されたタイミング信号および
このタイミング信号を順次遅延させた遅延タイミング信
号とにより、各ラインにおける水平同期信号の同じ水平
レベル部分にタイミングを合せたクランプパルスを作成
する。そのため、クランプ回路は、各ラインとも水平同
期信号の同じ水平レベル部分を所定のクランプレベルで
クランプすることになる。
【００１０】
【実施例】以下本考案の実施例を図面を参照して説明す
る。なお、上述した図と共通する部分には同一の符号を
付す。図１（Ａ）は本考案のクランプ装置の一実施例を
示すブロック図である。図において、ＭＵＳＥ信号の加
えられる入力端９にはクランプ回路１１が接続されてい
る。
る。なお、上述した図と共通する部分には同一の符号を
付す。図１（Ａ）は本考案のクランプ装置の一実施例を
示すブロック図である。図において、ＭＵＳＥ信号の加
えられる入力端９にはクランプ回路１１が接続されてい
る。
【００１１】クランプ回路１１は、そのＭＵＳＥ信号の
毎ラインにおいて水平同期信号の同じ水平レベル部分に
後述するクランプパルスＰ３のタイミングを合わせて後
述するクランプレベルでクランプするものであり、一端
をＭＵＳＥ信号の伝送ラインに接続するとともに他端を
コンデンサＣを介してアースしたスイッチ１３を有して
形成されており、Ａ／Ｄ変換回路１５に接続されてい
る。
毎ラインにおいて水平同期信号の同じ水平レベル部分に
後述するクランプパルスＰ３のタイミングを合わせて後
述するクランプレベルでクランプするものであり、一端
をＭＵＳＥ信号の伝送ラインに接続するとともに他端を
コンデンサＣを介してアースしたスイッチ１３を有して
形成されており、Ａ／Ｄ変換回路１５に接続されてい
る。
【００１２】Ａ／Ｄ変換回路１５はＭＵＳＥ信号を８ビ
ットパラレルで２５６階調にＡ／Ｄ変換するもので、出
力端１７、クランプレベル検出回路１９、水平同期検出
回路２１に接続されている。なお、出力端１７から出力
されたデジタルＭＵＳＥ信号は内挿処理、フレーム間補
間その他の信号処理がなされる。
ットパラレルで２５６階調にＡ／Ｄ変換するもので、出
力端１７、クランプレベル検出回路１９、水平同期検出
回路２１に接続されている。なお、出力端１７から出力
されたデジタルＭＵＳＥ信号は内挿処理、フレーム間補
間その他の信号処理がなされる。
【００１３】水平同期検出回路２１は、例えばＭＵＳＥ
信号中に含まれるフレームパルスから毎ラインの水平同
期信号のスタート位置を検出するものであり、第１の遅
延回路（図ではＤ／ＬＩとする）２３および３入力ＮＡ
ＮＤ回路２５の第１の入力端に接続されている。第１の
遅延回路２３は例えば１クロック分の遅延時間を有し、
３クロック分の遅延時間を有する第２の遅延回路（図で
はＤ／Ｌ２とする）２７および１クロック分の遅延時間
を有する第３の遅延回路（図ではＤ／Ｌ３とする）２９
を介してインバータ３１が接続されている。
信号中に含まれるフレームパルスから毎ラインの水平同
期信号のスタート位置を検出するものであり、第１の遅
延回路（図ではＤ／ＬＩとする）２３および３入力ＮＡ
ＮＤ回路２５の第１の入力端に接続されている。第１の
遅延回路２３は例えば１クロック分の遅延時間を有し、
３クロック分の遅延時間を有する第２の遅延回路（図で
はＤ／Ｌ２とする）２７および１クロック分の遅延時間
を有する第３の遅延回路（図ではＤ／Ｌ３とする）２９
を介してインバータ３１が接続されている。
【００１４】第１および第２の遅延回路２３、２７の接
続点はインバータ３３を介してＮＡＮＤ回路２５の第２
の入力端に接続されており、ＮＡＮＤ回路２５の第３の
入力端にはデジタルＭＵＳＥ信号の最上位桁（ＭＳＢ）
がインバータ３５を介して接続されている。
続点はインバータ３３を介してＮＡＮＤ回路２５の第２
の入力端に接続されており、ＮＡＮＤ回路２５の第３の
入力端にはデジタルＭＵＳＥ信号の最上位桁（ＭＳＢ）
がインバータ３５を介して接続されている。
【００１５】インバータ３１は別の３入力ＮＡＮＤ回路
３７の第１の入力端に接続されており、第２の入力端に
は第２および第３の遅延回路２７、２９の接続点が、第
３の入力端には同様にインバータ３５が接続されてい
る。これらＮＡＮＤ回路２５、３７はＭＵＳＥ信号の毎
ラインにおいて水平同期信号の前又は後側の同じ低い水
平レベル部分にタイミングを合わせたパルスを出力する
ものであり、２入力ＮＡＮＤ回路３９の各々の入力端に
接続されている。
３７の第１の入力端に接続されており、第２の入力端に
は第２および第３の遅延回路２７、２９の接続点が、第
３の入力端には同様にインバータ３５が接続されてい
る。これらＮＡＮＤ回路２５、３７はＭＵＳＥ信号の毎
ラインにおいて水平同期信号の前又は後側の同じ低い水
平レベル部分にタイミングを合わせたパルスを出力する
ものであり、２入力ＮＡＮＤ回路３９の各々の入力端に
接続されている。
【００１６】このＮＡＮＤ回路３９は、上述したクラン
プ回路１１のスイッチ１３をＯＮ／ＯＦＦするクランプ
パルスＰ３を作成するものであり、これら第１〜第３の
遅延回路２３、２７、２９、ＮＡＮＤ回路２５、３７、
３９、インバータ３１、３３、３５によってクランプパ
ルス作成回路４１が形成されている。クランプレペル検
出回路１９はデジタルＭＵＳＥ信号に含まれるクランプ
レベル制御信号を検出し、図５に示す水平同期信号のス
ロープ中央レベルが２５６階調の中央レベル１２８にな
るようなクランプ電位を形成し、クランプ回路１１のス
イッチ１３とコンデンサＣの接続点へ抵抗Ｒを介して出
力するものである。
プ回路１１のスイッチ１３をＯＮ／ＯＦＦするクランプ
パルスＰ３を作成するものであり、これら第１〜第３の
遅延回路２３、２７、２９、ＮＡＮＤ回路２５、３７、
３９、インバータ３１、３３、３５によってクランプパ
ルス作成回路４１が形成されている。クランプレペル検
出回路１９はデジタルＭＵＳＥ信号に含まれるクランプ
レベル制御信号を検出し、図５に示す水平同期信号のス
ロープ中央レベルが２５６階調の中央レベル１２８にな
るようなクランプ電位を形成し、クランプ回路１１のス
イッチ１３とコンデンサＣの接続点へ抵抗Ｒを介して出
力するものである。
【００１７】そして、クランプ回路１１は、図１（Ａ）
に示すように、毎ラインの水平同期信号において低い水
平レベル部分のみをクランプパルスＰ３でクランプす
る。なお、クランプパルスＰ３が作成される過程は後述
する。
に示すように、毎ラインの水平同期信号において低い水
平レベル部分のみをクランプパルスＰ３でクランプす
る。なお、クランプパルスＰ３が作成される過程は後述
する。
【００１８】次に、上述した本考案のクランプ装置にお
いて、水平同期信号における低い水平レベル部分をクラ
ンプする例を簡単に説明する。入力端９に加えられたＭ
ＵＳＥ信号はクランプ回路３１でクランプされ、Ａ／Ｄ
変換回路１５で８ビットパラレルの２５６階調にＡ／Ｄ
変換され、出力端１７から出力されて適当な信号処理が
なされる。
いて、水平同期信号における低い水平レベル部分をクラ
ンプする例を簡単に説明する。入力端９に加えられたＭ
ＵＳＥ信号はクランプ回路３１でクランプされ、Ａ／Ｄ
変換回路１５で８ビットパラレルの２５６階調にＡ／Ｄ
変換され、出力端１７から出力されて適当な信号処理が
なされる。
【００１９】また、Ａ／Ｄ変換されたデジタルＭＵＳＥ
信号から水平同期検出回路２１で毎ラインの水平同期信
号のスタート位置を検出し、図２ａのようなタイミング
信号を第１の遅延回路２３およびＮＡＮＤ回路２５に出
力する。そのタイミング信号は、第１の遅延回路２３で
１クロック分遅延されて図２ｂのようなタイミング信号
となって第２の遅延回路２７およびＮＡＮＤ回路２５に
加えられる。
信号から水平同期検出回路２１で毎ラインの水平同期信
号のスタート位置を検出し、図２ａのようなタイミング
信号を第１の遅延回路２３およびＮＡＮＤ回路２５に出
力する。そのタイミング信号は、第１の遅延回路２３で
１クロック分遅延されて図２ｂのようなタイミング信号
となって第２の遅延回路２７およびＮＡＮＤ回路２５に
加えられる。
【００２０】ＭＵＳＥ信号の水平同期信号が低いレベル
から高いレベルに立ち上がるラインでは、デジタルＭＵ
ＳＥ信号の最上位桁データは始め「０」であるからＮＡ
ＮＤ回路２５の入力が図２ｄのように「１」となり、Ｎ
ＡＮＤ回路２５から遅延時間分のパルス幅だけローレベ
ルのパルス信号ｃがＮＡＮＤ回路３９に加えられる。水
平同期信号がスロープの中央を越えて高いレベルに立ち
上がると、デジタルＭＵＳＥ信号の最上位桁データが
「１」となってＮＡＮＤ回路２５ヘの入力が「０」とな
るから、第２の遅延回路２７における遅延時間を適当に
選定すれば、ＮＡＮＤ回路２５、３７からの出力はなく
なる。
から高いレベルに立ち上がるラインでは、デジタルＭＵ
ＳＥ信号の最上位桁データは始め「０」であるからＮＡ
ＮＤ回路２５の入力が図２ｄのように「１」となり、Ｎ
ＡＮＤ回路２５から遅延時間分のパルス幅だけローレベ
ルのパルス信号ｃがＮＡＮＤ回路３９に加えられる。水
平同期信号がスロープの中央を越えて高いレベルに立ち
上がると、デジタルＭＵＳＥ信号の最上位桁データが
「１」となってＮＡＮＤ回路２５ヘの入力が「０」とな
るから、第２の遅延回路２７における遅延時間を適当に
選定すれば、ＮＡＮＤ回路２５、３７からの出力はなく
なる。
【００２１】他方、ＭＵＳＥ信号の水平同期信号が高い
レベルから低いレベルに下がるラインでは、デジタルＭ
ＵＳＥ信号の最上位桁データは始め「１」であるから、
ＮＡＮＤ回路２５の入力が図２ｅのように「０」となっ
てＮＡＮＤ回路２５、３７からの出力はない。水平同期
信号がスロープの中央を越えて低いレベルに下がると、
最上位桁データが「０」となってＮＡＮＤ回路２５への
入力が「１」となるから、ＮＡＮＤ回路３７から図２の
遅延タイミング信号ｆ、ｇ間の遅延時間分のパルス幅だ
けローレベルのパルス信号ｈがＮＡＮＤ回路３９に加え
られる。
レベルから低いレベルに下がるラインでは、デジタルＭ
ＵＳＥ信号の最上位桁データは始め「１」であるから、
ＮＡＮＤ回路２５の入力が図２ｅのように「０」となっ
てＮＡＮＤ回路２５、３７からの出力はない。水平同期
信号がスロープの中央を越えて低いレベルに下がると、
最上位桁データが「０」となってＮＡＮＤ回路２５への
入力が「１」となるから、ＮＡＮＤ回路３７から図２の
遅延タイミング信号ｆ、ｇ間の遅延時間分のパルス幅だ
けローレベルのパルス信号ｈがＮＡＮＤ回路３９に加え
られる。
【００２２】そして、ＮＡＮＤ回路３９から、各ＮＡＮ
Ｄ回路２５、３７からのローレベルが反転したパルス信
号がクランプパルスＰ３としてクランプ回路１１に加え
られてスイッチ１３をＯＮ／ＯＦＦする。
Ｄ回路２５、３７からのローレベルが反転したパルス信
号がクランプパルスＰ３としてクランプ回路１１に加え
られてスイッチ１３をＯＮ／ＯＦＦする。
【００２３】そのため、クランプ回路１１では、図１
（Ｂ）に示すように、毎ラインの水平同期信号において
低い水平レベル部分のみをクランプパルスＰ３によって
クランプレベル検出回路１９からのクランプ電位でクラ
ンプする。
（Ｂ）に示すように、毎ラインの水平同期信号において
低い水平レベル部分のみをクランプパルスＰ３によって
クランプレベル検出回路１９からのクランプ電位でクラ
ンプする。
【００２４】このように、本考案のクランプ装置では、
Ａ／Ｄ変換されたテレビジョン信号における水平同期信
号の最上位桁データがスロープの前後で異なるとともに
１水平ライン毎に反転する点を利用し、クランプパルス
作成回路４１でその最上位桁データと、Ａ／Ｄ変換後の
テレビジョン信号から検出されたタイミング信号および
このタイミング信号を順次遅延させた遅延タイミング信
号とにより、各ラインの水平同期信号における低い水平
レベル部分にタイミングを合せたクランプパルスＰ３を
作成してクランプ回路１１ヘフィードバックした。
Ａ／Ｄ変換されたテレビジョン信号における水平同期信
号の最上位桁データがスロープの前後で異なるとともに
１水平ライン毎に反転する点を利用し、クランプパルス
作成回路４１でその最上位桁データと、Ａ／Ｄ変換後の
テレビジョン信号から検出されたタイミング信号および
このタイミング信号を順次遅延させた遅延タイミング信
号とにより、各ラインの水平同期信号における低い水平
レベル部分にタイミングを合せたクランプパルスＰ３を
作成してクランプ回路１１ヘフィードバックした。
【００２５】そのため、クランプ回路１１では、各ライ
ンとも同じ低い水平レベル部分を所定のクランプレベル
でクランプするから、毎ラインのクランプ動作が可能と
なるうえ、各ラインのクランプレペルが同じとなって調
整が簡単となるし、たとえクランプパルスＰ３の位相が
多少ずれても、常に正確にクランプされる。上述した本
考案のクランプ装置では、インバータ３５を省略した
り、単なるバッファを介してデジタルＭＵＳＥ信号の最
上位桁データをそのまま各ＮＡＮＤ回路２５、３７に加
えれば、各ラインの水平同期信号における高い水平レベ
ル部分をクランプすることも可能である。
ンとも同じ低い水平レベル部分を所定のクランプレベル
でクランプするから、毎ラインのクランプ動作が可能と
なるうえ、各ラインのクランプレペルが同じとなって調
整が簡単となるし、たとえクランプパルスＰ３の位相が
多少ずれても、常に正確にクランプされる。上述した本
考案のクランプ装置では、インバータ３５を省略した
り、単なるバッファを介してデジタルＭＵＳＥ信号の最
上位桁データをそのまま各ＮＡＮＤ回路２５、３７に加
えれば、各ラインの水平同期信号における高い水平レベ
ル部分をクランプすることも可能である。
【００２６】なお、本考案におけるクランプパルス作成
回路４１は、上述した構成に限定されず、Ａ／Ｄ変換後
のテレビジョン信号から検出された水平同期信号のスタ
ート位置を示すタイミング信号およびこのタイミング信
号を適宜クロック数分だけ順次遅延させた遅延タイミン
グ信号と、Ａ／Ｄ変換された前記テレビジョン信号の最
上位桁データとから、各ラインの水平同期信号における
低い水平レベル又は高い水平レベル部分にタイミングを
合せたクランプパルスＰ３を作成する回路構成であれば
よい。
回路４１は、上述した構成に限定されず、Ａ／Ｄ変換後
のテレビジョン信号から検出された水平同期信号のスタ
ート位置を示すタイミング信号およびこのタイミング信
号を適宜クロック数分だけ順次遅延させた遅延タイミン
グ信号と、Ａ／Ｄ変換された前記テレビジョン信号の最
上位桁データとから、各ラインの水平同期信号における
低い水平レベル又は高い水平レベル部分にタイミングを
合せたクランプパルスＰ３を作成する回路構成であれば
よい。
【００２７】
【考案の効果】以上説明したように、本考案によれば、
１水平ライン毎に反転する正極水平同期信号を有するテ
レビジョン信号をＡ／Ｄ変換し、テレビジョン信号に含
まれる 水平ラインごとの前記正極水平同期信号のスター
ト位置を示すタイミング信号および該タイミング信号を
順次遅延させた遅延タイミング信号と、Ａ／Ｄ変換され
た前記テレビジョン信号の最上位桁データとから、各水
平ラインにおける水平同期信号の同一レベル部分に同期
したクランプパルスを作成し、水平同期信号の水平部分
を所定のクランプレベルでクランプする構成としたか
ら、正極同期のテレビジョン信号として例えばＭＵＳＥ
信号を扱う場合、水平同期信号についてスロープ前後の
水平部分の低いレベルと高いレベルが「６４」および
「１９２」に規定され、スロープ中央レベルが「１２
８」に規定されるとともに、スロープ中央レベルが８ビ
ットパラレルのデジタル信号では「１０００００００」
となって最上位桁が「１」となり、中央レベルより低下
すると「０１１１１１１１」となって最上位桁が「０」
となり、中央レベルを境目にして最上位桁の２値データ
が変化する点に着目することで、最上位桁の２値データ
とＡ／Ｄ変換後のテレビジョン信号から検出された水平
同期信号のスタート位置を示すタイミング信号およびこ
のタイミング信号を順次遅延させた遅延タイミング信号
とに基づき、クランプパルス作成回路が各ラインにおけ
る水平同期信号の同一水平レベル部分にタイミングを合
せたクランプパルスを作成することができ、これにより
調整が簡単で安定した正確なクランプが可能であり、Ｍ
ＵＳＥ信号の正確なＡ／Ｄ変換を約束することができる
等の優れた効果を奏する。
１水平ライン毎に反転する正極水平同期信号を有するテ
レビジョン信号をＡ／Ｄ変換し、テレビジョン信号に含
まれる 水平ラインごとの前記正極水平同期信号のスター
ト位置を示すタイミング信号および該タイミング信号を
順次遅延させた遅延タイミング信号と、Ａ／Ｄ変換され
た前記テレビジョン信号の最上位桁データとから、各水
平ラインにおける水平同期信号の同一レベル部分に同期
したクランプパルスを作成し、水平同期信号の水平部分
を所定のクランプレベルでクランプする構成としたか
ら、正極同期のテレビジョン信号として例えばＭＵＳＥ
信号を扱う場合、水平同期信号についてスロープ前後の
水平部分の低いレベルと高いレベルが「６４」および
「１９２」に規定され、スロープ中央レベルが「１２
８」に規定されるとともに、スロープ中央レベルが８ビ
ットパラレルのデジタル信号では「１０００００００」
となって最上位桁が「１」となり、中央レベルより低下
すると「０１１１１１１１」となって最上位桁が「０」
となり、中央レベルを境目にして最上位桁の２値データ
が変化する点に着目することで、最上位桁の２値データ
とＡ／Ｄ変換後のテレビジョン信号から検出された水平
同期信号のスタート位置を示すタイミング信号およびこ
のタイミング信号を順次遅延させた遅延タイミング信号
とに基づき、クランプパルス作成回路が各ラインにおけ
る水平同期信号の同一水平レベル部分にタイミングを合
せたクランプパルスを作成することができ、これにより
調整が簡単で安定した正確なクランプが可能であり、Ｍ
ＵＳＥ信号の正確なＡ／Ｄ変換を約束することができる
等の優れた効果を奏する。
【図１】本考案に係るクランプ装置の一実施例を示すも
ので、（Ａ）はブロック図であり，（Ｂ）はＭＵＳＥ信
号とクランプパルスの関係を示す波形図である。
ので、（Ａ）はブロック図であり，（Ｂ）はＭＵＳＥ信
号とクランプパルスの関係を示す波形図である。
【図２】図１のクランプパルスの作成動作を説明する概
略波形図である。
略波形図である。
【図３】従来のクランプ装置におけるＭＵＳＥ信号とク
ランプパルスの関係を示す図である。
ランプパルスの関係を示す図である。
【図４】従来のクランプ装置におけるＭＵＳＥ信号とク
ランプパルスの関係を示す別の図である。
ランプパルスの関係を示す別の図である。
【図５】水平同期信号のレベル関係を示す図である。
１、３ 正極同期信号（水平同期信号） ５ 色差信号 ７ 輝度信号 ９ 入力端 １１ クランプ回路 １３ スイッチ １５ Ａ／Ｄ変換回路 １７ 出力端 １９ クランプレベル検出回路 ２１ 水平同期検出回路 ２３、２７、２９ 第１〜第３の遅延回路 ２５、３７、３９ ＮＡＮＤ回路 ３１、３３、３５ インバータ ４１ クランプパルス作成回路
Claims (1)
- 【請求項１】 １水平ライン毎に反転する正極水平同期
信号を有するテレビジョン信号における前記水平同期信
号の水平部分をクランプパルスにより所定のクランプレ
ベルでクランプするクランプ回路と、クランプされた前
記テレビジョン信号をＡ／Ｄ変換するＡ／Ｄ変換回路
と、Ａ／Ｄ変換された前記テレビジョン信号に含まれる
水平ラインごとの前記正極水平同期信号のスタート位置
を示すタイミング信号および該タイミング信号を順次遅
延させた遅延タイミング信号と、Ａ／Ｄ変換された前記
テレビジョン信号の最上位桁データとから、各水平ライ
ンにおける前記水平同期信号の同一レベル部分に同期し
た前記クランプパルスを作成するクランプパルス作成回
路とを具備することを特徴とするテレビジョン信号のク
ランプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991004344U JP2568055Y2 (ja) | 1991-01-17 | 1991-01-17 | テレビジョン信号のクランプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991004344U JP2568055Y2 (ja) | 1991-01-17 | 1991-01-17 | テレビジョン信号のクランプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496175U JPH0496175U (ja) | 1992-08-20 |
| JP2568055Y2 true JP2568055Y2 (ja) | 1998-04-08 |
Family
ID=31734057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991004344U Expired - Lifetime JP2568055Y2 (ja) | 1991-01-17 | 1991-01-17 | テレビジョン信号のクランプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568055Y2 (ja) |
-
1991
- 1991-01-17 JP JP1991004344U patent/JP2568055Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0496175U (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63222582A (ja) | クランプ回路 | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| US4864400A (en) | Television synchronization system | |
| GB2080073A (en) | Time correcting a digital switching signal | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JP2568056Y2 (ja) | テレビジョン信号の自動利得制御装置 | |
| JP2785339B2 (ja) | クランプ回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JP2620540B2 (ja) | テレビジョン同期信号分離回路 | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| JPH0523019Y2 (ja) | ||
| JPH1070737A (ja) | サンプリング変換装置 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JP2000115576A (ja) | 同期検出回路 | |
| JP2629834B2 (ja) | 遅延誤差補正装置 | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| JP3006018B2 (ja) | フレームパルスの検出回路 | |
| JPS60197075A (ja) | 同期信号除去装置 | |
| JP2871402B2 (ja) | 輪郭補正回路 | |
| JPS62189894A (ja) | 搬送波信号の多重，再生回路 | |
| JPH03220981A (ja) | 同期信号発生回路 | |
| JPH06276543A (ja) | 映像信号処理回路 | |
| JPH0681241B2 (ja) | 直流再生回路 | |
| JPH08204991A (ja) | フレーム同期信号検出回路 |