JP2000324407A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2000324407A JP2000324407A JP11128201A JP12820199A JP2000324407A JP 2000324407 A JP2000324407 A JP 2000324407A JP 11128201 A JP11128201 A JP 11128201A JP 12820199 A JP12820199 A JP 12820199A JP 2000324407 A JP2000324407 A JP 2000324407A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- pulse
- generating
- sampling pulse
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 デジタル形式で信号処理を行う撮像装置にお
いて、Ａ／Ｄ変換器、及びデジタル信号処理で使用する
クロックと映像信号とのタイミング調整・管理が複雑で
あったのを、簡易なクロックシステムを提供することを
目的とする。 【解決手段】 Ａ／Ｄ変換器、及びデジタル信号処理で
使用する基準クロックをＣＤＳ部でのサンプリングパル
スとすることにより、クロックと映像信号との相対タイ
ミング管理を簡易にすることができる。
いて、Ａ／Ｄ変換器、及びデジタル信号処理で使用する
クロックと映像信号とのタイミング調整・管理が複雑で
あったのを、簡易なクロックシステムを提供することを
目的とする。 【解決手段】 Ａ／Ｄ変換器、及びデジタル信号処理で
使用する基準クロックをＣＤＳ部でのサンプリングパル
スとすることにより、クロックと映像信号との相対タイ
ミング管理を簡易にすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換器、デ
ジタル信号処理部で使用する基準クロックのタイミング
調整を簡易にした撮像装置に関するものである。
ジタル信号処理部で使用する基準クロックのタイミング
調整を簡易にした撮像装置に関するものである。
【０００２】
【従来の技術】近年、撮像装置は小型化、低価格化など
が図られてきている。
が図られてきている。
【０００３】以下に従来の撮像装置について説明する。
【０００４】従来、撮像装置を図３に示す。図３は従来
の撮像装置のブロック図を示すものである。図３におい
て、１は入射される被写体の光学信号を電気信号に変換
する固体撮像素子であるＣＣＤ、２は水平同期パルスΦ
Ｈを発生する水平ＣＣＤ駆動パルス発生回路、３はクロ
ックを発生するクロック発生回路、４は相関二重サンプ
リング制御部であるＣＤＳ部、５はＣＤＳ部４で使用す
るサンプリングパルスを発生するサンプリングパルス発
生回路、６はＣＤＳ部４からのアナログ信号をデジタル
信号に変換するアナログ／デジタル変換器であるＡ／Ｄ
変換器、７はＡ／Ｄ変換器６からのデジタル信号を処理
するデジタル信号処理部、８はクロック発生回路３の出
力クロックをＣＤＳ部４の出力信号のタイミングに応じ
てクロックのタイミング調整するクロックタイミング調
整回路である。
の撮像装置のブロック図を示すものである。図３におい
て、１は入射される被写体の光学信号を電気信号に変換
する固体撮像素子であるＣＣＤ、２は水平同期パルスΦ
Ｈを発生する水平ＣＣＤ駆動パルス発生回路、３はクロ
ックを発生するクロック発生回路、４は相関二重サンプ
リング制御部であるＣＤＳ部、５はＣＤＳ部４で使用す
るサンプリングパルスを発生するサンプリングパルス発
生回路、６はＣＤＳ部４からのアナログ信号をデジタル
信号に変換するアナログ／デジタル変換器であるＡ／Ｄ
変換器、７はＡ／Ｄ変換器６からのデジタル信号を処理
するデジタル信号処理部、８はクロック発生回路３の出
力クロックをＣＤＳ部４の出力信号のタイミングに応じ
てクロックのタイミング調整するクロックタイミング調
整回路である。
【０００５】以上のように構成された従来の撮像装置に
ついて、以下その動作について図３から図５を用いて説
明する。
ついて、以下その動作について図３から図５を用いて説
明する。
【０００６】図４は一般的なＣＤＳ部４の一例、図５
（ａ）は水平同期パルス、（ｂ）はＣＣＤ１の出力信
号、（ｃ）はＣＤＳ部４の第１のサンプリングパルスＳ
Ｐ１、（ｄ）は同第２のサンプリングパルスＳＰ２、
（ｅ）はＣＤＳ部４の出力信号の夫々の波形の一例であ
る。
（ａ）は水平同期パルス、（ｂ）はＣＣＤ１の出力信
号、（ｃ）はＣＤＳ部４の第１のサンプリングパルスＳ
Ｐ１、（ｄ）は同第２のサンプリングパルスＳＰ２、
（ｅ）はＣＤＳ部４の出力信号の夫々の波形の一例であ
る。
【０００７】まず、ＣＣＤ１は水平ＣＣＤ駆動パルス発
生回路２で発生した水平同期パルスΦＨに応じて、映像
信号を図５（ａ）で示したような波形で出力する。次
に、例として図４に示すような回路のＣＤＳ部４にて、
ＣＣＤ１の出力信号のフィードスルー期間をＳＰ１、有
効信号成分期間をＳＰ２で、夫々位相の異なった２種類
のサンプリングパルスで相関二重サンプリング処理を行
う。この相関二重サンプリング処理を行った後の信号波
形例を図５（ｅ）に示す。
生回路２で発生した水平同期パルスΦＨに応じて、映像
信号を図５（ａ）で示したような波形で出力する。次
に、例として図４に示すような回路のＣＤＳ部４にて、
ＣＣＤ１の出力信号のフィードスルー期間をＳＰ１、有
効信号成分期間をＳＰ２で、夫々位相の異なった２種類
のサンプリングパルスで相関二重サンプリング処理を行
う。この相関二重サンプリング処理を行った後の信号波
形例を図５（ｅ）に示す。
【０００８】この時、ＳＰ１，ＳＰ２はサンプリングパ
ルス発生回路５にて発生するが、本回路にはＣＤＳ部４
に入力する映像信号とサンプリングパルスとのＡＣ的タ
イミングを管理する位相調整回路は含まれている。
ルス発生回路５にて発生するが、本回路にはＣＤＳ部４
に入力する映像信号とサンプリングパルスとのＡＣ的タ
イミングを管理する位相調整回路は含まれている。
【０００９】その後、Ａ／Ｄ変換器６にて、ＣＤＳ部４
の出力信号をデジタル信号に変換する。この変換時に誤
差を限りなく少なくするために、基準となるクロック
を、クロック発生回路３にて出力したクロックをクロッ
クタイミング調整回路８にて、タイミング調整を行う。
さらに、このタイミング調整したクロックはＡ／Ｄ変換
器６の後段に配置したデジタル信号処理部７において
も、基準クロックとして使用する。
の出力信号をデジタル信号に変換する。この変換時に誤
差を限りなく少なくするために、基準となるクロック
を、クロック発生回路３にて出力したクロックをクロッ
クタイミング調整回路８にて、タイミング調整を行う。
さらに、このタイミング調整したクロックはＡ／Ｄ変換
器６の後段に配置したデジタル信号処理部７において
も、基準クロックとして使用する。
【００１０】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、クロックタイミング調整回路において、
次の４要因を考慮して調整値を決定する必要あるという
問題点を有していた。１，クロック発生回路出力のクロ
ックと水平ＣＣＤ駆動パルス回路出力のΦＨとの相対位
相。２，ΦＨとＣＣＤ出力信号との相対位相。３，クロ
ック発生回路出力のクロックとサンプリングパルス発生
回路出力のＳＰ１、ＳＰ２との相対位相。４，ＳＰ１，
ＳＰ２とＣＤＳ部出力信号との相対位相。
来の構成では、クロックタイミング調整回路において、
次の４要因を考慮して調整値を決定する必要あるという
問題点を有していた。１，クロック発生回路出力のクロ
ックと水平ＣＣＤ駆動パルス回路出力のΦＨとの相対位
相。２，ΦＨとＣＣＤ出力信号との相対位相。３，クロ
ック発生回路出力のクロックとサンプリングパルス発生
回路出力のＳＰ１、ＳＰ２との相対位相。４，ＳＰ１，
ＳＰ２とＣＤＳ部出力信号との相対位相。
【００１１】本発明は上記従来の問題点を解決するもの
で、映像信号に対するクロック位相管理を可能な限り簡
易にすることができる撮像装置を提供することを目的と
する。
で、映像信号に対するクロック位相管理を可能な限り簡
易にすることができる撮像装置を提供することを目的と
する。
【００１２】
【課題を解決するための手段】この目的を達成するため
に本発明の撮像装置は、被写体より入射された光学信号
を電気信号に変換する撮像素子と、前記撮像素子を水平
方向に駆動するために必要なパルスを発生する水平ＣＣ
Ｄ駆動パルス発生手段と、本装置の基準クロックを発生
するクロック発生手段と、前記撮像素子の出力信号に対
しノイズ成分を限りなく抑圧するため相関二重サンプリ
ング制御を行う相関二重サンプリング制御手段と、前記
相関二重サンプリング制御手段に対し位相の異なった２
種類のサンプリングパルスを発生するサンプリングパル
ス発生手段と、前記サンプリングパルスを基準クロック
とし前記相関二重サンプリング制御手段の出力信号をデ
ジタル信号に変換するアナログ・デジタル変換手段と、
前記サンプリングパルスを基準クロックとして前記アナ
ログ・デジタル変換手段の出力信号を信号処理するデジ
タル信号処理手段とを備えたものである。
に本発明の撮像装置は、被写体より入射された光学信号
を電気信号に変換する撮像素子と、前記撮像素子を水平
方向に駆動するために必要なパルスを発生する水平ＣＣ
Ｄ駆動パルス発生手段と、本装置の基準クロックを発生
するクロック発生手段と、前記撮像素子の出力信号に対
しノイズ成分を限りなく抑圧するため相関二重サンプリ
ング制御を行う相関二重サンプリング制御手段と、前記
相関二重サンプリング制御手段に対し位相の異なった２
種類のサンプリングパルスを発生するサンプリングパル
ス発生手段と、前記サンプリングパルスを基準クロック
とし前記相関二重サンプリング制御手段の出力信号をデ
ジタル信号に変換するアナログ・デジタル変換手段と、
前記サンプリングパルスを基準クロックとして前記アナ
ログ・デジタル変換手段の出力信号を信号処理するデジ
タル信号処理手段とを備えたものである。
【００１３】この構成によって、Ａ／Ｄ変換器、デジタ
ル信号処理部での映像信号に対するクロック位相管理を
可能な限り簡易にする効果が得られる。
ル信号処理部での映像信号に対するクロック位相管理を
可能な限り簡易にする効果が得られる。
【００１４】
【発明の実施の形態】本発明の請求項１に記載の発明
は、被写体より入射された光学信号を電気信号に変換す
る撮像素子と、前記撮像素子を水平方向に駆動するため
に必要なパルスを発生する水平ＣＣＤ駆動パルス発生手
段と、本装置の基準クロックを発生するクロック発生手
段と、前記撮像素子の出力信号に対しノイズ成分を限り
なく抑圧するため相関二重サンプリング制御を行う相関
二重サンプリング制御手段と、前記相関二重サンプリン
グ制御手段に対し位相の異なった２種類のサンプリング
パルスを発生するサンプリングパルス発生手段と、前記
サンプリングパルスを基準クロックとし前記相関二重サ
ンプリング制御手段の出力信号をデジタル信号に変換す
るアナログ・デジタル変換手段と、前記サンプリングパ
ルスを基準クロックとして前記アナログ・デジタル変換
手段の出力信号を信号処理するデジタル信号処理手段と
を備えたものであり、ＣＤＳ部のサンプリングパルスを
Ａ／Ｄ変換器、デジタル信号処理部での基準クロックと
して使用することにより、Ａ／Ｄ変換器、デジタル信号
処理部での映像信号に対するクロック位相管理を可能な
限り簡易にする作用が得られる。
は、被写体より入射された光学信号を電気信号に変換す
る撮像素子と、前記撮像素子を水平方向に駆動するため
に必要なパルスを発生する水平ＣＣＤ駆動パルス発生手
段と、本装置の基準クロックを発生するクロック発生手
段と、前記撮像素子の出力信号に対しノイズ成分を限り
なく抑圧するため相関二重サンプリング制御を行う相関
二重サンプリング制御手段と、前記相関二重サンプリン
グ制御手段に対し位相の異なった２種類のサンプリング
パルスを発生するサンプリングパルス発生手段と、前記
サンプリングパルスを基準クロックとし前記相関二重サ
ンプリング制御手段の出力信号をデジタル信号に変換す
るアナログ・デジタル変換手段と、前記サンプリングパ
ルスを基準クロックとして前記アナログ・デジタル変換
手段の出力信号を信号処理するデジタル信号処理手段と
を備えたものであり、ＣＤＳ部のサンプリングパルスを
Ａ／Ｄ変換器、デジタル信号処理部での基準クロックと
して使用することにより、Ａ／Ｄ変換器、デジタル信号
処理部での映像信号に対するクロック位相管理を可能な
限り簡易にする作用が得られる。
【００１５】以下、本発明の実施の形態について、図
１、図２を用いて説明する。
１、図２を用いて説明する。
【００１６】（実施の形態１）図１は本発明の実施の形
態１における撮像装置の構成を示すブロック図である。
図１において、１は入射される被写体の光学信号を電気
信号に変換する固体撮像素子であるＣＣＤ、２は後述す
るクロック発生回路３で発生したクロックに基づき水平
同期パルスΦＨを発生する水平ＣＣＤ駆動パルス発生手
段である水平ＣＣＤ駆動パルス発生回路、３はクロック
を発生するクロック発生手段であるクロック発生回路、
４はサンプリングパルス発生回路５からの２種類のサン
プリングパルスＳＰ１及びＳＰ２に基づきＣＣＤからの
信号に対し相関二重サンプリングを行う相関二重サンプ
リング制御手段であるＣＤＳ部、５はクロック発生回路
３からのクロックに基づきＣＤＳ部４とＡ／Ｄ変換器６
とデジタル信号処理部７で使用するサンプリングパルス
を発生するサンプリングパルス発生手段であるサンプリ
ングパルス発生回路で、互いに位相の異なる第１のサン
プリングパルスＳＰ１と、第２のサンプリングパルスＳ
Ｐ２を発生する。６はＣＤＳ部４からのアナログ信号を
デジタル信号に変換するアナログ／デジタル変換手段で
あるＡ／Ｄ変換器、７はＡ／Ｄ変換器６からのデジタル
信号を各種処理するデジタル信号処理手段であるデジタ
ル信号処理部である。
態１における撮像装置の構成を示すブロック図である。
図１において、１は入射される被写体の光学信号を電気
信号に変換する固体撮像素子であるＣＣＤ、２は後述す
るクロック発生回路３で発生したクロックに基づき水平
同期パルスΦＨを発生する水平ＣＣＤ駆動パルス発生手
段である水平ＣＣＤ駆動パルス発生回路、３はクロック
を発生するクロック発生手段であるクロック発生回路、
４はサンプリングパルス発生回路５からの２種類のサン
プリングパルスＳＰ１及びＳＰ２に基づきＣＣＤからの
信号に対し相関二重サンプリングを行う相関二重サンプ
リング制御手段であるＣＤＳ部、５はクロック発生回路
３からのクロックに基づきＣＤＳ部４とＡ／Ｄ変換器６
とデジタル信号処理部７で使用するサンプリングパルス
を発生するサンプリングパルス発生手段であるサンプリ
ングパルス発生回路で、互いに位相の異なる第１のサン
プリングパルスＳＰ１と、第２のサンプリングパルスＳ
Ｐ２を発生する。６はＣＤＳ部４からのアナログ信号を
デジタル信号に変換するアナログ／デジタル変換手段で
あるＡ／Ｄ変換器、７はＡ／Ｄ変換器６からのデジタル
信号を各種処理するデジタル信号処理手段であるデジタ
ル信号処理部である。
【００１７】図４は一般的なＣＤＳ部４の一例、図５
（ａ）は水平同期パルス、（ｂ）はＣＣＤ１の出力信
号、（ｃ）はＣＤＳ部４の第１のサンプリングパルスＳ
Ｐ１、（ｄ）は同第２のサンプリングパルスＳＰ２、
（ｅ）はＣＤＳ部４の出力信号の夫々の波形の一例であ
る。
（ａ）は水平同期パルス、（ｂ）はＣＣＤ１の出力信
号、（ｃ）はＣＤＳ部４の第１のサンプリングパルスＳ
Ｐ１、（ｄ）は同第２のサンプリングパルスＳＰ２、
（ｅ）はＣＤＳ部４の出力信号の夫々の波形の一例であ
る。
【００１８】以上のように構成された本実施の形態の撮
像装置について、以下その動作を説明する。
像装置について、以下その動作を説明する。
【００１９】まず、ＣＣＤ１は水平ＣＣＤ駆動パルス発
生回路２で発生した水平同期パルスΦＨに応じて、映像
信号を図５（ａ）で示したような波形で出力する。次
に、ＣＣＤ１から出力された映像信号は、図４に示すよ
うな回路から構成されるＣＤＳ部４にて、ＣＣＤ１の出
力信号のフィードスルー期間をＳＰ１（図５（ｃ））、
有効信号成分期間をＳＰ２（図５（ｄ））のように夫々
位相の異なった２種類のサンプリングパルスで、画素毎
に相関二重サンプリング処理を行う。この相関二重サン
プリング処理を行った後の信号波形例を図５（ｅ）に示
す。
生回路２で発生した水平同期パルスΦＨに応じて、映像
信号を図５（ａ）で示したような波形で出力する。次
に、ＣＣＤ１から出力された映像信号は、図４に示すよ
うな回路から構成されるＣＤＳ部４にて、ＣＣＤ１の出
力信号のフィードスルー期間をＳＰ１（図５（ｃ））、
有効信号成分期間をＳＰ２（図５（ｄ））のように夫々
位相の異なった２種類のサンプリングパルスで、画素毎
に相関二重サンプリング処理を行う。この相関二重サン
プリング処理を行った後の信号波形例を図５（ｅ）に示
す。
【００２０】この時、ＳＰ１及びＳＰ２はサンプリング
パルス発生回路５にて発生するが、本回路にはＣＤＳ部
４に入力する映像信号とサンプリングパルスとのＡＣ的
タイミングを管理する位相調整回路は含まれている。
パルス発生回路５にて発生するが、本回路にはＣＤＳ部
４に入力する映像信号とサンプリングパルスとのＡＣ的
タイミングを管理する位相調整回路は含まれている。
【００２１】ＣＤＳ部４の出力信号は、Ａ／Ｄ変換器６
にてデジタル信号に変換するが、この時のＡ／Ｄ変換器
６での基準クロックは、ＣＤＳ部４で使用したサンプリ
ングパルスつまりサンプリングパルス発生回路５からの
サンプリングパルスを使用する。さらにはＡ／Ｄ変換器
６の後段に配置するデジタル信号処理部７の基準クロッ
クも、サンプリングパルス発生回路５からのサンプリン
グパルスを使用する。
にてデジタル信号に変換するが、この時のＡ／Ｄ変換器
６での基準クロックは、ＣＤＳ部４で使用したサンプリ
ングパルスつまりサンプリングパルス発生回路５からの
サンプリングパルスを使用する。さらにはＡ／Ｄ変換器
６の後段に配置するデジタル信号処理部７の基準クロッ
クも、サンプリングパルス発生回路５からのサンプリン
グパルスを使用する。
【００２２】以上のように本実施の形態１によれば、従
来技術で必要としていたＡ／Ｄ変換器及びデジタル信号
処理部のクロックとして必要としたクロックタイミング
調整回路を削除することができ、コストダウン、回路規
模（又は部品点数）の削減を図ることができる。さらに
は、ＣＤＳ部４のサンプリングパルスと、Ａ／Ｄ変換器
６、デジタル信号処理部７の基準クロックを同一パルス
で処理することによりＣＤＳ部４以降の後段ブロックで
の映像信号とクロックとのタイミング管理が統一化さ
れ、簡易なシステムを構成することができる。
来技術で必要としていたＡ／Ｄ変換器及びデジタル信号
処理部のクロックとして必要としたクロックタイミング
調整回路を削除することができ、コストダウン、回路規
模（又は部品点数）の削減を図ることができる。さらに
は、ＣＤＳ部４のサンプリングパルスと、Ａ／Ｄ変換器
６、デジタル信号処理部７の基準クロックを同一パルス
で処理することによりＣＤＳ部４以降の後段ブロックで
の映像信号とクロックとのタイミング管理が統一化さ
れ、簡易なシステムを構成することができる。
【００２３】（実施の形態２）図２は本発明の実施の形
態２の撮像装置のブロック図である。図２において、図
１の構成と異なるのは、ＣＤＳ部４の出力信号を信号レ
ベルに適応してゲインを可変できるゲイン制御手段であ
るＡＧＣ回路９を、ＣＤＳ部４とＡ／Ｄ変換器６との間
に配置するのと、さらに、ＣＤＳ部４で使用するサンプ
リングパルスをＡＧＣ回路９での遅延分だけ遅延するサ
ンプリングパルス遅延手段であるサンプリングパルス遅
延回路１０を設けた点である。
態２の撮像装置のブロック図である。図２において、図
１の構成と異なるのは、ＣＤＳ部４の出力信号を信号レ
ベルに適応してゲインを可変できるゲイン制御手段であ
るＡＧＣ回路９を、ＣＤＳ部４とＡ／Ｄ変換器６との間
に配置するのと、さらに、ＣＤＳ部４で使用するサンプ
リングパルスをＡＧＣ回路９での遅延分だけ遅延するサ
ンプリングパルス遅延手段であるサンプリングパルス遅
延回路１０を設けた点である。
【００２４】以上のように構成された本実施の形態の撮
像装置について、以下その動作を説明する。
像装置について、以下その動作を説明する。
【００２５】まず、ＣＣＤ１は水平ＣＣＤ駆動パルス発
生回路２で発生した水平同期パルスΦＨに応じて、映像
信号を図５（ａ）で示したような波形で出力する。次
に、ＣＣＤ１から出力された映像信号は、図４に示すよ
うな回路から構成されるＣＤＳ部４にて、ＣＣＤ１の出
力信号のフィードスルー期間をＳＰ１（図５（ｃ））、
有効信号成分期間をＳＰ２（図５（ｄ））のように夫々
位相の異なった２種類のサンプリングパルスで、画素毎
に相関二重サンプリング処理を行う。この相関二重サン
プリング処理を行った後の信号波形例を図５（ｅ）に示
す。
生回路２で発生した水平同期パルスΦＨに応じて、映像
信号を図５（ａ）で示したような波形で出力する。次
に、ＣＣＤ１から出力された映像信号は、図４に示すよ
うな回路から構成されるＣＤＳ部４にて、ＣＣＤ１の出
力信号のフィードスルー期間をＳＰ１（図５（ｃ））、
有効信号成分期間をＳＰ２（図５（ｄ））のように夫々
位相の異なった２種類のサンプリングパルスで、画素毎
に相関二重サンプリング処理を行う。この相関二重サン
プリング処理を行った後の信号波形例を図５（ｅ）に示
す。
【００２６】この時、ＳＰ１及びＳＰ２はサンプリング
パルス発生回路５にて発生するが、本回路にはＣＤＳ部
４に入力する映像信号とサンプリングパルスとのＡＣ的
タイミングを管理する位相調整回路は含まれている。
パルス発生回路５にて発生するが、本回路にはＣＤＳ部
４に入力する映像信号とサンプリングパルスとのＡＣ的
タイミングを管理する位相調整回路は含まれている。
【００２７】ＣＤＳ部４の出力信号は、ＡＧＣ回路９に
入力され所定のゲインに調整され、Ａ／Ｄ変換器６にて
デジタル信号に変換される。この時のＡ／Ｄ変換器６で
の基準クロックは、サンプリングパルス発生回路５から
出力されサンプリングパルス遅延回路１０で、ＡＧＣ回
路９における遅延分だけ遅延されたサンプリングパルス
を使用する。さらにはＡ／Ｄ変換器６の後段に配置する
デジタル信号処理部７の基準クロックも、サンプリング
パルス遅延回路１０からのサンプリングパルスを使用す
る。
入力され所定のゲインに調整され、Ａ／Ｄ変換器６にて
デジタル信号に変換される。この時のＡ／Ｄ変換器６で
の基準クロックは、サンプリングパルス発生回路５から
出力されサンプリングパルス遅延回路１０で、ＡＧＣ回
路９における遅延分だけ遅延されたサンプリングパルス
を使用する。さらにはＡ／Ｄ変換器６の後段に配置する
デジタル信号処理部７の基準クロックも、サンプリング
パルス遅延回路１０からのサンプリングパルスを使用す
る。
【００２８】本構成は、図２に示すようにＣＤＳ部（相
関二重サンプリング処理）後に信号レベルに応じて、映
像信号にゲインを掛けるＡＧＣ回路が配置されている構
成であるため、このシステムの場合、実施の形態１と同
様に、Ａ／Ｄ変換器６、及びデジタル信号処理部７の基
準クロックとしてＣＤＳ部４のサンプリングパルスを使
用する場合は、当然の如く、映像信号がＡＧＣ回路によ
り遅延する分だけ、サンプリングパルスを遅延する必要
がある。この遅延制御をサンプリングパルス遅延回路１
０にて制御する。
関二重サンプリング処理）後に信号レベルに応じて、映
像信号にゲインを掛けるＡＧＣ回路が配置されている構
成であるため、このシステムの場合、実施の形態１と同
様に、Ａ／Ｄ変換器６、及びデジタル信号処理部７の基
準クロックとしてＣＤＳ部４のサンプリングパルスを使
用する場合は、当然の如く、映像信号がＡＧＣ回路によ
り遅延する分だけ、サンプリングパルスを遅延する必要
がある。この遅延制御をサンプリングパルス遅延回路１
０にて制御する。
【００２９】以上のように本実施の形態によれば、ＡＧ
Ｃ回路９における遅延量の設定値はＡＧＣ回路分のみを
考慮にすれば良いため、簡易なクロック管理が可能なシ
ステムを構成することができる。
Ｃ回路９における遅延量の設定値はＡＧＣ回路分のみを
考慮にすれば良いため、簡易なクロック管理が可能なシ
ステムを構成することができる。
【００３０】
【発明の効果】以上のように、従来は、ＣＤＳ部で使用
するサンプリングパルスと、Ａ／Ｄ変換器、デジタル信
号処理で使用する基準クロックは、別々に発生していた
ために映像信号に対するタイミング管理も夫々で設定し
ていたのに対し、本発明ではＡ／Ｄ変換器、デジタル信
号処理で使用する基準クロックもＣＤＳ部のサンプリン
グパルスを使用するために、映像信号とのタイミング管
理も簡易に実現できるという優れた効果が得られる。
するサンプリングパルスと、Ａ／Ｄ変換器、デジタル信
号処理で使用する基準クロックは、別々に発生していた
ために映像信号に対するタイミング管理も夫々で設定し
ていたのに対し、本発明ではＡ／Ｄ変換器、デジタル信
号処理で使用する基準クロックもＣＤＳ部のサンプリン
グパルスを使用するために、映像信号とのタイミング管
理も簡易に実現できるという優れた効果が得られる。
【図１】本発明の実施の形態１における撮像装置のブロ
ック図
ック図
【図２】本発明の実施の形態２における撮像装置のブロ
ック図
ック図
【図３】従来の撮像装置のブロック図
【図４】本発明及び従来の相関二重サンプリング回路の
一例を示す回路図
一例を示す回路図
【図５】ΦＨパルス、ＣＣＤ出力信号、ＳＰ１・ＳＰ２
パルス、ＣＤＳ部出力信号の各波形図
パルス、ＣＤＳ部出力信号の各波形図
１ ＣＣＤ ２ 水平ＣＣＤ駆動パルス発生回路 ３ クロック発生回路 ４ ＣＤＳ部 ５ サンプリングパルス発生回路 ６ Ａ／Ｄ変換器 ７ デジタル信号処理部
Claims (2)
- 【請求項１】 被写体より入射された光学信号を電気信
号に変換する撮像素子と、前記撮像素子を水平方向に駆
動するために必要なパルスを発生する水平ＣＣＤ駆動パ
ルス発生手段と、本装置の基準クロックを発生するクロ
ック発生手段と、前記撮像素子の出力信号に対しノイズ
成分を限りなく抑圧するため相関二重サンプリング制御
を行う相関二重サンプリング制御手段と、前記相関二重
サンプリング制御手段に対し位相の異なった２種類のサ
ンプリングパルスを発生するサンプリングパルス発生手
段と、前記サンプリングパルスを基準クロックとし前記
相関二重サンプリング制御手段の出力信号をデジタル信
号に変換するアナログ・デジタル変換手段と、前記サン
プリングパルスを基準クロックとして前記アナログ・デ
ジタル変換手段の出力信号を信号処理するデジタル信号
処理手段とを備えたことを特徴とする撮像装置。 - 【請求項２】 被写体より入射された光学信号を電気信
号に変換する撮像素子と、前記撮像素子を水平方向に駆
動するために必要なパルスを発生する水平ＣＣＤ駆動パ
ルス発生手段と、本装置の基準クロックを発生するクロ
ック発生手段と、前記撮像素子の出力信号に対しノイズ
成分を限りなく抑圧するため相関二重サンプリング制御
を行う相関二重サンプリング制御手段と、前記相関二重
サンプリング制御手段に対し位相の異なった２種類のサ
ンプリングパルスを発生するサンプリングパルス発生手
段と、前記創刊二重サンプリングパルス制御手段からの
映像信号のゲインを調整するゲイン制御手段と、前記サ
ンプリングパルス発生手段からのサンプリングパルスを
所定時間遅延するサンプリングパルス遅延手段と、前記
サンプリングパルス遅延手段からのサンプリングパルス
を基準クロックとし前記ゲイン調整手段の出力信号をデ
ジタル信号に変換するアナログ・デジタル変換手段と、
前記サンプリングパルス遅延手段からのサンプリングパ
ルスを基準クロックとして前記アナログ・デジタル変換
手段の出力信号を信号処理するデジタル信号処理手段と
を備えたことを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128201A JP2000324407A (ja) | 1999-05-10 | 1999-05-10 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128201A JP2000324407A (ja) | 1999-05-10 | 1999-05-10 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000324407A true JP2000324407A (ja) | 2000-11-24 |
| JP2000324407A5 JP2000324407A5 (ja) | 2006-06-01 |
Family
ID=14978977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11128201A Pending JP2000324407A (ja) | 1999-05-10 | 1999-05-10 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000324407A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656609B2 (en) * | 2000-05-08 | 2003-12-02 | Futaba Corporation | Organic EL element |
| US6790381B2 (en) | 2001-11-07 | 2004-09-14 | Futaba Corporation | Drying agent |
-
1999
- 1999-05-10 JP JP11128201A patent/JP2000324407A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656609B2 (en) * | 2000-05-08 | 2003-12-02 | Futaba Corporation | Organic EL element |
| US6790381B2 (en) | 2001-11-07 | 2004-09-14 | Futaba Corporation | Drying agent |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8339495B2 (en) | Solid-state image pickup apparatus and method for driving solid-state image pickup apparatus | |
| JP5103913B2 (ja) | 撮像装置及び映像信号発生装置 | |
| JP2000324407A (ja) | 撮像装置 | |
| JP3792441B2 (ja) | 信号処理装置 | |
| JP4227596B2 (ja) | パルス生成回路、撮像装置及びカメラ | |
| JPH08241981A (ja) | 画像加算に非対称なタイミングを使用した画像装置 | |
| JP2677118B2 (ja) | 固体撮像装置 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JP3705326B2 (ja) | 欠陥画素補正装置およびその方法 | |
| JP3824686B2 (ja) | 相関二重サンプリング回路 | |
| JP2000184274A (ja) | デジタルカメラ装置及びデジタル画素加算方法 | |
| JP2907308B2 (ja) | 三板式カラーカメラ | |
| JP3346802B2 (ja) | ビデオカメラの受光装置 | |
| KR970011537B1 (ko) | 영상입력기 | |
| JP2000078598A (ja) | 固体撮像装置 | |
| JPS63305678A (ja) | 固体撮像素子の出力信号処理回路 | |
| JP4104809B2 (ja) | 固体撮像装置 | |
| JP2000013691A (ja) | 固体撮像装置 | |
| JPH0335672A (ja) | 固体撮像装置 | |
| JPH06292065A (ja) | アナログ−ディジタル変換用クロック信号発生装置 | |
| JPH04322560A (ja) | 映像信号処理回路 | |
| JP2005026796A (ja) | 撮像装置 | |
| JPH05308577A (ja) | 固体撮像素子のノイズ低減方式 | |
| JPH07162705A (ja) | 信号処理装置 | |
| JPH08102888A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060405 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |