JPH0319578A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH0319578A JPH0319578A JP1155309A JP15530989A JPH0319578A JP H0319578 A JPH0319578 A JP H0319578A JP 1155309 A JP1155309 A JP 1155309A JP 15530989 A JP15530989 A JP 15530989A JP H0319578 A JPH0319578 A JP H0319578A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronizing signal
- horizontal synchronizing
- horizontal
- guarantee
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003708 edge detection Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000008030 elimination Effects 0.000 abstract 3
- 238000003379 elimination reaction Methods 0.000 abstract 3
- 238000001514 detection method Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、欠落或いは周期の変動した水平同期信号を保
証又は補正すると共にドロップアウトで生じたスキュー
歪みをディジタル処理回路で補正した映像信号処理装置
に関するものである。
証又は補正すると共にドロップアウトで生じたスキュー
歪みをディジタル処理回路で補正した映像信号処理装置
に関するものである。
従来の技術
近年、映像信号の処理にディジタル信号処理回路が多く
利用されるようになってきた。
利用されるようになってきた。
以下に従来の映像信号処理装置について説明する。第３
図は従来の映像信号処理装置のブロック図であり、１ぱ
水平同期信号分離回路、２ぱ映像信号デイジタル処理回
路である。
図は従来の映像信号処理装置のブロック図であり、１ぱ
水平同期信号分離回路、２ぱ映像信号デイジタル処理回
路である。
以上のよりに構戊された映像信号処理装置について、以
下その動作を説明する。
下その動作を説明する。
映像信号ディジタル処理回路２には、水平同期信号分離
回路１から直接、入力される。
回路１から直接、入力される。
発明が解決しようとする課題
しかしながら上記の従来の構戊では、水平同期信号分離
回路１から直接、映像信号ディジタル処理回路２に入力
されるので、弱電界等で水平同期信号が欠落したり、ノ
イズ等が水平同期信号に乗った場合に映像信号ディジタ
ル処理回路２が誤動作をするという問題点を有していた
。
回路１から直接、映像信号ディジタル処理回路２に入力
されるので、弱電界等で水平同期信号が欠落したり、ノ
イズ等が水平同期信号に乗った場合に映像信号ディジタ
ル処理回路２が誤動作をするという問題点を有していた
。
本発明は上記従来の問題点を解決するもので、水平同期
信号の欠落を保証し、かつノイズ成分を除去することの
できる映像信号処理装置を提供することを目的と−する
。
信号の欠落を保証し、かつノイズ成分を除去することの
できる映像信号処理装置を提供することを目的と−する
。
課題を解決するための手段
この目的を達或するために本発明の映像信号処理装置は
、一水平走査期間をカウントし、水平同期信号を発生す
る水平同期信号保証回路と水平同期信号の後縁からある
一定期間、入力信号を遮断する回路から構成されている
。
、一水平走査期間をカウントし、水平同期信号を発生す
る水平同期信号保証回路と水平同期信号の後縁からある
一定期間、入力信号を遮断する回路から構成されている
。
作用
この構成によって、水平同期信号の欠落保証及び水平同
期信号の後縁に生じるノイズ成分を除去することができ
る。
期信号の後縁に生じるノイズ成分を除去することができ
る。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における映像信号処理装置の
ブ０７ク図を示すものである。第１図にもいて、３は水
平同期信号保証回路、４はノイズ除去回路、６はクロノ
ク発生回路、なお１は水平同期信号分離回路、２は映像
信号ディジタｌレ処理回路で、これらは従来例の構成と
同じものである。
ブ０７ク図を示すものである。第１図にもいて、３は水
平同期信号保証回路、４はノイズ除去回路、６はクロノ
ク発生回路、なお１は水平同期信号分離回路、２は映像
信号ディジタｌレ処理回路で、これらは従来例の構成と
同じものである。
以上のように構成された本実施例の映像信号処理装置に
ついて以下その動作を説明する。
ついて以下その動作を説明する。
まず、水平同期信号分離回路１に入力された水平同期信
号は、水平同期信号保証回路３とノイズ除去回路４に入
力される。水平同期信号保証回路３では、入力された水
平同期信号を立上り検出回路６でエッジ検出し、このパ
ルスで水平同期信号発生回路７をリセットし、水平走査
期間毎に水平同期信号を発生する。
号は、水平同期信号保証回路３とノイズ除去回路４に入
力される。水平同期信号保証回路３では、入力された水
平同期信号を立上り検出回路６でエッジ検出し、このパ
ルスで水平同期信号発生回路７をリセットし、水平走査
期間毎に水平同期信号を発生する。
更に、水平同期信号保証回路３から出力された水平同期
信号は、ノイズ除去回路４に入力される。
信号は、ノイズ除去回路４に入力される。
ノイズ除去回路４では、水平同期信号分離回路１からの
水平同期信号と水平同期信号発生回路７からの水平同期
信号とをＡＮＤゲート８で位相比較し、水平同期信号の
後縁が時間軸で後に来る信号の立上りを立上り検出回路
９で検出する。このバμスを基準として、一定期間、水
平同期信号をノイズ除去パルス発生回路１０でＨｉ（ｈ
に固定し、ＡＮＤゲート８とノイズ除去パルス発生部１
０とをＯＲゲート１１を通して、映像信号ディジタル処
理回路２に入力する。つ曾り、ノイズ除去回路４では、
入力される水平同期信号の周期が放送規格値よりも長く
或いは短くなった場合には、水平同期信号保証回路３か
らの水平同期信号を用い、放送規格値の周期で入力され
ている場合には、入力水平同期信号を用いる方法を採用
している。１た、ビデオテーブレコーダ（以下ＶＴＲと
記す）の再生時に生じるドロップアウトによるスキュー
歪み対策を行う。第２図に、水平同期信号が欠落し２た
場合とドロップアウトが生じた場合に映像信壮ディジタ
ル処理回路２に入力される水平同期信号（第２図中では
、出力水平同期信号と記す）の状態を図示している。第
２図（ａ）は正常に水平同期信号が入力された場合、第
２図（ｂ）は、水平同期信号に欠落が生じた場合、第２
図（０）は、水平同期信号にドロップアウトが生じた場
合を図示してかり、各々が補正された信号は、出力水平
同期信号である。
水平同期信号と水平同期信号発生回路７からの水平同期
信号とをＡＮＤゲート８で位相比較し、水平同期信号の
後縁が時間軸で後に来る信号の立上りを立上り検出回路
９で検出する。このバμスを基準として、一定期間、水
平同期信号をノイズ除去パルス発生回路１０でＨｉ（ｈ
に固定し、ＡＮＤゲート８とノイズ除去パルス発生部１
０とをＯＲゲート１１を通して、映像信号ディジタル処
理回路２に入力する。つ曾り、ノイズ除去回路４では、
入力される水平同期信号の周期が放送規格値よりも長く
或いは短くなった場合には、水平同期信号保証回路３か
らの水平同期信号を用い、放送規格値の周期で入力され
ている場合には、入力水平同期信号を用いる方法を採用
している。１た、ビデオテーブレコーダ（以下ＶＴＲと
記す）の再生時に生じるドロップアウトによるスキュー
歪み対策を行う。第２図に、水平同期信号が欠落し２た
場合とドロップアウトが生じた場合に映像信壮ディジタ
ル処理回路２に入力される水平同期信号（第２図中では
、出力水平同期信号と記す）の状態を図示している。第
２図（ａ）は正常に水平同期信号が入力された場合、第
２図（ｂ）は、水平同期信号に欠落が生じた場合、第２
図（０）は、水平同期信号にドロップアウトが生じた場
合を図示してかり、各々が補正された信号は、出力水平
同期信号である。
以上のように本実施例によれば、水平同期信号保証回路
とノイズ除去回路を設けることにより、水平同期信号の
欠落や周期変動史には、ビデオテーブレコーダ（ＶＴＲ
）の再生時に生じるドロップアウトを除去し、放送規格
に準じた水平同期信号を発生することができる。
とノイズ除去回路を設けることにより、水平同期信号の
欠落や周期変動史には、ビデオテーブレコーダ（ＶＴＲ
）の再生時に生じるドロップアウトを除去し、放送規格
に準じた水平同期信号を発生することができる。
発明の効果
本発明は、水平同期信号保証回路とノイズ除去回路を設
けることにより、弱電界中に同期分離回路に生じる水平
同期信号欠落の保証及びノイズ戊分を軽減することがで
き、更に、ＶＴＲの再生時に生じるドロップアウトによ
り、テレビ画面上に現われるスキューを無くすという効
果を得ることができる優れた映像信号処理装置を実現で
きるものである。
けることにより、弱電界中に同期分離回路に生じる水平
同期信号欠落の保証及びノイズ戊分を軽減することがで
き、更に、ＶＴＲの再生時に生じるドロップアウトによ
り、テレビ画面上に現われるスキューを無くすという効
果を得ることができる優れた映像信号処理装置を実現で
きるものである。
【図面の簡単な説明】
第１図は木発明の一実施例における映像信号処理装置の
ブロック図、第２図は、水平同期信号を補正する場合の
状態を示すタイミング図、第３図は従来の映像信号処理
装置のブロック図である。 １・・・・・・水平同期信号分ａ回路、２・・・・・・
映像信号ディジタル処理回路、３・・・・・・水平同期
信号保証回路、４・・・・・・ノイズ除去回路、５・・
・・・・クロック発生回路、６・・・・・・立上りエッ
ジ検出回路、７・・・・・・水平同期信号発生回路、８
・・・・・・ＡＮＤゲート、９・・・・・・立上りエッ
ジ検出回路、１０・・・・・・ノイズ除去パルス発生回
路、１１・・・・・・ＯＲゲート。
ブロック図、第２図は、水平同期信号を補正する場合の
状態を示すタイミング図、第３図は従来の映像信号処理
装置のブロック図である。 １・・・・・・水平同期信号分ａ回路、２・・・・・・
映像信号ディジタル処理回路、３・・・・・・水平同期
信号保証回路、４・・・・・・ノイズ除去回路、５・・
・・・・クロック発生回路、６・・・・・・立上りエッ
ジ検出回路、７・・・・・・水平同期信号発生回路、８
・・・・・・ＡＮＤゲート、９・・・・・・立上りエッ
ジ検出回路、１０・・・・・・ノイズ除去パルス発生回
路、１１・・・・・・ＯＲゲート。
Claims (1)
- 一水平走査期間をカウントし、水平同期信号を発生する
回路と、水平同期信号の前縁或いは後縁からある一定期
間に生じるノイズ成分を除去する回路とを備えた映像信
号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155309A JPH0319578A (ja) | 1989-06-16 | 1989-06-16 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155309A JPH0319578A (ja) | 1989-06-16 | 1989-06-16 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319578A true JPH0319578A (ja) | 1991-01-28 |
Family
ID=15603077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155309A Pending JPH0319578A (ja) | 1989-06-16 | 1989-06-16 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313962A (ja) * | 1991-04-08 | 1992-11-05 | Mitsubishi Electric Corp | 同期補正回路 |
-
1989
- 1989-06-16 JP JP1155309A patent/JPH0319578A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313962A (ja) * | 1991-04-08 | 1992-11-05 | Mitsubishi Electric Corp | 同期補正回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0319578A (ja) | 映像信号処理装置 | |
| US5034815A (en) | Separation circuit for imposing detection timings of a synchronous signal used in a video apparatus | |
| KR100234238B1 (ko) | 디지탈 잡음 저감장치 | |
| JP3133288B2 (ja) | タイムベースコレクタ | |
| KR0144962B1 (ko) | 고화질 텔레비젼의 동기신호 분리장치 | |
| JP2974677B2 (ja) | 再生信号処理回路 | |
| JP3140202B2 (ja) | ゴースト除去装置 | |
| JP3994530B2 (ja) | 時間軸補正装置及び方法 | |
| JP2604424B2 (ja) | 同期分離回路 | |
| JPH0441659Y2 (ja) | ||
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JP2766080B2 (ja) | 同期分離回路 | |
| KR930001112Y1 (ko) | Vtr의 강제 동기 발생회로 | |
| JPH06113166A (ja) | 擬似信号除去装置及びテレビジョン受像機 | |
| KR0130812B1 (ko) | 디지탈 수평동기신호와 위상에러 바랭장치 및 그 방법 | |
| JPH0834569B2 (ja) | デジタル信号処理撮像装置 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JP2775801B2 (ja) | 映像信号処理回路 | |
| JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
| JPH04160985A (ja) | 映像信号処理回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JPH04248780A (ja) | 同期分離装置 | |
| JPS594275A (ja) | ライン同期回路 |