JP2002152550A - クランプ制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 クランプ制御収束後のクランプレベルの変動
を抑制して映像のちらつきを少なくすること。 【解決手段】 ディジタル制御クランプ回路３２で入力
映像信号のクランプレベルをクランプ制御レベルにクラ
ンプした後、Ａ／Ｄ変換器１２でディジタル信号に変換
し、そのクランプレベルを誤差検出器１６でクランプ設
定レベルと比較して差分を検出し、平均値演算回路３４
で平均値を演算し、コアリング処理回路３６でコアリン
グ量以下の成分を取り除いて積分器１８に入力し、積分
値をクランプ制御レベルとしてクランプ回路３２にフィ
ードバックする。このとき誤差検出器１６の検出信号が
クランプ制御レベルの１制御レベル幅ｗに対応する値だ
け変化しても、コアリング処理回路３６で取り除かれて
積分器１８に入力するので、クランプ回路３２にフィー
ドバックするクランプ制御レベルが変動しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号入力処理
回路においてクランプ回路のクランプ制御を行うクラン
プ制御回路に関するものである。

【０００２】

【従来の技術】従来のクランプ制御回路１００は、図５
に示すように、アナログ制御クランプ回路１０、Ａ／Ｄ
（アナログ／ディジタル）変換器１２、クランプ制御信
号生成回路１４、誤差検出器１６、積分器１８、Ｄ／Ａ
（ディジタル／アナログ）変換器２０及びＬＰＦ（ロー
パスフィルタ）２２で構成されていた。２４は、Ａ／Ｄ
変換器１２から出力するディジタルの映像信号を処理す
る映像処理ブロックである。

【０００３】そして、アナログ制御クランプ回路１０
は、端子２６に入力した図６（ａ）に示すようなアナロ
グの映像信号について、同図（ｂ）に示すようなクラン
プパルスで指定された期間Ｔ２のクランプレベル（例え
ば黒の基準となるペデスタルレベル）をクランプ制御電
圧にクランプする。Ａ／Ｄ変換器１２は、アナログ制御
クランプ回路１０でクランプされたアナログの映像信号
をディジタルの映像信号に変換する。

【０００４】クランプ制御信号生成回路１４は、端子２
８に入力した同期信号（例えば入力映像信号から分離し
た水平同期信号や垂直同期信号）に基づいて、図６
（ｂ）（ｃ）に示すようなクランプパルス、クランプレ
ベル検出信号を生成する。このクランプパルスで指定さ
れる期間Ｔ２は、例えば、図６（ｂ）に示すように、水
平同期信号の立下がりから設定期間Ｔ１経過した時点を
始点とし、映像信号の始まる直前を終点とする期間とな
り、クランプレベル検出信号のパルス期間は、同図
（ｃ）に示すようにカラーバーストの終点直後から期間
Ｔ２の始点直前までの期間となる。

【０００５】誤差検出器１６は、クランプ制御信号生成
回路１４で生成されたクランプレベル検出信号に基づい
て、Ａ／Ｄ変換器１２の出力信号のクランプレベル（例
えばペデスタルレベル）と端子３０に入力したクランプ
設定レベルを比較し、その差分を検出する。積分器１８
は誤差検出器１６の検出信号を積分し、Ｄ／Ａ変換器２
０は積分器１８の積分信号をアナログ信号に変換する。
ＬＰＦ２２は、Ｄ／Ａ変換器２０の出力信号の周波数帯
域を制限し、クランプ制御電圧としてアナログ制御クラ
ンプ回路１０へフィードバックする。

【０００６】一方、アナログ回路のディジタル化によ
り、図５のアナログ制御クランプ回路１０の代わりにデ
ィジタル設定値でクランプレベル設定を行うクランプ回
路ＩＣが使用されるようになっている。例えば、映像信
号処理回路においては、ディジタル制御のクランプ回路
がビデオアンプやＡ／Ｄ変換器に内蔵されていることが
多く、このような場合ディジタルデ−タでクランプ回路
を制御する必要がある。

【０００７】

【発明が解決しようとする課題】しかしながら、ディジ
タル制御クランプ回路の場合、クランプ制御が収束した
後でもクランプ制御レベルが不連続になるので、この不
連続に起因して映像信号のクランプレベルが変動し、映
像にちらつきが生じるという問題点があった。

【０００８】すなわち、図５のクランプ制御回路１００
をディジタル化して図７に示すようなクランプ制御回路
１０２とした場合、具体的にはアナログ制御クランプ回
路１０の代わりにディジタル制御クランプ回路３２を設
けるとともに、Ｄ／Ａ変換器２０及びＬＰＦ２２を省略
し、積分器１８の出力をディジタル制御クランプ回路３
２へフィードバックするクランプ制御レベルとした場
合、このクランプ制御レベルがディジタル値であるた
め、クランプ制御が収束しても１制御レベル幅ｗのレベ
ル変動があり、図８に示すように不連続となる。

【０００９】このため、クランプ制御レベルの最適レベ
ルをＸ、クランプ設定レベルをＹとし、クランプ制御レ
ベルの１制御レベル幅ｗの変化がＡ／Ｄ変換器１４の出
力信号の２量子化レベル幅の変化に対応し、クランプ制
御収束後のクランプ制御レベルが図９（ａ）に示すよう
にＸとＸ−１の間で変動するものとすると、このレベル
変動に応じてＡ／Ｄ変換器１４の出力信号のクランプレ
ベルも同図（ｂ）に示すようにＹ−１とＹ＋１の間でレ
ベル変動し、映像のちらつきの原因になっていた。

【００１０】図７の回路において、クランプ制御レベル
の１制御レベル幅ｗの変化がＡ／Ｄ変換器１４の出力信
号の２量子化レベル幅以外のｎ量子化レベル幅（ｎは２
以外の整数である。）に相当するときも、同様のレベル
変動によって映像のちらつきの原因になっていた。例え
ば、ｎ＝１のときには、クランプ制御レベルが図９
（ａ）に示すようにレベル変動すると、Ａ／Ｄ変換器１
４の出力信号のクランプレベルがＹとＹ−１又はＹ＋１
とＹの間でレベル変動し、ｎ＝３のときには、クランプ
制御レベルが図９（ａ）に示すようにレベル変動する
と、Ａ／Ｄ変換器１４の出力信号のクランプレベルがＹ
＋１とＹ−２又はＹ＋２とＹ−１の間でレベル変動し、
映像のちらつきの原因になっていた。

【００１１】また、図５の回路においても、ＬＰＦ２２
からアナログ制御クランプ回路１０へフィードバックす
るクランプ制御電圧が図８に点線で示すように変動した
場合、この変動に応じてＡ／Ｄ変換器１４の出力信号の
クランプレベルも変動し、映像のちらつきの原因になる
という問題点があった。

【００１２】本発明は上述の問題点に鑑みてなされたも
ので、ディジタル制御クランプ回路のクランプ制御にお
いて、クランプ制御収束後におけるクランプレベルの変
動を抑制して、映像のちらつきを少なくすることのでき
るクランプ制御回路を提供することを目的とするもので
ある。また、本発明は、アナログ制御クランプ回路のク
ランプ制御において、クランプ制御収束後におけるクラ
ンプレベルの変動を抑制して、映像のちらつきを少なく
することのできるクランプ制御回路を提供することを目
的とするものである。

【００１３】

【課題を解決するための手段】請求項１の発明は、クラ
ンプパルスで指定されたクランプ制御期間においてアナ
ログの入力映像信号のクランプレベルをディジタルのク
ランプ制御レベルにクランプするディジタル制御クラン
プ回路と、このディジタル制御クランプ回路の出力信号
をディジタル信号に変換するＡ／Ｄ変換器と、同期信号
に基づいてクランプパルスとクランプレベル検出信号を
生成し、生成したクランプパルスを前記ディジタル制御
クランプ回路へ出力するクランプ制御信号生成回路と、
このクランプ制御信号生成回路で生成したクランプレベ
ル検出信号で指定された検出期間において、Ａ／Ｄ変換
器の出力信号のクランプレベルと予め設定されたクラン
プ設定レベルを比較して差分を検出する誤差検出器と、
この誤差検出器の検出信号に対してクランプ制御レベル
の１制御レベル以上２制御レベル未満のレベル幅に設定
された閾値をコアリング量としてコアリング処理するコ
アリング処理回路と、このコアリング処理回路でコアリ
ング処理された信号を積分し、積分値をクランプ制御レ
ベルとしてディジタル制御クランプ回路へ出力する積分
器とを具備してなることを特徴とする。

【００１４】このような構成において、アナログの入力
映像信号は、そのクランプレベルがディジタル制御クラ
ンプ回路でクランプ制御レベルにクランプされた後、Ａ
／Ｄ変換器でディジタル信号に変換される。このディジ
タル信号に変換された映像信号が誤差検出器に入力する
と、そのクランプレベルがクランプ設定レベルと比較さ
れ差分が検出される。この検出信号がコアリング処理回
路に入力すると、コアリング量以下の成分が取り除かれ
て積分器に入力し、積分値がクランプ制御レベルとして
ディジタル制御クランプ回路にフィードバックされる。
このとき、Ａ／Ｄ変換器の出力信号のクランプレベル
が、クランプ制御レベルの１制御レベル幅に対応する値
（例えば２量子化レベル幅）だけレベル変動しても、こ
のレベル変動がコアリング処理回路で取り除かれて積分
器に入力するので、クランプ制御レベルが変動せず、Ａ
／Ｄ変換器の出力信号のクランプレベルの変動が抑制さ
れる。このため、クランプ制御収束後のクランプレベル
の変動を抑制して映像のちらつきを少なくすることがで
きる。

【００１５】請求項２の発明は、請求項１の発明におい
て、入力映像信号のクランプレベルをペデスタルレベル
とするために、ディジタル制御クランプ回路が、クラン
プパルスで指定されたクランプ制御期間においてアナロ
グの入力映像信号のペデスタルレベルをディジタルのク
ランプ制御レベルにクランプし、誤差検出器が、クラン
プレベル検出信号で指定された検出期間において、Ａ／
Ｄ変換器の出力信号のペデスタルレベルと予め設定され
たクランプ設定レベルを比較して差分を検出する構成と
する。

【００１６】請求項３の発明は、クランプパルスで指定
されたクランプ制御期間においてアナログの入力映像信
号のクランプレベルをアナログのクランプ制御電圧にク
ランプするアナログ制御クランプ回路と、このアナログ
制御クランプ回路の出力信号をディジタル信号に変換す
るＡ／Ｄ変換器と、同期信号に基づいてクランプパルス
とクランプレベル検出信号を生成し、生成したクランプ
パルスをアナログ制御クランプ回路へ出力するクランプ
制御信号生成回路と、クランプ制御信号生成回路で生成
したクランプレベル検出信号で指定された検出期間にお
いて、Ａ／Ｄ変換器の出力信号のクランプレベルと予め
設定されたクランプ設定レベルを比較して差分を検出す
る誤差検出器と、この誤差検出器の検出信号に対して予
め設定された閾値をコアリング量としてコアリング処理
するコアリング処理回路と、このコアリング処理回路で
コアリング処理された信号を積分する積分器と、この積
分器で積分された信号をアナログ信号に変換するＤ／Ａ
変換器と、このＤ／Ａ変換器の出力信号の周波数帯域を
制限しクランプ制御電圧としてアナログ制御クランプ回
路へ出力するＬＰＦとを具備してなることを特徴とす
る。

【００１７】このような構成において、アナログの入力
映像信号は、そのクランプレベルがアナログ制御クラン
プ回路でクランプ制御レベルにクランプされた後、Ａ／
Ｄ変換器でディジタル信号に変換される。このディジタ
ル信号に変換された映像信号が誤差検出器に入力する
と、そのクランプレベルがクランプ設定レベルと比較さ
れ差分が検出される。この検出信号がコアリング処理回
路に入力すると、コアリング量以下の成分が取り除かれ
て積分器に入力する。積分器による積分値は、Ｄ／Ａ変
換器でアナログ信号に変換された後、ＬＰＦで所定の周
波数帯域に制限され、クランプ制御電圧としてアナログ
制御クランプ回路にフィードバックされる。このとき、
Ａ／Ｄ変換器の出力信号のクランプレベルがコアリング
処理回路のコアリング量として設定された閾値に対応す
る値だけレベル変動しても、このレベル変動がコアリン
グ処理回路で取り除かれて積分器に入力するので、クラ
ンプ制御電圧が変動せずＡ／Ｄ変換器の出力信号のクラ
ンプレベルの変動が抑制される。このため、クランプ制
御収束後のクランプレベルの変動を抑制して映像のちら
つきを少なくすることができる。

【００１８】請求項４の発明は、請求項３の発明におい
て、入力映像信号のクランプレベルをペデスタルレベル
とするために、アナログ制御クランプ回路が、クランプ
パルスで指定されたクランプ制御期間においてアナログ
の入力映像信号のペデスタルレベルをアナログのクラン
プ制御電圧にクランプし、誤差検出器が、クランプレベ
ル検出信号で指定された検出期間において、Ａ／Ｄ変換
器の出力信号のペデスタルレベルと予め設定されたクラ
ンプ設定レベルを比較して差分を検出する構成とする。

【００１９】請求項５の発明は、請求項１、２、３又は
４の発明において、回路動作の安定化を図るために、誤
差検出器とコアリング処理回路の間に平均値演算回路を
挿入し、この平均値演算回路で一定期間における誤差検
出器の検出信号の平均値を演算する構成とする。

【００２０】請求項６の発明は、請求項５の発明におい
て、一定期間を形成の容易な１水平走査期間として平均
値演算回路の構成を簡単にするために、平均値演算回路
が１水平走査期間における誤差検出器の検出信号の平均
値を演算する構成とする。

【００２１】請求項７の発明は、請求項５の発明におい
て、回路動作の安定化を図るとともに、一定期間を形成
の容易な１垂直走査期間として平均値演算回路の構成を
簡単にするために、平均値演算回路が１垂直走査期間に
おける誤差検出器の検出信号の平均値を演算する構成と
する。

【００２２】

【発明の実施の形態】以下、本発明の実施形態例を図面
により説明する。図１は本発明によるクランプ制御回路
の第１実施形態例を示すものである。図１において、図
５、図７と同一部分は同一符号とし説明を簡略化する。
図１において、１はクランプ制御回路で、このクランプ
制御回路１は、ディジタル制御クランプ回路３２、Ａ／
Ｄ変換器１２、クランプ制御信号生成回路１４、誤差検
出器１６、平均値演算回路３４、コアリング処理回路３
６及び積分器１８で構成されている。２４は、Ａ／Ｄ変
換器１２から出力するディジタルの映像信号を処理する
映像処理ブロックである。

【００２３】前記ディジタル制御クランプ回路３２は、
端子２６に入力した図６（ａ）に示すようなアナログの
映像信号について、同図（ｂ）に示すようなクランプパ
ルスで指定された期間Ｔ２のクランプレベル（例えばペ
デスタルレベル）を、前記積分器１８からフィードバッ
クされるクランプ制御レベルにクランプする。前記Ａ／
Ｄ変換器１２は、前記ディジタル制御クランプ回路３２
でクランプされたアナログの映像信号をディジタルの映
像信号に変換する。前記クランプ制御信号生成回路１４
は、端子２８に入力した同期信号（例えば入力映像信号
から分離した水平同期信号や垂直同期信号）に基づい
て、図６（ｂ）（ｃ）に示すようなクランプパルス、ク
ランプレベル検出信号を生成する。

【００２４】前記誤差検出器１６は、前記クランプ制御
信号生成回路１４で生成されたクランプレベル検出信号
に基づいて、前記Ａ／Ｄ変換器１２の出力信号のクラン
プレベル（例えばペデスタルレベル）と端子３０に入力
したクランプ設定レベルを比較し、その差分を検出す
る。前記平均値演算回路３４は、一定期間（例えば１垂
直走査期間又は１水平走査期間）について、前記誤差検
出器１６の検出信号の平均値を演算して出力する。

【００２５】前記コアリング処理回路３６は、前記平均
値演算回路３４の出力信号に対して、予め設定された閾
値をコアリング量としてコアリング処理を行う。このコ
アリング量として設定された閾値は、具体的には、前記
積分器１８の出力側から前記ディジタル制御クランプ回
路３２へフィードバックするクランプ制御レベルの１制
御レベル以上２制御レベル未満の制御レベル幅ｗに設定
されている。このため、前記コアリング処理回路３６
は、図２に示すような入出力特性を具備し、前記平均値
演算回路３４の出力側からの入力値のレベルが−１以
上、＋１以下のときには０を出力し、−２以下、＋２以
上のときには入力値をそのまま出力する。

【００２６】前記積分器１８は前記コアリング処理回路
３６の出力信号を積分し、積分値をクランプ制御レベル
としてディジタル制御クランプ回路３２へフィードバッ
クする。例えば、コアリング処理回路３６の出力信号が
０レベルの信号のときには、積分器１８からは予め設定
された値をクランプ制御レベルとしてディジタル制御ク
ランプ回路３２へフィードバックし、コアリング処理回
路３６の出力信号が０レベル以外の信号のときには、０
レベルからの変化量に応じた値を設定値から増減した値
をクランプ制御レベルとしてディジタル制御クランプ回
路３２へフィードバックする。

【００２７】つぎに図１の作用を図２乃至図３を用いて
説明する。 （１）図１において、端子２６に入力したアナログの映
像信号は、そのクランプレベルがディジタル制御クラン
プ回路３２でクランプ制御レベルにクランプされた後、
Ａ／Ｄ変換器１２でディジタル信号に変換される。この
Ａ／Ｄ変換器１２でディジタル信号に変換された映像信
号が誤差検出器１６に入力すると、そのクランプレベル
が端子３０に入力したクランプ設定レベルと比較され差
分が検出される。

【００２８】（２）誤差検出器１６で検出された検出信
号が平均値演算回路３４に入力すると、この平均値演算
回路３４によって一定期間（例えば１垂直走査期間又は
１水平走査期間）について平均値が演算され、コアリン
グ処理回路３６に入力する。

【００２９】（３）平均値演算回路３４の出力信号のレ
ベルが−１以上、＋１以下のときには、図２に示すよう
にコアリング処理回路３６で抑圧されて０レベルの信号
が積分器１８に入力するので、積分器１８からディジタ
ル制御クランプ回路３２へフィードバックするクランプ
制御レベルが、図３に示すように一定値となり変動しな
い。図３において、点線は図７のクランプ制御レベルを
表す。

【００３０】（４）平均値演算回路３４の出力信号のレ
ベルが−２以下、＋２以上のときには、図２に示すよう
にコアリング処理回路３６は平均値演算回路３４の出力
信号のレベルをそのまま積分器１８へ出力する。このた
め、積分器１８からディジタル制御クランプ回路３２へ
フィードバックするクランプ制御レベルが誤差検出器１
６の検出信号に応じて変化し、この検出信号が０となる
方向へのクランプ制御が行われる。

【００３１】（５）前記（３）（４）から明らかなよう
に、クランプ制御レベルがコアリング処理回路３６で設
定された１制御レベル以上２制御レベル未満の制御レベ
ル幅の範囲内に収束するようにクランプ制御がなされる
とともに、クランプレベル収束後はクランプ制御レベル
が一定となって変動しないので、Ａ／Ｄ変換器１２の出
力信号のクランプレベルの変動を抑制して映像のちらつ
きを少なくすることができる。

【００３２】図４は本発明によるクランプ制御回路の第
２実施形態例を示すもので、図１、図５と同一部分は同
一符号とし説明を簡略化する。図４において、１ａはク
ランプ制御回路で、このクランプ制御回路１ａは、アナ
ログ制御クランプ回路１０、Ａ／Ｄ変換器１２、クラン
プ制御信号生成回路１４、誤差検出器１６、平均値演算
回路３４、コアリング処理回路３６、積分器１８、Ｄ／
Ａ変換器２０及びＬＰＦ２２で構成されている。２４
は、Ａ／Ｄ変換器１２から出力するディジタルの映像信
号を処理する映像処理ブロックである。

【００３３】前記アナログ制御クランプ回路１０は、端
子２６に入力した図６（ａ）に示すようなアナログの映
像信号について、同図（ｂ）に示すようなクランプパル
スで指定された期間Ｔ２のクランプレベル（例えばペデ
スタルレベル）を、前記ＬＰＦ２２からフィードバック
するクランプ制御電圧にクランプする。前記Ａ／Ｄ変換
器１２は、前記アナログ制御クランプ回路１０でクラン
プされたアナログの映像信号をディジタルの映像信号に
変換する。前記クランプ制御信号生成回路１４は、端子
３０に入力した同期信号（例えば入力映像信号から分離
した水平同期信号や垂直同期信号）に基づいて、図６
（ｂ）（ｃ）に示すようなクランプパルス、クランプレ
ベル検出信号を生成する。

【００３４】前記誤差検出器１６は、前記クランプ制御
信号生成回路１４で生成されたクランプレベル検出信号
に基づいて、前記Ａ／Ｄ変換器１２の出力信号のクラン
プレベル（例えばペデスタルレベル）と端子２８に入力
されたクランプ設定レベルを比較し、その差分を検出す
る。前記平均値演算回路３４は、一定期間（例えば１垂
直走査期間又は１水平走査期間）について、前記誤差検
出器１６の検出信号の平均値を演算して出力する。

【００３５】前記コアリング処理回路３６は、前記平均
値演算回路３４の出力信号に対して、予め設定された閾
値をコアリング量としてコアリング処理を行う。このコ
アリング量として設定された閾値は、具体的には、図１
の実施形態例で示した１制御レベル以上２制御レベル未
満の制御レベル幅に相当する電圧値に設定されている。
このため、前記コアリング処理回路３６は、図２に示す
ような入出力特性を具備し、前記平均値演算回路３４の
出力側からの入力値のレベルが−１以上、＋１以下のと
きには０を出力し、−２以下、＋２以上のときには入力
値をそのまま出力する。

【００３６】前記積分器１８は前記コアリング処理回路
３６の出力信号を積分する。例えば、コアリング処理回
路３６の出力信号が０レベルの信号のときには、積分器
１８からは予め設定された値を積分値として出力し、コ
アリング処理回路３６の出力信号が０レベル以外の信号
のときには、０レベルからの変化量に応じた値を設定値
から増減した値を積分値として出力する。前記Ｄ／Ａ変
換器２０は前記積分器１８の積分値をアナログ信号に変
換する。前記ＬＰＦ２２は、前記Ｄ／Ａ変換器２０の出
力信号の周波数帯域を制限し、クランプ制御電圧として
アナログ制御クランプ回路１０へフィードバックする。

【００３７】つぎに図４の作用を説明する。 （１）図４において、端子２６に入力したアナログの映
像信号は、そのクランプレベルがアナログ制御クランプ
回路１０でクランプ制御電圧にクランプされた後、Ａ／
Ｄ変換器１２でディジタル信号に変換される。このＡ／
Ｄ変換器１２でディジタル信号に変換された映像信号が
誤差検出器１６に入力すると、そのクランプレベルが端
子２８に入力したクランプ設定レベルと比較され差分が
検出される。

【００３８】（２）誤差検出器１６で検出された検出信
号が平均値演算回路３４に入力すると、この平均値演算
回路３４によって一定期間について平均値が演算され、
コアリング処理回路３６に入力する。

【００３９】（３）平均値演算回路３４の出力信号のレ
ベルが−１以上、＋１以下のときには、図２に示すよう
にコアリング処理回路３６で抑圧されて０レベルの信号
が積分器１８に入力するので、積分器１８からＤ／Ａ変
換器２０及びＬＰＦ２２を介してアナログ制御クランプ
回路１０へフィードバックするクランプ制御電圧は一定
値で変動しない。

【００４０】（４）平均値演算回路３４の出力信号のレ
ベルが−２以下、＋２以上のときには、図２に示すよう
にコアリング処理回路３６は平均値演算回路３４の出力
信号のレベルをそのまま積分器１８へ出力する。このた
め、積分器１８からＤ／Ａ変換器２０及びＬＰＦ２２を
介してアナログ制御クランプ回路１０へフィードバック
するクランプ制御電圧が、誤差検出器１６の検出信号に
応じて変化し、この検出信号が０となる方向へのクラン
プ制御が行われる。

【００４１】（５）前記（３）（４）から明らかなよう
に、クランプ制御電圧がコアリング処理回路３６で設定
された閾値以内に収束するようにクランプ制御がなされ
るとともに、クランプレベル収束後はクランプ制御電圧
が一定となって変動しないので、Ａ／Ｄ変換器１２の出
力信号のクランプレベルの変動を抑制して映像のちらつ
きを少なくすることができる。

【００４２】図１、図４に示した実施形態例では、誤差
検出器とコアリング処理回路の間に平均値演算回路を挿
入し、この平均値演算回路で一定期間（例えば１垂直走
査期間や１水平走査期間）について誤差検出器の検出信
号の平均値を演算し、平均値をコアリング処理回路へ出
力することによって回路動作の安定化を図るようにした
が、本発明はこれに限るものでなく、平均値演算回路を
省略し、誤差検出器の検出信号を直接コアリング処理回
路へ出力する構成とした場合についても利用することが
できる。

【００４３】

【発明の効果】請求項１の発明は、ディジタル制御クラ
ンプ回路、Ａ／Ｄ変換器、クランプ制御信号生成回路、
誤差検出器、コアリング処理回路及び積分器を具備し、
入力映像信号のクランプレベルをクランプ制御レベルに
クランプした後にディジタル信号に変換し、そのクラン
プレベルをクランプ設定レベルと比較して差分を検出
し、検出信号からコアリング量以下の信号成分を取り除
いて積分器に入力し、積分値をクランプ制御レベルとし
てディジタル制御クランプ回路にフィードバックする構
成とした。このとき、Ａ／Ｄ変換器の出力信号のクラン
プレベルが、クランプ制御レベルの１制御レベル幅に対
応する値（例えば２量子化レベル幅）だけ変化しても、
コアリング処理回路で取り除かれて積分器に入力するの
で、クランプ制御レベルが変動せず、Ａ／Ｄ変換器の出
力信号のクランプレベルのレベル変動が抑制される。こ
のため、クランプ制御収束後のクランプレベルの変動を
抑制して映像のちらつきを少なくすることができる。

【００４４】請求項２の発明は、請求項１の発明におい
て、ディジタル制御クランプ回路が、クランプパルスで
指定されたクランプ制御期間において入力映像信号のペ
デスタルレベルをクランプ制御レベルにクランプし、誤
差検出器が、クランプレベル検出信号で指定された検出
期間において、Ａ／Ｄ変換器の出力信号のペデスタルレ
ベルと予め設定されたクランプ設定レベルを比較して差
分を検出する構成としたので、入力映像信号のクランプ
レベルを黒の基準となるペデスタルレベルとすることが
できる。

【００４５】請求項３の発明は、アナログ制御クランプ
回路、Ａ／Ｄ変換器、クランプ制御信号生成回路、誤差
検出器、コアリング処理回路、積分器、Ｄ／Ａ変換器及
びＬＰＦを具備し、入力映像信号のクランプレベルをク
ランプ制御レベルにクランプした後にディジタル信号に
変換し、そのクランプレベルをクランプ設定レベルと比
較して差分を検出し、検出信号からコアリング量以下の
信号成分を取り除いて積分器に入力し、積分値をアナロ
グ信号に変換して周波数帯域を制限し、その値をクラン
プ制御電圧としてアナログ制御クランプ回路にフィード
バックする構成とした。このとき、Ａ／Ｄ変換器の出力
信号のクランプレベルが、コアリング処理回路のコアリ
ング量（閾値）に対応した値だけレベル変動しても、こ
のレベル変動がコアリング処理回路で取り除かれて積分
器に入力するので、Ａ／Ｄ変換器の出力信号のクランプ
レベルのレベル変動が抑制される。このため、クランプ
制御収束後のクランプレベルの変動を抑制して映像のち
らつきを少なくすることができる。

【００４６】請求項４の発明は、請求項３の発明におい
て、アナログ制御クランプ回路が、クランプパルスで指
定されたクランプ制御期間においてアナログの入力映像
信号のペデスタルレベルをアナログのクランプ制御電圧
にクランプし、誤差検出器が、クランプレベル検出信号
で指定された検出期間において、Ａ／Ｄ変換器の出力信
号のペデスタルレベルと予め設定されたクランプ設定レ
ベルを比較して差分を検出する構成としたので、入力映
像信号のクランプレベルを黒の基準となるペデスタルレ
ベルとすることができる。

【００４７】請求項５の発明は、請求項１、２、３又は
４の発明において、誤差検出器とコアリング処理回路の
間に平均値演算回路を挿入し、この平均値演算回路で一
定期間における誤差検出器の検出信号の平均値を演算す
る構成としたので、回路動作の安定化を図ることができ
る。

【００４８】請求項６の発明は、請求項５の発明におい
て、平均値演算回路が一水平走査期間における誤差検出
器の検出信号の平均値を演算する構成としたので、一定
期間を形成の容易な一水平走査期間として平均値演算回
路の構成を簡単にすることができる。

【００４９】請求項７の発明は、請求項５の発明におい
て、平均値演算回路が一垂直走査期間における誤差検出
器の検出信号の平均値を演算する構成としたので、回路
動作の安定化を図るとともに、一定期間を形成の容易な
一垂直走査期間として平均値演算回路の構成を簡単にす
ることができる。

【図面の簡単な説明】

【図１】本発明によるクランプ制御回路の第１実施形態
例を示すブロック図である。

【図２】図１中のコアリング処理回路３６の入出力特性
を示す特性図である。

【図３】図１において、コアリング処理回路３６の出力
レベルが０のときにおける積分器１８からディジタル制
御クランプ回路へフィードバックするクランプ制御レベ
ルの時間に対する変化を示す特性図である。

【図４】本発明によるクランプ制御回路の第２実施形態
例を示すブロック図である。

【図５】従来例を示すブロック図である。

【図６】図５における、入力映像信号、クランプパル
ス、クランプレベル検出信号のタイミング関係を示す波
形図である。

【図７】図５クランプ制御回路をディジタル化した回路
のブロック図である。

【図８】図７の積分器１８の出力側からディジタル制御
クランプ回路３２にフィードバックするクランプ制御レ
ベルの時間に対する変化を示す特性図である。

【図９】図７における、クランプ制御レベルの１制御レ
ベルの変動に対してＡ／Ｄ変換器１２の出力信号のレベ
ルが２量子化レベルの割合で変動する様子を概念的に示
す図で、（ａ）はクランプ制御レベルが１制御レベル変
動している様子を示し、（ｂ）は対応するＡ／Ｄ変換器
１２の出力信号のクランプレベルが２量子化レベル変動
している様子を示す図である。

【符号の説明】

１、１ａ、１００、１０２…クランプ制御回路、 １０
…アナログ制御クランプ回路、 １２…Ａ／Ｄ変換器、
１４…クランプ制御信号生成回路、 １６…誤差検出
器、 １８…積分器、 ２０…Ｄ／Ａ変換器、 ２２…
ＬＰＦ、 ２４…映像処理ブロック、 ３２…ディジタ
ル制御クランプ回路、 ３４…平均値演算回路、 ３６
…コアリング処理回路、 ｗ…１制御レベル幅。

フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 池田 誠 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 西村 栄三 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA13 PA17 PA34 PA53 PA58 PA76 PA85 PA86 RC03 SA02 SA11 XA42 XA48 XA52 XA58 XA59 YA01 YC00

Claims (7)

【特許請求の範囲】
1. 【請求項１】クランプパルスで指定されたクランプ制御
   期間においてアナログの入力映像信号のクランプレベル
   をディジタルのクランプ制御レベルにクランプするディ
   ジタル制御クランプ回路と、このディジタル制御クラン
   プ回路の出力信号をディジタル信号に変換するＡ／Ｄ
   （アナログ／ディジタル）変換器と、同期信号に基づい
   てクランプパルスとクランプレベル検出信号を生成し、
   生成したクランプパルスを前記ディジタル制御クランプ
   回路へ出力するクランプ制御信号生成回路と、このクラ
   ンプ制御信号生成回路で生成したクランプレベル検出信
   号で指定された検出期間において、前記Ａ／Ｄ変換器の
   出力信号のクランプレベルと予め設定されたクランプ設
   定レベルを比較して差分を検出する誤差検出器と、この
   誤差検出器の検出信号に対して前記クランプ制御レベル
   の１制御レベル以上２制御レベル未満の制御レベル幅に
   設定された閾値をコアリング量としてコアリング処理す
   るコアリング処理回路と、このコアリング処理回路でコ
   アリング処理された信号を積分し、積分値をクランプ制
   御レベルとして前記ディジタル制御クランプ回路へ出力
   する積分器とを具備してなることを特徴とするクランプ
   制御回路。
2. 【請求項２】ディジタル制御クランプ回路は、クランプ
   パルスで指定されたクランプ制御期間においてアナログ
   の入力映像信号のペデスタルレベルをディジタルのクラ
   ンプ制御レベルにクランプしてなり、誤差検出器は、ク
   ランプレベル検出信号で指定された検出期間において、
   Ａ／Ｄ変換器の出力信号のペデスタルレベルと予め設定
   されたクランプ設定レベルを比較して差分を検出してな
   る請求項１記載のクランプ制御回路。
3. 【請求項３】クランプパルスで指定されたクランプ制御
   期間においてアナログの入力映像信号のクランプレベル
   をアナログのクランプ制御電圧にクランプするアナログ
   制御クランプ回路と、このアナログ制御クランプ回路の
   出力信号をディジタル信号に変換するＡ／Ｄ（アナログ
   ／ディジタル）変換器と、同期信号に基づいてクランプ
   パルスとクランプレベル検出信号を生成し、生成したク
   ランプパルスを前記アナログ制御クランプ回路へ出力す
   るクランプ制御信号生成回路と、このクランプ制御信号
   生成回路で生成したクランプレベル検出信号で指定され
   た検出期間において、前記Ａ／Ｄ変換器の出力信号のク
   ランプレベルと予め設定されたクランプ設定レベルを比
   較して差分を検出する誤差検出器と、この誤差検出器の
   検出信号に対して予め設定された閾値をコアリング量と
   してコアリング処理するコアリング処理回路と、このコ
   アリング処理回路でコアリング処理された信号を積分す
   る積分器と、この積分器で積分された信号をアナログ信
   号に変換するＤ／Ａ（ディジタル／アナログ）変換器
   と、このＤ／Ａ変換器の出力信号の周波数帯域を制限し
   クランプ制御電圧として前記アナログ制御クランプ回路
   へ出力するＬＰＦ（ローパスフィルタ）とを具備してな
   ることを特徴とするクランプ制御回路。
4. 【請求項４】アナログ制御クランプ回路は、クランプパ
   ルスで指定されたクランプ制御期間においてアナログの
   入力映像信号のペデスタルレベルをアナログのクランプ
   制御電圧にクランプしてなり、誤差検出器は、クランプ
   レベル検出信号で指定された検出期間において、Ａ／Ｄ
   変換器の出力信号のペデスタルレベルと予め設定された
   クランプ設定レベルを比較して差分を検出してなる請求
   項３記載のクランプ制御回路。
5. 【請求項５】誤差検出器とコアリング処理回路の間に平
   均値演算回路を挿入し、この平均値演算回路が一定期間
   における前記誤差検出器の検出信号の平均値を演算して
   前記コアリング処理回路へ出力してなる請求項１、２、
   ３又は４記載のクランプ制御回路。
6. 【請求項６】平均値演算回路は１水平走査期間における
   誤差検出器の検出信号の平均値を演算してなる請求項５
   記載のクランプ制御回路。
7. 【請求項７】平均値演算回路は１垂直走査期間における
   誤差検出器の検出信号の平均値を演算してなる請求項５
   記載のクランプ制御回路。