JP2001275014A - Video signal processor - Google Patents
Video signal processorInfo
- Publication number
- JP2001275014A JP2001275014A JP2000084356A JP2000084356A JP2001275014A JP 2001275014 A JP2001275014 A JP 2001275014A JP 2000084356 A JP2000084356 A JP 2000084356A JP 2000084356 A JP2000084356 A JP 2000084356A JP 2001275014 A JP2001275014 A JP 2001275014A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- signal
- level
- pedestal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、入力したアナログ
の映像信号のペデスタルレベルを基準レベルにクランプ
するクランプ回路と、このクランプ回路から出力する映
像信号をディジタルの映像信号に変換するＡ／Ｄ変換回
路とを具備した映像信号処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit for clamping a pedestal level of an input analog video signal to a reference level, and an A / D converter for converting a video signal output from the clamp circuit into a digital video signal. The present invention relates to a video signal processing device provided with a circuit.
【０００２】[0002]
【従来の技術】従来、この種の映像信号処理装置は、図
４に示すようにクランプ回路１２とＡ／Ｄ変換回路１４
で構成されていた。クランプ回路１２は、入力端子１０
に入力したアナログの映像信号のペデスタルレベルＰＬ
を基準レベルと比較し、その比較結果に応じて入力アナ
ログ映像信号のペデスタルレベルＰＬを補正する動作を
繰り返すことによって、入力アナログ映像信号のペデス
タルレベルＰＬを基準レベルにクランプし、Ａ／Ｄ変換
回路１４はクランプ回路１２から出力した映像信号をデ
ィジタルの映像信号に変換して出力端子１６へ出力して
いた。2. Description of the Related Art Conventionally, a video signal processing apparatus of this type has a clamp circuit 12 and an A / D conversion circuit 14 as shown in FIG.
It was composed of The clamp circuit 12 is connected to the input terminal 10.
Pedestal level PL of analog video signal input to
Is compared with the reference level, and the operation of correcting the pedestal level PL of the input analog video signal is repeated according to the comparison result, thereby clamping the pedestal level PL of the input analog video signal to the reference level, and the A / D conversion circuit Reference numeral 14 converts the video signal output from the clamp circuit 12 into a digital video signal and outputs the digital video signal to the output terminal 16.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら図４に示
した従来例では、入力端子１０に入力したアナログ映像
信号のペデスタルレベルＰＬが変動したときに、これに
応じてクランプ後の映像信号のペデスタルレベルＰＬも
図５（ａ）に示すように変動し、出力端子１６から出力
するＡ／Ｄ変後の映像信号のペデスタルレベルＰＤも図
５（ｂ）に示すように変動するという問題点があった。
また、クランプ制御による制御振動を少なくするため
に、クランプ回路１２でのクランプ制御の応答を遅くす
ると、入力アナログ映像信号のペデスタルレベルＰＬの
変動に追従できないという問題点があった。一方、クラ
ンプ制御による制御振動を少なくするために、クランプ
回路１２でのクランプ制御の応答を速くすると、クラン
プ制御によって出力映像信号のペデスタルレベルＰＬが
振動しやすくなるという問題点があった。図５（ａ）
（ｂ）においてＢＬは望ましい黒レベルを表す。However, in the conventional example shown in FIG. 4, when the pedestal level PL of the analog video signal input to the input terminal 10 fluctuates, the pedestal level of the clamped video signal is correspondingly changed. The PL also fluctuates as shown in FIG. 5A, and the pedestal level PD of the video signal after A / D conversion output from the output terminal 16 fluctuates as shown in FIG. 5B. .
Further, if the response of the clamp control in the clamp circuit 12 is delayed in order to reduce the control vibration due to the clamp control, there is a problem that it is impossible to follow the fluctuation of the pedestal level PL of the input analog video signal. On the other hand, if the response of the clamp control in the clamp circuit 12 is increased in order to reduce the control vibration due to the clamp control, there is a problem that the pedestal level PL of the output video signal is likely to vibrate due to the clamp control. FIG. 5 (a)
In (b), BL represents a desired black level.
【０００４】本発明は上述の問題点に鑑みてなされたも
ので、クランプ回路とＡ／Ｄ変換回路を具備した映像信
号処理装置において、入力したアナログ映像信号のペデ
スタルレベルが変動しても、常にペデスタルレベルを予
め設定した黒レベルに制御したディジタル映像信号を出
力することのできる映像信号処理装置を提供することを
目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and in a video signal processing apparatus having a clamp circuit and an A / D conversion circuit, even if the pedestal level of an input analog video signal fluctuates. It is an object of the present invention to provide a video signal processing device capable of outputting a digital video signal whose pedestal level is controlled to a preset black level.
【０００５】[0005]
【課題を解決するための手段】請求項１の発明は、入力
したアナログの映像信号のペデスタルレベルを基準レベ
ルにクランプするクランプ回路と、このクランプ回路か
ら出力する映像信号をディジタルの映像信号に変換する
Ａ／Ｄ変換回路とを具備した映像信号処理装置におい
て、入力アナログ映像信号と同期した同期信号に基づい
てペデスタルレベル検出期間信号を生成する検出期間生
成回路と、この検出期間生成回路のペデスタルレベル検
出期間信号で設定されるペデスタルレベル検出期間にＡ
／Ｄ変換回路から出力する映像信号のペデスタルレベル
を予め設定された黒レベルと比較し、その差分に相当す
る誤差量を検出する誤差検出回路と、この誤差検出回路
で検出した誤差量に応じてＡ／Ｄ変換回路から出力する
映像信号のペデスタルレベルを補正し出力映像信号とす
るレベル補正回路とを具備してなることを特徴とする。According to a first aspect of the present invention, there is provided a clamp circuit for clamping a pedestal level of an input analog video signal to a reference level, and converting a video signal output from the clamp circuit into a digital video signal. A video signal processing device having an A / D conversion circuit for generating a pedestal level detection period signal based on a synchronization signal synchronized with an input analog video signal; and a pedestal level of the detection period generation circuit. A during the pedestal level detection period set by the detection period signal
An error detection circuit that compares the pedestal level of the video signal output from the / D conversion circuit with a preset black level, and detects an error amount corresponding to the difference; and an error detection circuit that detects the error amount. A level correction circuit for correcting a pedestal level of a video signal output from the A / D conversion circuit and outputting the corrected video signal as an output video signal.
【０００６】上述のような構成において、入力アナログ
映像信号のペデスタルレベル変動でＡ／Ｄ変換回路から
出力する映像信号のペデスタルレベルが変動すると、検
出期間生成回路で設定されるペデスタルレベル検出期間
に誤差検出回路がＡ／Ｄ変換後の映像信号のペデスタル
レベルと設定黒レベルの差分に相当する誤差量を検出す
る。この誤差量に応じてレベル補正回路がＡ／Ｄ変換後
の映像信号のペデスタルレベルを補正し設定黒レベルと
一致させた映像信号を出力する。このようにＡ／Ｄ変換
後の映像信号のペデスタルレベルをディジタル処理によ
って設定黒レベルに制御することができるので、クラン
プ制御による制御振動を少なくするためにクランプ回路
でのクランプ制御の応答を速くしてＡ／Ｄ変換後の映像
信号のペデスタルレベルが変動した場合でも、この変動
に追従して出力映像信号のペデスタルレベルを設定黒レ
ベルに一致させることができる。In the above configuration, if the pedestal level of the video signal output from the A / D conversion circuit fluctuates due to the pedestal level fluctuation of the input analog video signal, an error occurs in the pedestal level detection period set by the detection period generation circuit. A detection circuit detects an error amount corresponding to a difference between the pedestal level of the video signal after the A / D conversion and the set black level. The level correction circuit corrects the pedestal level of the video signal after the A / D conversion in accordance with the error amount, and outputs a video signal in which the video signal matches the set black level. In this manner, the pedestal level of the video signal after A / D conversion can be controlled to the set black level by digital processing, so that the response of the clamp control in the clamp circuit is made faster in order to reduce the control vibration due to the clamp control. Therefore, even when the pedestal level of the video signal after the A / D conversion varies, the pedestal level of the output video signal can be made to coincide with the set black level following this variation.
【０００７】請求項２の発明は、請求項１の発明におい
て、Ａ／Ｄ変換後の映像信号に重畳しているノイズ成分
でペデスタルレベルが変動するのを防止するために、Ａ
／Ｄ変換回路から出力した映像信号を誤差検出回路に伝
送する線路にノイズ除去用のローパスフィルタを挿入す
る。According to a second aspect of the present invention, in order to prevent the pedestal level from fluctuating due to a noise component superimposed on the video signal after the A / D conversion,
A low-pass filter for removing noise is inserted in a line for transmitting the video signal output from the / D conversion circuit to the error detection circuit.
【０００８】請求項３の発明は、請求項１又は２の発明
において、入力アナログ映像信号が複合映像信号のとき
に１ライン毎の黒レベル補正を可能とするために、複合
映像信号から分離した水平同期信号を、検出期間生成回
路でペデスタルレベル検出期間信号を生成するための同
期信号とする。According to a third aspect of the present invention, in the first or second aspect of the present invention, when the input analog video signal is a composite video signal, the input analog video signal is separated from the composite video signal to enable black level correction for each line. The horizontal synchronization signal is used as a synchronization signal for generating a pedestal level detection period signal by the detection period generation circuit.
【０００９】請求項４、５の発明は、請求項１、２又は
３の発明において、検出期間生成回路でのペデスタルレ
ベル検出期間信号の生成を容易にするために、検出期間
生成回路のペデスタルレベル検出期間信号で設定される
ペデスタルレベル検出期間を、Ａ／Ｄ変換回路の標本化
パルスの１クロック分の期間とする。According to a fourth or fifth aspect of the present invention, in the first, second or third aspect of the present invention, the pedestal level of the detection period generation circuit can be easily generated by the detection period generation circuit. The pedestal level detection period set by the detection period signal is a period of one clock of the sampling pulse of the A / D conversion circuit.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施形態例を図面
により説明する。図１は、本発明による映像信号処理装
置の一実施形態例を示すもので、図４と同一部分は同一
符号とする。図１において、１０はアナログの映像信号
ＡＶ（以下単に信号ＡＶという。）を入力するための入
力端子、１２はクランプ回路、１４はＡ／Ｄ変換回路、
１６はディジタルの映像信号ＤＶ（以下単に信号ＤＶと
いう。）を出力するための出力端子、２０は本発明に特
有のディジタル回路で、このディジタル回路２０は前記
Ａ／Ｄ変換回路１４と出力端子１６の間に挿入されてい
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a video signal processing apparatus according to the present invention, and the same parts as those in FIG. In FIG. 1, reference numeral 10 denotes an input terminal for inputting an analog video signal AV (hereinafter, simply referred to as signal AV); 12, a clamp circuit; 14, an A / D conversion circuit;
Reference numeral 16 denotes an output terminal for outputting a digital video signal DV (hereinafter, simply referred to as signal DV). Reference numeral 20 denotes a digital circuit unique to the present invention. This digital circuit 20 includes the A / D conversion circuit 14 and the output terminal 16. Is inserted between.
【００１１】前記ディジタル回路２０は、ＬＰＦ（ロー
パスフィルタ）２２、検出期間生成回路２４、誤差検出
回路２６及びレベル補正回路２８で構成されている。前
記ＬＰＦ２２は、前記Ａ／Ｄ変換回路１４から出力する
ディジタルの映像信号に重畳しているノイズ成分を除去
する。前記検出期間生成回路２４は、端子３０に入力し
た同期信号の一例としての水平同期信号ＨＤ（以下単に
信号ＨＤという。）に基づいて、ペデスタルレベル検出
期間信号ＰＫＫ（以下単に信号ＰＫＫという）を生成す
る。信号ＨＤは信号ＡＶと同期した信号で、例えば信号
ＡＶが複合映像信号（コンポジットビデオ信号）のとき
には、同期分離回路によって信号ＡＶから分離して得る
ことができる。前記誤差検出回路２６は、前記検出期間
生成回路２４の信号ＰＫＫで設定されるペデスタルレベ
ル検出期間に前記ＬＰＦ２２から出力する映像信号のペ
デスタルレベルＰＬを予め設定された黒レベルＢＬと比
較し、その差分に相当する誤差量を検出する。この黒レ
ベルＢＬは外部から端子３２を介して設定されている。
前記レベル補正回路２８は、前記誤差検出回路２６の検
出誤差量に応じて前記Ａ／Ｄ変換回路１４から出力する
映像信号のペデスタルレベルＰＬを補正し、このペデス
タルレベルＰＬを黒レベルＢＬに一致させた信号ＤＶを
出力端子１６に出力する。The digital circuit 20 includes an LPF (low-pass filter) 22, a detection period generation circuit 24, an error detection circuit 26, and a level correction circuit 28. The LPF 22 removes a noise component superimposed on a digital video signal output from the A / D conversion circuit 14. The detection period generation circuit 24 generates a pedestal level detection period signal PKK (hereinafter simply referred to as a signal PKK) based on a horizontal synchronization signal HD (hereinafter simply referred to as a signal HD) as an example of a synchronization signal input to the terminal 30. I do. The signal HD is a signal synchronized with the signal AV. For example, when the signal AV is a composite video signal (composite video signal), it can be obtained by being separated from the signal AV by a sync separation circuit. The error detection circuit 26 compares the pedestal level PL of the video signal output from the LPF 22 with a preset black level BL during a pedestal level detection period set by the signal PKK of the detection period generation circuit 24, and compares the difference. Is detected. The black level BL is externally set via the terminal 32.
The level correction circuit 28 corrects the pedestal level PL of the video signal output from the A / D conversion circuit 14 in accordance with the detection error amount of the error detection circuit 26, and makes the pedestal level PL coincide with the black level BL. The output signal DV is output to the output terminal 16.
【００１２】つぎに図１の作用を図２及び図３を併用し
て説明する。説明の便宜上、信号ＡＶが複合映像信号の
場合について説明する。 Ａ：まず、図２を用いて概略的な作用について説明す
る。 （１）入力端子１０に入力した信号ＡＶは、そのペデス
タルレベルＰＬがクランプ回路１２によって基準レベル
にクランプされ、Ａ／Ｄ変換回路１４によってディジタ
ルの映像信号に変換され、Ａ／Ｄ変換回路１４の出力側
から図２（ａ）に示すような信号が出力するのは従来例
と同様である。Next, the operation of FIG. 1 will be described with reference to FIGS. 2 and 3. For convenience of description, a case where the signal AV is a composite video signal will be described. A: First, a schematic operation will be described with reference to FIG. (1) The pedestal level PL of the signal AV input to the input terminal 10 is clamped to a reference level by the clamp circuit 12 and is converted to a digital video signal by the A / D conversion circuit 14. The output of the signal as shown in FIG. 2A from the output side is the same as in the conventional example.
【００１３】（２）図示を省略した同期分離回路によっ
て信号ＡＶから分離された信号ＨＤが端子３０を介して
検出期間生成回路２４に入力すると、この検出期間生成
回路２４は信号ＨＤに基づいてペデスタルレベル検出期
間Ｔを設定する信号ＰＫＫを生成する。(2) When a signal HD separated from the signal AV by a synchronization separation circuit (not shown) is input to a detection period generation circuit 24 via a terminal 30, the detection period generation circuit 24 generates a pedestal based on the signal HD. A signal PKK for setting the level detection period T is generated.
【００１４】（３）検出期間生成回路２４で生成された
信号ＰＫＫと、ＬＰＦ２２でノイズ除去されたＡ／Ｄ変
換後の映像信号と、端子３２を介して入力した黒レベル
ＢＬとが誤差検出回路２６に入力すると、この誤差検出
回路２６は、１ライン毎（図中の１Ｈ毎）に、信号ＰＫ
Ｋで設定されるペデスタルレベル検出期間Ｔの間Ａ／Ｄ
変換後の映像信号と黒レベルＢＬを比較し、その差分に
相当する誤差量を検出する。具体的には、図２（ｂ）に
示すように、映像信号のペデスタルレベルＰＬと黒レベ
ルＢＬが等しいときは検出誤差量「０」を出力し、ペデ
スタルレベルＰＬが黒レベルＢＬより１段階低いときに
は検出誤差量「−１」を出力し、ペデスタルレベルＰＬ
が黒レベルＢＬより１段階高いときには検出誤差量「＋
１」を出力する。図示を省略したが、ペデスタルレベル
ＰＬが黒レベルＢＬより２段階低いときには検出誤差量
「−２」を出力し、ペデスタルレベルＰＬが黒レベルＢ
Ｌより２段階高いときには検出誤差量「＋２」を出力す
る。３段階以上低いとき又は高いときも、同様にして対
応した検出誤差量を出力する。(3) The signal PKK generated by the detection period generation circuit 24, the A / D converted video signal from which noise has been removed by the LPF 22, and the black level BL input via the terminal 32 are used as an error detection circuit. 26, the error detection circuit 26 outputs a signal PK every line (each 1H in the figure).
A / D during the pedestal level detection period T set by K
The converted video signal is compared with the black level BL, and an error amount corresponding to the difference is detected. Specifically, as shown in FIG. 2B, when the pedestal level PL of the video signal is equal to the black level BL, a detection error amount “0” is output, and the pedestal level PL is one step lower than the black level BL. Sometimes, a detection error amount “−1” is output, and the pedestal level PL is output.
Is one level higher than the black level BL, the detection error amount “+
1 "is output. Although not shown, when the pedestal level PL is lower than the black level BL by two steps, the detection error amount “−2” is output, and the pedestal level PL is changed to the black level B.
When the level is higher than L by two steps, the detection error amount “+2” is output. Similarly, when three or more steps are low or high, the corresponding detection error amount is output.
【００１５】（４）Ａ／Ｄ変換後の映像信号と、誤差検
出回路２６からの検出誤差量とがレベル補正回路２８に
入力すると、このレベル補正回路２８は、検出誤差量に
応じてＡ／Ｄ変換後の映像信号のペデスタルレベルＰＬ
を補正し、図２（ｃ）に示すようにペデスタルレベルＰ
Ｌを黒レベルＢＬと一致させた信号ＤＶを出力端子１６
に出力する。このように、Ａ／Ｄ変換後の映像信号のペ
デスタルレベルＰＬが、ディジタル回路２０のディジタ
ル処理によって黒レベルＢＬと一致するように制御され
るので、クランプ回路１２でのクランプ制御の応答を速
くしてＡ／Ｄ変換後の映像信号のペデスタルレベルＰＬ
が変動した場合でも、この変動に追従して信号ＤＶのペ
デスタルレベルＰＬを黒レベルＢＬと一致させることが
できる。(4) When the video signal after A / D conversion and the detection error amount from the error detection circuit 26 are input to the level correction circuit 28, the level correction circuit 28 performs A / D conversion in accordance with the detection error amount. Pedestal level PL of video signal after D conversion
Pedestal level P as shown in FIG.
The signal DV whose L is matched with the black level BL is output to the output terminal 16.
Output to As described above, the pedestal level PL of the video signal after A / D conversion is controlled by the digital processing of the digital circuit 20 so as to match the black level BL, so that the response of the clamp control in the clamp circuit 12 is made faster. Pedestal level PL of video signal after A / D conversion
Is changed, the pedestal level PL of the signal DV can be made to coincide with the black level BL by following this change.
【００１６】Ｂ：ついで図３を用いて、Ａ／Ｄ変換後の
映像信号が、図３（ａ）に示すように、そのペデスタル
レベルＰＬが黒レベルＢＬより１段階低い場合の作用を
詳述する。 （１）Ａ／Ｄ変換後の映像信号の水平同期信号及びその
バックポーチ近辺を強調した信号を図３（ａ）に示すよ
うな信号として表すと、図示省略の同期分離回路で分離
された信号ＨＤは同図（ｂ）に示すような信号となり、
この信号が端子３０を介して検出期間生成回路２４に入
力する。すると、検出期間生成回路２４は信号ＨＤに基
づいて図３（ｃ）に示すような信号ＰＫＫを生成する。
この信号ＰＫＫは、図３（ａ）の映像信号のバックポー
チ内の期間Ｔをペデスタルレベル検出期間とした信号と
なるように検出期間生成回路２４で生成される。すなわ
ち、Ａ／Ｄ変換後の映像信号の水平同期信号の立下り時
をｔ１、立上り時をｔ２とすると、ｔ１時から設定時間
Ｔｓ経過したバックポーチ内のｔ３時にＬレベルからＨ
レベルに変化し、ｔ３時からペデスタルレベル検出期間
Ｔ経過したｔ４時にＨレベルからＬレベルに変化するよ
うな信号ＰＫＫが生成される。このペデスタルレベル検
出期間Ｔは、Ａ／Ｄ変換回路１４の標本化パルスの１ク
ロック分の期間に設定されている。具体的には標本化パ
ルスの１クロック期間又は複数クロック期間を平均化し
た期間に設定されている。B: Next, referring to FIG. 3, the operation of the video signal after A / D conversion when the pedestal level PL is one step lower than the black level BL as shown in FIG. 3A will be described in detail. I do. (1) When the horizontal synchronization signal of the video signal after A / D conversion and the signal in which the vicinity of the back porch is emphasized are represented as signals as shown in FIG. 3A, the signal separated by a synchronization separation circuit (not shown) HD becomes a signal as shown in FIG.
This signal is input to the detection period generation circuit 24 via the terminal 30. Then, the detection period generation circuit 24 generates a signal PKK as shown in FIG. 3C based on the signal HD.
The signal PKK is generated by the detection period generation circuit 24 so as to be a signal in which the period T in the back porch of the video signal in FIG. That is, assuming that the horizontal synchronizing signal of the video signal after A / D conversion falls at time t1 and rises at time t2, the level changes from L level to H at time t3 in the back porch after a set time Ts has elapsed from time t1.
A signal PKK that changes from the H level to the L level at time t4 when the pedestal level detection period T has elapsed from time t3. The pedestal level detection period T is set to a period of one clock of the sampling pulse of the A / D conversion circuit 14. Specifically, the period is set to one clock period of the sampling pulse or a period obtained by averaging a plurality of clock periods.
【００１７】（２）ｔ３時からｔ４時までのペデスタル
レベル検出期間Ｔ（すなわち、信号ＰＫＫがＨレベルの
期間）に、誤差検出回路２６はＬＰＦ２２でノイズ除去
されたＡ／Ｄ変換後の映像信号と黒レベルＢＬを比較
し、その差分に相当する誤差量を検出する。具体的に
は、図３（ｄ）に示すように、映像信号のペデスタルレ
ベルＰＬが黒レベルＢＬより１段階低いので、検出誤差
量「−１」を出力する。(2) During the pedestal level detection period T from the time t3 to the time t4 (that is, the period when the signal PKK is at the H level), the error detection circuit 26 performs the A / D-converted video signal removal of noise by the LPF 22. And the black level BL, and an error amount corresponding to the difference is detected. Specifically, as shown in FIG. 3D, since the pedestal level PL of the video signal is lower than the black level BL by one step, the detection error amount “−1” is output.
【００１８】（３）Ａ／Ｄ変換後の映像信号と、誤差検
出回路２６からの検出誤差量「−１」とがレベル補正回
路２８に入力すると、このレベル補正回路２８は、検出
誤差量「−１」に応じてＡ／Ｄ変換後の映像信号のペデ
スタルレベルＰＬを所定値上げる補正を行い、図３
（ｄ）のｔ４時以降に示すようにペデスタルレベルＰＬ
を黒レベルＢＬと一致させる。このため、ｔ４時以降は
ペデスタルレベルＰＬを黒レベルＢＬに一致させた映像
信号が、信号ＤＶとして出力端子１６から出力する。す
なわち、対応した１ラインの映像信号本体Ｖｍ（映像部
分のデ−タ）が始まる直前に映像信号のペデスタルレベ
ルＰＬが黒レベルＢＬと一致するように制御される。(3) When the video signal after A / D conversion and the detection error amount “−1” from the error detection circuit 26 are input to the level correction circuit 28, the level correction circuit 28 -1 ", the pedestal level PL of the video signal after the A / D conversion is corrected to a predetermined value, and FIG.
(D) As shown after t4, the pedestal level PL
With the black level BL. For this reason, after t4, a video signal whose pedestal level PL matches the black level BL is output from the output terminal 16 as the signal DV. That is, control is performed so that the pedestal level PL of the video signal coincides with the black level BL immediately before the start of the corresponding one-line video signal body Vm (data of the video portion).
【００１９】（４）図示は省略したが、Ａ／Ｄ変換後の
映像信号のペデスタルレベルＰＬが黒レベルＢＬより１
段階高い場合には、誤差検出回路２６から検出誤差量
「＋１」が出力し、レベル補正回路２８は検出誤差量
「＋１」に応じてＡ／Ｄ変換後の映像信号のペデスタル
レベルＰＬを所定値下げる補正を行い、ペデスタルレベ
ルＰＬを黒レベルＢＬに一致させる。このため、ペデス
タルレベルＰＬが黒レベルＢＬより１段階高い場合に
も、対応した１ラインの映像信号本体Ｖｍが始まる直前
に映像信号のペデスタルレベルＰＬが黒レベルＢＬに一
致するように制御される。(4) Although not shown, the pedestal level PL of the video signal after A / D conversion is one more than the black level BL.
If the level is higher, the error detection circuit 26 outputs a detection error amount “+1”, and the level correction circuit 28 lowers the pedestal level PL of the video signal after A / D conversion by a predetermined value according to the detection error amount “+1”. The pedestal level PL is made to match the black level BL. Therefore, even when the pedestal level PL is higher than the black level BL by one step, the pedestal level PL of the video signal is controlled to match the black level BL immediately before the start of the corresponding one-line video signal body Vm.
【００２０】（５）Ａ／Ｄ変換後の映像信号のペデスタ
ルレベルＰＬが黒レベルＢＬより２段階以上低い場合、
又は２段階以上高い場合にも、誤差検出回路２６から出
力する検出誤差量が対応した値となるとともに、レベル
補正回路２８による補正量が対応した値となることによ
って、対応した１ラインの映像信号本体Ｖｍが始まる直
前に映像信号のペデスタルレベルＰＬが黒レベルＢＬに
一致するように制御される。(5) If the pedestal level PL of the video signal after A / D conversion is lower than the black level BL by two or more steps,
Alternatively, even when the level is higher by two or more steps, the detection error amount output from the error detection circuit 26 has a corresponding value, and the correction amount by the level correction circuit 28 has a corresponding value. Immediately before the start of the main body Vm, the pedestal level PL of the video signal is controlled to match the black level BL.
【００２１】前記実施形態例では、検出期間生成回路に
よるペデスタルレベル検出期間信号の生成を容易にする
ために、検出期間生成回路のペデスタルレベル検出期間
信号で設定されるペデスタルレベル検出期間を、Ａ／Ｄ
変換回路の標本化パルスの１クロック分の期間とした
が、本発明はこれに限るものでなく、誤差検出回路でペ
デスタルレベルＰＬと黒レベルＢＬを比較し、その差分
に相当する誤差量を検出できる期間であればよい。例え
ばペデスタルレベル検出期間を標本化パルスの複数クロ
ック分の期間とした場合についても利用することができ
る。In the above embodiment, in order to facilitate the generation of the pedestal level detection period signal by the detection period generation circuit, the pedestal level detection period set by the pedestal level detection period signal of the detection period generation circuit is A / A. D
Although the period is one clock of the sampling pulse of the conversion circuit, the present invention is not limited to this. The error detection circuit compares the pedestal level PL with the black level BL and detects an error amount corresponding to the difference. Any period is acceptable. For example, the present invention can also be used when the pedestal level detection period is a period for a plurality of clocks of a sampling pulse.
【００２２】前記実施形態例では、入力アナログ映像信
号が複合映像信号のときに１ライン毎にペデスタルレベ
ルＰＬを黒レベルＢＬに一致させる補正（黒レベル補
正）を行うことができるようにするために、入力アナロ
グ映像信号から分離した水平同期信号を、検出期間生成
回路でペデスタルレベル検出期間信号を生成するための
同期信号としたが、本発明はこれに限るものでなく、入
力アナログ映像信号が複合映像信号以外の信号の場合に
ついても利用することができ、複数ライン毎に黒レベル
補正を行うようにした場合についても利用することがで
き、検出期間生成回路でペデスタルレベル検出期間信号
を生成するための同期信号が水平同期信号以外の場合に
ついても利用することができる。例えば、入力アナログ
映像信号が複合映像信号であり、同期信号が水平同期信
号であっても、この水平同期信号に基づいて検出期間生
成回路でペデスタルレベル検出期間信号を複数ライン毎
（例えば２ライン毎）に１回生成するようにした場合に
は、入力アナログ映像信号が複合映像信号のときでも複
数ライン毎にペデスタルレベルＰＬを黒レベルＢＬに一
致させる補正（黒レベル補正）黒レベル補正を行うこと
ができる。In the embodiment, when the input analog video signal is a composite video signal, it is possible to perform a correction (black level correction) for matching the pedestal level PL to the black level BL for each line. The horizontal synchronizing signal separated from the input analog video signal is used as a synchronizing signal for generating a pedestal level detection period signal in the detection period generation circuit. However, the present invention is not limited to this. It can be used for signals other than video signals, and can also be used for cases where black level correction is performed for each of a plurality of lines. The detection period generation circuit generates a pedestal level detection period signal. Can be used also when the synchronization signal is other than the horizontal synchronization signal. For example, even if the input analog video signal is a composite video signal and the synchronization signal is a horizontal synchronization signal, the detection period generation circuit generates a pedestal level detection period signal for each of a plurality of lines (for example, every two lines) based on the horizontal synchronization signal. If the input analog video signal is a composite video signal, the pedestal level PL is made to match the black level BL for each of a plurality of lines (black level correction). Can be.
【００２３】前記実施形態例では、Ａ／Ｄ変換後の映像
信号に重畳しているノイズ成分でペデスタルレベルが変
動するのを防止するために、Ａ／Ｄ変換回路から出力し
た映像信号を誤差検出回路に伝送する線路にノイズ除去
用のＬＰＦを挿入した場合について説明したが、本発明
はこれに限るものでなく、ノイズ除去用のＬＰＦを省略
した場合についても利用することができる。In the embodiment, in order to prevent the pedestal level from fluctuating due to a noise component superimposed on the video signal after A / D conversion, the video signal output from the A / D conversion circuit is subjected to error detection. Although the case where the LPF for noise removal is inserted into the line for transmission to the circuit has been described, the present invention is not limited to this, and the present invention can also be used when the LPF for noise removal is omitted.
【００２４】[0024]
【発明の効果】請求項１の発明は、クランプ回路とＡ／
Ｄ変換回路を具備した映像信号処理装置において、検出
期間生成回路、誤差検出回路及びレベル補正回路を具備
し、入力アナログ映像信号のペデスタルレベル変動でＡ
／Ｄ変換後の映像信号のペデスタルレベルが変動する
と、ペデスタルレベル検出期間に誤差検出回路がＡ／Ｄ
変換後の映像信号のペデスタルレベルＰＬと黒レベルＢ
Ｌの差分に相当する誤差量を検出し、この誤差量に応じ
てレベル補正回路がＡ／Ｄ変換後の映像信号のペデスタ
ルレベルＰＬを補正して黒レベルＢＬに一致させた映像
信号を出力するように構成したので、Ａ／Ｄ変換後の映
像信号のペデスタルレベルＰＬをディジタル処理によっ
て黒レベルＢＬと一致させることができる。このため、
クランプ制御による制御振動を少なくするためにクラン
プ回路でのクランプ制御の応答を速くしてＡ／Ｄ変換後
の映像信号のペデスタルレベルが変動した場合でも、こ
の変動に追従して出力映像信号のペデスタルレベルＰＬ
を予め設定された黒レベルＢＬに一致させることができ
る。According to the first aspect of the present invention, a clamp circuit and an A /
In a video signal processing apparatus having a D conversion circuit, a detection period generation circuit, an error detection circuit, and a level correction circuit are provided.
When the pedestal level of the video signal after the / D conversion varies, the error detection circuit performs the A / D conversion during the pedestal level detection period.
Pedestal level PL and black level B of video signal after conversion
An error amount corresponding to the difference of L is detected, and a level correction circuit corrects the pedestal level PL of the video signal after A / D conversion in accordance with the error amount, and outputs a video signal matched with the black level BL. With such a configuration, the pedestal level PL of the video signal after A / D conversion can be made to match the black level BL by digital processing. For this reason,
Even if the pedestal level of the A / D-converted video signal fluctuates by increasing the response of the clamp control in the clamp circuit in order to reduce the control vibration due to the clamp control, the pedestal of the output video signal follows the fluctuation. Level PL
Can be matched with a preset black level BL.
【００２５】請求項２の発明は、請求項１の発明におい
て、Ａ／Ｄ変換回路から出力した映像信号を誤差検出回
路に伝送する線路にノイズ除去用のＬＰＦを挿入したの
で、Ａ／Ｄ変換後の映像信号に重畳しているノイズ成分
でペデスタルレベルが変動するのを防止することができ
る。According to a second aspect of the present invention, in the first aspect of the present invention, an LPF for noise removal is inserted in a line for transmitting a video signal output from an A / D conversion circuit to an error detection circuit. It is possible to prevent the pedestal level from fluctuating due to a noise component superimposed on a subsequent video signal.
【００２６】請求項３の発明は、請求項１又は２の発明
において、入力アナログ映像信号を複合映像信号とし、
この複合映像信号から分離した水平同期信号を、検出期
間生成回路でペデスタルレベル検出期間信号を生成する
ための同期信号としたので、入力アナログ映像信号が複
合映像信号のときに１ライン毎に黒レベル補正を行うこ
とができる。According to a third aspect of the present invention, in the first or second aspect, the input analog video signal is a composite video signal,
Since the horizontal synchronizing signal separated from the composite video signal is used as a synchronizing signal for generating a pedestal level detection period signal in the detection period generation circuit, when the input analog video signal is a composite video signal, the black level is changed for each line. Corrections can be made.
【００２７】請求項４、５の発明は、請求項１、２又は
３の発明において、検出期間生成回路のペデスタルレベ
ル検出期間信号で設定されるペデスタルレベル検出期間
を、Ａ／Ｄ変換回路の標本化パルスの１クロック分の期
間としたので、検出期間生成回路でのペデスタルレベル
検出期間信号の生成を容易にすることができる。According to a fourth or fifth aspect of the present invention, in the first, second or third aspect of the present invention, the pedestal level detection period set by the pedestal level detection period signal of the detection period generation circuit is used as a sample of the A / D conversion circuit. Since the period corresponds to one clock of the activation pulse, it is possible to easily generate the pedestal level detection period signal in the detection period generation circuit.
【図１】本発明による映像信号処理装置の一実施形態例
を示すブロック図である。FIG. 1 is a block diagram illustrating an embodiment of a video signal processing device according to the present invention.
【図２】図１の概略的な作用を説明するタイミングチャ
ートである。FIG. 2 is a timing chart illustrating a schematic operation of FIG. 1;
【図３】図１の詳細な作用を説明するタイミングチャー
トである。FIG. 3 is a timing chart illustrating a detailed operation of FIG. 1;
【図４】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.
【図５】図４の作用を説明するタイミングチャートであ
る。FIG. 5 is a timing chart for explaining the operation of FIG. 4;
１０…入力端子、 １２…クランプ回路、 １４…Ａ／
Ｄ変換回路、 １６…出力端子、 ２０…ディジタル回
路、 ２２…ＬＰＦ（ローパスフィルタ）、２４…検出
期間生成回路、 ２６…誤差検出回路、 ２８…レベル
補正回路、３０、３２…端子、 １Ｈ…１水平ライン、
ＡＶ…アナログの映像信号、 ＢＬ…予め設定された
黒レベル、 ＤＶ…ディジタルの映像信号、 ＨＤ…水
平同期信号、 ＰＫＫ…ペデスタルレベル検出期間信
号、 ＰＬ…ペデスタルレベル、 Ｖｍ…映像信号本
体。10 input terminal, 12 clamp circuit, 14 A /
D conversion circuit, 16 output terminal, 20 digital circuit, 22 LPF (low-pass filter), 24 detection period generation circuit, 26 error detection circuit, 28 level correction circuit, 30, 32 terminal, 1H 1 Horizontal line,
AV: analog video signal, BL: preset black level, DV: digital video signal, HD: horizontal synchronization signal, PKK: pedestal level detection period signal, PL: pedestal level, Vm: video signal body.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 誠 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA13 PA32 PA34 PA52 PA58 PA85 SA17 XA43 XA48 XA61 YA01 YC01 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Makoto Ikeda 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa F-term in Fujitsu General Limited (reference) 5C021 PA13 PA32 PA34 PA52 PA58 PA85 SA17 XA43 XA48 XA61 YA01 YC01
Claims (5)
レベルを基準レベルにクランプするクランプ回路と、こ
のクランプ回路から出力する映像信号をディジタルの映
像信号に変換するＡ／Ｄ変換回路とを具備した映像信号
処理装置において、前記入力アナログ映像信号と同期し
た同期信号に基づいてペデスタルレベル検出期間信号を
生成する検出期間生成回路と、この検出期間生成回路の
ペデスタルレベル検出期間信号で設定されるペデスタル
レベル検出期間に前記Ａ／Ｄ変換回路から出力する映像
信号のペデスタルレベルを予め設定された黒レベルと比
較し、その差分に相当する誤差量を検出する誤差検出回
路と、この誤差検出回路で検出した誤差量に応じて前記
Ａ／Ｄ変換回路から出力する映像信号のペデスタルレベ
ルを補正して出力映像信号とするレベル補正回路とを具
備してなることを特徴とする映像信号処理装置。An image comprising a clamp circuit for clamping a pedestal level of an input analog video signal to a reference level, and an A / D conversion circuit for converting a video signal output from the clamp circuit into a digital video signal. In the signal processing device, a detection period generation circuit for generating a pedestal level detection period signal based on a synchronization signal synchronized with the input analog video signal, and a pedestal level detection set by the pedestal level detection period signal of the detection period generation circuit An error detection circuit that compares a pedestal level of a video signal output from the A / D conversion circuit with a preset black level during a period, and detects an error amount corresponding to the difference; and an error detected by the error detection circuit. The pedestal level of the video signal output from the A / D conversion circuit is corrected according to the amount and output. A video signal processing apparatus characterized by comprising; and a level correction circuit of the image signal.
差検出回路に伝送する線路に、ノイズ除去用のローパス
フィルタを挿入してなる請求項１記載の映像信号処理装
置。2. The video signal processing apparatus according to claim 1, wherein a low-pass filter for removing noise is inserted into a line for transmitting the video signal output from the A / D conversion circuit to the error detection circuit.
し、この複合映像信号から分離した水平同期信号を、検
出期間生成回路でペデスタルレベル検出期間信号を生成
するための同期信号としてなる請求項１又は２記載の映
像信号処理装置。3. An input analog video signal is a composite video signal, and a horizontal synchronization signal separated from the composite video signal is used as a synchronization signal for generating a pedestal level detection period signal by a detection period generation circuit. 3. The video signal processing device according to 2.
期間信号で設定されるペデスタルレベル検出期間を、Ａ
／Ｄ変換回路の標本化パルスの１クロック分の期間とし
てなる請求項１又は２記載の映像信号処理装置。4. A pedestal level detection period set by a pedestal level detection period signal of a detection period generation circuit,
3. The video signal processing device according to claim 1, wherein the period is one clock period of a sampling pulse of the / D conversion circuit.
期間信号で設定されるペデスタルレベル検出期間を、Ａ
／Ｄ変換回路の標本化パルスの１クロック分の期間とし
てなる請求項３記載の映像信号処理装置。5. A pedestal level detection period set by a pedestal level detection period signal of a detection period generation circuit,
4. The video signal processing device according to claim 3, wherein the period is one clock period of the sampling pulse of the / D conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084356A JP2001275014A (en) | 2000-03-24 | 2000-03-24 | Video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084356A JP2001275014A (en) | 2000-03-24 | 2000-03-24 | Video signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001275014A true JP2001275014A (en) | 2001-10-05 |
Family
ID=18600843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000084356A Pending JP2001275014A (en) | 2000-03-24 | 2000-03-24 | Video signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001275014A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059199B2 (en) | 2007-09-26 | 2011-11-15 | Oki Semiconductor Co., Ltd. | Synchronizing signal detection circuit |
-
2000
- 2000-03-24 JP JP2000084356A patent/JP2001275014A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059199B2 (en) | 2007-09-26 | 2011-11-15 | Oki Semiconductor Co., Ltd. | Synchronizing signal detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502873B2 (en) | Color signal contour correction device | |
| US7095452B2 (en) | Clamp circuit for clamping a digital video signal | |
| JP2001275014A (en) | Video signal processor | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP3610882B2 (en) | Video signal processing device | |
| JP2980456B2 (en) | Image signal capture circuit | |
| JPH0879634A (en) | Correlation duplex sampling device | |
| KR100249221B1 (en) | Apparatus for excluding ghost of a TV | |
| JP2003087602A (en) | Video signal processing circuit | |
| JP2568055Y2 (en) | Television signal clamping device | |
| JP2000324407A (en) | Image pickup device | |
| JPH05137054A (en) | External synchronizing camera controller | |
| JP2000013636A (en) | Phase detection circuit, phase correction circuit and digital image processor | |
| JPH03102974A (en) | Video signal processor | |
| JPS60197075A (en) | Synchronizing signal eliminating device | |
| JPH08140110A (en) | Image signal processor | |
| JPH07170427A (en) | Video image clamp level adjustment circuit | |
| JPH0537814A (en) | Clamp control circuit | |
| JPH02290393A (en) | Color signal synchronizing circuit | |
| JP2002152550A (en) | Clamp control circuit | |
| JPS605103B2 (en) | DC potential compensation method for TV signals | |
| JPH0319578A (en) | Video signal processing unit | |
| JPH05219407A (en) | Agc circuit for video signal | |
| JPH0329470A (en) | Picture signal reception circuit | |
| JPH04103222A (en) | Analog/digital converter |