JP2001189685A - 歪補償装置 - Google Patents
歪補償装置Info
- Publication number
- JP2001189685A JP2001189685A JP37288499A JP37288499A JP2001189685A JP 2001189685 A JP2001189685 A JP 2001189685A JP 37288499 A JP37288499 A JP 37288499A JP 37288499 A JP37288499 A JP 37288499A JP 2001189685 A JP2001189685 A JP 2001189685A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- delay time
- correlation
- distortion
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
- H03F1/3288—Acting on the phase and the amplitude of the input signal to compensate phase shift as a function of the amplitude
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
延回路に設定できるようにする。 【解決手段】 遅延時間決定部71は送信信号x(t)と
フィードバック信号間の位相を変化させながら相関値を
演算し、その最大相関に基づいて歪デバイス(送信電力
増幅器)51cとフィードバックループ51d等で生じ
るトータルの遅延時間を決定し、決定した遅延時間を歪
補償装置の各タイミング合わせ用遅延回路51h、61
b、61gに設定する。
Description
特に、電力増幅器とフィードバックループで生じる遅延
時間を送信信号とフィードバック信号の相関値から求
め、該遅延時間に基づいて歪補償装置各部におけるタイ
ミングを調整する機能を備えた歪補償装置に関する。
いてディジタル化による高能率伝送が多く用いられるよ
うになってきた。無線通信に多値振幅変調方式を適用す
る場合、送信側特に電力増幅器の増幅特性を直線化して
非線型歪を抑え、隣接チャネル漏洩電力を低減する技術
が重要であり、また線型性に劣る増幅器を使用し電力効
率の向上を図る場合はそれによる歪発生を補償する技術
が必須である。
一例を示すブロック図であり、送信信号発生装置1はシ
リアルのディジタルデータ列を送出し、シリアル/パラ
レル変換器(S/P変換器)2はディジタルデータ列を
1ビットづつ交互に振り分けて同相成分信号(I信号:
In-phase component)と直交成分信号(Q信号:Quadratu
re component)の2系列に変換する。DA変換器3はI
信号、Q信号のそれぞれをアナログのベースバンド信号
に変換して直交変調器4に入力する。直交変調器4は入
力されたI信号、Q信号(送信ベースバンド信号)にそ
れぞれ基準搬送波とこれを900移相した信号を乗算
し、乗算結果を加算することにより直交変換を行って出
力する。周波数変換器5は直交変調信号と局部発振信号
をミキシングして周波数変換し、送信電力増幅器6は周
波数変換器5から出力された搬送波を電力増幅して空中
線(アンテナ)7より空中に放射する。
の入出力特性(歪関数f(p))は図24(a)の点線で
示すように非直線性になる。この非直線特性により非線
形歪が発生し、送信周波数f0周辺の周波数スペクトラ
ムは図24(b)の点線に示すようにサイドローブが持
ち上がり、隣接チャネルに漏洩し、隣接妨害を生じる。
このため、フィードバック系の歪補償技術としてカルテ
ジアンループ方式、ポーラーループ方式等が提案され、
電力増幅器の歪抑圧を行っている。
歪補償機能を備えた送信装置のブロック図である。送信
信号発生装置1から送出されるディジタルデータ群(送
信信号)は、S/P変換器2においてI信号、Q信号の
2系列に変換されてDSPで構成される歪補償部8に入
力される。歪補償部8は機能的に図26に示すように、
送信信号のパワーレベル0〜1023に応じた歪補償係数h(p
i)(i=0〜1023)を記憶する歪補償係数記憶部8a、送信
信号レベルに応じた歪補償係数h(pi)を用いて該送信信
号に歪補償処理(プリディストーション)を施すプリデ
ィストーション部8b、送信信号と後述する直交検波器
で復調された復調信号(フィードバック信号)を比較
し、その誤差を用いて歪補償係数h(pi)を演算、更新す
る歪補償係数演算部8cを備えている。
補償係数h(pi)を用いて該送信信号にプリディストーシ
ョン処理を施し、DA変換器3に入力する。DA変換器
3は入力されたI信号とQ信号をアナログのベースバン
ド信号に変換して直交変調器4に入力する。直交変調器
4は入力されたI信号、Q信号にそれぞれ基準搬送波と
これを900移相した信号を乗算し、乗算結果を加算す
ることにより直交変換を行って出力する。周波数変換器
5は直交変調信号と局部発振信号をミキシングして周波
数変換し、送信電力増幅器6は周波数変換器5から出力
された搬送波信号を電力増幅して空中線(アンテナ)7
より空中に放射する。
周波数変換器10に入力され、ここで周波数変換されて
直交検波器11に入力される。直交検波器11は入力信
号にそれぞれ基準搬送波とこれを900移相した信号を
乗算して直交検波を行い、送信側におけるベースバンド
のI、Q信号を再現してAD変換器12に入力する。A
D変換器12は入力されたI,Q信号をディジタルに変
換して歪補償部8に入力する。歪補償部8はLMS(Le
ast Mean Square)アルゴリズムを用いた適応信号処理に
より歪補償前の送信信号と直交検波器で復調されたフィ
ードバック信号を比較し、その誤差を用いて歪補償係数
h(pi)を演算、更新する。ついで、次の送信すべき送信
信号に更新した歪補償係数を用いてプリディストーショ
ン処理を施して出力する。以後、上記動作を繰り返すこ
とにより、送信電力増幅器6の非線形歪を抑えて隣接チ
ャネル漏洩電力を低減する。
明図である。21aは送信信号(入力ベースバンド信
号)x(t)に歪補償係数hn(p)を乗算する乗算器(プリ
ディストーション部)、21bは歪補償処理された送信
信号をアナログ変換するDA変換器、21cは歪関数f
(p)を有する歪デバイス(送信電力増幅器)、21dは
送信電力増幅器からの出力信号y(t)を帰還する帰還
系、21eはフィードバック信号をディジタルに変換す
るAD変換器、21fは送信信号x(t)のパワーp(=|
x(t)|2)に応じた歪補償係数hn(p)を記憶する歪補償
係数記憶部であり、LMSアルゴリズムにより求まる歪
補償係数hn+1(p)で歪補償係数hn(p)を更新する。21
gは送信信号x(t)のパワーp(=|x(t)|2)を演算
し、読み出しアドレスとして出力する演算部、21hは
遅延回路であり歪補償係数記憶部21fの書き込みアド
レスを発生する。送信信号x(t)のパワーpが示すアド
レスから歪補償係数hn(p)が読出され、新たな歪補償係
数hn+1(p)が求まるまでに所定の時間を要する。そこ
で、遅延回路21hは書き込みアドレスの発生をこの時
間分遅延させ、新たな歪補償係数hn+1(p)で古い歪補償
係数hn(p)を更新できるようにする。21iは遅延回路
21hの遅延時間調整部である。
差が零となるように歪補償係数を演算して更新する歪補
償係数演算部である。この歪補償係数演算部において、
21j-1は歪補償前の送信信号x(t)とフィードバック信号
y(t)の差e(t)を出力する減算器、21j-2は送信信号と
フィードバック信号のタイミングを調整する遅延回路、
21j-2′は遅延回路21j-2の遅延時間を調整する遅延時間
調整部、21j-3は誤差e(t)とステップサイズパラメータ
μ(<1)を乗算する乗算器、21j-4は共役複素信号y*
(t)を出力する共役複素信号出力部、21j-5はhn(p)とy
*(t)の乗算を行う乗算器、21j-6はμe(t)とu*(t)の乗
算を行う乗算器、21j-7は歪補償係数hn(p)を出力する
タイミングを調整する遅延回路、21j-8は歪補償係数hn
(p)とμe(t)u*(t)を加算する加算器、21j-9は遅延回
路21j-7の遅延時間を調整する遅延時間調整部である。
る。 hn+1(p)=hn(p)+μe(t)u*(t) e(t)=x(t)−y(t) y(t)=hn(p)x(t)f(p) u(t)=x(t)f(p)=h* n(p)y(t) P=|x(t)|2 ただし、x,y,f,h,u,eは複
素数、*は共役複素数である。上記演算処理を行うこと
により歪補償係数h(p)が更新され、最終的に最適の歪補
償係数値に収束し、送信電力増幅器の歪が補償される。
21h,21j-2,21j-6に設定する遅延時間Dは、電力増幅器
21cにおける遅延時間をD0、帰還系21dの遅延時
間をD1とすれば、次式D=D0+D1を満足するように
設定する必要がある。しかし、電力増幅器21cや帰還
系21dに用いられるフィルタ等のデバイスに固体差が
あるためトータルの遅延時間Dが変動する。このため、
従来は送信装置毎に各遅延回路21h,21j-2,21j-6の遅延
時間を遅延時間調整スイッチを用いて手動で調整する必
要があり、遅延時間調整作業が煩雑となり、しかも、高
精度の調整ができない問題があった。以上から本発明の
目的は、自動的に遅延時間を測定し、該遅延時間を遅延
回路に設定できるようにすることである。本発明の別の
目的は高精度に遅延時間を測定し、該遅延時間を遅延回
路に設定できるようにすることである。
によれば、(1) 歪補償係数を用いて送信信号に歪補償処
理を施すプリディストーション部、(2) 歪補償前の送信
信号と送信電力増幅器の出力側からフィードバックされ
るフィードバック信号とに基づいて歪補償係数を演算す
る歪補償係数演算部、(3) 演算された歪補償係数を送信
信号に対応させて記憶する歪補償係数記憶部、(4) 送信
電力増幅器とフィードバックループで生じる遅延時間を
設定されて歪補償装置各部のタイミング合わせを行う遅
延回路、(5) 該遅延時間を送信信号とフィードバック信
号との最大相関に基づいて決定し遅延回路に設定する遅
延時間決定部、を備えた歪補償装置により達成される。
(1) 歪補償係数を用いて送信信号に歪補償処理を施すプ
リディストーション部、(2) 歪補償前の送信信号と送信
電力増幅器の出力側からフィードバックされるフィード
バック信号とに基づいて歪補償係数を演算する歪補償係
数演算部、(3) 演算された歪補償係数を送信信号に対応
させて記憶する歪補償係数記憶部、(4) 送信電力増幅器
とフィードバックループで生じる遅延時間を設定されて
歪補償装置各部のタイミング合わせを行う遅延回路、
(5) 送信信号のサンプリング時間より短い時間単位で前
記フィードバック信号の遅延量を制御する遅延部、(6)
送信信号とフィードバック信号の時間ずれ(位相)をサン
プリング時間単位で順次ずらし、あるいは、遅延部にお
ける遅延量を可変して両者間の相関を演算し、相関が最
大となる遅延部における遅延量とサンプリング時間単位
の遅延時間をそれぞれ求める遅延時間決定部、を備えた
歪補償装置により達成される。
における遅延量を一定にした状態で、相関が最大となる
サンプリング時間単位の時間ずれを遅延時間として求
め、ついで、(2) 相関器における送信信号とフィードバ
ック信号の時間ずれを該遅延時間に固定し、(3) この状
態で、相関が最大となるように前記遅延部の遅延量(サ
ンプリング間隔以下の遅延量)を調整する。あるいは、
遅延時間決定部は、(1) 遅延部における遅延量を一定に
した状態で、相関が最大となるサンプリング時間単位の
時間ずれを遅延時間として求め、(2) 該遅延時間を遅延
回路に設定してサンプリング間隔の時間ずれを無くし、
(3)ついで、相関器における送信信号とフィードバック
信号の時間ずれを0に固定し、(4) 相関が最大となるよ
うに前記遅延部の遅延量(サンプリング間隔以下の遅延
量)を調整する。
号x(t)に歪補償係数hn(p)を乗算(実際には複素乗
算)するプリディストーション部、51bはDA変換
器、51cは歪デバイス(例えば送信電力増幅器)、5
1dは帰還系、51eはAD変換器、51fは送信信号
x(t)のパワーpに応じた歪補償係数hn(p)を記憶する
歪補償係数記憶部、51gは送信信号x(t)のパワーp
を演算する演算部、51hは書き込みアドレス発生用の
遅延回路、51iはLMS適応アルゴリズムにより歪補
償係数を演算る歪補償係数演算部である。歪補償係数演
算部51iにおいて、61aは歪補償前の送信信号x
(t)とフィードバック信号y(t)の差e(t)を出力する減
算器、61bは送信信号とフィードバック信号のタイミ
ングを調整する遅延回路、61cは誤差e(t)とステッ
プサイズパラメータμを乗算する乗算器、61dは共役
複素信号y*(t)を出力する共役複素信号出力部、61e
はhn(p)とy*(t)の乗算を行う乗算器、61fはμe
(t)とu*(t)の乗算を行う乗算器、61gは歪補償係数
hn(p)を出力するタイミングを調整する遅延回路、61
hは歪補償係数hn(p)とμe(t)u*(t)を加算する加算
器である。
x(t)とフィードバック信号の相関を演算し、最大相関
に基づいて送信電力増幅器51cと帰還系51d等で生
じるトータルの遅延時間(D0+D1)を決定し、各遅延回
路51h,61b,61gに設定する。すなわち、送信
信号x(t)とフィードバック信号の相関に着目し、双方
の信号を相関器71aに入力し、その相関器出力を監視
して相関値最大となるタイミングを電力増幅器及びフィ
ードバックループ中のデバイスによる遅延量として設定
し、歪補償を行う。相関演算に際して、遅延時間決定部
71は、送信信号x(t)とフィードバック信号y(t)の位
相(時間ずれ)を送信信号のサンプリング時間単位で順
次ずらし、それぞれの位相において送信信号とフィード
バック信号の相関を演算し、相関が最大となる位相を遅
延時間(D0+D1)として各遅延回路に設定する。
1は送信信号x(t)がNオーバサンプリングされていれ
ば、(1) 送信信号x(t)とフィードバック信号の位相
(時間ずれ)をNサンプリング時間単位で順次ずらし相
関を求め、ついで、(2) 相関が最大の位相近傍の送信信
号とフィードバック信号の相関をサンプリング時間単位
で位相を順次ずらして求め、(3) 相関が最大となる位相
に基づいて遅延時間を決定する。このようにすれば、遅
延時間決定に要する時間を短縮できる。又、相関演算に
際して、遅延時間決定部71は、(1) 送信信号x(t)と
フィードバック信号y(t)の相関をサンプリング時間単
位で位相(時間ずれ)を順次ずらして演算し、送信信号
の1周期分の相関を演算して記憶すると共に、(2) 同様
に相関を複数周期分演算して記憶し、(3) 複数周期分の
対応する時間ずれにおける相関の平均値を演算し、(4)
平均値が最大となる時間ずれに基づいて遅延時間を決定
する。このようにすれば、高精度に遅延時間を決定して
各遅延回路に設定できる。
として、スライディング相関器またはマッチトフィルタ
を用いる。スライディング相関器を用いれば構成を簡単
にでき、又、マッチトフィルタを用いれば遅延時間を短
時間で決定することができる。遅延時間決定部71は、
歪補償動作時にも送信信号とフィードバック信号の相関
を定期的に演算し、相関が最大となる遅延時間と初期動
作時に決定した遅延時間との差が設定時間以上になった
とき歪補償動作を停止し、もしくは歪係数の更新動作を
停止して遅延時間の再決定及び遅延回路への再設定を行
う。このようにすれば、フィードバックの遅延が経年変
化などににより変化して隣接チャネル漏洩電力が増えた
とき、遅延時間の再決定及び再設定が可能になり歪補償
による効果を維持できる。
に送信信号とフィードバック信号の差を監視し、差があ
る閾値を越えたとき歪補償動作を停止し、もしくは歪係
数の更新動作を停止して遅延時間の再決定及び遅延回路
への再設定を行う。このようにすれば、フィードバック
の遅延が経年変化などにより変化して隣接チャネル漏洩
電力が増えたとき、前記差が増大するから該差を監視す
ることで遅延時間の再決定及び再設定が可能になり、歪
補償による効果を維持できる。遅延時間決定部71は、
常時送信されている既知信号が存在する場合には、該既
知信号とフィードバック信号の相関を演算し、最大相関
に基づいて遅延時間を決定する。このようにすれば、相
関演算における参照信号を確定できるため、精度の高い
相関演算が可能になる。
際して送信信号に挿入されるトレーニング信号とフィー
ドバック信号の相関を演算し、最大相関に基づいて遅延
時間を決定する。このようにすれば、相関演算における
参照信号を確定できるため、精度の高い相関演算が可能
になる。歪補償装置は最大相関に基づいて求めた遅延時
間を遅延回路に設定して歪補償動作を行う。かかる歪補
償装置にDLL(Delay Locked Loop)回路を設ける。DLL回
路には、遅延回路で遅延された送信信号とフィードバッ
ク信号が入力され、両信号間の位相差が零となるように
動作する。このようにすれば、経年変化等でフィードバ
ック系等の遅延時間が変化してもトータルの遅延時間を
一定に維持でき、歪補償による効果を発揮することがで
きる。
には同一符号を付している。異なる点は、送信信号x
(t)のサンプリング時間より短い時間単位でフィードバ
ック信号の遅延量Dvを制御する遅延部81がフィードバ
ックループに挿入されている点である。遅延時間決定部
71は、遅延部81における遅延量を一定にした状態
で、相関が最大となるサンプリング時間単位の位相(時
間ずれ)を遅延時間として求め、ついで、相関器におけ
る送信信号とフィードバック信号の時間ずれを該遅延時
間に固定した状態で、相関が最大となるように前記遅延
部81の遅延量を調整する。ついで、決定した遅延時間
を該遅延回路51h,61b,61gに設定してタイミ
ング合わせを行う。
1の遅延量を一定にした状態で、送信信号とフィードバ
ック信号の相関が最大となるサンプリング時間単位の時
間ずれを遅延時間として求め、該遅延時間を各遅延回路
51h,61b,61gに設定する。これにより、サン
プリング間隔の時間ずれを無くすことができる。つい
で、遅延時間決定部71は、(1) 相関器における送信信
号とフィードバック信号の時間ずれを0に固定すると共
に、(2) 遅延部81の遅延量(サンプリング間隔以下の
遅延量)を可変して相関が最大となるようにする。これ
により、サンプリング間隔以下の遅延量の調整ができ
る。以上のようにすれば、トータルの遅延時間D=D0+D1
+Dvがサンプリング時間の整数倍となるようにでき、遅
延部81の遅延時間調整時間単位の精度で歪補償装置各
部のタイミング合わせが可能になる。なお、遅延部81
は、(1) 遅延素子、(2) アナログフィルタ、(3) ディジ
タルフィルタ、(4) AD変換器のサンプリングクロック
位相可変回路などで構成することができる。
時間決定部 (a)第1実施例 図3はスライディング相関器を用いた遅延時間決定部の
第1実施例構成図であり、図1と同一部分には同一番号
を付している。遅延回路61bはサンプリング周期で到
来するデジタルの送信信号x(t)を順次シフトしながら
記憶するシフトレジスタ61b-1、該シフトレジスタの所
定シフト位置から送信信号を取り出して減算器61aに
入力するセレクタ61b-2を有している。シフトレジスタ6
1b-1のシフト長は最大遅延時間以上となるように定めら
れており、先頭よりm番目のシフト位置において送信信
号はm・Ts(Tsはサンプリング周期)遅延する。遅延時
間決定部71は、スライディング相関器71a、制御部
71b、セレクタ71cを有している。スライディング
相関器71aは、所定時間遅延した送信信号x(t)とA
D変換器51eから出力するフィードバック信号y(t)
の相関を、1サンプルづつ乗算すると共に乗算結果を積
算して演算するもので、乗算器71a-1、遅延器71a-2、そ
れまでの積算値と今回の乗算結果を加算して出力する加
算器71a-3で構成されている。セレクタ71cは送信信
号x(t)を取り出すシフトレジスタ61b-1のシフト位置を
切り替えることにより、送信信号のフィードバック信号
に対する位相(時間ずれ)を制御する。制御部71bは
相関が最大となる遅延時間を求め、遅延回路61bのセ
レクタ61b-2に設定する。
フローであり、iは遅延時間i・Tcを示すパラメータ、j
は今回までの相関値のうち相関値が最大となる遅延時間
j・Tcを示すパラメータ、Zは今回までの最大相関値、Y
iは今回の相関値、Nは求める相関値の個数である。初
期時にi,j,Zを0に初期化する(ステップ1001)。
ついで、i≦N−1であるかチェックし、すなわち、N
個の相関演算を終了したかチェックする(ステップ100
2)。N個の相関演算を終了してなければ、時間i・Tc遅延
した送信信号(シフトレジスタ61b-1の第iシフト位置か
ら取り出した送信信号)とフィードバック信号の相関値
Yiをスライディング相関器71aで演算する(ステップ100
3)。
相関値Yiの大小を比較し(ステップ1004)、Z<Yiで
あれば、Z=Yiとして最大相関値Zを更新すると共
に、j=iとする(ステップ1005)。しかる後、あるい
はステップ1004においてZ≧Yiであれば、iを歩進し(i
=i+1、ステップ1006)、以後、ステップ1002以降の処理
を繰り返す。そして、N個の相関演算終了により、ステ
ップ1002においてi>Nとなれば、時間j・Tcを送信電力
増幅器及び帰還系におけるトータルの遅延時間として遅
延回路61bに設定する(ステップ1007)。遅延回路6
1bのセレクタ61b-2はシフトレジスタ61b-1の第jシフ
ト位置より送信信号を取り出して減算器61aに入力す
る。尚、遅延回路51h、61g(図1)も遅延回路6
1bと同様の構成を備えており、シフトレジスタの第j
シフト位置より時間j・Tc遅延した信号を取り出して出力
する。以上、送信信号とフィードバック信号の相関が最
大となる位相を求めることにより送信電力増幅器及び帰
還系におけるトータルの遅延時間を決定することがで
き、しかも、相関器としてスライディング相関器を用い
ることにより構成を簡単にできる。
第2実施例構成図であり、図3と同一部分には同一番号
を付している。図3の第1実施例と機能的に異なる点
は、(1) 送信信号x(t)がMオーバサンプリングされて
いる点、(2) 送信信号とフィードバック信号の位相(時
間ずれ)をMサンプリング時間単位で順次ずらし相関を
求め、相関が最大となるMサンプリング時間単位の位相
を求める点、(3) 該位相近傍における相関をサンプリン
グ時間単位で位相を順次ずらして求め、相関が最大とな
る位相に基づいて遅延時間を決定する点である。
61bのシフトレジスタ61b-1の長さがM倍になってい
る点、(2) 遅延時間決定部71に第2のセレクタ71d
及びMビットシフトレジスタ71eを設けた点、(3) M
サンプリング時間単位で相関を演算する第1段階におい
て、セレクタ71cは相関値が演算される毎にシフトレ
ジスタ61b-1よりMシフト間隔で次の送信信号を選択的
に取り出してシフトレジスタ71dに入力する点、(4)
Mサンプリング時間単位で相関を演算する第1段階にお
いてセレクタ71eはシフトレジスタ71dの第1シフ
ト位置より常時送信信号を取り出してスライディング相
関器71aに入力する点、(5) サンプリング時間単位で
相関を演算する第2段階においてセレクタ71cがシフ
トレジスタ61b-1よりMシフト間隔で相関が最大となる
シフト位置より送信信号を取り出してシフトレジスタ7
1dに入力する点、(6) サンプリング時間単位で相関を
演算する第2段階において、セレクタ71eは相関値が
演算される毎にシフトレジスタ71dの次のシフト位置
より送信信号を選択的に取り出してスライディング相関
器71aに入力する点、である。
フローであり、iはサンプリング周期をTsとすれば遅延
時間i・Tsを示すパラメータ、jは今回までの相関値のう
ち相関値が最大となる遅延時間j・Tsを示すパラメータ、
Mはオーバサンプル数、kはi=M・kより求まるパラ
メータ、Zは今回までの最大相関値、Yiは今回の相関
値、Nは求める相関値の個数である。初期時にi,j,
Zを0に初期化する(ステップ1101)。ついで、i≦N
−1であるかチェックし、すなわち、Mサンプリング間
隔の第1段位の相関演算を終了したかチェックする(ス
テップ1102)。終了してなければ、時間i・Tc遅延した送
信信号(シフトレジスタ61b-1の第iシフト位置から取り
出した送信信号)とフィードバック信号の相関値Yiをス
ライディング相関器71aで演算する(ステップ1103)。
相関値Yiの大小を比較し(ステップ1104)、Z<Yiで
あれば、Z=Yiとして最大相関値Zを更新すると共
に、j=iとする(ステップ1105)。しかる後、あるい
はステップ1004においてZ≧Yiであれば、kを歩進し
(k=k+1)、i=k・Mによりiを更新し(ステップ110
6)、以後、ステップ1102以降の処理を繰り返す。そし
て、Mサンプリング毎の第1段階の相関演算終了によ
り、ステップ1102においてi>Nとなれば、J=jとす
る(ステップ1110)。尚、J・TsはMサンプル毎の最大相
関を与える遅延時間である。以後、セレクタ71cはシ
フトレジスタ61b-1の第Jシフト位置より送信信号を取
り出してシフトレジスタ71dに入力する。ついで、i
=0とし(ステップ1111)、i≦M−1であるかチェッ
クし、すなわち、サンプリング間隔のM個の相関演算
(第2段階の相関演算)を終了したかチェックする(ス
テップ1112)。終了してなければ、時間(J+i)・Ts遅
延した送信信号(シフトレジスタ71eの第iシフト位置
から取り出した送信信号)とフィードバック信号の相関
値Yiをスライディング相関器71aで演算する(ステップ1
113)。
相関値Yiの大小を比較し(ステップ1114)、Z<Yiで
あれば、Z=Yiとして最大相関値Zを更新すると共
に、j=iとする(ステップ1115)。しかる後、あるい
はステップ1114においてZ≧Yiであれば、iを歩進し
(ステップ1116)、以後、ステップ1112以降の処理を繰
り返す。そして、M個の第2段階の相関演算終了によ
り、ステップ1112においてi>Mとなれば、時間(J+j)・
Tcを送信電力増幅器及び帰還系におけるトータルの遅延
時間として遅延回路61bに設定する(ステップ111
7)。遅延回路61bのセレクタ61b-2はシフトレジスタ6
1b-1の第(J+j)シフト位置より送信信号を取り出して減
算器61aに入力する。尚、遅延回路51h、61g
(図1)も遅延回路61bと同様の構成を備えており、
シフトレジスタの第(J+j)ビット位置より時間(J+j)・Tc
遅延した信号を取り出して出力する。以上のようにすれ
ば、N個の相関値を演算する必要がなく、(N/M)+M回の相
関値を演算することにより最大相関、すなわち遅延時間
を求めることができ、遅延時間決定に要する時間を短縮
することができる。
決定部 (a)第1実施例 図7はマッチトフィルタを用いた遅延時間決定部の第1
実施例構成図であり、図1と同一部分には同一番号を付
している。遅延回路61bは所定サンプリング速度で到
来する送信信号x(t)を順次シフトしながら記憶するシ
フトレジスタ61b-1、該シフトレジスタの所定シフト位
置から送信信号を取り出して減算器61aに入力するセ
レクタ61b-2を有している。シフトレジスタ61b-1のシフ
ト長は最大遅延時間以上となるように定められており、
先頭よりm番目のシフト位置において送信信号はm・Ts
(Tsはサンプリング速度)遅延する。
72a、制御部72bを有している。マッチトフィルタ
72aは、デジタルの送信信号x(t)のnサンプル分を
シフトしながら記憶するシフト長nのシフトレジスタ72
a-1、所定時刻における該シフトレジスタの内容をロー
ドされて保持するnサンプル分のラッチ回路72a-2c、デ
ジタルのフィードバック信号のnサンプル分をシフトし
ながら記憶するシフト長nのシフトレジスタ72a-3、ラ
ッチ回路72a-2とシフトレジスタ72a-3の対応するサンプ
ルデータを乗算するn個の乗算器MP0〜MPn-1、各乗算器
出力を加算して相関値を演算する加算器 ADDを有してい
る。
nサンプルデータとシフトレジスタ72a-3のnサンプル
データの対応データを乗算して加算することにより相関
値を演算できる。又、次のサンプリング時刻においてシ
フトレジスタ72a-3の内容がシフトしており、ラッチ回
路72a-2にラッチした送信信号のnサンプルデータとこ
のシフトレジスタ72a-3のnサンプルデータの対応デー
タを乗算して加算することにより、1サンプル時間遅延
した相関値を演算できる。以下同様にしてnサンプリン
グ時刻の間に遅延時間0〜(n-1)・Tsまでのn個の相関値
を得ることができる。制御部72bはn個の相関値のう
ち最大相関を求め、該最大相関発生時の遅延時間j・Tsを
送信電力増幅器及び帰還系等のトータルの遅延時間とし
て遅延回路61bに設定する。これにより、遅延回路6
1bのセレクタ61b-2はシフトレジスタ61b-1の第jシフ
ト位置より送信信号を取り出して減算器61aに入力す
る。尚、遅延回路51h、61g(図1)も遅延回路6
1bと同様の構成を備えており、シフトレジスタの第j
シフト位置より時間j・Tc遅延した信号を取り出して出力
する。以上、送信信号とフィードバック信号の相関が最
大となる位相(時間ずれ)を求めることにより送信電力
増幅器及び帰還系におけるトータルの遅延時間を決定す
ることができ、しかも、相関器としてマッチトフィルタ
を用いることにより遅延時間を短時間で決定することが
できる。
実施例構成図であり、図7と同一部分には同一番号を付
している。異なる点は、(1) マッチトフィルタ72aの
長さ、すなわち、シフトレジスタ72a-1,72a-3,ラッチ
回路72a-2の長さを送信電力増幅器とフィードバックル
ープで生じる遅延時間の総量より短くし(たとえば半分
にし)、乗算器の数も半分にした点、(2) 送信信号x
(t)を前半と後半に分け、それぞれについてn/2個の相
関値を演算し、最大相関のタイミング基づいて遅延時間
を決定する点である。
タ72a-1に記憶された前半のn/2個の送信信号x(t)をラ
ッチ回路72a-2にラッチし、ラッチした前半のn/2個の送
信信号x(t)とシフトレジスタ72a-3に記憶されるn/2個
の対応するフィードバック信号を乗算し、乗算結果を加
算し、加算結果を相関値として制御部72bに入力す
る。以後、マッチトフィルタ72aはシフトレジスタ72
a-3の内容がシフトする毎にラッチした送信信号の前半
データとフィードバック信号の相関を演算し、制御部72
bに入力する。シフトレジスタ72a-3の内容が(n/2)回シ
フトし、前半の送信信号とフィードバック信号間のn/2
個の相関値の演算が完了すれば、その間にシフトレジス
タ72a-1に後半のn/2個の送信信号x(t)が記憶される。
ついで、マッチトフィルタ72aはシフトレジスタ72a-
1に記憶された後半のn/2個の送信信号x(t)をラッチ回
路72a-2にラッチし、しかる後、ラッチした後半のn/2個
の送信信号x(t)とシフトレジスタ72a-3に記憶されるn/
2個の対応するフィードバック信号を乗算し、乗算結果
を加算し、加算結果を相関値として制御部72bに入力す
る。以後、マッチトフィルタ72aはシフトレジスタ72
a-3の内容がシフトする毎にラッチした送信信号の後半
データとフィードバック信号の相関を演算し、制御部72
bに入力する。
トし、後半の送信信号とフィードバック信号間のn/2個
の相関値の演算が完了すれば、制御部72bはトータル
n個の相関のうち最大相関を求め、該最大相関のタイミ
ング基づいて遅延時間を決定して遅延回路61bに設定
する。尚、制御部72bは、相関値が入力する毎に該入
力した相関値とそれまでの最大相関値を比較し、入力し
た相関値が大きければその時のタイミングを記憶し、か
つ最大相関値を更新し、以後同様の処理を行うことによ
り最大相関およびそのタイミングを決定する。以上で
は、シフトレジスタ71a-1,72a-3の長さを半分にした例
であるが、1/3、1/4...することもできる。マッチトフ
ィルタを用いた第2実施例によれば、マッチトフィルタ
の長さを短くできる。
決定部 図9はL回の平均相関の最大値に基づいて遅延時間を決
定する遅延時間決定部の構成図であり、図3のスライデ
ィング相関器を用いた実施例と同一部分には同一符号を
付している。図3の実施例と異なる点は、(1) 図3の実
施例と同様の方法で遅延時間0・Ts, 1・Ts, 2・Ts, ...,
(N-1)・TsのN個の相関値をL組求め、それぞれの相関値
Z0i, Z1i, Z2i,..., ZN-1 i(i=1〜L)を記憶するメモ
リ73aを設けた点、(2) L組の対応する相関値を積算
してその平均値を演算するアキュームレータ73bと平
均値演算部73cを設けた点、である。
延時間j・Tsを送信電力増幅器及び帰還系等のトータルの
遅延時間として遅延回路61bに設定する。遅延回路6
1bのセレクタ61b-2はシフトレジスタ61b-1の第jシフ
ト位置より送信信号を取り出して減算器61aに入力す
る。以上のようにすれば、高精度に遅延時間を決定して
各遅延回路に設定できる。図9の実施例ではスライディ
ング相関器を用いているが、マッチトフィルタを用いて
遅延時間0・Ts, 1・Ts, 2・Ts, ..., (N-1)・TsのN個の相関
値をL組求め、その平均値最大のタイミングを遅延時間
とすることもできる。
る実施例 以上の実施例はサンプリング時間Ts単位で遅延時間を決
定して遅延回路に設定するものであった。以下の実施例
ではサンプリング時間Ts以下の高精度で遅延時間を決定
し、且つ遅延回路に設定する。 (a)第1実施例 図10は高精度で遅延時間を決定及び設定する第1実施
例の構成図であり、図2と同一部分には同一符号を付し
ている。異なる点は、(1) 遅延時間決定部71の構成を
詳細に示し、制御部71bの制御で遅延部81の遅延量
を調整する点、(2) 遅延回路61bの構成を詳細に示し
ている点である。図10の第1実施例の特徴は、送信信
号x(t)のサンプリング時間Tsより短い時間単位で遅延
量Dvを制御する遅延部81をフィードバックループに挿
入し、相関値が最大となるように遅延量Dvを制御する点
である。
するディジタルの送信信号x(t)を順次シフトしながら
記憶するシフトレジスタ61b-1、該シフトレジスタの所
定シフト位置から送信信号を取り出して減算器61aに
入力するセレクタ61b-2を有している。シフトレジスタ6
1b-1のシフト長は最大遅延時間以上となるように定めら
れており、先頭よりm番目のシフト位置において送信信
号はm・Ts(Tsはサンプリング周期)遅延する。遅延時
間決定部71は、スライディング相関器71a、制御部
71b、セレクタ71cを有している。スライディング
相関器71aは、所定時間遅延したディジタルの送信信
号x(t)とAD変換器51eから出力するディジタルの
フィードバック信号y(t)の相関を、1サンプルづつ乗
算すると共に乗算結果を積算して演算するもので、乗算
器71a-1、遅延器71a-2、それまでの積算値と今回の乗算
結果を加算して出力する加算器71a-3で構成されてい
る。セレクタ71cは送信信号x(t)を取り出すシフト
レジスタ61b-1のシフト位置を切り替えることにより、
送信信号のフィードバック信号に対する位相(時間ず
れ)を制御する。制御部71bは相関が最大となる遅延
時間を求め、遅延回路61bのセレクタ61b-2に設定す
る。又、制御部71bは遅延時間決定後、相関値が最大
となるように遅延部81の遅延量Dvを調整する。
遅延時間を設定するための処理フローである。遅延時間
決定部71は、遅延部81における遅延量Dvを一定(た
とえばDv=0)、にした状態で、相関が最大となるサンプ
リング時間単位の遅延時間Dを求め(ステップ2001)、
遅延回路51h、61b,61gに設定する(ステップ
2002)。これにより、サンプリング時間単位の時間ずれ
を無くすことができる。尚、相関が最大となるサンプリ
ング時間単位の遅延時間Dは図3の実施例と同一の方法
で求めることができる。ついで、相関器における送信信
号とフィードバック信号の位相(時間ずれ)を0に固定
すると共に、d=0、Z=0とする(ステップ2003)。
ただし、dは遅延部81に設定する遅延量、Zは最大相
関値である。初期設定後、遅延量dをΔD増加し(ステ
ップ2004)、dがサンプリング周期Tsより大きくなった
かチェックする(ステップ2005)。但し、ΔDはサンプリ
ング周期Tsより小さい。
ク信号の位相(時間ずれ)を0とした時の相関器71a
における相関Rを演算し(ステップ2006)、R>Zであ
るかチェックする(ステップ2007)。R≦Zであればス
テップ2004に飛び、遅延量をΔD増加して以降の処理を
繰り返す。一方、R>ZであればZ=R、Dv=dとして
Z、Dvを更新し(ステップ2008)、以後、ステップ2004
に飛び、遅延量をΔD調整して以降の処理を繰り返す。
以上の処理を繰り返してステップ2005においてd≧Tsと
なればDvを遅延部81に設定する(ステップ2009)。
ータルの遅延時間(D0+D1+Dv)がサンプリング周期Tsの
整数倍となるようにでき、精度の高い歪補償装置各部の
タイミング合わせが可能になる。又、送信電力増幅器及
び帰還系等のトータルの遅延時間は遅延部がなければ(D
-Dv)となり、遅延部があればDとなり、高精度の遅延時
間測定ができる。以上では、遅延時間Dを遅延回路に設
定した後、遅延量Dvを決定したが、遅延時間Dを遅延回
路に設定せずDvを決定することができる。かかる場合に
は、送信信号とフィードバック信号の位相(時間ずれ)
をステップ2001で求めたDに固定し、ステップ2006にお
いて、相関Rを演算し、以後、相関Rが最大となる遅延
量dを求め、Dv=dとする。そして、最後に、遅延時間
Dを遅延回路51h、61b,61gに設定すると共
に、遅延量Dvを遅延部81に設定する。又、図10では
スライディング相関器を用いた例を示したが、スライデ
ィング相関器の代りにマッチトフィルタを用いて構成す
ることもできる。
例の構成図であり、第1実施例と同一部分には同一符号
を付している。第1実施例と異なる点は、遅延部81を
アナログフィルタで構成する点である。すなわち、遅延
部81は、遅延量がΔDづつ増加する多数のアナログフ
ィルタ81a1〜81anと、所定のアナログフィルタから出力
するフィードバック信号を選択して出力するセレクタ8
1bを備えている。遅延時間決定部71は、図11のス
テップ2004において遅延量をΔDだけ増加する必要が生
じれば、フィルタ切替信号FCCを遅延部81に入力す
る。遅延部81はフィルタ切替信号FCCを受信すれば、
アナログフィルタを切り替え遅延量をΔD増加する。
例の構成図であり、第1実施例と同一部分には同一符号
を付している。第1実施例と異なる点は、遅延部81を
FIR型ディジタルフィルタで構成する点である。すなわ
ち、遅延部81は、サンプリング周期づつ入力信号を遅
延するn個の従属接続された遅延回路DL 0〜DLn-1、各遅
延回路出力にタップ係数C0〜Cn-1を乗算するn個の乗
算器MP0〜MPn-1、各乗算器出力を加算して出力する加算
器ADDで構成されている。FIR型ディジタルフィルタはタ
ップ係数を変えることにより遅延時間を調整することが
できる。図14(a)は4倍オーバサンプルの場合のタッ
プ係数例、図14(b)は3/4オーバサンプリング周期だけ
位相をずらした場合のタップ係数例である。遅延時間決
定部71は、図11のステップ2004において遅延量をΔ
Dだけ増加する必要が生じれば、タップ係数切替制御信
号TCCをディジタルフィルタ構成の遅延部81に入力す
る。遅延部81はタップ係数切替制御信号TCCを受信す
れば、タップ係数C0〜Cn-1を変更し遅延量をΔD増加
する。
例の構成図であり、第1実施例と同一部分には同一符号
を付している。第1実施例と異なる点は、遅延部81を
AD変換器51eのサンプリングクロックの位相を変化
させるクロック位相可変回路で構成する点である。すな
わち、遅延部81は、サンプリングクロック発生部CLG
とクロック位相をΔDづつ可変するクロック位相遅延素
子CDEを備えている。遅延時間決定部71は、図11の
ステップ2004において遅延量をΔDだけ増加する必要が
生じれば、クロック位相変更信号CPCを遅延部81に入
力する。遅延部81はクロック位相変更信号を受信すれ
ば、サンプリングクロックの位相をΔD増加してAD変換
器51eに入力する。この結果、サンプリングタイミン
グがΔD増加し、その分、遅延時間が大きくなる。
延回路に設定する例であるが、以下では、歪補償動作中
に発生する遅延時間変動に対する制御の実施例を示す。 (a)第1実施例 図16は歪補償動作中に発生する遅延時間変動を零とす
るように制御する実施例であり、図15と同一部分には
同一符号を付している。異なる点は、(1) DLL(Delay Lo
cked Loop)回路91を設けている点、(2) 該DLL回路9
1に、遅延回路61bから出力する送信信号AとAD変
換器51eから出力するフィードバック信号Bを入力す
る点、(3) DLL回路91から出力する遅延制御DCS信号を
Dv設定部92を介して遅延部81に入力する点、(4) DL
L回路91において両信号の位相差が零となるように制
御する点、である。
18はDLLのSカーブ説明図である。DS-CDMA技術を用い
た通信において、移動局は送信側拡散符号の位相を1チ
ップ以内の精度で検出し(同期捕捉)、以後、該位相に同
期して受信側における逆拡散のための拡散符号列を発生
して逆拡散を行う。ところで、同期捕捉しても何もしな
ければ変調や雑音の影響で同期位置を見失ってしまう。
このため、一度同期捕捉に成功した受信信号に対して受
信側の拡散符号列が時間ずれを起こさないように制御す
る必要がある(同期追跡)。かかる同期追跡回路としDL
L回路が知られている。図16の実施例においては、こ
のDLL回路を使用して遅延時間の変動に対する制御を行
う。
変化するPN系列(参照拡散符号)Aを発生するPN発生器
であり、PN系列Aは1周期Nチップで構成され、1シン
ボル期間(=N・Tc)毎に循環的に発生するようになって
いる。91bは1チップ周期Tc分だけPN系列(参照拡散
符号)Aを遅延してPN系列A′を出力する遅延回路、9
1cはPN発生器より出力するPN系列Aと受信拡散データ
列Bをチップ毎に乗算する乗算器、91dは1チップ遅
延したPN系列A′と受信拡散データ列Bをチップ毎に乗
算する乗算器、91eは乗算器91cの出力と乗算器9
1dの出力の符号を反転したものを加算する加算器、9
1fはローパスフィルタ、91gは電圧制御発振器(V
CO)で、ローパスフィルタ出力に基づいてクロック周
波数(チップ周波数)を可変するものである。
はPN系列Aと受信拡散データ列Bの相関を演算する機能
を備え、PN系列Aと受信拡散データ列Bの位相が一致し
ていれば最大になり図18(a)に示すように1シンボ
ル(=Nチップ)毎に1チップ周期幅の相関値R(τ)=
1を出力し、位相が1チップ周期以上ずれると相関値R
(τ)は1/Nになる。乗算器91d及びローパスフィル
タ91fは1チップ周期遅延したPN系列A′と受信拡散
データ列Bの相関を演算する機能を備え、PN系列A′と
受信拡散データ列Bの位相が一致していれば最大になり
図18(b)に示す相関値R(τ)を出力し、位相が1チ
ップ周期以上ずれると相関値R(τ)は1/Nになる。加
算器91は乗算器91cの出力と乗算器91dの出力の
符号を反転したものを加算することにより、位相差τに
対して図18(c)に示すSカーブ特性を有する信号を
ローパスフィルタ91fを介して出力する。
タ出力に基づいて位相差τが0となるようにクロック周
波数を制御する。例えば、PN系列(参照拡散符号)Aの
位相が受信拡散符号Bに対して進めばクロック周波数を
小さくして位相差が0となるように制御し、又、PN系列
(参照拡散符号)Aの位相が受信拡散符号Bに対して遅
れればクロック周波数を高くして位相差が0となるよう
に制御する。図16の実施例におけるDLL回路91とし
て図17の点線枠内の構成を用い、PN系列Aの代わりに
遅延回路61bから出力する送信信号を用い、受信信号Bの
代わりにAD変換器51eから出力するフィードバック
信号を用い、フィルタ出力Cを遅延部81に入力する。
以上より、図16の実施例において、DLL回路91をオ
フした状態で図10、図11で説明した方法により、遅
延時間D、遅延量Dvを算出し、これらを遅延回路51
h,61b,61g、遅延部81に設定する。ついで、
DLL回路を作動させれば、DLL回路91は、遅延回路61
bから出力する送信信号AとAD変換器51eから出力
するフィードバック信号Bの位相差に対して図18
(c)に示す特性を示し、該差が零となるように位相制
御を行う。
対し追従する機能を有する歪補償装置の実施例であり、
図1と同一部分には同一符号を付している。異なる点
は、遅延時間決定部71の構成である。遅延時間決定部
71において、71aは相関器、71bは制御部、74
aは初期動作時に決定された遅延時間Dを記憶する記憶
部、74bは初期動作時に測定した遅延時間Dと歪補償
動作中に測定した遅延時間D′の差を出力する比較部、
74cは初期動作時に相関器出力(相関値)を制御部7
1bに入力し、歪補償動作時に相関値を比較器74bに
入力する切替部である。
フィードバック信号の相関のうち最大相関を発生するタ
イミングに基づいて遅延時間Dを決定して各遅延回路51
h,61b,61gに設定する。又、制御部71bは、歪補償動
作中比較器出力に基づいて初期動作時に測定した遅延時
間Dと歪補償動作中に測定した遅延時間D′の差が閾値
を越えたか監視し、越えれば、歪補償動作を停止し、も
しくは歪補償係数の更新動作を停止し、遅延時間の再決
定及び遅延回路への再設定を行う。歪補償動作中はサン
プリング同期で歪補償係数記憶部51fにおける歪補償
係数が更新されている。フィードバック系等の遅延が経
年変化などにより変化する、隣接チャネル漏洩電力が増
える。そこで、歪補償動作中に送信信号とフィードバッ
ク信号の相関を求め、相関値のピークタイミングD′と
初期動作時におけるピークタイミングDとの差がある閾
値内にあるか監視する。閾値を超えれば、歪補償係数の
更新をストップし、遅延時間の再決定を行い、決定した
遅延時間を遅延回路に再設定する。
力を監視し、誤差がある閾値を超えた場合に遅延の再調
整を行う歪補償装置の実施例であり、図1と同一部分に
は同一符号を付している。異なる点は、遅延時間決定部
71の構成である。遅延時間決定部71において、71
aは相関器、71bは制御部、75aは歪補償装置の減
算器61aから出力する誤差eと閾値eTHを比較する比
較器、75bは初期動作時に相関器出力(相関値)を制
御部71bに入力するスイッチである。
フィードバック信号の相関のうち最大相関を発生するタ
イミングに基づいて遅延時間を決定して各遅延回路51h,
61b,61gに設定する。又、歪補償動作中、比較部75a
は減算器61aから出力する誤差eと閾値eTHを比較
し、比較結果を制御部71bに入力する。制御部71b
はe>eTHとなれば歪補償動作を停止し、もしくは歪補
償係数の更新動作を停止し、遅延時間の再決定及び遅延
回路への再設定を行う。すなわち、設定した遅延時間に
変化がなければ、歪補償係数はある値に収束し、減算器
61aから出力する誤差eは小さくなる。しかし、送信
電力増幅器やフィードバックループで生じる遅延に変化
があると、減算器61aから出力する誤差eが増大す
る。そこで、この誤差eがある閾値eTH以上になったと
き、歪補償係数の更新を一時停止し、遅延の再調整/再
設定を行った後に歪補償装置を動作させる。
使用する実施例 (a)第1実施例 図21は電源投入時にトレーニングデータr(t)を用い
て遅延調整を行う場合の実施例であり、図1と同一部分
には同一符号を付している。異なる点は、(1)送信信号
発生部61、トレーニングデータ発生部62、初期動作
時にトレーニングデータr(t)を選択し、歪補償動作時
に送信データx(t)を選択するスイッチ63、初期動作
時にオンし、歪補償動作時にオフするスイッチ64を設
けた点、(2) 遅延時間決定部71をマッチトフィルタ7
1aと制御部71とで構成し、マッチトフィルタ71a
の乗算器MP0〜MPnの一方の入力端子にに既知のトレーニ
ングデータT0,T1,T2,..Tnを固定的に入力してい
る点である。
装置62は既知のトレーニングデータT0,T1,T2,..
Tnを発生し、スイッチ63は該トレーニングデータr
(t)を選択して歪補償装置に入力する。又、スイッチ6
4はオンしてAD変換器51eから出力するフィードバ
ックデータを遅延時間決定部71のマッチトフィルタ7
1aに入力し、そのシフトレジスタSFRにシフトしなが
ら記憶する。マッチトフィルタ71aの乗算器MP0〜MPn
の一方の入力端子には既知のトレーニングデータT0,T
1,T2,..Tnが固定的に入力しているから、マッチト
フィルタ71aはまずシフトレジスタSFRに記憶された
n個のフィードバックデータとn個のトレーニングデー
タT0,T1,T2,..Tnとの乗算を行い、乗算結果を加
算器ADDで加算して遅延時間 0・Tsの相関値を制御部71
bに入力する。次のサンプリング時刻においてシフトレ
ジスタSFRの内容がシフトし、マッチトフィルタ71a
はシフト後のn個のフィードバックデータとn個のトレ
ーニングデータT0,T1,T2,..Tnとの乗算を行い、
加算器ADDで加算して遅延時間1・Tsの相関値を制御部7
1bに入力する。以後、同様に、遅延時間0・Ts〜(N-1)・
Tsの相関値が演算され、制御部71bは相関値が最大と
なるタイミング基づいて遅延時間を決定し、各遅延回路
51h,61b,61gに設定する。トレーニング信号を用いるこ
とにより、相関器入力信号の送信信号(参照信号)を固定
することができ、装置の簡略化を図ることができる。
いて、CDMAで常時送信している信号を用いて遅延調整を
行う場合の実施例であり、図1と同一部分には同一符号
を付している。異なる点は、(1) 送信データx(t)を発
生する送信データ発生部61、送信データに挿入する制
御データc(t)を発生する制御データ発生部65、送信
データx(t)に制御データc(t)を合成する合成部66を
設けた点、(2) 遅延時間決定部71をマッチトフィルタ
71aと制御部71bとで構成し、マッチトフィルタ7
1aの乗算器MP0〜MPnの一方の入力端子にに既知の制御
データC0,C1,C2,..Cnを固定的に入力している点
である。
x(t)に制御データc(t)を合成して歪補償装置に入力す
る。又、フィードバックデータは遅延時間決定部71の
マッチトフィルタ71aに入力し、マッチトフィルタ7
1aはフィードバックデータをシフトレジスタSFRにシ
フトしながら記憶する。マッチトフィルタ71aの乗算
器MP0〜MPnの一方の入力端子には既知の制御データC0,
C1,C2,..Cnが固定的に設定されているから、マッ
チトフィルタ71aはまずシフトレジスタSFRに記憶さ
れたn個のフィードバックデータとn個の制御データC
0,C1,C2,..Cnとの乗算を行い、乗算結果を加算器A
DDで加算して遅延時間0・Tsの相関値を制御部71bに入
力する。次のサンプリング時刻においてシフトレジスタ
SFRの内容がシフトし、マッチトフィルタ71aはシフ
ト後のn個のフィードバックデータとn個の制御データ
C0,C1,C2,..Cnとの乗算を行い、加算器ADDで加算
して遅延時間1・Tsの相関値を制御部71bに入力する。
以後、同様に、遅延時間0・Ts〜(N-1)・Tsの相関値が演算
され、制御部71bは相関値が最大となるタイミング基
づいて遅延時間を決定し、各遅延回路に設定する。
様に常に送信している信号が存在する。この信号を用い
て遅延調整を行う。例えば制御信号にある一定周期で固
定パターンを組み込み、固定パターン送信タイミングに
合わせてマッチトフィルタを動作させて相関演算を行わ
せ、最大相関出力となるタイミングを遅延時間として設
定する。以上では、送信電力の増幅器の歪特性を補償す
る場合について説明したが、その他の歪デバイスの歪補
償にも適用できる。以上、本発明を実施例により説明し
たが、本発明は請求の範囲に記載した本発明の主旨に従
い種々の変形が可能であり、本発明はこれらを排除する
ものではない。
えば送信電力増幅器とフィードバックループで生じる遅
延時間を送信信号とフィードバック信号との最大相関に
基づいて自動的に決定して遅延回路に設定することがで
きる。又、本発明によれば、送信信号がNオーバサンプ
リングされていれば、(1) 送信信号x(t)とフィードバ
ック信号の位相(時間ずれ)をNサンプリング時間単位
で順次ずらし相関を求め、ついで、(2) 相関が最大の位
相近傍の送信信号とフィードバック信号の相関をサンプ
リング時間単位で位相を順次ずらして求め、(3)相関が
最大となる位相に基づいて遅延時間を決定するようにし
たから、遅延時間決定に要する時間を短縮できる。
算して記憶し、複数周期分の対応するタイミングの相関
の平均値を演算し、平均値が最大となるタイミングに基
づいて遅延時間を決定するようにしたから、高精度に遅
延時間を決定して各遅延回路に設定できる。又、本発明
によれば、相関器として、スライディング相関器または
マッチトフィルタを用い、スライディング相関器を用い
れば構成を簡単にでき、又、マッチトフィルタを用いえ
れば遅延時間を短時間で決定することができる。又、本
発明によれば、遅延時間決定部は、歪補償動作時にも送
信信号とフィードバック信号の相関を定期的に演算し、
相関が最大となる遅延時間と初期動作時に決定した遅延
時間との差が設定時間以上になったとき歪補償動作を停
止し、もしくは歪補償係数の更新動作を停止し、遅延時
間の再決定及び遅延回路への再設定を行うようにしたか
ら、フィードバック系等の遅延が経年変化などにより変
化して隣接チャネル漏洩電力が増えたとき、遅延時間の
再決定及び再設定が可能になり歪補償による効果を維持
できる。
歪補償動作時に送信信号とフィードバック信号の差を監
視し、差がある閾値を越えたとき歪補償動作を停止し、
もしくは歪補償係数の更新動作を停止し、遅延時間の再
決定及び遅延回路への再設定を行うようにしたから、フ
ィードバックの遅延が経年変化などにより変化して隣接
チャネル漏洩電力が増えたとき、前記差が増大するから
該差を監視することで遅延時間の再決定及び再設定が可
能になり、歪補償による効果を維持できる。又、本発明
よれば、遅延時間決定部は、常時送信されている既知信
号が存在する場合、該既知信号とフィードバック信号の
相関を演算し、最大相関に基づいて遅延時間を決定する
から、相関演算における参照信号を固定でき、このため
構成が簡単で、かつ、精度の高い相関演算が可能にな
る。
遅延時間の決定に際して送信信号に挿入されるトレーニ
ング信号とフィードバック信号の相関を演算し、最大相
関に基づいて遅延時間を決定するようにしたから、相関
演算における参照信号を固定でき、このため構成が簡単
で、かつ、精度の高い相関演算が可能になる。又、本発
明によれば、DLL回路を用いて遅延時間一定制御をする
から、経年変化等でフィードバック系等の遅延時間が変
化してもトータルの遅延時間を一定に維持でき、歪補償
による効果を発揮することができる。又、本発明によれ
ば、(1) 送信信号のサンプリング時間より短い時間単位
でフィードバック信号の遅延量Dvを制御する遅延部をフ
ィードバックループに挿入し、(2) 遅延時間決定部は、
遅延部における遅延量を一定にした状態で、相関が最大
となるサンプリング時間単位の遅延時間を求め、つい
で、(3) 送信信号とフィードバック信号の相関が最大と
なるように遅延部の遅延量を調整するようにしたから、
高精度の遅延時間の決定及び設定が可能となる。又、遅
延部として、(1)アナログフィルタ、(2) ディジタルフ
ィルタ、(3) AD変換器のサンプリングクロック位相可
変回路等を使用できる。
の第1実施例構成図である。
の第2実施例構成図である。
1実施例構成図である。
2実施例構成図である。
決定する遅延時間決定部の構成例である。
施例の構成図である。
設定するための処理フローである。
施例の構成図である。
施例の構成図である。
施例の構成図である。
する制御を行う実施例である。
に対し追従する機能を有する歪補償装置の実施例であ
る。
う歪補償装置の実施例である。
調整を行う実施例である。
整を行う場合の実施例である。
図である。
た送信装置の構成図である。
図である。
Claims (22)
- 【請求項1】 歪補償係数を用いて入力信号に歪補償処
理を施すプリディストーション部、歪補償前の入力信号
と歪デバイスの出力側からフィードバックされるフィー
ドバック信号とに基づいて歪補償係数を演算する歪補償
係数演算部、演算された歪補償係数を入力信号に対応さ
せて記憶する歪補償係数記憶部を備えた歪補償装置にお
いて、 歪デバイスとフィードバックループで生じる遅延時間
を、前記入力信号とフィードバック信号との最大相関に
基づいて決定する遅延時間決定部、 を備えたことを特徴とする歪補償装置。 - 【請求項2】 歪補償係数を用いて送信信号に歪補償処
理を施すプリディストーション部、歪補償前の送信信号
と送信電力増幅器の出力側からフィードバックされるフ
ィードバック信号とに基づいて歪補償係数を演算する歪
補償係数演算部、演算された歪補償係数を送信信号に対
応させて記憶する歪補償係数記憶部を備えた歪補償装置
において、 送信電力増幅器とフィードバックループで生じる遅延時
間を、前記送信信号とフィードバック信号との最大相関
に基づいて決定する遅延時間決定部、を備えたことを特
徴とする歪補償装置。 - 【請求項3】 遅延時間を設定されて歪補償装置各部の
タイミング合わせを行う遅延回路を備え、 遅延時間決定部は前記決定した遅延時間を該遅延回路に
設定することを特徴とする請求項2記載の歪補償装置。 - 【請求項4】 遅延時間決定部は、歪補償動作時に送信
信号とフィードバック信号の相関を定期的に演算し、相
関が最大となる遅延時間と前記決定した遅延時間との差
が設定時間以上になったとき歪補償動作を停止し、もし
くは歪係数の更新動作を停止して遅延時間の再決定及び
遅延回路への再設定を行うことを特徴とする請求項3記
載の歪補償装置。 - 【請求項5】 遅延時間決定部は、歪補償動作時に送信
信号とフィードバック信号の差を監視し、差がある閾値
を越えたとき歪補償動作を停止し、もしくは歪係数の更
新動作を停止して遅延時間の再決定及び遅延回路への再
設定を行うことを特徴とする請求項3記載の歪補償装
置。 - 【請求項6】 遅延時間決定部は、常時送信されている
既知信号と前記フィードバック信号の相関を演算し、最
大相関に基づいて遅延時間を決定することを特徴とする
請求項3記載の歪補償装置。 - 【請求項7】 遅延時間決定部は、遅延時間の決定に際
して送信信号に挿入されるトレーニング信号と前記フィ
ードバック信号の相関を演算し、最大相関に基づいて遅
延時間を決定することを特徴とする請求項3記載の歪補
償装置。 - 【請求項8】 前記遅延回路の出力信号と前記フィード
バック信号が入力され、両信号間の位相差が零となるよ
うに動作するDLL(Delay Locked Loop)回路を備えたこと
を特徴とする請求項3記載の歪補償装置。 - 【請求項9】 遅延時間決定部は、 送信信号とフィードバック信号の時間ずれをサンプリン
グ時間単位で順次変更し、それぞれの位相において送信
信号とフィードバック信号の相関を演算する相関器、 相関が最大となる時間ずれを前記送信電力増幅器とフィ
ードバックループで生じる遅延時間とし、該遅延時間を
前記遅延回路に設定する制御部、 を備えることを特徴とする請求項3記載の歪補償装置。 - 【請求項10】 前記遅延時間決定部は、送信信号とフ
ィードバック信号の相関をスライディング相関器を用い
て算出することを特徴とする請求項9記載の歪補償装
置。 - 【請求項11】 遅延時間決定部は、送信信号がNオー
バサンプリングされている場合、送信信号とフィードバ
ック信号の時間ずれをNサンプリング時間単位で順次変
更して相関を求め、相関が最大の時間ずれ近傍の送信信
号とフィードバック信号の相関をサンプリング時間単位
で時間ずれを順次変更して求め、相関が最大となる時間
ずれに基づいて遅延時間を決定することを特徴とする請
求項2記載の歪補償装置。 - 【請求項12】 前記遅延時間決定部は、送信信号とフ
ィードバック信号の相関をマッチトフィルタを用いて算
出することを特徴とする請求項9記載の歪補償装置。 - 【請求項13】 マッチトフィルタのフィルタ長を送信
電力増幅器とフィードバックループで生じる遅延時間の
総量より短くし、フィードバック信号と送信信号の相関
タイミング窓を制御して相関の高い遅延時間を求めるこ
とを特徴とする請求項12記載の歪補償装置。 - 【請求項14】 遅延時間決定部は、送信信号とフィー
ドバック信号の相関をサンプリング時間単位で時間ずれ
を順次変更して演算し、送信信号の1周期分の相関を演
算して記憶すると共に、同様に相関を複数周期分演算し
て記憶し、複数周期分の対応する時間ずれにおける相関
の平均値を演算し、平均値が最大となる時間ずれに基づ
いて遅延時間を決定することを特徴とする請求項2記載
の歪補償装置。 - 【請求項15】 歪補償係数を用いて送信信号に歪補償
処理を施すプリディストーション部、歪補償前の送信信
号と送信電力増幅器の出力側からフィードバックされる
フィードバック信号とに基づいて歪補償係数を演算する
歪補償係数演算部、演算された歪補償係数を送信信号に
対応させて記憶する歪補償係数記憶部を備えた歪補償装
置において、 送信信号のサンプリング時間より短い時間単位で前記フ
ィードバック信号の遅延量を制御する遅延部、 送信信号とフィードバック信号の時間ずれをサンプリン
グ時間単位で順次変更して両者間の相関を演算する相関
器、 相関が最大となる遅延部における遅延量とサンプリング
時間単位の時間ずれを求める制御部、 を備えたことを特徴とする歪補償装置。 - 【請求項16】 前記制御部は、遅延部における遅延量
を一定にした状態で、相関が最大となるサンプリング時
間単位の時間ずれを遅延時間として求め、ついで、相関
器における送信信号とフィードバック信号の時間ずれを
該遅延時間に固定した状態で、相関が最大となるように
前記遅延部の遅延量を調整することを特徴とする請求項
15記載の歪補償装置。 - 【請求項17】 遅延時間を設定されて歪補償装置各部
のタイミング合わせを行う遅延回路を備え、 遅延時間決定部は、前記決定した遅延時間を該遅延回路
に設定してタイミング合わせを行うことを特徴とする請
求項16記載の歪補償装置。 - 【請求項18】 遅延時間を設定されて歪補償装置各部
のタイミング合わせを行う遅延回路を備え、 前記制御部は、遅延部における遅延量を一定にした状態
で、相関が最大となるサンプリング時間単位の時間ずれ
を遅延時間として求めて前記遅延回路に設定し、つい
で、相関器における送信信号とフィードバック信号の時
間ずれを0に固定し、相関が最大となるように前記遅延
部の遅延量を調整することを特徴とする請求項15記載
の歪補償装置。 - 【請求項19】 前記遅延部は、アナログ遅延器である
ことを特徴とする請求項15記載の歪補償装置。 - 【請求項20】 前記遅延部は、アナログフィルタであ
ることを特徴とする請求項15記載の歪補償装置。 - 【請求項21】 前記遅延部は、ディジタルフィルタで
あることを特徴とする請求項15記載の歪補償装置。 - 【請求項22】 前記遅延部は、フィードバック系に挿
入されているAD変換器のサンプリングクロックの位相
を可変するサンプリングクロック位相可変回路であるこ
とを特徴とする請求項15記載の歪補償装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37288499A JP4014343B2 (ja) | 1999-12-28 | 1999-12-28 | 歪補償装置 |
US09/745,948 US6836517B2 (en) | 1999-12-28 | 2000-12-22 | Distortion compensating apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37288499A JP4014343B2 (ja) | 1999-12-28 | 1999-12-28 | 歪補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189685A true JP2001189685A (ja) | 2001-07-10 |
JP4014343B2 JP4014343B2 (ja) | 2007-11-28 |
Family
ID=18501205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37288499A Expired - Fee Related JP4014343B2 (ja) | 1999-12-28 | 1999-12-28 | 歪補償装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6836517B2 (ja) |
JP (1) | JP4014343B2 (ja) |
Cited By (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003092155A1 (fr) * | 2002-04-26 | 2003-11-06 | Fujitsu Limited | Amplificateur a compensation de distorsion suivant un procede de predistorsion numerique |
US6657493B2 (en) | 2001-10-31 | 2003-12-02 | Fujitsu Limited | Distortion compensation apparatus and distortion compensation method |
WO2003103164A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 適応制御装置 |
WO2003103166A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 歪補償装置 |
WO2003103165A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 歪補償装置 |
WO2004034574A1 (ja) * | 2002-10-10 | 2004-04-22 | Fujitsu Limited | 歪み補償増幅装置、増幅システムおよび無線基地局 |
WO2005015756A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 送信装置 |
EP1564910A2 (en) | 2004-01-14 | 2005-08-17 | Hitachi Communication Technologies, Ltd. | Timing adjustment for wireless communication |
US6949976B2 (en) | 2002-10-10 | 2005-09-27 | Fujitsu Limited | Distortion compensating amplifier device, amplifier system, and wireless base station |
JPWO2004045067A1 (ja) * | 2002-11-14 | 2006-03-16 | 株式会社日立国際電気 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
JP2006080931A (ja) * | 2004-09-10 | 2006-03-23 | Hitachi Communication Technologies Ltd | 遅延同期ループ回路、ディジタルプリディストーション型送信機、および無線基地局 |
JP2006203932A (ja) * | 2002-12-10 | 2006-08-03 | Ntt Docomo Inc | 線形電力増幅器及びそのディジタルプリディストータ設定方法 |
WO2006087864A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | プリディストータ |
JP2006229889A (ja) * | 2005-02-21 | 2006-08-31 | Fujitsu Ltd | 歪補償装置 |
JP2006246398A (ja) * | 2005-03-07 | 2006-09-14 | Fujitsu Ltd | 歪補償装置 |
JP2006262340A (ja) * | 2005-03-18 | 2006-09-28 | Yamaha Corp | ハウリングキャンセラ |
WO2007004252A1 (ja) * | 2005-06-30 | 2007-01-11 | Fujitsu Limited | 歪補償回路を有する電力増幅器 |
WO2007013177A1 (ja) * | 2005-07-29 | 2007-02-01 | Fujitsu Limited | 遅延調整装置 |
JP2007082264A (ja) * | 2006-12-13 | 2007-03-29 | Fujitsu Ltd | 適応制御装置 |
WO2007036990A1 (ja) | 2005-09-28 | 2007-04-05 | Fujitsu Limited | 歪補償装置 |
JP2007129744A (ja) * | 2006-12-13 | 2007-05-24 | Fujitsu Ltd | 適応制御装置 |
JP2007166445A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | 遅延補償回路 |
JP2007221244A (ja) * | 2006-02-14 | 2007-08-30 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
JP2008091985A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu General Ltd | 送信方法および送信装置 |
US7405680B2 (en) | 2003-11-14 | 2008-07-29 | Fujitsu Limited | Distortion compensator |
JP2008205759A (ja) * | 2007-02-20 | 2008-09-04 | Japan Radio Co Ltd | 歪補償装置 |
WO2008114346A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Limited | 歪補償装置及びその遅延時間推定方法 |
US7430250B2 (en) | 2005-03-09 | 2008-09-30 | Fujitsu Limited | Distortion compensating apparatus |
US7486744B2 (en) | 2005-03-22 | 2009-02-03 | Fujitsu Limited | Distortion compensation apparatus |
JP2009071596A (ja) * | 2007-09-13 | 2009-04-02 | Hitachi Communication Technologies Ltd | 無線基地局 |
US7551905B2 (en) | 2002-05-31 | 2009-06-23 | Fujitsu Limited | Distortion compensation apparatus |
US7561856B2 (en) | 2004-01-27 | 2009-07-14 | Fujitsu Limited | Distortion compensation amplifying apparatus and base station |
JP2009219167A (ja) * | 2009-07-02 | 2009-09-24 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
EP2149991A2 (en) | 2008-07-29 | 2010-02-03 | Fujitsu Ltd. | Delay amount estimating apparatus and signal transmitting apparatus |
JP2010273064A (ja) * | 2009-05-21 | 2010-12-02 | Fujitsu Ltd | 歪補償装置 |
JP2011004387A (ja) * | 2009-05-21 | 2011-01-06 | Ntt Docomo Inc | べき級数型ディジタルプリディストータ及びその制御方法 |
JP2011019060A (ja) * | 2009-07-08 | 2011-01-27 | Sumitomo Electric Ind Ltd | 歪補償回路、及びこれを用いた無線送信装置 |
EP2290892A2 (en) | 2009-08-12 | 2011-03-02 | Fujitsu Limited | Wireless apparatus and signal processing method |
US8004358B2 (en) | 2008-01-30 | 2011-08-23 | Fujitsu Limited | Distortion compensation device |
WO2011125261A1 (ja) * | 2010-04-09 | 2011-10-13 | 住友電気工業株式会社 | 増幅回路及び無線通信装置 |
US8169971B2 (en) | 2008-09-18 | 2012-05-01 | Fujitsu Limited | Base station apparatus, communication control system, communication control method, and inter-station control method |
US8175551B2 (en) | 2005-06-24 | 2012-05-08 | Nec Corporation | Distortion compensation device for use in high-frequency power amplifier |
JP2012186859A (ja) * | 2012-06-18 | 2012-09-27 | Fujitsu Ltd | 無線装置及び信号処理方法 |
US8310886B2 (en) | 2009-07-01 | 2012-11-13 | Samsung Electronics Co., Ltd. | Delay locked loop using hybrid FIR filtering technique and semiconductor memory device having the same |
US8437425B2 (en) | 2010-12-13 | 2013-05-07 | Fujitsu Limited | Distortion compensation device, distortion compensation method and wireless apparatus |
JP2013197897A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 送信装置及び送信方法 |
US8798197B2 (en) | 2010-08-13 | 2014-08-05 | Fujitsu Limited | Distortion compensation amplifier device and distortion compensation method |
US8831136B2 (en) | 2012-03-30 | 2014-09-09 | Fujitsu Limited | Wireless apparatus and distortion compensating method |
US9077298B2 (en) | 2009-09-10 | 2015-07-07 | Nec Corporation | Sampling circuit, communication device, distortion correction circuit, signal sampling method, and program |
JP2015525036A (ja) * | 2012-07-23 | 2015-08-27 | ダリ システムズ カンパニー リミテッド | ワイヤレス通信システムにおける広帯域デジタルプリディストーションのために周波数が広く離間している信号を整合させるための方法及びシステム |
JP2017118426A (ja) * | 2015-12-25 | 2017-06-29 | アイコム株式会社 | 送信機および歪補正方法 |
JP2021132253A (ja) * | 2020-02-18 | 2021-09-09 | 富士通株式会社 | 無線通信装置及び係数更新方法 |
Families Citing this family (91)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE522878C2 (sv) * | 2000-06-16 | 2004-03-16 | Ericsson Telefon Ab L M | Datakommunikationssystem |
GB0021166D0 (en) * | 2000-08-30 | 2000-10-11 | Roke Manor Research | Communication system with adjustable control signal |
DE10102709B4 (de) * | 2001-01-22 | 2014-02-06 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Synchronisation auf eine Pilotsequenz eines CDMA-Signals |
US7486722B2 (en) | 2001-04-18 | 2009-02-03 | Bae Systems Information And Electronic Systems Integration Inc. | Bandwidth efficient cable network modem |
GB2376583B (en) * | 2001-06-15 | 2005-01-05 | Wireless Systems Int Ltd | Time alignment of signals |
US7003051B2 (en) * | 2001-10-16 | 2006-02-21 | Intel Corporation | Time delay estimation in a transmitter |
US7120191B2 (en) * | 2001-12-12 | 2006-10-10 | Nokia Corporation | Method and apparatus for acquiring a ranging signal of a positioning system |
US7085330B1 (en) | 2002-02-15 | 2006-08-01 | Marvell International Ltd. | Method and apparatus for amplifier linearization using adaptive predistortion |
US7362821B1 (en) | 2002-05-22 | 2008-04-22 | Marvel International Ltd. | Method and apparatus for amplifier linearization using adaptive predistortion |
JP3637323B2 (ja) * | 2002-03-19 | 2005-04-13 | 株式会社東芝 | 受信装置、送受信装置及び受信方法 |
JP4071526B2 (ja) * | 2002-04-10 | 2008-04-02 | 松下電器産業株式会社 | 非線形歪補償装置および送信装置 |
US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
US6985704B2 (en) * | 2002-05-01 | 2006-01-10 | Dali Yang | System and method for digital memorized predistortion for wireless communication |
US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
FR2839596B1 (fr) * | 2002-05-07 | 2007-11-23 | Eads Defence & Security Ntwk | Generateur d'un signal radiofrequence comprenant des composantes de modulation d'amplitude et de phase ou frequence synchronisees |
US7991071B2 (en) * | 2002-05-16 | 2011-08-02 | Rf Micro Devices, Inc. | AM to PM correction system for polar modulator |
US7801244B2 (en) * | 2002-05-16 | 2010-09-21 | Rf Micro Devices, Inc. | Am to AM correction system for polar modulator |
KR100471592B1 (ko) * | 2002-07-09 | 2005-03-10 | 한국전자통신연구원 | 전치 등화 장치, 이를 이용한 vsb 전송 시스템 및 그전송 방법 |
JP4142384B2 (ja) * | 2002-10-01 | 2008-09-03 | 松下電器産業株式会社 | 送信装置 |
US7120561B2 (en) * | 2002-12-18 | 2006-10-10 | Nokia Corporation | Phase-error based signal alignment |
EP1432194A1 (en) * | 2002-12-19 | 2004-06-23 | Nokia Corporation | Adaptive predistortion scheme with delay tracking |
US7627055B2 (en) * | 2003-02-27 | 2009-12-01 | Nokia Corporation | Error adjustment in direct conversion architectures |
FR2855001A1 (fr) * | 2003-05-14 | 2004-11-19 | St Microelectronics Sa | Procede de reception de deux signaux de correles transmis sur un unique canal et recepteur pour la mise en oeuvre dudit procede |
EP1548930A1 (en) * | 2003-12-23 | 2005-06-29 | Alcatel | Electronic circuit and method for predistorting a signal to be amplified |
US20050163205A1 (en) * | 2004-01-27 | 2005-07-28 | Crestcom, Inc. | Equalized signal path with predictive subtraction signal and method therefor |
US7469491B2 (en) * | 2004-01-27 | 2008-12-30 | Crestcom, Inc. | Transmitter predistortion circuit and method therefor |
US20050163208A1 (en) * | 2004-01-27 | 2005-07-28 | Crestcom, Inc. | Equalized signal path with predictive subtraction signal and method therefor |
US7342976B2 (en) * | 2004-01-27 | 2008-03-11 | Crestcom, Inc. | Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter |
US7430248B2 (en) * | 2004-01-27 | 2008-09-30 | Crestcom, Inc. | Predistortion circuit and method for compensating nonlinear distortion in a digital RF communications transmitter |
US20050163249A1 (en) * | 2004-01-27 | 2005-07-28 | Crestcom, Inc. | Predistortion circuit and method for compensating linear distortion in a digital RF communications transmitter |
US7099399B2 (en) * | 2004-01-27 | 2006-08-29 | Crestcom, Inc. | Distortion-managed digital RF communications transmitter and method therefor |
US20050201483A1 (en) * | 2004-03-12 | 2005-09-15 | Edmund Coersmeier | Error adjustment for multi-antenna transmitter |
US7551686B1 (en) | 2004-06-23 | 2009-06-23 | Rf Micro Devices, Inc. | Multiple polynomial digital predistortion |
US7197087B2 (en) * | 2004-07-09 | 2007-03-27 | Powerwave Technologies, Inc. | System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation |
JP4492246B2 (ja) * | 2004-08-02 | 2010-06-30 | 富士通株式会社 | 歪み補償装置 |
US7529523B1 (en) | 2004-08-23 | 2009-05-05 | Rf Micro Devices, Inc. | N-th order curve fit for power calibration in a mobile terminal |
KR100622337B1 (ko) | 2004-12-02 | 2006-09-19 | 주식회사 팬택 | 고속데이터전송을 수행하는 이동통신 시스템에서, 위상제어를 이용한 evm 감소 방법 및 이를 적용한 송신기 |
EP2296412B1 (en) * | 2004-12-23 | 2014-02-26 | Freescale Semiconductor, Inc. | Wireless communication unit and power control system thereof |
US8014737B2 (en) * | 2004-12-23 | 2011-09-06 | Freescale Semiconductor, Inc. | Power control system for a wireless communication unit |
JP4652091B2 (ja) * | 2005-03-16 | 2011-03-16 | 富士通株式会社 | 歪補償装置 |
US7412215B1 (en) * | 2005-06-03 | 2008-08-12 | Rf Micro Devices, Inc. | System and method for transitioning from one PLL feedback source to another |
US8224265B1 (en) | 2005-06-13 | 2012-07-17 | Rf Micro Devices, Inc. | Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal |
FI20055355A0 (fi) * | 2005-06-29 | 2005-06-29 | Nokia Corp | Datankäsittelymenetelmä, esivääristysjärjestely, lähetin, verkkoelementti ja tukiasema |
FI20055354A0 (fi) * | 2005-06-29 | 2005-06-29 | Nokia Corp | Datankäsittelymenetelmä, lähetin, laite, verkkoelementti ja tukiasema |
US20070082617A1 (en) * | 2005-10-11 | 2007-04-12 | Crestcom, Inc. | Transceiver with isolation-filter compensation and method therefor |
US7680176B2 (en) * | 2005-11-21 | 2010-03-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Simplified generalized rake receiver method and apparatus |
US7548071B2 (en) * | 2006-01-31 | 2009-06-16 | University Of Utah Research Foundation | Reflectometry test system using a sliding pseudo-noise reference |
US7877060B1 (en) | 2006-02-06 | 2011-01-25 | Rf Micro Devices, Inc. | Fast calibration of AM/PM pre-distortion |
US7962108B1 (en) | 2006-03-29 | 2011-06-14 | Rf Micro Devices, Inc. | Adaptive AM/PM compensation |
US7755425B2 (en) * | 2006-04-10 | 2010-07-13 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for reducing frequency memory effects in RF power amplifiers |
US7953183B2 (en) * | 2006-06-16 | 2011-05-31 | Harman International Industries, Incorporated | System for high definition radio blending |
US7944998B2 (en) * | 2006-06-16 | 2011-05-17 | Harman International Industries, Incorporated | Audio correlation system for high definition radio blending |
US7844014B2 (en) * | 2006-07-07 | 2010-11-30 | Scintera Networks, Inc. | Pre-distortion apparatus |
US7689182B1 (en) | 2006-10-12 | 2010-03-30 | Rf Micro Devices, Inc. | Temperature compensated bias for AM/PM improvement |
US7724840B2 (en) * | 2006-12-19 | 2010-05-25 | Crestcom, Inc. | RF transmitter with predistortion and method therefor |
KR20100014339A (ko) | 2006-12-26 | 2010-02-10 | 달리 시스템즈 씨오. 엘티디. | 다중 채널 광대역 통신 시스템에서의 기저 대역 전치 왜곡 선형화를 위한 방법 및 시스템 |
JP4789845B2 (ja) * | 2007-04-03 | 2011-10-12 | Okiセミコンダクタ株式会社 | 送信制御検査回路 |
US8009762B1 (en) | 2007-04-17 | 2011-08-30 | Rf Micro Devices, Inc. | Method for calibrating a phase distortion compensated polar modulated radio frequency transmitter |
US20080285640A1 (en) * | 2007-05-15 | 2008-11-20 | Crestcom, Inc. | RF Transmitter With Nonlinear Predistortion and Method Therefor |
ATE541357T1 (de) * | 2007-06-08 | 2012-01-15 | Siae Microelettronica Spa | System und verfahren zur linearisierung von mikrowellensender |
JP2009111958A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Kokusai Electric Inc | プリディストータ |
US8116254B2 (en) * | 2008-01-31 | 2012-02-14 | Powerwave Technologies, Inc. | Wireless repeater with smart uplink |
US8391808B2 (en) * | 2008-02-28 | 2013-03-05 | Broadcom Corporation | Method and system for estimating and compensating non-linear distortion in a transmitter using calibration |
JP2009272875A (ja) * | 2008-05-07 | 2009-11-19 | Fujitsu Ltd | 遅延検出回路、歪み補償回路、及び通信装置 |
US8145150B1 (en) * | 2008-12-19 | 2012-03-27 | Scintera Networks, Inc. | Integrated signal analyzer for adaptive control of mixed-signal integrated circuit |
JP5251565B2 (ja) * | 2009-02-05 | 2013-07-31 | 富士通株式会社 | プリディストータ及びその遅延調整方法 |
JP5338378B2 (ja) * | 2009-03-02 | 2013-11-13 | 富士通株式会社 | 歪補償装置及び方法 |
US8306418B2 (en) * | 2009-03-10 | 2012-11-06 | Tyco Electronics Subsea Communications Llc | Data pattern dependent distortion compensation in a coherent optical signal receiver |
JP5206526B2 (ja) * | 2009-03-19 | 2013-06-12 | 富士通株式会社 | 増幅装置および送信装置 |
US8498591B1 (en) | 2009-08-21 | 2013-07-30 | Marvell International Ltd. | Digital Predistortion for nonlinear RF power amplifiers |
US8489042B1 (en) | 2009-10-08 | 2013-07-16 | Rf Micro Devices, Inc. | Polar feedback linearization |
JP5376050B2 (ja) * | 2010-04-15 | 2013-12-25 | 日本電気株式会社 | 交差偏波干渉補償装置、交差偏波干渉補償方法、プログラム及び位相推定方法 |
US8699620B1 (en) | 2010-04-16 | 2014-04-15 | Marvell International Ltd. | Digital Predistortion for nonlinear RF power amplifiers |
US9099966B2 (en) * | 2010-04-22 | 2015-08-04 | Samsung Electronics Co., Ltd. | Dual time alignment architecture for transmitters using EER/ET amplifiers and others |
CN103597807B (zh) | 2010-09-14 | 2015-09-30 | 大理***有限公司 | 远程可重新配置的分布式天线***和方法 |
JP5565431B2 (ja) * | 2012-04-18 | 2014-08-06 | 横河電機株式会社 | 制御装置及び制御システム |
US8780963B1 (en) | 2012-06-26 | 2014-07-15 | L-3 Communications Corp. | Adaptive filtering for canceling leaked transmit signal distortion from a received RF signal in an RF transceiver |
US8879663B1 (en) * | 2012-06-26 | 2014-11-04 | L-3 Communications Corp. | Adaptive filtering for canceling distortion in radio frequency signals |
MX343095B (es) * | 2012-08-15 | 2016-10-25 | Sony Corp | Distribucion por banda ancha de informacion de personalizacion para servicios de tv avanzados. |
US9899133B2 (en) | 2013-08-01 | 2018-02-20 | Qorvo Us, Inc. | Advanced 3D inductor structures with confined magnetic field |
US9444417B2 (en) | 2013-03-15 | 2016-09-13 | Qorvo Us, Inc. | Weakly coupled RF network based power amplifier architecture |
US9294046B2 (en) | 2013-03-15 | 2016-03-22 | Rf Micro Devices (Cayman Islands), Ltd. | RF power amplifier with PM feedback linearization |
US9160586B1 (en) | 2013-07-24 | 2015-10-13 | Marvell International Ltd. | Method and apparatus for estimating and compensating for in-phase and quadrature (IQ) mismatch in a receiver of a wireless communication device |
JP2015220739A (ja) * | 2014-05-21 | 2015-12-07 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
EP3062442B1 (en) * | 2015-02-27 | 2019-01-16 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Hybrid recursive active filtering with adaptive transfer function shaping capability |
EP3306817B8 (en) * | 2016-10-07 | 2021-04-21 | Rohde & Schwarz GmbH & Co. KG | Predistortion system and method |
US9876657B1 (en) * | 2017-03-06 | 2018-01-23 | Xilinx, Inc. | System and method for downlink processing in communication systems |
FR3068474B1 (fr) * | 2017-06-30 | 2019-07-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Systeme de reflectometrie pour l'analyse de defauts dans une ligne de transmission |
US10659124B2 (en) * | 2018-03-01 | 2020-05-19 | Fujitsu Limited | Multiantenna communication device and coefficient update method |
US11770145B2 (en) | 2021-08-27 | 2023-09-26 | Samsung Electronics Co., Ltd | System and method for efficient initialization of memory digital pre-distorter coefficients to reduce calibration time |
CN115987729B (zh) * | 2022-06-24 | 2023-09-29 | 上海星思半导体有限责任公司 | 相位对齐方法、相位对齐装置与计算机可读存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210902A (ja) * | 1988-06-28 | 1990-01-16 | Fujitsu Ltd | 歪補償器 |
US5870668A (en) * | 1995-08-18 | 1999-02-09 | Fujitsu Limited | Amplifier having distortion compensation and base station for radio communication using the same |
JPH0974371A (ja) | 1995-09-05 | 1997-03-18 | Hitachi Denshi Ltd | 無線機 |
FR2746564B1 (fr) * | 1996-03-22 | 1998-06-05 | Matra Communication | Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede |
JP3504470B2 (ja) * | 1997-09-18 | 2004-03-08 | 日本放送協会 | Afc回路、キャリア再生回路および受信装置 |
US6133789A (en) * | 1997-12-10 | 2000-10-17 | Nortel Networks Corporation | Method and system for robustly linearizing a radio frequency power amplifier using vector feedback |
JPH11251972A (ja) | 1998-03-03 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 歪補償装置 |
JP3876408B2 (ja) * | 2001-10-31 | 2007-01-31 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP4071526B2 (ja) * | 2002-04-10 | 2008-04-02 | 松下電器産業株式会社 | 非線形歪補償装置および送信装置 |
-
1999
- 1999-12-28 JP JP37288499A patent/JP4014343B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-22 US US09/745,948 patent/US6836517B2/en not_active Expired - Lifetime
Cited By (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657493B2 (en) | 2001-10-31 | 2003-12-02 | Fujitsu Limited | Distortion compensation apparatus and distortion compensation method |
WO2003092155A1 (fr) * | 2002-04-26 | 2003-11-06 | Fujitsu Limited | Amplificateur a compensation de distorsion suivant un procede de predistorsion numerique |
US7106133B2 (en) | 2002-05-31 | 2006-09-12 | Fujitsu Limited | Distortion compensator |
WO2003103164A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 適応制御装置 |
WO2003103166A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 歪補償装置 |
WO2003103165A1 (ja) * | 2002-05-31 | 2003-12-11 | 富士通株式会社 | 歪補償装置 |
US7496152B2 (en) | 2002-05-31 | 2009-02-24 | Fujitsu Limited | Adaptive control apparatus |
US7551905B2 (en) | 2002-05-31 | 2009-06-23 | Fujitsu Limited | Distortion compensation apparatus |
US6949976B2 (en) | 2002-10-10 | 2005-09-27 | Fujitsu Limited | Distortion compensating amplifier device, amplifier system, and wireless base station |
WO2004034574A1 (ja) * | 2002-10-10 | 2004-04-22 | Fujitsu Limited | 歪み補償増幅装置、増幅システムおよび無線基地局 |
JPWO2004045067A1 (ja) * | 2002-11-14 | 2006-03-16 | 株式会社日立国際電気 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
JP4657920B2 (ja) * | 2002-11-14 | 2011-03-23 | 株式会社日立国際電気 | 歪み補償回路、歪み補償信号生成方法、及び電力増幅器 |
JP2006203932A (ja) * | 2002-12-10 | 2006-08-03 | Ntt Docomo Inc | 線形電力増幅器及びそのディジタルプリディストータ設定方法 |
JP4559983B2 (ja) * | 2002-12-10 | 2010-10-13 | 株式会社エヌ・ティ・ティ・ドコモ | 線形電力増幅器及びそのディジタルプリディストータ設定方法 |
US7379715B2 (en) | 2003-08-07 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Transmitter apparatus and method using polar modulation with signal timing adjustment |
WO2005015756A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 送信装置 |
US7405680B2 (en) | 2003-11-14 | 2008-07-29 | Fujitsu Limited | Distortion compensator |
US7933569B2 (en) | 2004-01-14 | 2011-04-26 | Hitachi, Ltd. | Timing adjustment method for wireless communication apparatus |
CN100542055C (zh) * | 2004-01-14 | 2009-09-16 | 日立通讯技术株式会社 | 发送电路、无线通信装置以及发送电路的定时调整方法 |
EP1564910A2 (en) | 2004-01-14 | 2005-08-17 | Hitachi Communication Technologies, Ltd. | Timing adjustment for wireless communication |
US7383028B2 (en) | 2004-01-14 | 2008-06-03 | Hitachi Communication Technologies, Ltd. | Timing adjustment method for wireless communication apparatus |
US7561856B2 (en) | 2004-01-27 | 2009-07-14 | Fujitsu Limited | Distortion compensation amplifying apparatus and base station |
JP2006080931A (ja) * | 2004-09-10 | 2006-03-23 | Hitachi Communication Technologies Ltd | 遅延同期ループ回路、ディジタルプリディストーション型送信機、および無線基地局 |
US7555058B2 (en) | 2004-09-10 | 2009-06-30 | Hitachi Communication Technologies, Ltd. | Delay locked loop circuit, digital predistortion type transmitter using same, and wireless base station |
US7679439B2 (en) | 2005-02-17 | 2010-03-16 | Hitachi Kokusai Electric Inc. | Predistorter |
WO2006087864A1 (ja) * | 2005-02-17 | 2006-08-24 | Hitachi Kokusai Electric Inc. | プリディストータ |
US7683713B2 (en) | 2005-02-17 | 2010-03-23 | Hitachi Kokusai Electric Inc. | Predistorter |
US7511574B2 (en) | 2005-02-17 | 2009-03-31 | Hitachi Kokusai Electric Inc. | Predistorter |
JP2006229889A (ja) * | 2005-02-21 | 2006-08-31 | Fujitsu Ltd | 歪補償装置 |
US7433421B2 (en) | 2005-02-21 | 2008-10-07 | Fujitsu Limited | Distortion compensation apparatus |
JP4555702B2 (ja) * | 2005-02-21 | 2010-10-06 | 富士通株式会社 | 歪補償装置 |
US7613250B2 (en) | 2005-03-07 | 2009-11-03 | Fujitsu Limited | Distortion compensation apparatus |
JP2006246398A (ja) * | 2005-03-07 | 2006-09-14 | Fujitsu Ltd | 歪補償装置 |
JP4619827B2 (ja) * | 2005-03-07 | 2011-01-26 | 富士通株式会社 | 歪補償装置 |
US7430250B2 (en) | 2005-03-09 | 2008-09-30 | Fujitsu Limited | Distortion compensating apparatus |
JP2006262340A (ja) * | 2005-03-18 | 2006-09-28 | Yamaha Corp | ハウリングキャンセラ |
JP4600105B2 (ja) * | 2005-03-18 | 2010-12-15 | ヤマハ株式会社 | ハウリングキャンセラ |
US7486744B2 (en) | 2005-03-22 | 2009-02-03 | Fujitsu Limited | Distortion compensation apparatus |
US8175551B2 (en) | 2005-06-24 | 2012-05-08 | Nec Corporation | Distortion compensation device for use in high-frequency power amplifier |
JP5041158B2 (ja) * | 2005-06-24 | 2012-10-03 | 日本電気株式会社 | 高周波電力増幅器の歪み補償装置 |
JP5301831B2 (ja) | 2005-06-30 | 2013-09-25 | 富士通株式会社 | 歪補償回路を有する電力増幅器 |
US7663436B2 (en) | 2005-06-30 | 2010-02-16 | Fujitsu Limited | Power amplifier with distortion compensation circuit |
WO2007004252A1 (ja) * | 2005-06-30 | 2007-01-11 | Fujitsu Limited | 歪補償回路を有する電力増幅器 |
WO2007013177A1 (ja) * | 2005-07-29 | 2007-02-01 | Fujitsu Limited | 遅延調整装置 |
KR100959228B1 (ko) | 2005-07-29 | 2010-05-19 | 후지쯔 가부시끼가이샤 | 지연 조정 장치 |
US7466764B2 (en) | 2005-07-29 | 2008-12-16 | Fujitsu Limited | Delay regulating device |
WO2007036990A1 (ja) | 2005-09-28 | 2007-04-05 | Fujitsu Limited | 歪補償装置 |
US7856069B2 (en) | 2005-09-28 | 2010-12-21 | Fujitsu Limited | Distortion compensation apparatus |
JP2007166445A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | 遅延補償回路 |
JP4694362B2 (ja) * | 2005-12-16 | 2011-06-08 | 三菱電機株式会社 | 遅延補償回路 |
JP2007221244A (ja) * | 2006-02-14 | 2007-08-30 | Fujitsu Ltd | 歪補償装置及び歪補償方法 |
JP2008091985A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu General Ltd | 送信方法および送信装置 |
JP4480711B2 (ja) * | 2006-12-13 | 2010-06-16 | 富士通株式会社 | 適応制御装置 |
JP2007082264A (ja) * | 2006-12-13 | 2007-03-29 | Fujitsu Ltd | 適応制御装置 |
JP2007129744A (ja) * | 2006-12-13 | 2007-05-24 | Fujitsu Ltd | 適応制御装置 |
JP2008205759A (ja) * | 2007-02-20 | 2008-09-04 | Japan Radio Co Ltd | 歪補償装置 |
WO2008114346A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Limited | 歪補償装置及びその遅延時間推定方法 |
JPWO2008114346A1 (ja) * | 2007-03-16 | 2010-06-24 | 富士通株式会社 | 歪補償装置及びその遅延時間推定方法 |
JP2009071596A (ja) * | 2007-09-13 | 2009-04-02 | Hitachi Communication Technologies Ltd | 無線基地局 |
US8004358B2 (en) | 2008-01-30 | 2011-08-23 | Fujitsu Limited | Distortion compensation device |
EP2149991A2 (en) | 2008-07-29 | 2010-02-03 | Fujitsu Ltd. | Delay amount estimating apparatus and signal transmitting apparatus |
US8605815B2 (en) | 2008-07-29 | 2013-12-10 | Fujitsu Limited | Delay amount estimating apparatus and signal transmitting apparatus |
JP2010034863A (ja) * | 2008-07-29 | 2010-02-12 | Fujitsu Ltd | 遅延量推定装置および信号送信装置 |
US8169971B2 (en) | 2008-09-18 | 2012-05-01 | Fujitsu Limited | Base station apparatus, communication control system, communication control method, and inter-station control method |
US8422433B2 (en) | 2008-09-18 | 2013-04-16 | Fujitsu Limited | Base station apparatus, communication control system, communication control method, and inter-station control method |
JP2011004387A (ja) * | 2009-05-21 | 2011-01-06 | Ntt Docomo Inc | べき級数型ディジタルプリディストータ及びその制御方法 |
JP2010273064A (ja) * | 2009-05-21 | 2010-12-02 | Fujitsu Ltd | 歪補償装置 |
US8310886B2 (en) | 2009-07-01 | 2012-11-13 | Samsung Electronics Co., Ltd. | Delay locked loop using hybrid FIR filtering technique and semiconductor memory device having the same |
JP2009219167A (ja) * | 2009-07-02 | 2009-09-24 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償機能付き増幅器 |
JP2011019060A (ja) * | 2009-07-08 | 2011-01-27 | Sumitomo Electric Ind Ltd | 歪補償回路、及びこれを用いた無線送信装置 |
US8442157B2 (en) | 2009-08-12 | 2013-05-14 | Fujitsu Limited | Wireless apparatus and signal processing method |
EP2290892A2 (en) | 2009-08-12 | 2011-03-02 | Fujitsu Limited | Wireless apparatus and signal processing method |
US9077298B2 (en) | 2009-09-10 | 2015-07-07 | Nec Corporation | Sampling circuit, communication device, distortion correction circuit, signal sampling method, and program |
CN102844981B (zh) * | 2010-04-09 | 2015-04-01 | 住友电气工业株式会社 | 放大器电路和无线通信装置 |
US8665017B2 (en) | 2010-04-09 | 2014-03-04 | Sumitomo Electric Industries, Ltd. | Amplifier circuit and radio communication apparatus |
WO2011125261A1 (ja) * | 2010-04-09 | 2011-10-13 | 住友電気工業株式会社 | 増幅回路及び無線通信装置 |
CN102844981A (zh) * | 2010-04-09 | 2012-12-26 | 住友电气工业株式会社 | 放大器电路和无线通信装置 |
US8798197B2 (en) | 2010-08-13 | 2014-08-05 | Fujitsu Limited | Distortion compensation amplifier device and distortion compensation method |
US8437425B2 (en) | 2010-12-13 | 2013-05-07 | Fujitsu Limited | Distortion compensation device, distortion compensation method and wireless apparatus |
JP2013197897A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 送信装置及び送信方法 |
US8855232B2 (en) | 2012-03-19 | 2014-10-07 | Fujitsu Limited | Transmission apparatus and transmission method |
US8831136B2 (en) | 2012-03-30 | 2014-09-09 | Fujitsu Limited | Wireless apparatus and distortion compensating method |
JP2012186859A (ja) * | 2012-06-18 | 2012-09-27 | Fujitsu Ltd | 無線装置及び信号処理方法 |
JP2015525036A (ja) * | 2012-07-23 | 2015-08-27 | ダリ システムズ カンパニー リミテッド | ワイヤレス通信システムにおける広帯域デジタルプリディストーションのために周波数が広く離間している信号を整合させるための方法及びシステム |
US10263569B2 (en) | 2012-07-23 | 2019-04-16 | Dali Systems Co. Ltd. | Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems |
US11394350B2 (en) | 2012-07-23 | 2022-07-19 | Dali Systems Co. Ltd. | Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems |
JP2017118426A (ja) * | 2015-12-25 | 2017-06-29 | アイコム株式会社 | 送信機および歪補正方法 |
JP2021132253A (ja) * | 2020-02-18 | 2021-09-09 | 富士通株式会社 | 無線通信装置及び係数更新方法 |
US11196537B2 (en) | 2020-02-18 | 2021-12-07 | Fujitsu Limited | Wireless communication apparatus and coefficient update method |
Also Published As
Publication number | Publication date |
---|---|
US6836517B2 (en) | 2004-12-28 |
US20010005402A1 (en) | 2001-06-28 |
JP4014343B2 (ja) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001189685A (ja) | 歪補償装置 | |
US5361276A (en) | All digital maximum likelihood based spread spectrum receiver | |
JP3857652B2 (ja) | 歪補償装置 | |
US5898665A (en) | Coherent tracking apparatus and method for CDMA receiver | |
JP4253703B2 (ja) | 受信装置 | |
US7496152B2 (en) | Adaptive control apparatus | |
JP4935897B2 (ja) | 歪補償装置及びその遅延時間推定方法 | |
JP3872726B2 (ja) | 送信増幅器 | |
KR100344600B1 (ko) | 코드 분할 다중 접속 신호를 처리하기 위해 복소 의사잡음시퀀스를 생성하는 방법 및 시스템 | |
US20070014401A1 (en) | Random number generation for encrypting cellular communications | |
CN100512253C (zh) | 具有延迟修正功能的多载波接收机和发射机 | |
US20020037029A1 (en) | Synchronization tracking circuit | |
KR20220032365A (ko) | 위상 고정 루프 및 이를 포함하는 전자 장치 | |
US20050008108A1 (en) | Frequency offset detector for afc under rayleigh fading | |
JPH0865207A (ja) | 同期装置 | |
JP4263101B2 (ja) | 個別の(複数の)フィンガー補償器を備えたレイク受信機 | |
JP3414336B2 (ja) | Firフィルタ、ランプアップ・ランプダウン回路 | |
JP2769519B2 (ja) | ディレースプレッドセンサ及びそれを使った検波切り替え回路 | |
JP3679015B2 (ja) | Cdma方式の受信装置 | |
JP3331966B2 (ja) | 直交変調信号復調方法及び装置 | |
JP2002026745A (ja) | 無線送信機 | |
JP3561254B2 (ja) | 移動無線端末装置および正規化係数演算回路 | |
JP2020061700A (ja) | 受信装置 | |
JP2002101011A (ja) | 初期同期回路および初期同期回路を用いた携帯無線端末 | |
JPH0418495B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070911 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |